[go: up one dir, main page]

KR101236427B1 - 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101236427B1
KR101236427B1 KR1020060041967A KR20060041967A KR101236427B1 KR 101236427 B1 KR101236427 B1 KR 101236427B1 KR 1020060041967 A KR1020060041967 A KR 1020060041967A KR 20060041967 A KR20060041967 A KR 20060041967A KR 101236427 B1 KR101236427 B1 KR 101236427B1
Authority
KR
South Korea
Prior art keywords
gate
gate insulating
insulating film
manufacturing
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060041967A
Other languages
English (en)
Other versions
KR20070109245A (ko
Inventor
이호년
고익환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060041967A priority Critical patent/KR101236427B1/ko
Priority to US11/691,284 priority patent/US7405120B2/en
Publication of KR20070109245A publication Critical patent/KR20070109245A/ko
Application granted granted Critical
Publication of KR101236427B1 publication Critical patent/KR101236427B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 절연막 및 이를 이용하는 박막 트랜지스터의 제조방법에 관해 기술된다. 본 발명의 게이트 절연막 제조방법은: 기판에 산소를 함유하는 도전성 물질로 게이트를 형성하는 단계; 상기 기판 위에 상기 게이트를 덮는 것으로 산화에 의해 절연성을 갖는 산화 용이 물질막(Oxidation-Easy Material Layer)을 형성하는 단계; 그리고 열처리에 의해 상기 게이트의 산소를 상기 산화 용이 물질막으로 확산시켜 상기 산화 용이 물질막으로부터 게이트 절연막을 얻는 단계;를 포함한다. 본 발명에 따르면 절연성이 우수하면서도 커패시턴스가 큰 게이트 절연층을 얻을 수 있다.
박막 트랜지스터, 유기, 무기, 게이트, 절연막, 산소, 확산

Description

박막 트랜지스터용 게이트 절연막의 제조방법 및 이를 이용한 박막 트랜지스터의 제조방법{Method of manufacturing gate insulator and thin film transistor adopting the insulator}
도 1a 및 도 1b는 종래 박막 트랜지스터의 개략적 구조를 보인다.
도 2 및 도 2b는 본 발명에 따른 박막 트랜지스터들의 개략적 구조를 보인다.
도 3a 내지 도 3 k는 본 발명에 따른 게이트 절연막 제조 과정을 보이는 본 발명의 한 실시예에 따른 박막 트랜지스터의 제조 공정도이다.
본 발명은 박막 트랜지스터의 게이트 절연막의 제조방법에 관한 것으로서, 상세히는 산소 확산에 의한 게이트 절연막의 제조 방법 및 이를 이용한 게이트 박막 트랜지스터의 제조방법에 관한 것이다.
박막 트랜지스터의 게이트 절연막은 게이트와 채널 사이의 유전막으로서 박막 트랜지스터의 동작에 매우 중요한 요소이다. 인슐레이터의 두께는 박막 트랜지스터의 성능에 관련되며 얇을수록 커패시턴스의 증가로 바람직하다.
도 1a 및 도 1b는 바텀 게이트 방식의 종래 유기 박막 트랜지스터의 개략적 구조를 보인다. 도 1a을 참조하면, 기판(1)에 게이트(2)가 형성되고 그 위에 게이트(2)를 덮는 게이트 절연막(3)이 형성된다. 게이트 절연막(3) 위에는 상기 게이트(2)에 대응하는 반도체층(4)이 형성되고 유기 반도체층(4)의 양측에는 소스(5s) 와 드레인(5d)이 형성되어 있다.
도 1b을 참조하면, 기판(1)에 게이트(2)가 형성되고 그 위에 게이트(2)를 덮는 게이트 절연막(3)이 형성된다. 게이트 절연막(3) 위에는 소스(4s)와 드레인(4d)이 소정 간격을 두고 형성되고 이들 위에는 그 양측 저면이 소스(4s)와 드레인(4d)에 접촉되는 반도체층(5)이 형성된다.
위와 같은 구조의 종래 유기 박막 트랜지스터에서 상기 게이트 절연막(3)들은 일반적으로 증착된 무기 또는 유기 유전물질에 의해 형성되며, 전기적 절연특성 유지하면서도 높은 커패시턴스를 가질 필요가 있다. 유기 유전물질은 전기적 절연성의 확보의 필요성 때문에 두께가 일정치 이상이 되어야 하고 이뿐만 아니라 스핀코팅법에 의해 코팅되기 때문에 게이트 절연막의 후막화가 불가피하다. 잘 알려진 바와 같이 두꺼운 게이트 절연막은 박막 트랜지스터의 특성확보에 바람직하지 않다.
한편 상기 게이트 절연막은 무기물질에 의해서도 형성되는데 이것은 유기박막 트랜지스터뿐 아니라 무기 박막 트랜지스터 등에도 적용된다. 이러한 무기 게이트 절연막으로 사용되는 대표적 물질은 실리콘 산화물로서 스퍼터링 또는 CVD 법에 의해 형성되며 본 발명은 새로운 방법은 게이트 절연막의 제조를 제안한다.
본 발명은 높은 유전율을 가지면서도 전기적 절연성이 우수한 게이트 절연막을 제조하는 방법을 제공한다.
본 발명은 양질의 게이트 절연막에 의해 동작 특성이 양호한 박막 트랜지스터의 제조방법을 제공하다.
본 발명의 한 유형에 따르면,
박막 트랜지스터의 반도체층과 게이트 사이에 개재되는 게이트 절연막을 제조하는 방법에 있어서,
기판에 산소를 함유하는 도전성 물질로 게이트를 형성하는 단계;
상기 기판 위에 상기 게이트를 덮는 것으로 산화에 의해 절연성을 갖는 산화 용이 물질막(Oxidation-Easy Material Layer)을 형성하는 단계; 그리고
열처리에 의해 상기 게이트의 산소를 상기 산화 용이 물질막으로 확산시켜 상기 산화 용이 물질막으로부터 게이트 절연막을 얻는 단계;를 포함하는 게이트 절연막의 제조방법이 제공된다.
본 발명의 다른 유형에 따르면,
기판에 산소를 함유하는 도전성 물질로 게이트를 형성하는 단계;
상기 게이트 위에 산화에 의해 절연성을 갖는 산화 용이 물질막을 형성하는 단계;
열처리에 의해 상기 게이트의 산소를 상기 산화 용이 물질막으로 확산시켜 상기 산화 용이 물질막으로부터 게이트 절연막을 얻는 단계; 그리고
상기 게이트 위에 반도체층과 반도체층 양측에 접촉되는 소스 및 드레인을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조방법이 제공된다.
본 발명의 구체적인 실시예들에 따르면, 상기 열처리는 무산소 상태에서 수행한다. 또한 본 발명에 따른 다른 구체적인 실시예는 상기 열처리에 의한 산소 확산으로 상기 게이트 물질층을 얻고 산화되지 않은 나머지 산화 용이 물질막은 에칭에 의해 제거하는 단계를 더 포함한다.
본 발명의 바람직한 실시예에 따르면 상기 산화 용이 물질막은 알루미늄(Al) 또는 타이타늄(Ti)으로 형성하는 것이 바람직하며, 따라서 산소가 확산된 산화 용이 물질막으로 얻어진 게이트 절연막은 바람직하게 Al2O3 또는 TiO2 로 형성된다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 게이트 절연층 및 이를 적용하는 박막 트랜지스터의 제조방법을 상세히 설명한다. 본 발명에 따른 게이트 절연층은 유기 박막 트랜지스터와 무기 박막 트랜지스터에 모두 적용이 가능하며, 이하에서는 예시적으로 유기 박막 트랜지스터의 제조방법을 중심으로 설명되며, 이러한 설명에 의해 본 발명에 따른 게이트 절연막 및 이를 적용하는 무기 박막트랜지스터의 제조방법도 쉽게 이해될 수 있을 것이다.
먼저 본 발명에 따라 제조된 박막 트랜지스터의 개략적 구조를 살펴본다.
도 2a 및 도 2b는 바텀 게이트 방식의 본 발명에 따른 유기 박막 트랜지스터의 개략적 구조를 보인다. 도 2a을 참조하면, 기판(10)에 산소를 함유하는 도전성 물질에 의한 게이트(11)가 형성되고 게이트(11)의 상면 및 측면에는 게이트(11)를 덮는 게이트 절연막(12)이 형성된다. 게이트 절연막(12) 위에는 상기 게이트(2)에 대응하는 것으로 상기 게이트 절연막(12)을 덮는 유기 반도체층(4)이 형성되고 유기 반도체층(4)의 양측에는 유기 반도체층(13)의 양단에 접촉되는 소스(14s) 와 드레인(14d)이 형성되어 있다.
도 2b을 참조하면, 기판(10)에 산소를 함유하는 도전성 물질로 된 게이트(11)가 형성되고 그 위에 게이트(11)를 덮는 게이트 절연막(12)이 형성된다. 게이트 절연막(12)의 양측 위에는 소스(13s)와 드레인(13d)이 소정 간격을 두고 형성되고 이들 위에는 유기 반도체층(14)이 형성된다. 이때에 유기 반도체층(14)의 양측 저면은 소스(4s)와 드레인(4d)에 각각 접촉된다.
위와 같은 구조의 본 발명에 따른 박막 트랜지스터에 있어서, 상기 게이트 절연막은 게이트(11)로부터 확산된 산소에 의해 산화되는 물질로 형성되는 것이다. 따라서 본 발명에 따르면 상기 게이트(11)는 게이트 절연막(12)의 제조에 필요한 산소를 필수적으로 함유하여야 한다. 이러한 재료에는 ITO, ZnO, SnO2 등이 있다. 그리고 상기 게이트(11)로부터 확산한 산소에 의해 산화되는 (게이트 절연막 재료) 물질은 산화가 용이한 물질, 예를 들어 알루미늄 또는 타이타늄 등으로 형성된다.
이하, 본 발명의 이해를 돕기 위하여, 도 2d에 도시된 박막 트랜지스터의 제조방법을 예시적으로 설명한다.
도 3a 에 도시된 바와 같이 기판(10)에 산소가 함유된 게이트(11)를 형성한 다. 상기 게이트(11)는 예를 들어 도전성 산화물, 구체적으로 ITO(Indium Tin Oxide), SnO2 또는 ZnO로 형성된다. ITO, SnO2, ZnO 등의 산화막은 스퍼터링법으로 증착한다. 전면 증착된 산화막위에 일반적인 포토리소그래피법으로 포토레지스터 패턴을 형성하고 습식 에칭법을 이용하여 산화막의 패턴을 얻는다. 이러한 게이트(11)의 형성방법은 종래의 경우와 동일하게 할 수 있다.
도 3b에 도시된 바와 같이 상기 기판(10) 위에 상기 게이트(11)를 덮는 산화 용이 물질막(12')을 소정두께로 바람직하게 약 100~800Å의 두게로 형성한다. 산화가 용이하게 일어나는 물질에는 알루미늄(Al), 타이타늄(Ti)이 있다. Al, Ti 등은 일반적인 스퍼터링법으로 증착할 수 있다.
도 3c에 도시된 바와 같이 상기 산화 용이 물질막(12')과 그 하부의 게이트(11)에 200℃ 이상의 열을 가하여 게이트(11)에 함유되어 있는 산소의 확산을 유도한다. 열처리에 의해 발생하는 산소의 확산은 게이트(11)로부터 산화 용이 물질막(12')쪽으로 일어난다. 산화 용이 물질막(12')에서의 산소 확산은 게이트(11)와의 계면으로부터 시작하며 따라서 산소의 확산이 일어난 영역에서 산화가 일어나며 따라서 게이트(11)를 에워싸는 산화에 의한 게이트 절연막(12)이 얻어진다. 여기에서 열처리는 산소가 없는 분위기 예를 들어 진공 또는 희가스 분위기에서 진행한다. 만약에 산소가 분위기 가스에 포함되어 있는 경우 산화 용이 물질막(12') 전체적으로 산화되기 때문에 곤란하다.
도 3d에 도시된 바와 같이 상기 산화 용이 물질막(12')에 대해 선택성을 가 지는 Gas 조성으로 드라이 에칭을 행하여 게이트 절연막(12)을 제외한 산화되지 않은 산화용이 물질막(12')의 나머지 부분을 제거한다. Cl2 가스를 사용하여 AlxOy를 보존하면서 Al을 제거할 수 있고, BCl3 가스를 이용하여 TiOx를 보존하면서 Ti를 제거할 수 있다. 이 과정까지가 본 발명에 따른 게이트 절연막의 제조과정을 보인다. 이에 이어 박막 트랜지스터를 제조하기 위하여 아래와 같은 과정이 속행된다.
도 3e에 도시된 바와 같이 상기 게이트 절연막(12) 위의 양측에 소스(13s)와 드레인(13d)을 형성한다. 소스/드레인은 종래와 같이 금속, 예를 들어 Mo, Cr, Al, Ti, Au, Pd 또는 Ag로 형성된다. 금속막은 스퍼터링 방법으로 증착하고 포토리스그래피법으로 포토레지스트 패턴을 만들어서 에칭하거나, 섀도우 마스크를 사용하여 증착 및 패터닝을 동시에 할 수 있다.
도 3f에 도시된 바와 같이, 상기 소스(13s)와 드레인(13d)의 사이에 유기 반도체층(14)을 형성한다. 예를 들어 반도체층은 유기반도체물질인 펜타센(pentacene)으로 형성된다. 이러한 반도체층의 형성 과정은 유기 반도체물질의 증착 및 패터닝 단계를 포함한다. 유기반도체층은 진공증착 방법으로 증착하고 포토리소그래피법으로 포토레지스트 패턴을 만들어서 에칭하거나, 섀도우마스크를 사용하여 증착 및 패터닝을 동시에 할 수 있다.
이상과 같은 과정을 거침으로써 목적하는 박막 트랜지스터가 완성되고, 후속하여 상기 박막 트랜지스터가 이용되는 장치의 부가 소자가 형성된다. 이하에서는 예시적으로 OLED 의 제조과정이 설명된다.
도 3g에 도시된 바와 같이 상기 과정을 거쳐 제조된 박막 트랜지스터위에 페시베이션막(15)을 소정 두께로 형성한 후 상기 드레인(13d)로 통하는 비아홀(15a)을 형성한다. 비아홀은 포토리소그래피법으로 포토레지스트 패턴을 만들어서 에칭하거나, 레이져 드릴링 방법을 이용하여 패터닝 할 수 있다.
도 3h에 도시된 바와 같이 그리고 상기 비아홀(15a)을 통해 상기 드레인(13d)에 전기적으로 접속되는 애노드(16)를 상기 패시베이션막(15) 위에 형성한다. 이때에 애노드(16)는 투명전도성 물질, 예를 들어 ITO로 형성된다. ITO는 스퍼터링법 등의 진공증착 방법으로 성막하고 포토리소그래피법으로 포토레지스트 패턴을 만들어서 에칭하거나, 섀도우마스크를 사용하여 증착 및 패터닝을 동시에 할 수 있다.
도 3i에 도시된 바와 같이 상기 애노드(16) 상부의 OLED의 발광층 형성 영역을 에워싸는 소정 높이의 뱅크(17)를 형성한다. 뱅크는 스핀코팅 등의 방법으로 유기막을 전면 성막하고 포토리스그래피법으로 패턴을 만들거나, 잉크젯이나 디스펜싱 등의 인쇄 방법을 이용하여 패터닝 할 수 있다. 뱅크 재료로는 PVA(Polyvinylacetate) PA(Photo Acryl), PI(Polyimide) 또는 블랙 포토 레지스트드의 카본계열 유기재료가 있다.
도 3j에 도시된 바와 같이 상기 애노드(16) 위에 홀주입막(HIL, 18) 및 발광층막(EML, 19)을 순차적으로 형성한다. 이들 막은, 저분자 재료의 경우 섀도우마스크를 이용하여 패터닝을 하거나, 고분자 재료의 경우 잉크젯 등의 방법으로 패터닝 한다.
상기 HIL재료로는 N,N'-bis(1-naphthyl)-N,N'diphenyl-1,1'-biphenyl-4,4'-diamine (NPB), N,N'-diphenyl-N,N'-(3-methylphenyl)- 1,1'-biphenyl-4,4'-diamine (TPD) 등이 있다. EML 재료는 발광 파장영역에 따라 다양한 종류의 호스트 및 도판트의 조합이 사용된다.
도 3k에 도시된 바와 같이 상기 전자수송막(19) 위에 금속등으로 된 캐소오드(20)를 형성한다. 캐소오드는 Ca, Mg, Al, Ag, Ni, Au, Cu, Mg/Ag 나 이들의 화합물과 같은 낮은 일함수의 금속을 사용하거나, 투과도를 높이기 위해서 ITO등의 투명전극과 다층막의 형태로 사용되기도 한다. 캐소오드는 진공증착법으로 형성된다.
상기와 같은 과정을 통해 본 발명에 따른 게이트 절연층을 이용하는 박막 트랜지스터 및 이를 이용하는 OLED 디스플레이를 얻을 수 있게 된다. 본 발명의 제조방법에 따르면 공정 특징상 바텀 게이트 방식 박막트랜지스터의 제조에 적합하다.
본 발명은 게이트 절연막을 제조함에 있어서 절연성물질을 이용하지 않고 산화에 의해 절연성을 가지는 물질에 확산에 의해 산소를 공급함으로써 매우 얇으면서도 절연성이 우수한 게이트 절연막을 얻는다.
이러한 본 발명에 따르면 양질의 게이트 절연막에 의해 특성이 우수한 특히 대전류 박막 트랜지스터를 제조할 수 있다.
이러한 본 발명은 게이트 절연층이 이용되는 박막 트랜지스터로서 유기 박막트랜지스터 뿐 아니라 무기 박막트랜지스터의 제조에도 적용가능하다.
상기와 같은 실시예를 통해서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에 의해 ZnO TFT를 이용하는 다양한 전자 소자 또는 장치를 제조할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (12)

  1. 박막 트랜지스터의 반도체층과 게이트 사이에 개재되는 게이트 절연막을 제조하는 방법에 있어서,
    기판에 산소를 함유하는 도전성 물질로 게이트를 형성하는 단계;
    상기 기판 위에 상기 게이트를 덮는 것으로 산화에 의해 절연성을 갖는 산화 용이 물질막(Oxidation-Easy Material Layer)을 형성하는 단계; 그리고
    열처리에 의해 상기 게이트의 산소를 상기 산화 용이 물질막으로 확산시켜 상기 산화 용이 물질막으로부터 게이트 절연막을 얻는 단계;를 포함하는 게이트 절연막의 제조방법.
  2. 제 1 항에 있어서,
    상기 산화 용이 물질막은 Al, Ni 중 어느 하나인 것을 특징으로 하는 게이트 절연막의 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리는 진공 분위기에서 수행하는 것을 특징으로 하는 게이트 절연막의 제조방법.
  4. 제 3 항에 있어서,
    상기 게이트는 ITO, SnO2, ZnO 중의 어느 하나의 물질로 형성되는 것을 특징으로 하는 게이트 절연막의 제조방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트는 ITO, SnO2, ZnO 중의 어느 하나의 물질로 형성되는 것을 특징으로 하는 게이트 절연막의 제조방법.
  6. 기판에 산소를 함유하는 도전성 물질로 게이트를 형성하는 단계;
    상기 게이트 위에 산화에 의해 절연성을 갖는 산화 용이 물질막을 형성하는 단계;
    열처리에 의해 상기 게이트의 산소를 상기 산화 용이 물질막으로 확산시켜 상기 산화 용이 물질막으로부터 게이트 절연막을 얻는 단계; 그리고
    상기 게이트 위에 반도체층과 반도체층 양측에 접촉되는 소스 및 드레인을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조방법.
  7. 제 6 항에 있어서,
    상기 열처리 이후 산화되지 않은 산화 용이 물질막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제 7 항에 있어서,
    상기 산화 용이 물질막은 Al, Ni 중 어느 하나인 것을 특징으로 하는 게이트 절연막의 제조방법.
  9. 제 6 항에 있어서,
    상기 산화 용이 물질막은 Al, Ni 중 어느 하나인 것을 특징으로 하는 게이트 절연막의 제조방법.
  10. 제 6 항 내지 제 9 항 중의 어느 한 항에 있어서,
    상기 열처리는 진공 분위기에서 수행하는 것을 특징으로 하는 게이트 절연막의 제조방법.
  11. 제 10 항에 있어서,
    상기 게이트는 ITO, SnO2, ZnO 중의 어느 하나의 물질로 형성되는 것을 특징으로 하는 게이트 절연막의 제조방법.
  12. 제 6 항 내지 제 9 항 중의 어느 한 항에 있어서,
    상기 게이트는 ITO, SnO2, ZnO 중의 어느 하나의 물질로 형성되는 것을 특징으로 하는 게이트 절연막의 제조방법.
KR1020060041967A 2006-05-10 2006-05-10 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법 Active KR101236427B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060041967A KR101236427B1 (ko) 2006-05-10 2006-05-10 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법
US11/691,284 US7405120B2 (en) 2006-05-10 2007-03-26 Method of forming a gate insulator and thin film transistor incorporating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060041967A KR101236427B1 (ko) 2006-05-10 2006-05-10 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20070109245A KR20070109245A (ko) 2007-11-15
KR101236427B1 true KR101236427B1 (ko) 2013-02-22

Family

ID=38685638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060041967A Active KR101236427B1 (ko) 2006-05-10 2006-05-10 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법

Country Status (2)

Country Link
US (1) US7405120B2 (ko)
KR (1) KR101236427B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101872927B1 (ko) * 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9768261B2 (en) * 2015-04-17 2017-09-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
WO2017071658A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管构成的电路结构及制造方法和显示器面板
CN106653812B (zh) * 2016-12-20 2019-10-11 武汉华星光电技术有限公司 柔性显示面板的制作方法
CN111493865B (zh) * 2020-05-06 2021-05-14 浙江大学 一种可用于多模态观测大脑的皮层脑电电极及阵列

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529622A (ja) * 1991-07-25 1993-02-05 Nec Corp 薄膜トランジスタ及びその製造方法
JPH0677482A (ja) * 1992-08-28 1994-03-18 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
KR20000040732A (ko) * 1998-12-19 2000-07-05 구본준 박막트랜지스터 및 그의 제조방법
KR20050031858A (ko) * 2003-09-30 2005-04-06 학교법인연세대학교 유기 박막 트랜지스터 및 그의 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3944367B2 (ja) * 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529622A (ja) * 1991-07-25 1993-02-05 Nec Corp 薄膜トランジスタ及びその製造方法
JPH0677482A (ja) * 1992-08-28 1994-03-18 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
KR20000040732A (ko) * 1998-12-19 2000-07-05 구본준 박막트랜지스터 및 그의 제조방법
KR20050031858A (ko) * 2003-09-30 2005-04-06 학교법인연세대학교 유기 박막 트랜지스터 및 그의 제조방법

Also Published As

Publication number Publication date
KR20070109245A (ko) 2007-11-15
US7405120B2 (en) 2008-07-29
US20070264761A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
KR100919353B1 (ko) 유기 ｅｌ 소자 및 그 제조 방법
US8716058B2 (en) Organic light-emitting display device and method of manufacturing the same
US9881985B2 (en) OLED device, AMOLED display device and method for manufacturing same
JP6174877B2 (ja) 表示装置及び電子機器
KR100782461B1 (ko) Ｔｆｔ패널 및 이의 제조 방법, 그리고 이를 구비하는 유기전계 발광 표시 장치
KR100794612B1 (ko) 유기 반도체 소자 및 그 제조 방법
KR100763913B1 (ko) 박막 트랜지스터의 제조방법
US8395160B2 (en) Organic light emitting display apparatus and method of manufacturing the same
JP4647708B2 (ja) 有機ｅｌデバイスおよびその製造方法
KR101236427B1 (ko) 박막 트랜지스터용 게이트 절연막의 제조방법 및 이를이용한 박막 트랜지스터의 제조방법
US10811631B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
TW201240077A (en) Method of manufacturing organic electroluminescence display device
KR102517127B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
US20150102317A1 (en) Thin film transistor substrates, display devices and methods of manufacturing display devices
WO2018090444A1 (zh) Oled基板及其制作方法
KR100932935B1 (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
US20110127533A1 (en) Organic light-emitting display device and method of manufacturing the same
KR20220129601A (ko) 미러를 갖는 oled(organic light-emitting diode) 디스플레이 디바이스들 및 이를 제조하기 위한 방법
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
JP4188807B2 (ja) 表示装置および表示装置の製造方法
KR100943186B1 (ko) 유기 발광 디스플레이 장치 및 그 제조방법
JP2010009753A (ja) 有機ｅｌ表示装置及びその製造方法
US20220165995A1 (en) Selective filler patterning by lithography for oled light extraction
JP2008198491A (ja) 有機ｅｌディスプレイパネルおよびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060510

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110506

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060510

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120620

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130219

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20160129

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20170131

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20250122

Start annual number: 13

End annual number: 13