[go: up one dir, main page]

KR101224047B1 - 횡전계방식 액정표시장치 - Google Patents

횡전계방식 액정표시장치 Download PDF

Info

Publication number
KR101224047B1
KR101224047B1 KR1020050136166A KR20050136166A KR101224047B1 KR 101224047 B1 KR101224047 B1 KR 101224047B1 KR 1020050136166 A KR1020050136166 A KR 1020050136166A KR 20050136166 A KR20050136166 A KR 20050136166A KR 101224047 B1 KR101224047 B1 KR 101224047B1
Authority
KR
South Korea
Prior art keywords
common electrode
electrode
pixel
liquid crystal
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020050136166A
Other languages
English (en)
Other versions
KR20070072175A (ko
Inventor
탁영미
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050136166A priority Critical patent/KR101224047B1/ko
Priority to CNB2006101454492A priority patent/CN100445857C/zh
Priority to US11/639,323 priority patent/US7907245B2/en
Publication of KR20070072175A publication Critical patent/KR20070072175A/ko
Priority to US13/025,731 priority patent/US8111364B2/en
Application granted granted Critical
Publication of KR101224047B1 publication Critical patent/KR101224047B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 횡전계방식 액정표시장치는 2ITO(Indium Tin Oxide)구조를 적용시킨 횡전계방식 액정표시장치에 있어서 전극구조를 변경함으로써 액정 전경(disclination)영역을 감소시키며 합착 마진에 의한 휘도 변화를 감소시키기 위한 것으로, 제 1 기판에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되며, 액티브층과 소오스전극 및 드레인전극으로 이루어진 박막 트랜지스터; 상기 게이트라인 방향으로 배열되는 공통전극라인; 상기 데이터라인 방향으로 배열되어 상기 공통전극라인과 연결되는 브랜치; 상기 게이트라인과 소정의 기울임 각을 가지며, 상기 화소영역의 상, 하부에 각각 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 화소전극과 제 1 공통전극 및 다수개의 제 2 화소전극과 제 2 공통전극; 상기 데이터라인 방향으로 배열되어 상기 제 1 화소전극과 제 2 화소전극을 서로 연결시키는 제 1 연결라인; 상기 데이터라인 방향으로 배열되어 상기 제 1 공통전극과 제 2 공통전극을 서로 연결시키는 제 2 연결라인; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 브랜치의 소정영역은 상기 제 1 공통전극 또는 제 2 공통전극을 향해 돌출하여 돌출부를 형성하는 한편, 상기 제 1 공통전극 또는 제 2 공통전극의 단부는 상기 브랜치의 돌출부와 오버랩되는 것을 특징으로 한다.
횡전계방식, 공통전극, 화소전극, 전경영역, 휘도

Description

횡전계방식 액정표시장치{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시.
도 2는 본 발명의 제 1 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 3은 도 2에 도시된 어레이 기판의 IIa-IIa'선에 따른 단면을 나타내는 도면.
도 4는 도 2에 도시된 어레이 기판의 IIb-IIb'선에 따른 단면을 나타내는 도면.
도 5는 본 발명의 제 2 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 6은 도 5에 도시된 어레이 기판의 A부분을 확대하여 나타내는 도면.
도 7은 본 발명의 제 3 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도.
도 8은 본 발명의 제 4 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
108',208',308',408' : 제 1 공통전극
108",208",308",408" : 제 2 공통전극
108L,208L,308L,408L : 공통라인 116,216,316,416 : 게이트라인
117,217,317,417 : 데이터라인
118',218',318',418' : 제 1 화소전극
118",218",318",418" : 제 3 화소전극
121,221,321,421 : 게이트전극 122,222,322,422 : 소오스전극
123,223,323,423 : 드레인전극
본 발명은 횡전계방식 액정표시장치에 관한 것으로, 보다 상세하게는 내부전극이 2ITO(Indium Tin Oxide)구조를 가지며 수평한(horizontal) 방향으로 형성된 횡전계(In Plane Switching; IPS)방식 액정표시장치에 관한 것이다.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크 탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
이때, 상기 액정표시장치의 스위칭소자로는 일반적으로 박막 트랜지스터(Thin Film Transistor; TFT)를 사용하며, 상기 박막 트랜지스터의 채널층으로는 비정질 실리콘(amorphous silicon) 박막을 사용한다.
이하, 도 1을 참조하여 일반적인 액정표시장치에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치의 구조를 개략적으로 나타내는 분해사시도이다.
도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.
상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이 터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 내부전극이 2ITO구조를 가지며 수평한 방향으로 형성된 횡전계방식 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 액정의 전경영역을 감소시킨 횡전계방식 액정표시장치를 제공하는데 있다.
본 발명의 또 다른 목적은 어레이 기판과 컬러필터 기판의 합착 불량에 따른 휘도변화를 최소화한 횡전계방식 액정표시장치를 제공하는데 있다.
본 발명의 또 다른 목적은 개구율을 향상시키는 동시에 충분한 합착 마진을 확보할 수 있는 횡전계방식 액정표시장치를 제공하는데 있다.
본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.
상기한 목적을 달성하기 위하여, 본 발명의 횡전계방식 액정표시장치는 제 1 기판에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인; 상기 게이트라인과 데이터라인의 교차영역에 형성되며, 액티브층과 소오스전극 및 드레인전극으로 이루어진 박막 트랜지스터; 상기 게이트라인 방향으로 배열되는 공통전극라인; 상기 데이터라인 방향으로 배열되어 상기 공통전극라인과 연결되는 브랜치; 상기 게이트라인과 소정의 기울임 각을 가지며, 상기 화소영역의 상, 하부에 각각 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 화소전극과 제 1 공통전극 및 다수개의 제 2 화소전극과 제 2 공통전극; 상기 데이터라인 방향으로 배열되어 상기 제 1 화소전극과 제 2 화소전극을 서로 연결시키는 제 1 연결라인; 상기 데이터라인 방향으로 배열되어 상기 제 1 공통전극과 제 2 공통전극을 서로 연결시키는 제 2 연결라인; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 브랜치의 소정영역은 상기 제 1 공통전극 또는 제 2 공통전극을 향해 돌출하여 돌출부를 형성하는 한편, 상기 제 1 공통전극 또는 제 2 공통전극의 단부는 상기 브랜치의 돌출부와 오버랩되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계방식의 바람직한 실시예를 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면이며, 도 3은 도 2에 도시된 어레이 기판의 IIa-IIa'선에 따른 단면을 나타내는 도면이다. 또한, 도 4는 도 2에 도시된 어레이 기판의 IIb-IIb'선에 따른 단면을 나타내는 도면이다.
상기 제 1 실시예의 액정표시장치는 액정분자를 기판에 대해 수평한 방향으 로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계방식 액정표시장치로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소만을 나타내었다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(110)에는 투명한 유리기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있으며, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT)가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(116)의 일부로 형성된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극라인(118L)을 통해 화소전극(118', 118")에 연결된 드레인전극(123)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(115B) 및 상기 게이트전극(121)에 공급되는 게이트전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층(124)을 포함한다.
이때, 상기 화소영역 내에는 횡전계를 발생시키기 위해 공통전극(108', 108")과 화소전극(118', 118")이 교대로 배치되어 있다. 상기 공통전극(108', 108")과 화소전극(118', 118")은 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투명한 도전물질로 동일한 평면상에 형성되어 있다.
이와 같이 본 실시예의 액정표시장치는 공통전극(108', 108")과 화소전극(118', 118")이 모두 투명한 도전물질로 이루어진 2ITO구조로 되어있는데, 이는 하나의 내부전극, 즉 공통전극이나 화소전극을 불투명한 도전물질로 형성할 경우 상기 전극영역에서의 빛샘으로 인해 대비비(contrast ratio)가 저하되거나 전계 비대칭에 의한 잔상이 문제되기 때문에 이를 개선하기 위함이다.
상기 공통전극(108', 108")은 화소영역의 상부에 위치한 제 1 공통전극(108')과 상기 화소영역의 하부에 위치한 제 2 공통전극(108")으로 나뉘어진다. 또한, 상기 화소전극(118', 118")은 상기 화소영역의 상부에 위치하여 상기 제 1 공통전극(108')과 교대로 배치되는 제 1 화소전극(118')과 상기 화소영역의 하부에 위치하여 상기 제 2 공통전극(108")과 교대로 배치되는 제 2 화소전극(118")으로 나뉘어진다.
이와 같이 화소영역은 상기 공통전극(108', 108")과 화소전극(118', 118")이 러빙방향에 대해 제 1 기울임 각을 갖는 화소영역의 상부와 상기 공통전극(108', 108")과 화소전극(118', 118")이 러빙방향에 대해 제 2 기울임 각을 갖는 화소영역의 하부로 나뉘어지며, 이때 상기 러빙방향은 상기 게이트라인(116)과 나란한 방향이 될 수 있다.
그리고, 상기 제 1 공통전극(108')과 제 2 공통전극(108") 및 제 1 화소전극(118')과 제 2 화소전극(118")은 각각 상기 러빙방향에 대하여 대칭인 구조를 갖는다. 이때, 상기 제 1 기울임 각과 제 2 기울임 각은 보통 5~20°범위를 갖는다.
이와 같이 본 실시예의 액정표시장치는 화소영역의 상, 하부에 서로 다른 방 향으로 기울어진 공통전극(108', 108")과 화소전극(118', 118")을 형성함으로써 상기 화소영역의 상, 하부를 두 개의 도메인(domain)으로 나눌 수 있어 시야각(viewing angle)을 향상시킬 수 있는 이점이 있다.
이때, 상기 화소전극(118', 118")은 화소전극라인(118L)에 연결되어 제 2 절연막(115B)에 형성된 제 1 콘택홀(140A)을 통해 상기 드레인전극(123)과 전기적으로 접속하게 되며, 상기 공통전극(108', 108")은 공통전극패턴(108B)에 연결되어 상기 제 1 절연막(115A)과 제 2 절연막(115B)에 형성된 제 2 콘택홀(140B)을 통해 상기 게이트라인(116)과 평행하게 배치된 공통전극라인(108L)에 전기적으로 접속하게 된다.
이때, 상기 화소전극라인(118L)과 상기 제 1 화소전극(118') 및 제 2 화소전극(118")은 상기 데이터라인(117)과 평행하게 배치된 제 1 연결라인(118C)에 의해 서로 연결되며, 상기 공통전극라인(108L)과 제 1 공통전극(108') 및 제 2 공통전극(108")은 상기 데이터라인(117)과 평행하게 배치된 제 2 연결라인(108C)에 의해 서로 연결된다. 또한, 상기 화소영역의 상, 하부에 배치된 공통전극라인(108L)은 상기 데이터라인(117)과 평행하게 배치된 브랜치(108A)에 의해 서로 연결되게 된다.
상기 데이터라인(117)에 인접하는 제 1 연결라인(118C)과 제 2 연결라인(108C)의 위치는 인버젼(inversion) 구동 방식에 따라 변경되어 질 수 있다. 예를 들어 수평 2도트-인버젼(dot inversion) 구동의 경우에는 Cdp 감소 설계를 하며, 수평 1도트-인버젼 구동의 경우에는 Cdc 감소 설계를 하게 된다. 여기서, 상기 Cdp는 데이터라인(117)과 제 1 연결라인(118C) 사이의 커패시턴스를 나타내며, 상기 Cdc는 상기 데이터라인(117)과 제 2 연결라인(108C) 사이의 커패시턴스를 나타낸다.
참고로, 도 3에 도시된 도면부호 125는 상기 소오스/드레인(122, 123)과 액티브층(124)의 소정영역 사이를 오믹-콘택시키는 오믹-콘택층을 나타낸다.
도 5는 본 발명의 제 2 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도이며, 도 6은 도 5에 도시된 어레이 기판의 A부분을 확대하여 나타내는 도면이다.
이때, 상기 제 2 실시예의 어레이 기판은 상기 제 1 실시예의 어레이 기판 구조에서 공통전극의 단부가 브랜치의 돌출된 영역에 오버랩되는 것을 제외하고는 동일한 구조로 이루어져 있다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(210)에는 투명한 유리기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있으며, 상기 게이트라인(216)과 데이터라인(217)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(216)의 일부로 형성된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 화소전극라인(218L)을 통해 화소전극(218', 218")에 연결된 드레인전극(223)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(221)과 소오스/드레인전극(222, 223)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(221)에 공급되는 게이트전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브층(미도 시)을 포함한다.
이때, 상기 화소영역 내에는 횡전계를 발생시키기 위해 공통전극(208', 208")과 화소전극(218', 218")이 교대로 배치되어 있다.
상기 공통전극(208', 208")은 화소영역의 상부에 위치한 제 1 공통전극(208')과 상기 화소영역의 하부에 위치한 제 2 공통전극(208")으로 나뉘어진다. 또한, 상기 화소전극(218', 218")은 상기 화소영역의 상부에 위치하여 상기 제 1 공통전극(208')과 교대로 배치되는 제 1 화소전극(218')과 상기 화소영역의 하부에 위치하여 상기 제 2 공통전극(208")과 교대로 배치되는 제 2 화소전극(218")으로 나뉘어진다.
이때, 상기 화소전극(218', 218")은 화소전극라인(218L)에 연결되어 제 2 절연막(미도시)에 형성된 제 1 콘택홀(240A)을 통해 상기 드레인전극(223)과 전기적으로 접속하게 되며, 상기 공통전극(208', 208")은 공통전극패턴(208B)에 연결되어 제 1 절연막과 제 2 절연막에 형성된 제 2 콘택홀(240B)을 통해 상기 게이트라인(216)과 평행하게 배치된 공통전극라인(208L)에 전기적으로 접속하게 된다.
이때, 상기 화소전극라인(218L)과 상기 제 1 화소전극(218') 및 제 2 화소전극(218")은 상기 데이터라인(217)과 평행하게 배치된 제 1 연결라인(218C)에 의해 서로 연결되며, 상기 공통전극라인(208L)과 상기 제 1 공통전극(208') 및 제 2 공통전극(208")은 상기 데이터라인(217)과 평행하게 배치된 제 2 연결라인(208C)에 의해 서로 연결된다. 또한, 상기 화소영역의 상, 하부에 배치된 공통전극라인(208L)은 상기 데이터라인(217)과 평행하게 배치된 브랜치(208A)에 의해 서로 연결 되게 된다.
이때, 도 6을 참조하면, 상기 제 2 실시예의 액정표시장치는 상기 브랜치(208A)의 소정영역이 상기 공통전극(208', 208")을 향하여 돌출한 돌출부(208P)를 형성하도록 하며, 상기 공통전극(208', 208")의 단부를 상기 브랜치(208A)의 돌출부(208P)와 오버랩되도록 함으로써 기존의 액정표시장치에 비해 액정 전경영역을 반정도 감소시킬 수 있게 된다.
도 7은 본 발명의 제 3 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도로써, 데이터라인의 일측에 Cpd가 존재하고 다른 일측에 Cdc가 존재하는 구조를 나타내고 있다.
이때, 상기 제 3 실시예의 어레이 기판은 상기 제 2 실시예의 어레이 기판 구조에서 어레이 기판과 컬러필터 기판의 합착불량에 따른 휘도변화를 최소화하기 위해 액정 전경이 발생하는 영역을 하나의 화소영역에 대해 좌우로 분산시키는 것을 제외하고는 동일한 구조로 이루어져 있다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(310)에는 투명한 유리기판(310) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(316)과 데이터라인(317)이 형성되어 있으며, 상기 게이트라인(316)과 데이터라인(317)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(316)의 일부로 형성된 게이트전극(321), 상기 데이터라인(317)에 연결된 소오스전극(322) 및 화소전극라인(318L)을 통해 화소전극(318', 318")에 연결된 드레인전극(323)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(321)과 소오스/드레인전극(322, 323)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(321)에 공급되는 게이트전압에 의해 상기 소오스전극(322)과 드레인전극(323) 간에 전도채널을 형성하는 액티브층(미도시)을 포함한다.
이때, 상기 화소영역 내에는 횡전계를 발생시키기 위해 공통전극(308', 308")과 화소전극(318', 318")이 교대로 배치되어 있다.
상기 공통전극(308', 308")은 화소영역의 상부에 위치한 제 1 공통전극(308')과 상기 화소영역의 하부에 위치한 제 2 공통전극(308")으로 나뉘어진다. 또한, 상기 화소전극(318', 318")은 상기 화소영역의 상부에 위치하여 상기 제 1 공통전극(308')과 교대로 배치되는 제 1 화소전극(318')과 상기 화소영역의 하부에 위치하여 상기 제 2 공통전극(308")과 교대로 배치되는 제 2 화소전극(318")으로 나뉘어진다.
이때, 상기 제 1 공통전극(308')과 제 2 공통전극(308")은 서로 다른 방향을 향해 뻗어있으며, 상기 제 1 화소전극(318')과 제 2 화소전극(318") 역시 서로 다른 방향을 향해 뻗어있다.
상기 화소전극(318', 318")은 화소전극라인(318L)에 연결되어 제 2 절연막(미도시)에 형성된 제 1 콘택홀(340A)을 통해 상기 드레인전극(323)과 전기적으로 접속하게 된다. 또한, 상기 제 1 공통전극(308')은 제 1 공통전극패턴(308B')에 연결되어 상기 제 1 절연막과 제 2 절연막에 형성된 제 2 콘택홀(340B)을 통해 화소영역 상부의 제 1 공통전극라인(308L')에 전기적으로 접속하며, 상기 제 2 공통전 극(308")은 제 2 공통전극패턴(308B")에 연결되어 상기 제 1 절연막과 제 2 절연막에 형성된 제 3 콘택홀(340C)을 통해 화소영역 하부의 제 2 공통전극라인(308L")에 전기적으로 접속하게 된다.
이때, 상기 화소전극라인(318L)과 제 1 화소전극(318') 및 제 2 화소전극(318")은 좌우의 제 1 연결라인(318C', 318C")에 의해 서로 연결되며, 상기 제 1 공통전극라인(308L')과 제 1 공통전극(308') 및 상기 제 2 공통전극라인(308L")과 제 2 공통전극(308")은 각각 좌우의 제 2 연결라인(308C', 308C")에 의해 서로 연결된다. 또한, 상기 화소영역의 상, 하부에 배치된 공통전극라인(308L', 308L")은 상기 데이터라인(317)과 평행하게 배치된 브랜치(308A)에 의해 서로 연결되게 된다.
이때, 상기 제 3 실시예는 상기 제 2 실시예와 유사하게 상기 브랜치(308A)의 소정영역이 상기 공통전극(308', 308")을 향하여 돌출한 돌출부를 형성하도록 하며, 상기 공통전극(308', 308")의 단부를 상기 브랜치(308A)의 돌출부와 오버랩되도록 함으로써 기존의 액정표시장치에 비해 액정 전경영역을 감소시킬 수 있게 된다. 또한, 상기의 공통전극(308', 308")과 브랜치(308A)의 오버랩은 화소영역의 상, 하부에 대해 좌우로 구분되어 있어 상기 액정의 전경영역이 좌우로 분산되는 효과를 얻을 수 있다.
이와 같이 상기 제 3 실시예의 액정표시장치는 데이터라인(317) 일측에 Cdp가 존재하고 다른 일측에 Cdc가 존재하도록 구성함으로써 상기 제 1 실시예와 제 2 실시예에 비해 제 3 콘택홀(340C)이 추가로 필요하게 되나, 구동 방식에 따른 특이 불량이 감소될 수 있으며, 액정 전경영역이 좌우로 분산되는 효과를 얻을 수 있게 된다. 그리고, 이러한 효과로 상기 어레이 기판(310)과 컬러필터 기판(미도시)의 합착 불량시 발생하는 휘도 변화량을 감소시킬 수 있게 된다.
도 8은 본 발명의 제 4 실시예에 따른 어레이 기판의 일부를 개략적으로 나타내는 평면도로써, 개구율을 향상시키는 동시에 합착마진을 확보할 수 있는 구조를 나타내고 있다.
이때, 상기 제 4 실시예의 어레이 기판은 상기 제 3 실시예의 어레이 기판 구조에서 제 2 연결라인과 브랜치가 오버랩되는 영역의 브랜치를 제거하고 상기 제 2 연결라인을 외곽으로 이동시킨 구조로 이루어져 있다.
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(410)에는 투명한 유리기판(410) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(416)과 데이터라인(417)이 형성되어 있으며, 상기 게이트라인(416)과 데이터라인(417)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.
상기 박막 트랜지스터는 상기 게이트라인(416)의 일부로 형성된 게이트전극(421), 상기 데이터라인(417)에 연결된 소오스전극(422) 및 화소전극라인(418L)을 통해 화소전극(418', 418")에 연결된 드레인전극(423)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(421)과 소오스/드레인전극(422, 423)의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(421)에 공급되는 게이트전압에 의해 상기 소오스전극(422)과 드레인전극(423) 간에 전도채널을 형성하는 액티브층(미도시)을 포함한다.
이때, 상기 화소영역 내에는 횡전계를 발생시키기 위해 공통전극(408', 408")과 화소전극(418', 418")이 교대로 배치되어 있다.
상기 공통전극(408', 408")은 화소영역의 상부에 위치한 제 1 공통전극(408')과 상기 화소영역의 하부에 위치한 제 2 공통전극(408")으로 나뉘어진다. 또한, 상기 화소전극(418', 418")은 상기 화소영역의 상부에 위치하여 상기 제 1 공통전극(408')과 교대로 배치되는 제 1 화소전극(418')과 상기 화소영역의 하부에 위치하여 상기 제 2 공통전극(408")과 교대로 배치되는 제 2 화소전극(418")으로 나뉘어진다.
이때, 상기 제 1 공통전극(408')과 제 2 공통전극(408")은 서로 다른 방향을 향해 뻗어있으며, 상기 제 1 화소전극(418')과 제 2 화소전극(418") 역시 서로 다른 방향을 향해 뻗어있다.
상기 화소전극(418', 418")은 화소전극라인(418L)에 연결되어 제 2 절연막(미도시)에 형성된 제 1 콘택홀(440A)을 통해 상기 드레인전극(423)과 전기적으로 접속하게 된다. 또한, 상기 제 1 공통전극(408')은 제 1 공통전극패턴(408B')에 연결되어 상기 제 1 절연막과 제 2 절연막에 형성된 제 2 콘택홀(440B)을 통해 화소영역 상부의 제 1 공통전극라인(408L')에 전기적으로 접속하며, 상기 제 2 공통전극(408")은 제 2 공통전극패턴(408B")에 연결되어 상기 제 1 절연막과 제 2 절연막에 형성된 제 3 콘택홀(440C)을 통해 화소영역 하부의 제 2 공통전극라인(408L")에 전기적으로 접속하게 된다.
이때, 상기 화소전극라인(418L)과 제 1 화소전극(418') 및 제 2 화소전극 (418")은 좌우의 제 1 연결라인(418C', 418C")에 의해 서로 연결되며, 상기 제 1 공통전극라인(408L')과 제 1 공통전극(408') 및 상기 제 2 공통전극라인(408L")과 제 2 공통전극(408")은 각각 좌우의 제 2 연결라인(408C', 408C")에 의해 서로 연결된다. 또한, 상기 화소영역의 상부에 배치된 제 1 공통전극라인(408L')은 상기 데이터라인(417)과 평행하게 배치된 제 1 브랜치(408A')와 연결되며, 상기 화소영역의 하부에 배치된 제 2 공통전극라인(408L")은 상기 데이터라인(417)과 평행하게 배치된 제 2 브랜치(408A")와 연결되게 된다.
이때, 상기 제 4 실시예는 상기 제 3 실시예와 유사하게 상기 제 1 브랜치(408A')의 소정영역이 상기 제 1 공통전극(408')을 향하여 돌출하도록 형성하며, 상기 제 1 공통전극(408')의 단부를 상기 제 1 브랜치(408A')의 돌출부와 오버랩되도록 한다. 또한, 상기 제 2 브랜치(408A")의 소정영역이 상기 제 2 공통전극(408")을 향하여 돌출하도록 형성하며, 상기 제 2 공통전극(408")의 단부를 상기 제 2 브랜치(408A")의 돌출부와 오버랩되도록 함으로써 기존의 액정표시장치에 비해 액정 전경영역을 감소시킬 수 있게 된다. 또한, 상기의 제 1 공통전극(408')과 제 1 브랜치(408A') 및 제 2 공통전극(408")과 제 2 브랜치(408A")의 오버랩은 화소영역의 상, 하부에 대해 좌우로 구분되어 있어 상기 액정의 전경영역이 좌우로 분산되는 효과를 얻을 수 있다.
또한, 본 실시예의 액정표시장치는 화소영역에서 상기 브랜치(408A', 408A")와 제 2 연결라인(408C', 408C")이 오버랩되는 부위의 브랜치(408A', 408A")가 제거되고 상기 제 2 연결라인(408C', 408C")을 화소영역의 외곽으로 이동시킴으로써 액정표시장치의 개구율을 향상시키는 동시에 상기 어레이 기판(410)과 컬러필터 기판(미도시)의 합착 마진을 확보할 수 있게 된다.
이때, 상기 화소영역의 중앙에서 좌우의 제 1 브랜치(408A')와 제 2 브랜치(408A")를 서로 연결할 수도 있다.
이와 같이 구성된 상기 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하도록 합착되어 액정표시패널을 구성하며, 상기 어레이 기판과 컬러필터 기판의 합착은 상기 어레이 기판과 컬러필터 기판에 형성된 합착키를 통해 이루어진다.
상기 제 1 실시예 내지 제 4 실시예는 채널층으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 채널층으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치는 액정의 전경영역을 감소시켜 화질이 향상되는 효과를 제공한다.
또한, 본 발명에 따른 횡전계방식 액정표시장치는 어레이 기판과 컬러필터 기판의 합착 불량에 따른 휘도변화를 최소화할 수 있게 된다.
또한, 본 발명에 따른 횡전계방식 액정표시장치는 개구율이 향상되는 동시에 충분한 합착 마진을 확보할 수 있어 수율이 향상되는 효과를 제공한다.

Claims (29)

  1. 제 1 기판에 종횡으로 배열되어 복수개의 화소영역을 정의하는 복수개의 게이트라인 및 데이터라인;
    상기 게이트라인과 데이터라인의 교차영역에 형성되며, 액티브층과 소오스전극 및 드레인전극으로 이루어진 박막 트랜지스터;
    상기 게이트라인 방향으로 배열되는 공통전극라인;
    상기 데이터라인 방향으로 배열되어 상기 공통전극라인과 연결되는 브랜치;
    상기 게이트라인과 소정의 기울임 각을 가지며, 상기 화소영역의 상, 하부에 각각 교대로 배치되어 횡전계를 발생시키는 다수개의 제 1 화소전극과 제 1 공통전극 및 다수개의 제 2 화소전극과 제 2 공통전극;
    상기 데이터라인 방향으로 배열되어 상기 제 1 화소전극과 제 2 화소전극을 서로 연결시키는 제 1 연결라인;
    상기 데이터라인 방향으로 배열되어 상기 제 1 공통전극과 제 2 공통전극을 서로 연결시키는 제 2 연결라인; 및
    상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며,
    상기 브랜치의 소정영역은 상기 제 1 공통전극 또는 제 2 공통전극을 향해 돌출하여 돌출부를 형성하는 한편, 상기 제 1 공통전극 또는 제 2 공통전극의 단부는 상기 브랜치의 돌출부와 오버랩되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  2. 제 1 항에 있어서, 상기 게이트라인 방향으로 배열되며, 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 동시에 상기 제 1 연결라인과 연결되는 화소전극라인을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  3. 제 1 항에 있어서, 제 2 콘택홀을 통해 상기 공통전극라인과 전기적으로 접속하는 공통전극패턴을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  4. 제 1 항에 있어서, 상기 제 1, 2 화소전극과 제 1, 2 공통전극은 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명한 도전물질로 이루어진 것을 특징으로 하는 횡전계방식 액정표시장치.
  5. 제 1 항에 있어서, 상기 제 1 공통전극과 제 2 공통전극 및 상기 제 1 화소전극과 제 2 화소전극은 각각 상기 게이트라인 방향에 대하여 대칭인 구조를 가지는 것을 특징으로 하는 횡전계방식 액정표시장치.
  6. 제 1 항에 있어서, 상기 화소영역의 상, 하부에 서로 다른 방향으로 기울어진 상기 제 1 화소전극과 제 1 공통전극 및 상기 제 2 화소전극과 제 2 공통전극은 상기 화소영역의 상, 하부를 두 개의 도메인으로 나누는 것을 특징으로 하는 횡전계방식 액정표시장치.
  7. 삭제
  8. 삭제
  9. 제 2 항에 있어서, 상기 공통전극라인은 상기 화소영역의 상, 하부에 배치되는 제 1, 제 2 공통전극라인으로 구성되며, 상기 브랜치는 상기 제 1, 제 2 공통전극라인과 연결되는 제 1, 제 2 브랜치로 구성되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서, 상기 제 1 공통전극과 제 2 공통전극은 서로 다른 방향을 향해 뻗어있으며, 상기 제 1 화소전극과 제 2 화소전극은 서로 다른 방향을 향해 뻗어있는 것을 특징으로 하는 횡전계방식 액정표시장치.
  13. 삭제
  14. 제 12 항에 있어서, 상기 제 1 공통전극라인은 제 2 콘택홀을 통해 상기 제 1 공통전극과 전기적으로 접속하는 한편, 상기 제 2 공통전극라인은 제 3 콘택홀을 통해 상기 제 2 공통전극과 전기적으로 접속하는 것을 특징으로 하는 횡전계방식 액정표시장치.
  15. 삭제
  16. 제 12 항에 있어서, 상기 제 1 연결라인은 상기 화소영역 상, 하부에서 좌우로 엇갈리게 형성되어 상기 화소전극라인과 제 1 화소전극 및 제 2 화소전극을 서로 연결시키는 것을 특징으로 하는 횡전계방식 액정표시장치.
  17. 제 12 항에 있어서, 상기 제 2 연결라인은 상기 화소영역 상, 하부에서 상기 제 1 공통전극라인과 제 1 공통전극 및 상기 제 2 공통전극라인과 제 2 공통전극을 각각 서로 연결시키는 것을 특징으로 하는 횡전계방식 액정표시장치.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 12 항에 있어서, 상기 제 1, 제 2 브랜치와 상기 제 1 공통전극 또는 제 2 공통전극 사이의 오버랩은 상기 화소영역의 상, 하부에 대하여 좌우로 구분되어 있는 것을 특징으로 하는 횡전계방식 액정표시장치.
  22. 삭제
  23. 삭제
  24. 제 12 항에 있어서, 상기 제 1 브랜치는 소정영역이 상기 제 1 공통전극을 향하여 돌출한 제 1 돌출부를 포함하며, 상기 제 1 브랜치의 제 1 돌출부는 상기 제 1 공통전극의 단부와 오버랩되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  25. 삭제
  26. 제 24 항에 있어서, 상기 제 2 브랜치는 소정영역이 상기 제 2 공통전극을 향하여 돌출한 제 2 돌출부를 포함하며, 상기 제 2 브랜치의 제 2 돌출부는 상기 제 2 공통전극의 단부와 오버랩되는 것을 특징으로 하는 횡전계방식 액정표시장치.
  27. 삭제
  28. 제 17 항에 있어서, 상기 제 2 연결라인이 위치하는 영역은 상기 제 1 브랜치 또는 제 2 브랜치가 제거된 것을 특징으로 하는 횡전계방식 액정표시장치.
  29. 제 28 항에 있어서, 상기 제 1 브랜치와 상기 제 2 브랜치가 서로 연결된 것을 특징으로 하는 횡전계방식 액정표시장치.
KR1020050136166A 2005-12-30 2005-12-30 횡전계방식 액정표시장치 Active KR101224047B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050136166A KR101224047B1 (ko) 2005-12-30 2005-12-30 횡전계방식 액정표시장치
CNB2006101454492A CN100445857C (zh) 2005-12-30 2006-11-15 共平面开关模式液晶显示器及其制造方法
US11/639,323 US7907245B2 (en) 2005-12-30 2006-12-15 In-plane switching mode liquid crystal display capable of improving an aperture ratio and fabrication method thereof
US13/025,731 US8111364B2 (en) 2005-12-30 2011-02-11 In-plane switching mode liquid crystal display capable of improving an aperture ratio and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050136166A KR101224047B1 (ko) 2005-12-30 2005-12-30 횡전계방식 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070072175A KR20070072175A (ko) 2007-07-04
KR101224047B1 true KR101224047B1 (ko) 2013-01-18

Family

ID=38213895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050136166A Active KR101224047B1 (ko) 2005-12-30 2005-12-30 횡전계방식 액정표시장치

Country Status (3)

Country Link
US (2) US7907245B2 (ko)
KR (1) KR101224047B1 (ko)
CN (1) CN100445857C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101254828B1 (ko) * 2007-10-05 2013-04-15 엘지디스플레이 주식회사 액정표시장치
CN100533239C (zh) * 2007-10-23 2009-08-26 昆山龙腾光电有限公司 液晶显示面板
KR101310381B1 (ko) * 2008-12-09 2013-09-23 엘지디스플레이 주식회사 수평 전계형 액정표시장치
US20100225569A1 (en) * 2008-12-19 2010-09-09 Samsung Electronics Co., Ltd. Liquid crystal display, manufacturing method the same, and driving method thereof
KR101730552B1 (ko) * 2010-04-13 2017-05-12 엘지디스플레이 주식회사 횡전계 방식 액정표시장치 및 그 구동방법
KR101830274B1 (ko) 2011-01-28 2018-02-21 삼성디스플레이 주식회사 액정 표시 장치
KR101943480B1 (ko) * 2013-01-28 2019-01-30 엘지디스플레이 주식회사 액정표시장치
CN104377207A (zh) * 2014-08-29 2015-02-25 深超光电（深圳）有限公司 显示面板及制造该显示面板的方法
CN106773378B (zh) 2017-01-20 2019-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN111198493B (zh) * 2020-02-27 2022-03-08 西安易朴通讯技术有限公司 显示装置及智能手表

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086580A (ko) * 1998-05-29 1999-12-15 김영환 아이 피 에스 모드의 액정 표시 장치
KR20020080860A (ko) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
KR20020085244A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액정표시장치
KR20020089979A (ko) * 2001-05-25 2002-11-30 주식회사 현대 디스플레이 테크놀로지 프린지 필드 스위칭 액정표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950029830A (ko) * 1994-04-19 1995-11-24 가네꼬 히사시 액정 디스플레이 셀
KR100293809B1 (ko) * 1998-05-29 2001-10-26 박종섭 다중도메인을갖는아이피에스-브이에이모드액정표시장치
KR100354906B1 (ko) * 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치
US6734924B2 (en) * 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952252B2 (en) * 2001-10-02 2005-10-04 Fujitsu Display Technologies Corporation Substrate for liquid crystal display and liquid crystal display utilizing the same
KR100920348B1 (ko) * 2003-02-27 2009-10-07 삼성전자주식회사 액정 표시 장치
JP2004325953A (ja) * 2003-04-25 2004-11-18 Nec Lcd Technologies Ltd 液晶表示装置
KR100984345B1 (ko) * 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101050348B1 (ko) * 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990086580A (ko) * 1998-05-29 1999-12-15 김영환 아이 피 에스 모드의 액정 표시 장치
KR20020080860A (ko) * 2001-04-18 2002-10-26 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시장치
KR20020085244A (ko) * 2001-05-07 2002-11-16 주식회사 현대 디스플레이 테크놀로지 액정표시장치
KR20020089979A (ko) * 2001-05-25 2002-11-30 주식회사 현대 디스플레이 테크놀로지 프린지 필드 스위칭 액정표시장치

Also Published As

Publication number Publication date
CN100445857C (zh) 2008-12-24
US7907245B2 (en) 2011-03-15
US20070153199A1 (en) 2007-07-05
US8111364B2 (en) 2012-02-07
US20110134351A1 (en) 2011-06-09
CN1991554A (zh) 2007-07-04
KR20070072175A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
KR100840326B1 (ko) 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
US7113243B2 (en) In-plane switching mode liquid crystal display device comprising common electrodes and pixel electrodes on both substrates and method of manufacturing the same
KR100546258B1 (ko) 수평 전계 인가형 액정 표시 패널
US8848151B2 (en) Liquid crystal display device
US8111364B2 (en) In-plane switching mode liquid crystal display capable of improving an aperture ratio and fabrication method thereof
US20080316413A1 (en) Display panel
US7760277B2 (en) Active matrix LCD panel with first and second alignment layers having respectively plural first and second grooves that extend respectively along ten and one o'clock directions thereon when viewed from above
US9915836B2 (en) Liquid crystal display
CN101359120A (zh) 液晶显示装置
US20070046881A1 (en) Liquid crystal display device selectable between wide view angle display and narrow view angle display and liquid crystal display apparatus using same
US7746436B2 (en) Display panel
US9304343B2 (en) Liquid crystal display device
US7327429B2 (en) In-plane switching liquid crystal display device
JP4407732B2 (ja) 液晶表示装置
US7388632B2 (en) Liquid crystal display device having a second black matrix layer covering surfaces of a first black matrix layer including the sides thereof
US8098340B2 (en) Liquid crystal display substrate having a storage duplication wiring and first and second storage wirings configured to independently receive a maintaining voltage
KR20100066220A (ko) 시야각 제어가 가능한 액정표시장치 및 그 제조방법
KR100577299B1 (ko) 액정표시장치
KR101274958B1 (ko) 수평전계방식 액정표시장치
US8107044B2 (en) Liquid crystal display apparatus
KR102431687B1 (ko) 액정표시장치
KR101331898B1 (ko) 수평전계방식 액정표시장치
KR100968561B1 (ko) 액정 표시 장치
KR102426496B1 (ko) 액정표시장치
KR101744872B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051230

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20101221

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20051230

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120619

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121231

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130114

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20191212

Start annual number: 8

End annual number: 8