[go: up one dir, main page]

KR101217665B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101217665B1
KR101217665B1 KR1020060052566A KR20060052566A KR101217665B1 KR 101217665 B1 KR101217665 B1 KR 101217665B1 KR 1020060052566 A KR1020060052566 A KR 1020060052566A KR 20060052566 A KR20060052566 A KR 20060052566A KR 101217665 B1 KR101217665 B1 KR 101217665B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
drain
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060052566A
Other languages
English (en)
Other versions
KR20070118430A (ko
Inventor
양희정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060052566A priority Critical patent/KR101217665B1/ko
Publication of KR20070118430A publication Critical patent/KR20070118430A/ko
Application granted granted Critical
Publication of KR101217665B1 publication Critical patent/KR101217665B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 구리마그네슘 합금을 배선 및 전극으로 형성한 것을 특징으로 하는 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것으로, 신호 지연을 방지하고, 힐락 등의 발생을 억제하기 위해 저저항 특성을 갖는 구리 단일 물질로 배선 및 전극을 형성하면 접착력 등이 약해 기판으로부터 분리되는 문제가 발생한다.
이러한 문제를 해결하고자 구리마그네슘 합금을 이용하여 배선 및 전극을 형성하게 되면 반응성이 강한 마그네슘에 의해 오믹콘택층과 소스 및 드레인 전극 사이에 산화마그네슘막이 생성되어 오믹특성을 저하시키게 된다.
따라서 본 발명은 오믹콘택층을 형성 후 황화수소(H2S) 분위기에서 플라즈마 처리한 후 구리마그네슘 합금을 이용하여 소스 및 드레인 전극을 형성함으로써 상기 구리마그네슘 합금의 저저항 특성을 유지하면서도 오믹 특성을 더욱 향상시키는 액정표시장치용 어레이 기판을 제공하는 것을 특징으로 한다.
구리마그네슘 합금, 오믹특성, 접착력, 저저항, 어레이 기판

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array substrate for Liquid Crystall Display Device and methode for fabricating the same}
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해사시도.
도 2a 내지 2i는 본 발명의 제 1 실시예에 따른 구리마그네슘 합금(Cu-Mg alloy)을 이용한 액정표시장치용 어레이 기판의 4마스크 공정에 따른 제조 단계별 단면을 도시한 것으로써 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 3은 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 4a 내지 도 4g는 도 3의 Ⅳ-Ⅳ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
101 : 기판 105 : 게이트 전극
107, 143 : 산화마그네슘막 109 : 게이트 절연막
120 : 반도체층 122 : 액티브층
124 : 오믹콘택층 125a, 125b : 순수 및 불순불 비정질 패턴
128 : 황화물층(황화구리층) 130 : 데이터 배선
135 : 소스 전극 137 : 드레인 전극
150 : 보호층 155 : 드레인 콘택홀
160 : 화소전극
P : 화소영역 TrA : 스위칭 영역
본 발명은 구리배선을 포함하는 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정 셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이다.
도시한 바와 같이, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 서로 교차 배열되어 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(14)과 데이터 배선(16)이 형성되어 있으며, 이들 두 배선(14, 16)의 교차지점에는 스위칭 소자인 박막트랜지스터(T)가 구비되어 상기 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 어레이 기판의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
전술한 바와 같은 구성을 갖는 액정표시장치용 어레이 기판에 있어서, 상기 데이터 배선은 크롬(Cr)과 몰리브덴(Mo) 또는 탄탈륨(Ta)과 같은 도전성 금속으로 제작되고 있는데, 이들 금속은 열적 안정성(thermal stability)이 우수하여 힐락(hillock)과 같은 결함이 발생하지 않는 장점을 가진다.
이러한 금속들은 일반적으로 스퍼터링(sputtering)에 의해 기판 위에 증착하고, 포토레지스트의 도포, 노광, 현상 및 식각 공정을 진행하여 상기 데이터 배선을 형성하게 된다.
그러나, 상기 금속들은 앞서 설명한 열적 안정성 등의 장점을 가지고 있으나, 액정표시장치가 점점 대면적화 되어 가면서 이들 금속이 가지는 높은 비저항으로 인해 신호지연(signal delay)을 유발하는 문제가 발생하고 있다.
따라서, 비저항이 낮으며 힐락을 형성하지 않는 금속물질이 액정표시장치용 어레이 기판을 제작하는데 있어서 필수적이다.
현재로서는 구리(Cu) 또는 알루미늄(Al)이 가장 낮은 비저항으로 인해 가장 적절한 배선재료로 인식되고 있는 상황이지만, 알루미늄(Al)의 경우 힐락이 발생하는 것이 문제가 되며, 이를 해결하기 위한 제안된 알루미늄 합금은 비저항이 높은 문제가 있다.
따라서, 최근에는 구리를 이용하여 게이트 또는 데이터 배선을 형성하고자 많은 연구가 이루어지고 있으나, 상기 구리는 타 물질층과의 접착(adhesion)특성이 좋지 않아 식각 진행시 기판으로부터 분리되는 불량이 발생한 가능성이 있다.
전술한 문제를 해결하기 위하여 본원발명은 구리 단일 물질 대신 구리합금을 이용하여 데이터 배선과 소스 및 드레인 전극을 형성함으로써 접촉특성을 향상시키는 것을 특징으로 하는 액정표시장치용 어레이 기판 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
전술한 목을 달성하기 위한 본 발명의 제 1 특징에 따른 액정표시장치용 어레이 기판의 제조방법은 화소영역이 정의된 기판 상에 제 1 금속물질을 증착하고 패터닝하여 일방향으로 연장하는 게이트 배선과 상기 화소영역에 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 반도체 패턴을 형성하는 단계와; 상기 반도체 패턴이 형성된 기판을 황화수소(H2S) 분위기에서 제 1 플라즈마 처리함으로써 상기 반도체 패턴 위로 황 물질층을 형성하는 단계와; 상기 황 물질층 상부에 구리합금을 증착하고 패터닝하여 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 화소영역에 상기 황 물질층 상부에서 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 반도체 패턴은, 순수 비정질 실리콘의 액티브층과 불순물 비정질 실리콘 패턴을 포함하며, 상기 서로 이격하는 소스 및 드레인 전극 사이로 상기 불순물 비정질 실리콘 패턴을 제거함으로서 상기 액티브층을 노출시키며 서로 이격하는 오믹콘택층을 형성하는 단계를 더욱 포함한다.
또한, 상기 황 물질층과 이와 접촉하며 형성된 소스 및 드레인 전극 사이에 도전성의 황화구리(CuS)막이 더욱 형성되는 것이 특징이다.
본 발명의 제 2 특징에 따른 다른 액정표시장치용 어레이 기판의 제조 방법은 화소영역이 정의된 기판 상에 제 1 금속물질을 증착하고 패터닝하여 일방향으로 연장하는 게이트 배선과 상기 화소영역에 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 순수 비정질 실리콘과 불순물 비정질 실리콘층을 형성하는 단계와; 상기 불순물 비정질 실리콘층이 형성된 기판을 황화수소(H2S) 분위기에서 제 1 플라즈마 처리하는 단계와; 상기 황화수소(H2S) 분위기에서 플라즈마 처리된 불순물 비정질 실리콘층 위로 구리합금을 증착하여 금속층을 형성하는 단계와; 상기 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 패터닝함으로써 상기 게이트 전극에 대응해서는 최상층으로부터 서로 이격하는 소스 및 드레인 전극과, 불순물 비정질 실리콘의 오믹콘택층과 그 하부로 그 일부가 노출된 순수 비정질 실리콘의 액티브층을 형성하고, 상기 게이트 절연막 위로는 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 금속층과 불순물 비정질 실리콘층 사이에 황화구리(CuS)막이 더욱 형성되는 것이 특징이다.
제 1, 2 특징에 따른 액정표시장치에 있어서, 상기 제 1 금속물질은 구리마그네슘 합금(Cu-Mg alloy)인 것이 바람직하며, 상기 구리 합금은 구리마그네슘 합금(Cu-Mg alloy)인 것이 바람직하다.
또한, 상기 게이트 배선과 게이트 전극 상부에는 산화마그네슘(MgO)막이 더욱 형성되며, 상기 드레인 콘택홀을 갖는 보호층을 형성한 후에는 황화수소(H2S) 분위기에서 제 2 플라즈마 처리를 실시하는 단계를 더욱 포함하며, 이때, 상기 드레인 콘택홀 내의 상기 드레인 전극과 화소전극 사이에는 황화구리(CuS)막이 더욱 형성된다.
본 발명에 따른 액정표시장치용 어레이 기판은 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선에서 상기 화소영역으로 분기한 게이트 전극과; 상기 게이트 배선과 게이트 전극 상부로 전면에 형성된 게이트 절연막; 상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 반도체층과; 상기 반도체층 상부로 서로 이격하며 형성된 황화구리(CuS)막과; 상기 황화구리(CuS)막 상부로 구리합금으로써 서로 이격하며 형성된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 동일한 물질로 형성되며 상기 게이트 절연막 상부로 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과; 상기 데이터배선과 소스 및 드레인 전극 상부에 형성되며 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소전극을 포함한다.
이때, 상기 구리합금은 구리마그네슘 합금(Cu-Mg alloy)인 것이 특징이다.
또한, 상기 반도체층은, 상기 게이트 전극에 대응하여 연결된 상태로 비정질 실리콘의 액티브층과 그 상부로 상기 게이트 전극에 대응해서 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층을 포함하며, 이때, 상기 황화구리(CuS)막은 상기 서로 이격하는 오믹콘택층 상부에 형성된 것이 특징이다.
또한, 상기 데이터 배선, 소스 및 드레인 전극과 상기 보호층 사이에는 산화마그네슘(MgO)막이 더욱 형성된 것이 특징이다.
또한, 상기 드레인 콘택홀 내에서 상기 화소전극과 드레인 전극 사이에는 황화구리(CuS)막이 더욱 형성되며, 상기 게이트 배선과 게이트 전극은 구리마그네슘 합금으로 이루어진 것이 특징이며, 이때, 상기 게이트 배선과 게이트 전극과 상기 게이트 절연막 사이에는 산화마그네슘(MgO)막이 더욱 형성된 것이 특징이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
<제 1 실시예>
도 2a 내지 2i는 본 발명의 제 1 실시예에 따른 구리마그네슘 합금(Cu-Mg alloy)을 이용한 액정표시장치용 어레이 기판의 4마스크 공정에 따른 제조 단계별 단면을 도시한 것으로써 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다. 이때, 상기 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
우선, 도 2a에 도시한 바와 같이, 투명한 절연기판(101) 상에 저저항 특성을 가지며 접촉특성 또한 우수한 금속물질로써 구리와 마그네슘이 적절이 섞인 구리-마그네슘 합금(Cu-Mg alloy)을 증착하여 제 1 금속층(미도시)을 형성하고, 상기 제 1 금속층(미도시) 상부로 포토레지스트를 도포하고, 마스크를 이용한 노광 및 현상을 실시하여 소정의 형태의 포토레지스트 패턴(미도시)을 형성하고, 이렇게 형성된 포토레지스트 패턴(미도시) 외부로 노출된 구리마그네슘 합금(Cu-Mg alloy)으로 이루어진 제 1 금속층(미도시)을 식각함으로써 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 각 화소영역(P)으로 분기한 형태의 게이트 전극(105)을 형성한다.
다음, 도 2b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(105) 위로 절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(109)을 형성한다.
이때 상기 게이트 절연막(109) 하부에 위치한 게이트 배선(미도시)과 게이트 전극(105)의 표면에는 이를 이루는 금속물질 중 반응성이 매우 좋은 물질인 마그네슘(Mg)이 포함되어 있는 바, 상기 마그네슘(Mg)이 특히 산소와 반응하여 상기 게이트 배선(미도시)과 게이트 전극(105)이 표면과 상기 기판(101)과의 계면을 따라 산화마그네슘(MgO)막(107)이 형성되어 진다.
따라서, 실질적으로 상기 게이트 전극(105)과 게이트 배선(미도시) 상부에는 상기 산화마그네슘(MgO)막(107)과 게이트 절연막(109)이 형성되게 되며, 이렇게 게이트 절연막(109) 하부로 상기 게이트 배선(미도시)과 게이트 전극(105)과의 계면에 형성된 산화마그네슘(MgO)막(107)은 비록 그 두께가 수십 나노미터(nanometer) ~ 수 옹거스트롱(Å) 정도로 형성되지만 비록 미미할지라도 상기 게이트 절연막(109)과 더불어 절연특성을 향상시키게 되는 효과를 갖게 된다.
다음, 도 2c에 도시한 바와 같이, 상기 게이트 절연막(109) 위로 순수 비정질 실리콘층(115)과 불순물 비정질 실리콘층(116)을 형성한다.
이후, 상기 순수 및 불순물 비정질 실리콘층(115, 116)이 형성된 기판(101)을 황화수소(H2S) 분위기에서 플라즈마 처리한다.
본 발명의 특성상 게이트 또는 데이터 배선 형성 시 이용되는 금속물질인 구 리마그네슘 합금(Cu-Mg alloy)은 그 내부에 마그네슘(Mg)을 포함하고 있으며, 상기 마그네슘(Mg)은 반응성이 커 상기 구리마그네슘 합금(Cu-Mg alloy)을 증착하여 구리마그네슘층을 형성하게 되면 상기 구리마그네슘층 표면을 포함하여 하부층의 계면에 있어서도 산화마그네슘(MgO)막이 형성되는데, 상기 산화마그네슘층 하부에 형성되는 상기 산화마그네슘(MgO)막의 형성을 억제하기 위하여 상기 황화수소(H2S) 분위기에서 플라즈마 처리한다.
게이트 배선(미도시)을 상기 구리마그네슘 합금(Cu-Mg alloy)으로 형성한 경우, 상기 산화마그네슘(MgO)막이 그 상부에 형성된 상기 게이트 절연막(109)의 절연특성을 더욱 향상시키는 바 문제되지 않지만, 추후 공정에서 데이터 배선과 소스 및 드레인 전극을 구리마그네슘 합금(Cu-Mg alloy)으로 형성할 경우, 특히 상기 소스 및 드레인 전극 하부에는 반도체층 더욱 정확히는 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹콘택층에 형성되며 이 경우는 접촉특성을 저하시켜 접촉저항을 크게함으로써 오믹콘택층으로서의 역할을 저해하는 요소가 되기 때문이다.
따라서, 본 발명에서는 추후 형성될 소스 및 드레인 전극과의 계면에서 산화마그네슘(MgO)막의 형성을 억제하여 접촉특성을 향상시키고자 상기 불순물 비정질 실리콘층(116) 표면에 대해 황화수소(H2S) 분위기에서 플라즈마 처리를 하는 것이다.
상기 불순물 비정질 실리콘층(116) 상부로 황화수소(H2S) 분위기에서 플라즈마 처리를 하는 경우, 상기 불순물 비정질 실리콘층(116) 표면에 수십 나노미터 ~ 수 옹거스트롱(Å) 정도의 두께를 갖는 황 물질층(127)이 형성되어지는데, 황과 타물질과의 반응성은 아래 표1(황과 타 물질과의 반응성(엔탈피)에 대한 것을 나타내 표. 엔탈피 값이 낮을수록 반응이 잘 일어나게 됨)을 참조하면 구리(Cu)>실리콘(Si)>마그네슘(Mg) 순으로 상대적으로 황의 마그네슘(Mg)과의 반응성이 구리(Cu)나 실리콘(Si)에 비해 떨어지게 됨을 알 수 있다.
<표 1>
마그네슘(Mg) 실리콘(Si) 구리(Cu)
황(S) 83 25 12-20
293℃에서 ΔHf(엔탈피)
따라서, 상기 황화수소(H2S) 분위기에서 플라즈마 처리를 한 불순물 비정질 실리콘층(116) 상부로 구리마그네슘 합금(Cu-Mg alloy)을 증착 시 그 계면에는 산화마그네슘(MgO)막이 생성되지 않게 되고 대신 상기 황 물질층(127)에 의해 상기 황 물질층(127)이 구리(Cu)와 반응하여 황화구리(CuS)막이 형성되게 된다. 이때, 생성되는 황화구리(CuS)막은 상기 절연특성을 갖는 산화마그네슘(MgO)막과는 달리 도전특성을 갖는 바, 상기 불순물 비정질 실리콘으로 이루어진 오믹콘택층과의 구리마그네슘 합금(Cu-Mg alloy)의 소스 및 드레인 전극과의 오믹특성을 향상시키게 된다.
다음, 도 2d에 도시한 바와 같이, 황화수소(H2S)의 분위기에서 플라즈마 처리된 불순물 비정질 실리콘층(116) 위로 구리마그네슘 합금(Cu-Mg alloy)을 증착함으로써 제 2 금속층(129)을 형성한다. 이때, 상기 제 2 금속층(129)의 표면에는 반 응성이 좋은 마그네슘(Mg)에 의해 제 2 산화마그네슘(MgO)막(143)이 자연적으로 형성되지만, 상기 제 2 금속층(129)과 그 하부의 불순물 비정질 실리콘층(116) 사이의 계면에는 산화마그네슘(MgO)막 대신 황화구리(CuS) 등의 황화물층(128)이 형성됨으로써 상기 산화마그네슘(MgO)막의 형성은 억제되게 된다.
또한, 이 경우 상기 구리마그네슘 합금(Cu-Mg alloy)은 타 물질층과의 접착력 또한 우수하므로 구리 단일물질로 금속층을 형성한 경우, 기판으로부터 떨어져 나가는 문제 또한 해결하게 된다.
다음, 상기 제 2 금속층(129) 위로 포토레지스트를 도포하여 제 2 포토레지스트층(191)을 형성하고, 차단영역(BA)과, 투과영역(TA) 그리고 슬릿구조의 반투과영역(HTA)으로 이루어지는 노광 마스크(195)를 상기 제 2 포토레지스트층(191) 상부에 위치시킨다.
이때, 조금 더 상세히 상기 노광 마스크(195)의 노광 위치에 대해서 설명하면, 상기 노광 마스크(195)는 차단영역(BA)이 데이터 배선을 포함하여 소스 및 드레인 전극이 형성될 영역에 대응되도록 하며, 상기 스위칭 영역(TrA) 중 게이트 전극(109)에 대응되는 부분에는 슬릿구조의 반투과영역(HTA)이 대응하도록 하고, 상기 데이터 배선과 소스 및 드레인 전극이 형성되지 않는 부분에 대응해서는 투과영역(TA)되도록 위치시킨다.
다음, 도 2e에 도시한 바와 같이, 전술한 바와같이 상기 제 2 포토레지스트층(191)에 대응하여 위치한 상기 노광 마스크(도 2d의 195)를 통해 상기 제 2 포토레지스트층(191)을 노광하고, 상기 노광된 제 2 포토레지스트층(191)을 현상함으로 써, 상기 데이터 배선과 소스 및 드레인 전극을 형성할 제 2 금속층(129) 더욱 정확히는 상기 제 2 금속층(129) 표면에 형성된 제 2 산화마그네슘(MgO)막(143) 위에는 두꺼운 제 1 포토레지스트 패턴(191a)을 형성하고, 동시에 상기 게이트 전극(109)과 대응하는 부분의 제 2 금속층(129) 상부에는 상기 제 1 포토레지스트 패턴(191a)보다 얇은 두께를 갖는 제 2 포토레지스트 패턴(191b)을 형성하며 그 이외의 제 2 금속층(129) 상부에 대해서는 상기 제 2 산화마그네슘(MgO)막(143)이 노출되도록 한다.
이렇게 반투과영역(도 2d의 HTA)을 포함하는 노광 마스크(도 2d의 195)를 이용하여 1회의 노광을 실시함으로써 두께를 달리하는 포토레지스트 패턴을 형성하는 노광을 회절노광이라 칭하며, 본 발명의 제 1 실시예의 경우 이러한 회절노광을 통해 마스크 공정 수를 줄인 것이다. 이렇게 두께를 달리하는 포토레지스트 패턴을 형성하는 방법에는 전술한 회절노광 이외에 반투과영역(도 2d의 HTA)을 슬릿이 아닌 빛의 투과량을 조절하기 위한 다수의 코팅층을 더욱 포함하도록 구성한 것을 특징으로 한 노광 마스크를 이용한 하프톤 노광도 있으며 이러한 하프톤 노광을 실시해도 동일한 결과를 얻을 수 있다.
또한, 본 발명의 경우, 상기 노광 마스크(도 2d의 195)의 투과영역(도 2d의 에 TA)대응하는 포토레지스트층 부분이 현상 시 제거됨을 특징으로 하는 포지티브타입(positive type) 포토레지스트를 이용한 것을 일례로 보인 것이며, 반대의 특성 즉 빛을 받은 부분이 현상 후 남게되는 네가티브 타입(negative type) 포토레지스트를 이용할 수도 있음은 자명하며 이 경우, 상기 노광 마스크의 투과영역과 차 단영역의 위치가 바뀐 노광 마스크를 이용하여 노광함으로써 동일한 결과를 얻을 수 있다.
다음, 도 2f에 도시한 바와 같이, 두께를 달리하는 제 1, 2 포토레지스트 패턴(191a, 미도시)이 형성된 기판(101)에 식각 공정을 진행하여 상기 제 1, 2 포토레지스트 패턴(191a, 미도시) 외부로 노출된 제 2 산화마그네슘(MgO)막(143)과 그하부의 제 2 금속층(도 2e의 129)과 그 하부의 상기 불순물 비정질 실리콘층(도 2d의 116)의 계면에 생성된 황화물층(도 2d의 128)과 그 하부의 불순물 비정질 실리콘층(도 2d의 116)과 순수 비정질 실리콘층(도 2d의 115)을 순차적으로 식각하여 상기 게이트 절연막(109)이 노출되도록 한다.
이때, 상기 제 1, 2 포토레지스트 패턴(191a, 미도시) 하부의 제 2 금속층과 황화물층(128)과 불순물 비정질 실리콘층과 순수 비정질 실리콘층은 상기 제 1, 2 포토레지스트 패턴(181a, 미도시)이 식각 마스크로 작용하여 식각되지 않고 그대로 남아있게 되며, 상기 남아있는 제 2 금속층은 각각 연결된 상태의 소스 드레인 패턴(131)과 데이터 배선(130)을, 불순물 비정질 실리콘층은 연결된 상태의 불순물 비정질 실리콘 패턴(123)을 그리고 순수 비정질 실리콘층은 액티브층(122)을 이루게 된다. 이때, 공정 특성상 상기 데이터 배선(130)의 하부에도 불순물 비정질 실리콘과 순수 비정질 실리콘의 패턴(125b, 125a)이 남아있게 된다.
다음, 상기 제 1, 2포토레지스트 패턴(191a, 미도시)에 드라이 에칭(dry etching)을 진행하여 상기 게이트 전극(105)과 대응되는 부분의 두께가 얇게 형성된 제 2 포토레지스트 패턴(미도시)을 제거한다. 이때, 제 2 포토레지스트 패턴(미 도시)의 두께보다 두껍게 형성된 제 1 포토레지스트 패턴(191a)에 있어서도 식각되어 그 두께가 얇아지게 된다.
다음, 도 2g에 도시한 바와 같이, 상기 남아있는 제 1 포토레지스트 패턴(도 2f의 191a)을 마스크로 하여 상기 스위칭 영역(TrA)의 상기 제 1 포토레지스트 패턴(도 2f의 191a) 사이의 노출된 소스 드레인 패턴(도 2f의 131)을 식각하고, 연속하여 상기 소스 드레인 패턴(도 2f의 131) 하부의 황화물층(128)과 불순물 비정질 실리콘 패턴(도 2f의 123)을 드라이 에칭하여 제거함으로써 상기 불순물 비정질 실리콘 패턴(도 2f의 123) 하부의 순수 비정질 실리콘의 액티브층(122)을 노출시킨다.
이때, 상기 스위칭 영역(TrA)에 있어, 상기 제 1 포토레지스트 패턴(도 2f의 191a)에 의해 식각되지 않고 남아있는 소스 드레인 패턴(도 2f의 131)은 서로 이격하는 소스 및 드레인 전극(135, 137)을 형성하게 된다.
또한, 상기 소스 및 드레인 전극(135, 137) 하부의 서로 이격하는 불순물 비정질 실리콘 패턴(124)은 오믹콘택층(124)을 이루게 되고, 이는 그 하부의 순수 비정질 실리콘의 액티브층(122)과 더불어 반도체층(124)을 형성한다. 이때, 상기 소스 및 드레인 전극(135, 137)과 상기 오믹콘택층(124) 사이의 계면에 형성된 황화물층(128) 더욱 정확히는 황화구리(CuS)막은 상기 도전성 물질층이 되는 바 상기 오믹콘택층(124)의 특성을 더욱 향상시키게 됨과 동시에 이들 두 층(소스 및 드레인 전극(135, 137))과 오믹콘택층(124)의 접착 특성 또한 향상시키는 역할을 하게 된다.
또한, 상기 소스 및 드레인 전극(135, 137)과 데이터 배선(130)의 상부로 자연적으로 형성된 제 2 산화마그네슘(MgO)막(143)은 비록 그 두께가 매우 얇더라도 절연층을 이루게 된다.
또한, 상기 스위칭 영역(TrA)에 기판(101)면으로부터 순차적층 형성된 게이트 전극(109), 상기 제 1 산화마그네슘막(107) 포함하는 게이트 절연막(109), 반도체층(120), 소스 및 드레인 전극(135, 137)은 박막트랜지스터(Tr)를 형성하게 된다.
이후, 상기 데이터 배선(130)과 소스 및 드레인 전극(135, 137) 상부로 남아있는 제 2 포토레지스트 패턴(도 2f의 191a)을 스트립(strip)하여 제거한다.
다음, 도 2h에 도시한 바와 같이, 상기 데이터 배선(130)과 소스 및 드레인 전극(135, 137) 위로 절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질인 포토아크릴 또는 벤조사이클로부텐(BCB)을 도포함으로써 보호층(150)을 형성하고, 마스크 공정을 통해 패터닝함으로써 상기 드레인 전극(137)을 노출시키는 드레인 콘택홀(155)을 형성한다.
다음, 도 2i에 도시한 바와 같이, 상기 드레인 콘택홀(155)이 형성된 보호층(150) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 마스크 공정을 통해 패터닝함으로써 상기 드레인 콘택홀(155)을 통해 상기 드레인 전극(137)과 접촉하는 화소전극(160)을 형성함으로써 어레이 기판(101)을 완성한다.
이때, 상기 드레인 콘택홀(155)을 통해 노출된 구리마그네슘 합금(Cu-Mg alloy)으로 이루어진 드레인 전극(137) 표면에도 제 2 산화마그네슘(MgO)(143)막이 형성되었지만, 이는 매우 얇은 수준이 되는 바, 상기 드레인 전극(137)과 오믹콘택층과(124)의 접촉부에서는 오믹특성을 저하시키는 문제를 발생시키지만 모두 금속 또는 도전성 물질로 이루어진 상기 드레인 전극(137)과 화소전극(160)간에는 그 두께가 너무나 얇게 형성되는 바, 그 자체로서는 절연층으로서의 역할이 미미하여 이들 두 전극(137, 160)간의 도통에는 별 영향이 없다.
하지만, 변형예로서 보호층 형성 이후의 제조 공정 단면도를 나타낸 도 3a와 도 3b(제 1 실시예의 제조 공정 단면도와 동일한 부분에 대한 제조 공정 단면도로서 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다.)를 참조하면, 도시한 바와같이, 상기 보호층(250)의 드레인 콘택홀(255) 내에서 서로 접촉하는 드레인 전극(237)과 화소전극(260)의 계면에 형성된 제 2 산화마그네슘(MgO)막(243)의 발생을 억제하고 도통에 영향을 주는 요소를 제거하기 위해서 상기 드레인 콘택홀(255)을 갖는 보호층(250)에 대해 상기 화소전극(260)을 형성하기 전 황화수소(H2S) 분위기에서 플라즈마 처리를 함으로서 상기 드레인 콘택홀(255)을 통해 노출된 드레인 전극(237)의 표면에 제 2 황 물질층(미도시)을 형성하고 이후 상기 화소전극(260)을 형성함으로써 해결할 수도 있다. 이 경우, 상기 드레인 콘택홀(255) 내부에서 상기 드레인 전극(237)과 화소전극(260) 사이에는 상기 제 2 황물질층(미도시)과 구리(Cu)가 반응하여 제 2 황화구리(CuS)막(257)이 형성되며 상 기 제 2 황화구리(CuS)막(257)은 도전특성을 갖는 바, 비록 그 수준이 미미할지라도 전술한 제 1 실시예의 드레인 콘택홀(도 2i의 255) 내부의 드레인 전극(도 2i의 137)과 화소전극(도 2i의 160)의 계면에 형성된 제 2 산화마그네슘(MgO)막(도 2i의 143)에 의한 도통 특성 저하를 더욱 방지할 수 있다.
전술한 바와 같이, 회절노광을 포함하여 총 4회의 마스크 공정을 통해 완성된 본 발명에 따른 액정표시장치용 어레이 기판은 게이트 배선과 게이트 전극과, 데이터 배선과 소스 및 드레인 전극을 모두 저저항 금속물질인 구리마그네슘 합금(Cu-Mg alloy)을 이용하여 형성함으로써 대면적화에 따른 배선의 신호지연 등의 문제를 해결함과 동시에 구리 단일 물질로 배선 및 전극을 형성했을 때의 문제점인 약한 접착력에 의한 기판으로부터의 분리 문제를 해결한 것이 특징이다.
또한, 나아가 구리마그네슘 합금(Cu-Mg alloy)으로 전극 또는 배선을 형성 시 발생되는 문제, 즉 타물질층과의 계면 또는 표면에 강한 반응성을 갖는 마그네슘의 반응에 의한 산화마그네슘(MgO)막이 형성됨으로써 특히 소스 및 드레인 전극과 그 하부에 위치한 오믹콘택층과의 접촉저항을 크게하여 오믹특성을 저하시키는 문제를 상기 산화마그네슘(MgO)을 증착전에 불순물 비정질 실리콘층을 황화수소(H2S) 분위기에서 플라즈마 처리를 함으로써 상기 구리마그네슘과 불순물 비정질 실리콘층의 계면에서 산화마그네슘(MgO)막의 형성을 억제하며 동시에 황화구리(CuS)막을 더욱 형성하도록 함으로서 오믹특성을 향상시킨 것을 특징으로 한다.
전술한 제 1 실시예에 있어서는 게이트 배선과 게이트 전극 그리고 데이터 배선과 소스 및 드레인 전극을 모두 구리마그네슘 합금(Cu-Mg alloy)으로 형성한 것을 보이고 있으나, 게이트 배선과 게이트 전극은 알루미늄 또는 알루미늄 합금으로 형성할 수도 있다.
이는 본 발명은 상기 구리마그네슘 합금(Cu-Mg alloy)으로 소스 및 드레인 전극을 형성 시 오믹특성 저하의 문제가 발생하는 바, 이를 개선시키는 제조방법에 특징적인 면이 있기 때문이다.
<제 2 실시예>
본 발명의 제 2 실시예는 5마스크 공정에 의한 액정표시장치용 어레이 기판의 제조 방법에 대한 것이다.
도 4a 내지 4i는 본 발명의 제 2 실시예에 따른 구리마그네슘 합금(Cu-Mg alloy)을 이용한 액정표시장치용 어레이 기판의 5마스크 공정에 따른 제조 단계별 단면을 도시한 것으로써 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다. 이때, 상기 박막트랜지스터가 형성되는 영역을 스위칭 영역이라 정의한다.
우선, 도 4a에 도시한 바와 같이, 투명한 절연기판(301) 상에 구리마그네슘 합금(Cu-Mg alloy)을 증착하여 제 1 금속층(미도시)을 형성한 후, 이를 제 1 마스크 공정을 실시하여 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 각 화소영역(P)으로 분기한 형태의 게이트 전극(305)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 게이트 배선(미도시)과 게이트 전극(305) 위로 절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(309)을 형성한다. 이때 상기 게이트 절연막(309) 하부에 위치한 게이트 배선(미도시)과 게이트 전극(305)은 이를 이루는 금속물질인 구리마그네슘 합금(Cu-Mg alloy) 내에 반응성이 매우 좋은 물질인 마그네슘(Mg)이 포함되어 있는 바, 상기 마그네슘(Mg)이 특히 산소와 반응하여 그 표면 및 상기 기판(301)과의 계면에는 자연적으로 제 1 산화마그네슘(MgO)막(307)이 형성되어 진다.
다음, 도 4c에 도시한 바와 같이, 상기 게이트 절연막(309) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착하여 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 이에 제 2 마스크 공정을 실시하여 패터닝함으로써 상기 스위칭 영역(Tr)의 상기 게이트 전극(305)에 대응하여 순수 및 불순물 비정질 실리콘 패턴(322, 323)의 이중층 구조의 반도체 패턴(320)을 형성한다.
다음, 도 4d에 도시한 바와 같이, 상기 이중층 구조의 반도체 패턴(320)이 형성된 기판(301)을 황화수소(H2S) 분위기에서 플라즈마 처리함으로서 상기 불순물 반도체 패턴(323) 상부에 수십 나노미터 ~ 수 옹거스트롱(Å)정도의 얇은 두께를 갖는 황 물질층(327)을 형성한다. 이를 형성한 이유에 대해서는 제 1 실시예에 상세히 설명하였으므로 그 설명은 생략한다.
다음, 도 4e에 도시한 바와 같이, 상기 반도체 패턴(도 4d의 320) 상부로 황 물질층(도 4d의 327)이 형성된 기판(301)에 구리마그네슘 합금(Cu-Mg alloy)을 증착하여 제 2 금속층(미도시)을 형성하고, 제 3 마스크 공정을 실시함으로써 이를 패터닝하여 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(330)과, 상기 스위칭 영역(TrA)에 상기 데이터 배선(330)에서 분기하여 상기 반도체 패턴(도 4d의 320) 더욱 정확히는 상기 반도체 패턴(도 4d의 320) 상부의 황 물질층(도 4d의 327)과 접촉하는 소스 전극(335)과, 상기 소스 전극(335)에서 이격하여 상기 황 물질층(도 4d의 327)과 접촉하는 드레인 전극(337)을 형성한다.
이때, 상기 소스 및 드레인 전극(335, 337)의 상부 표면에는 제 2 산화마그네슘(MgO)막(343)이 자연적으로 형성되며 그 하부는 상기 황 물질층(도 4d의 327)과 구리(Cu)가 반응하여 황화물층인 황화구리(CuS)막(328)을 형성하게 된다. 즉, 상기 황 물질층(도 4d의 327)이 그 상부에 형성된 구리 마그네슘 합금(Cu-Mg alloy)과 반응하여 황화구리(CuS)막으로 변하게 된다.
또한 상기 데이터 배선(330)에 대해서도 그 상부 표면에는 제 2 산화마그네슘(MgO)막(343)이 형성되고 상기 게이트 절연막(309)과의 계면에서는 황화구리(CuS)막(328)이 형성된다.
이는 상기 반도체 패턴(도 4d의 320)을 형성한 후, 상기 반도체 패턴(도 4d의 320)을 포함하여 기판(301) 전면에 대해 상기 황화수소(H2S) 분위기에서 플라즈마 처리함으로써 상기 반도체 패턴(도 4d의 320) 상부 뿐 아니라 상기 반도체 패턴(도 4d의 320) 외부로 노출된 게이트 절연막(309) 상부에도 상기 황 물질층(도 4d의 327)이 형성되었기 때문이다.
이때, 상기 도전성 특성을 갖는 상기 황화구리(CuS)막(328)은 실제적으로 상기 제 2 금속층(미도시) 하부에 대해 전면적으로 형성되었지만, 이를 패터닝하여 상기 데이터 배선(330)과 소스 및 드레인 전극(335, 337)을 형성하는 단계에서 식각되어 제거되며 최종적으로는 상기 데이터 배선(330)과 소스 및 드레인 전극(335, 337)의 하부에만 형성되게 된다.
다음, 상기 서로 이격하는 소스 및 드레인 전극(335, 337) 외부로 노출된 황물질층(도 4d의 327)과 그 하부의 이중층 구조의 반도체 패턴(도 4d의 320) 중 불순물 비정질 실리콘 패턴(도 4d의 323)을 상기 소스 및 드레인 전극(335, 337)을 마스크로 하여 드라이 에칭함으로써 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층(324)을 형성한다. 이때, 연결된 상태로 남아있는 순수 비정질 실리콘 패턴(322)은 액티브층(322)을 이루게 된다.
다음, 도 4f에 도시한 바와 같이, 상기 데이터 배선(330)과 소스 및 드레인 전극(335, 337)에 대응하여 그 표면에 제 2 산화마그네슘(MgO)막(343)이 형성된 기판(301) 위로 전면에 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질인 포토아크릴 또는 벤조사이클로부텐(BCB을 도포함으로써 보호층(350)을 형성하고, 마스크 공정을 통해 패터닝함으로써 상기 드레인 전극(337)을 노출시키는 드레인 콘택홀(355)을 형성한다.
다음, 도 4g에 도시한 바와 같이, 상기 드레인 콘택홀(355)이 형성된 보호 층(350) 위로 투명 도전성 물질인 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 마스크 공정을 통해 패터닝함으로써 상기 드레인 콘택홀(355)을 통해 상기 드레인 전극(337)과 접촉하는 화소전극(360)을 형성함으로써 어레이 기판(301)을 완성한다.
전술한 제 2 실시예도 마찬가지로 실제적으로는 상기 드레인 콘택홀(355) 내에 서로 접촉하는 화소전극(360)과 드레인 전극(337) 사이에는 수십 나노미터 ~ 수 옹거스트롱(Å) 수준의 제 2 산화마그네슘(MgO)막(343)이 형성되는 바, 이들 두 전극(337, 360)의 전기적 도통에는 미미하지만 영향을 줄 수 있다. 따라서 그 변형예로써 도면으로 나타내지는 않았지만, 제 1 실시예의 변형예와 같이 상기 보호층 내에 상기 드레인 콘택홀을 노출시키는 드레인 콘택홀을 형성한 후, 황화수소(H2S) 분위기에서 제 2 차 플라즈마 처리를 함으로써 상기 드레인 콘택홀 내의 상기 노출된 드레인 전극 상부에 제 2 황 물질층을 형성한 후, 화소영역별로 패터닝된 화소전극을 형성함으로써 상기 드레인 콘택홀 내에서 노출된 드레인 전극과 그 상부에 위치한 화소전극 사이에 상기 제 2 산화마그네슘(MgO)막(343) 대신 도전성 특성을 갖는 황화구리(CuS)막이 형성되도록 하여 도통 특성을 더욱 향상시킬 수도 있다.
전술한 바와 같이, 저항이 비교적 낮은 구리마그네슘 합금(Cu-Mg alloy)으로 게이트 배선 및 게이트 전극과 데이터 배선과 소스 및 드레인 전극을 형성하게 되 면,
첫째, 표시소자의 면적이 커져도 신호배선에 의한 신호 지연이 발생하지 않기 때문에 액정표시장치가 대면적화 될 수 있는 효과가 있으며.
둘째, 순수한 구리로써 배선을 형성할 경우 상기 구리의 약한 접착력 특성에 의한 기판으로부터의 분리되는 문제를 해결하는 효과가 있으며, 나아가 황화수소(H2S) 분위기에서 플라즈마 처리를 실시함으로써 마그네슘의 반응성에 의한 산화마그네슘(MgO)막 형성을 억제함으로서 오믹 특성을 향상시키는 효과가 있다.
세째, 신호배선을 구리마그네슘으로 사용하게 되면 그 고유저항이 매우 낮으므로, 신호배선의 폭을 현저히 줄일 수 있기 때문에 개구율을 개선할 수 있는 효과가 있다.

Claims (19)

  1. 화소영역이 정의된 기판 상에 제 1 금속물질을 증착하고 패터닝하여 일방향으로 연장하는 게이트 배선과 상기 화소영역에 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 반도체 패턴을 형성하는 단계와;
    상기 반도체 패턴이 형성된 기판을 황화수소(H2S) 분위기에서 제 1 플라즈마 처리함으로써 상기 반도체 패턴 위로 황 물질층을 형성하는 단계와;
    상기 황 물질층 상부에 구리합금을 증착하고 패터닝하여 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 화소영역에 상기 황 물질층 상부에서 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 반도체 패턴은, 순수 비정질 실리콘의 액티브층과 불순물 비정질 실리콘 패턴을 포함하는 액정표시장치용 어레이 기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 서로 이격하는 소스 및 드레인 전극 사이로 상기 불순물 비정질 실리콘 패턴을 제거함으로서 상기 액티브층을 노출시키며 서로 이격하는 오믹콘택층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 황 물질층과 이와 접촉하며 형성된 소스 및 드레인 전극 사이에 도전성의 황화구리(CuS)막이 더욱 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  5. 화소영역이 정의된 기판 상에 제 1 금속물질을 증착하고 패터닝하여 일방향으로 연장하는 게이트 배선과 상기 화소영역에 게이트 전극을 형성하는 단계와;
    상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 순수 비정질 실리콘과 불순물 비정질 실리콘층을 형성하는 단계와;
    상기 불순물 비정질 실리콘층이 형성된 기판을 황화수소(H2S) 분위기에서 제 1 플라즈마 처리하는 단계와;
    상기 황화수소(H2S) 분위기에서 플라즈마 처리된 불순물 비정질 실리콘층 위로 구리합금을 증착하여 금속층을 형성하는 단계와;
    상기 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 패터닝함으로써 상기 게이트 전극에 대응해서는 최상층으로부터 서로 이격하는 소스 및 드레인 전극과, 불순물 비정질 실리콘의 오믹콘택층과 그 하부로 그 일부가 노출된 순수 비정질 실리콘의 액티브층을 형성하고, 상기 게이트 절연막 위로는 상기 게이트 배선과 교차하여 상기 화소영역을 정의하며 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계와;
    상기 데이터 배선과 소스 및 드레인 전극 위로 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 금속층과 불순물 비정질 실리콘층 사이에 황화구리(CuS)막이 더욱 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조방법.
  7. 제 1 항 또는 제 5 항 에 있어서,
    상기 제 1 금속물질은 구리마그네슘 합금(Cu-Mg alloy)인 액정표시장치용 어레이 기판의 제조방법.
  8. 제 1 항 또는 제 5 항 에 있어서,
    상기 구리 합금은 구리마그네슘 합금(Cu-Mg alloy)인 액정표시장치용 어레이 기판의 제조방법.
  9. 제 1 항 또는 제 5 항 에 있어서,
    상기 게이트 배선과 게이트 전극 상부에는 산화마그네슘(MgO)막이 더욱 형성되는 액정표시장치용 어레이 기판의 제조방법.
  10. 제 1 항 또는 제 5 항 에 있어서,
    상기 드레인 콘택홀을 갖는 보호층을 형성한 후에는 황화수소(H2S) 분위기에서 제 2 플라즈마 처리를 실시하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조방법.
  11. 제 10 항 에 있어서,
    상기 드레인 콘택홀 내의 상기 드레인 전극과 화소전극 사이에는 황화구리(CuS)막이 더욱 형성되는 액정표시장치용 어레이 기판의 제조방법.
  12. 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선에서 상기 화소영역으로 분기한 게이트 전극과;
    상기 게이트 배선과 게이트 전극 상부로 전면에 형성된 게이트 절연막;
    상기 게이트 절연막 상부로 상기 게이트 전극에 대응하여 형성된 반도체층과;
    상기 반도체층 상부로 서로 이격하며 형성된 황화구리(CuS)막과;
    상기 황화구리(CuS)막 상부로 구리합금으로써 서로 이격하며 형성된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극과 동일한 물질로 형성되며 상기 게이트 절연막 상부로 게이트 배선과 교차하여 상기 화소영역을 정의하며 형성된 데이터 배선과;
    상기 데이터배선과 소스 및 드레인 전극 상부에 형성되며 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층과;
    상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소전극
    을 포함하는 액정표시장치용 어레이 기판.
  13. 제 12 항에 있어서,
    상기 구리합금은 구리마그네슘 합금(Cu-Mg alloy)인 액정표시장치용 어레이 기판.
  14. 제 12 항에 있어서,
    상기 반도체층은,
    상기 게이트 전극에 대응하여 연결된 상태로 비정질 실리콘의 액티브층과 그 상부로 상기 게이트 전극에 대응해서 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층을 포함하는 액정표시장치용 어레이 기판.
  15. 제 14 항에 있어서,
    상기 황화구리(CuS)막은 상기 서로 이격하는 오믹콘택층 상부에 형성된 것이 특징인 액정표시장치용 어레이 기판.
  16. 제 12 항에 있어서,
    상기 데이터 배선, 소스 및 드레인 전극과 상기 보호층 사이에는 산화마그네슘(MgO)막이 더욱 형성된 것이 특징인 액정표시장치용 어레이 기판.
  17. 제 12 항에 있어서,
    상기 드레인 콘택홀 내에서 상기 화소전극과 드레인 전극 사이에는 황화구리(CuS)막이 더욱 형성된 액정표시장치용 어레이 기판.
  18. 제 12 항에 있어서,
    상기 게이트 배선과 게이트 전극은 구리마그네슘 합금으로 이루어진 것이 특징인 액정표시장치용 어레이 기판.
  19. 제 18 항에 있어서,
    상기 게이트 배선과 게이트 전극과 상기 게이트 절연막 사이에는 산화마그네슘(MgO)막이 더욱 형성된 것이 특징인 액정표시장치용 어레이 기판.
KR1020060052566A 2006-06-12 2006-06-12 액정표시장치용 어레이 기판 및 그 제조방법 Active KR101217665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060052566A KR101217665B1 (ko) 2006-06-12 2006-06-12 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052566A KR101217665B1 (ko) 2006-06-12 2006-06-12 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070118430A KR20070118430A (ko) 2007-12-17
KR101217665B1 true KR101217665B1 (ko) 2013-01-02

Family

ID=39137144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052566A Active KR101217665B1 (ko) 2006-06-12 2006-06-12 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101217665B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510900B1 (ko) * 2008-12-04 2015-04-10 엘지디스플레이 주식회사 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225624B2 (ja) * 1992-09-21 2001-11-05 ソニー株式会社 薄膜トランジスタの製造方法
KR20050068186A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
JP2005340817A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 薄膜トランジスタ及びそれを備えた平板表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225624B2 (ja) * 1992-09-21 2001-11-05 ソニー株式会社 薄膜トランジスタの製造方法
KR20050068186A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
JP2005340817A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 薄膜トランジスタ及びそれを備えた平板表示装置

Also Published As

Publication number Publication date
KR20070118430A (ko) 2007-12-17

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6765270B2 (en) Thin film transistor array gate electrode for liquid crystal display device
CN100504524C (zh) 液晶显示装置的阵列基板及其制造方法
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US7550327B2 (en) Method for fabricating thin film transistor substrate
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
US20090085038A1 (en) Substrate for display device, manufacturing method for same and display device
CN100381920C (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP2005122182A (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
KR20090044119A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20090310048A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050070415A (ko) 액정표시장치용 어레이기판 제조방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101217665B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20100006412A (ko) 액정표시장치 및 그 제조방법
KR100769185B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060612

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110608

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060612

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120928

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171116

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181114

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221115

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241118

Start annual number: 13

End annual number: 13