[go: up one dir, main page]

KR101217662B1 - 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법 - Google Patents

유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR101217662B1
KR101217662B1 KR1020050126247A KR20050126247A KR101217662B1 KR 101217662 B1 KR101217662 B1 KR 101217662B1 KR 1020050126247 A KR1020050126247 A KR 1020050126247A KR 20050126247 A KR20050126247 A KR 20050126247A KR 101217662 B1 KR101217662 B1 KR 101217662B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
substrate
forming
layer
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020050126247A
Other languages
English (en)
Other versions
KR20070065620A (ko
Inventor
서현식
백승한
이경묵
남대현
최낙봉
김성환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050126247A priority Critical patent/KR101217662B1/ko
Priority to DE102006027212A priority patent/DE102006027212A1/de
Priority to US11/455,754 priority patent/US8071422B2/en
Publication of KR20070065620A publication Critical patent/KR20070065620A/ko
Application granted granted Critical
Publication of KR101217662B1 publication Critical patent/KR101217662B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/361—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 상에 유기 박막트랜지스터를 형성하는데 있어서, 기판 위로 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 저분자 유기 반도체 물질을 이베퍼레이션(evaporation)하는 단계를 포함하거나 또는 기판 위로 고분자 유기 반도체 물질을 코팅하여 고분자 유기 반도체 물질층을 형성하는 단계와; 상기 고분자 유기 반도체 물질층이 형성된 기판을 히팅(heating) 장치의 히팅(heating) 챔버 내에 위치시키고, 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 상기 고분자 유기 반도체 물질층을 큐어링(curing)하는 단계를 포함하는 유기 박막트랜지스터의 제조 방법 및 나아기 상기 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제안함으로써 상기 유기
반도체층 내의 분자배열이 일방향으로 잘 정렬되도록 하여 유기 박막트랜지스터 소자 특성을 향상시키는 효과가 있다.
유기 반도체, 전기장, 자기장, 극성, 박막트랜지스터

Description

유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한 액정표시장치용 어레이 기판의 제조방법{The thin film transistor using organic semiconductor material and method of fabricating the array substrate for LCD with the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체 물질을 이용하여 형성한 유기 반도체층 내부 구조를 간략히 도시한 도면.
도 3a 내지 3f는 본 발명의 제 1 실시예에 따른 저분자 유기 반도체 물질을 이용하여 보텀 콘택(bottom contact) 구조 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 도면으로서, 어레이 기판상의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도.
도 4는 본 발명에 따른 유기 반도체 물질을 이용하여 형성한 유기 반도체층 의 내부 구조를 간략히 도시한 도면.
도 5a 내지 도 5g는 본 발명의 제 2 실시예에 따른 고분자 유기 반도체물질을 이용한 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
110 : 기판 115 : 게이트 전극
118 : 게이트 절연막 122 : 소스 전극
124 : 드레인 전극 130 : 저분자 유기 반도체층
180a, 180 : 영구자석 185 : 쉐도우 마스크
190 : 스테이지
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저 소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변 화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막 트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 그 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막 트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으 며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 절연기판은 전통적으로 유리기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상 의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조 하는 기술이 제안되었다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막 트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 형성하는 반도체층을 일반적인 반도체 물질인 비정질 실리콘을 사용하여 200℃ 이하의 저온 공정에 의해 형성하게 되면, 내구 구조가 치밀하지 못하여 전기 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질 대신 반도체 특성을 가진 유기 물질을 이용하여 유기 반도체층을 형성하는 것이 제안되고 있다.
이때, 반도체 특성을 갖는 유기 물질은 크게 고분자 유기 반도체 물질과 저 분자 유기 반도체 물질로 나뉘고 있으며, 상기 저분자 유기 반도체 물질은 고분자 유기 반도체 물질 대비 전기 전도도 등의 우수한 물성을 갖고 있기에 주로 실리콘을 대신하는 반도체 물질로 이용되고 있지만, 유기 용제가 알코올 등과 같은 용매에 매우 취약하여 증착 등에 비해 용이하게 물질층 형성할 수 있는 코팅장치를 이용할 수 있도록 하기 위한 용액 형태로 만들기 힘들며, 이를 패터닝하는 경우에도 유기 용제 및 알코올 등을 포함하는 식각액 등에 노출되면 소자 특성을 저하시키게 되는 바, 패터닝 하기에 어려움이 있는 단점이 있으며, 또한 고분자 유기 반도체 물질은 유기용제 등에 별 영향을 받지 않아 패터닝하기에는 좋지만 전지 전도도 등의 물성이 상기 저분자 유기 반도체 물질보다 떨어지는 바, 이를 이용하여 박막트랜지스터를 형성하게 되면 그 특성이 제품 구성 시 요구되는 조건 등을 맞추기 어려운 실정이다.
일례로서 저분자 유기 반도체 물질의 경우 통상적으로 이베퍼레이션(evaporation)에 의해 형성되며, 저분자 유기 반도체층 내부 구조를 도시한 도 2를 참조하면, 저분자 물질은 통상적으로 도시한 바와같이 긴 체인형태를 가지며, 이 경우 기판(50)상에 저분자 유기 반도체 박막(60)이 증착될 때, 상기 박막(60) 성장에 있어 그 내부의 저분자(62)들의 장축이 특별한 방향성없이 랜덤(random)한 상태로 박막이 형성됨으로써, 즉, 저분자(62)들의 장축이 방향성 없이 랜덤(random)하게 증착됨으로써 전기 이동도 등의 소자 특성의 한계를 보이고 있으며, 고분자 유기 반도체 물질의 경우 코팅에 의해 형성되지만, 상기 저분자 유기 반도체 물질의 형성과 마찬가지로 특정 방향성없이 랜덤(random)한 형태로 고분자 들이 배열됨으 로써 역시 소자 특성의 한계를 보이고 있다.
따라서, 이러한 랜덤한 상태의 유기 반도체층과 이와 접촉하는 소스 및 드레인 전극 또는 게이트 절연막과의 계면에 있어서 정렬 특성을 향상시키는 SAM 공정을 실시하고 있다.
즉, 특히 유기 반도체층의 하부가 소스 및 드레인 전극과 접촉하는 것을 특징으로 하는 보텀 콘택(bottom contact) 구조의 경우, 상기 유기 반도체층 형성 전, 상기 유기 반도체층과 그 하부의 게이트 절연막의 계면 특성 향상을 위해 OTS(octadecyltrichlorosilane) 처리 공정 실시하고, 더욱이 상기 유기 반도체층과 상기 소스 및 드레인 전극간의 오믹 특성을 향상시키기 위해 MNB(2-mercapto-5-nitrobenzidazole) 공정을 실시하는 등 SAM(self aligned mono layer) 공정을 추가 실시하고 있다.
하지만, 상기 SAM(self aligned mono-layer) 공정은 환경(습도 및 온도)에 매우 민감하여 동일 공정조건에서 실시한다 하여도 각 제품마다 박막트랜지스터의 특성이 달리 나오게 되며 즉 재현성 확보가 어려운 실정이며, 그 자체로서 유기 박막트랜지스터를 형성하는데 있어 추가적인 공정이 되는 바, 제조 비용 및 제조 시간을 상승시켜 생산성을 저하시키는 결과를 초래하고 있다.
전술한 문제를 해결하기 위해서 본 발명은 안출된 것으로 유기 반도체 물질을 이용한 박막트랜지스터 또는 어레이 기판의 제조에 있어, 특히 유기 반도체층을 형성함에 있어 특정 환경 조건하에서 진행하여 상기 유기 반도체층 내부의 유기 물질의 정렬 특성을 향상시킴으로써 유기 박막트랜지스터의 특성을 향상시키는 것을 그 목적으로 한다.
또한, SAM(self aligned mono layer) 등의 추가적인 공정없이 박막트랜지스터의 특성을 재현성 있게 향상시킴으로써 제조 시간 단축 및 제조 비용 절감을 통해 생산성을 향상시키는 것을 또 다른 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 유기 반도체 물질을 이용한 박막트랜지스터의 제조 방법은 기판 위로 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 저분자 유기 반도체 물질을 이베퍼레이션(evaporation)하는 단계를 포함한다.
이때, 상기 이베퍼레이션 하는 단계 이전에 상기 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극을 기준으로 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계를 더욱 포함하며, 상기 이베퍼레이션 이후에 기판 전면에 저분자 유기 반도체 물질층을 형성하는 단계와; 상기 저분자 유기 반도체 물질층을 패터닝하여 상기 소스 및 드레인 전극과 각각 접촉하며 상기 게이트 전극에 대응되는 저분자 유기 반도체층을 형성하는 단계를 더욱 포함하며, 이때, 상기 저분자 유기 반도체층을 형성하는 단계는 상기 저분자 유기 반도체 물질층 위로 PVA(poly vinyl alcohol)를 코팅하여 PVA층을 형성하는 단계와; 상기 PVA층을 노광, 현상함으로써 상기 소스 및 드레인 전극과 각각 끝단이 중첩하며 상기 게이트 전극에 대응되는 PVA 패턴을 형성하는 단계와; 상기 PVA 패턴 외부로 노출된 상기 저분자 유기 반도체 물질층을 드라이 에칭하는 단계를 포함한다.
또한, 상기 이베퍼레이션(evaporation)은 쉐도우 마스크를 개재하여 진행됨으로써 원하는 위치 및 원하는 크기의 패턴형태로 저분자 유기 반도체층을 형성하는 것이 특징이며, 상기 이베퍼레이션 이전에는 상기 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극을 기준으로 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계를 포함하며, 상기 저분자 유기 반도체층은 상기 소스 및 드레인 전극과 각각 접촉하며 상기 게이트 전극에 대응되도록 형성하는 것이 특징이다.
본 발명의 제 2 특징에 따른 유기 박막트랜지스터의 제조 방법은 기판 위로 고분자 유기 반도체 물질을 코팅하여 고분자 유기 반도체 물질층을 형성하는 단계와; 상기 고분자 유기 반도체 물질층이 형성된 기판을 히팅(heating) 장치의 히팅(heating) 챔버 내에 위치시키고, 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 상기 고분자 유기 반도체 물질층을 큐어링(curing)하는 단계를 포함한다.
이때, 상기 큐어링 된 고분자 유기 반도체 물질층을 패터닝하여 고분자 유기 반도체층을 형성하는 단계와; 상기 고분자 유기 반도체층 위로 게이트 절연막을 형 성하는 단계와; 상기 게이트 절연막 위로 상기 고분자 유기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극 양측으로 각각 상기 고분자 유기 반도체층을 노출시키는 제 1, 2 반도체층 콘택홀을 갖는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 서로 이격하며 상기 제 1, 2 반도체층 콘택홀을 통해 각각 상기 고분자 유기 반도체층과 접촉하는 소스 및 드레인 전극을 형성하는 단계를 더욱 포함한다.
제 1, 2 특징에 있어서, 상기 자기장 또는 전기장은 직류 또는 교류 타입인 것이 특징이며, 상기 자기장 또는 전기장은 상기 기판에 대해 수직한 방향으로 형성되는 것이 특징이다. 또한, 상기 자기장은 상기 기판의 상하로 N극과 S극을 갖는 영구자석 또는 전자석을 서로 마주 대하도록 위치시킴으로써 발생하는 것이 특징이며, 상기 자기장 또는 전기장은 20G 내지 100G 정도의 세기로 인가하는 것이 특징이다.
본 발명의 제 3 특징에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극을 기준으로 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 저분자 유기 반도체 물질을 이베퍼레이션(evaporation)하여 상기 소스 및 드레인 전극과 각각 접촉하며 상기 게이트 전극에 대응하여 저분자 유기 반도체층을 형성하는 단계와; 상기 저분자 유기 반도체층 위로 상기 드레인 전극을 노출시키는 드레인 콘택 홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
본 발명의 제 4 특징에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 위로 고분자 유기 반도체 물질을 코팅하여 고분자 유기 반도체 물질층을 형성하는 단계와; 상기 고분자 유기 반도체 물질층이 형성된 기판을 히팅(heating) 장치의 히팅(heating) 챔버 내에 위치시키고, 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 상기 고분자 유기 반도체 물질층을 큐어링(curing)하는 단계와; 상기 큐어링 된 고분자 유기 반도체 물질층을 패터닝하여 고분자 유기 반도체층을 형성하는 단계와; 상기 고분자 유기 반도체층 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 고분자 유기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 게이트 전극 양측으로 각각 상기 고분자 유기 반도체층을 노출시키는 제 1, 2 반도체층 콘택홀을 갖는 층간절연막을 형성하는 단계와; 상기 층간절연막 위로 서로 이격하며 상기 제 1, 2 반도체층 콘택홀을 통해 각각 상기 고분자 유기 반도체층과 접촉하는 소스 및 드레인 전극을 형성하는 단계를 포함한다.
이때 본 발명의 제 3, 4 특징에 있어서, 상기 자기장 또는 전기장은 직류 또는 교류 타입인 것이 특징이며, 상기 자기장 또는 전기장은 상기 기판에 대해 수직한 방향으로 형성되는 것이 특징이다. 또한, 상기 자기장은 상기 기판의 상하로 N극과 S극을 갖는 영구자석 또는 전자석을 서로 마주 대하도록 위치시킴으로써 발생하는 것이 특징이며, 상기 게이트 전극을 형성하는 단계는 상기 게이트 전극과 연 결되며 일방향으로 연장하는 게이트 배선을 더욱 형성하며, 이때, 상기 소스 및 드레인 전극을 형성하는 단계는 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 더욱 형성한다.
또한 제 3, 4 특징에 있어, 상기 자기장 또는 전기장은 20G 내지 100G 정도의 세기로 인가하는 것이 바람직하다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
<제 1 실시예>
-저분자 유기 반도체 물질을 이용한 보텀 게이트 보텀 콘택(bottom contact) 구조 박막트랜지스터 제조 방법
도 3a 내지 3g는 본 발명의 제 1 실시예에 따른 저분자 유기 반도체 물질을 이용하여 보텀 콘택(bottom contact) 구조 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판을 제조하는 방법을 도시한 도면으로서, 어레이 기판상의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도이며, 도 4는 본 발명에 따른 제조 방법에 의해 기판상에 형성된 유기 반도체층의 내구 구조를 간략히 도시한 단면도이다.
도 3a에 도시한 바와 같이, 플라스틱(plastic), 유리(glass)로 이루어진 절연기판(110) 상에 제 1 금속물질을 증착하여 제 1 금속층(미도시)을 형성 후, 상기 제 1 금속층(미도시)을 패터닝 함으로써 각 화소영역(P)에 게이트 전극(115)을 형성한다. 이때, 동시에 상기 게이트 전극(115) 연결되며 일 방향으로 연장하는 게이 트 배선(미도시) 또한 형성한다.
다음, 도 3b에 도시한 바와 같이, 상기 게이트 전극(115) 위로 전면에 산화실리콘(SiO2), 또는 질화실리콘(SiNx) 등의 무기절연물질을 증착하거나, 또는 PVA(poly vinyl alcohol) 또는 고분자물질인 폴리이미드(polyimide) 등의 유기절연물질을 코팅함으로써 전면에 게이트 절연막(118)을 형성한다.
다음, 도 3c에 도시한 바와 같이, 상기 게이트 절연막(118) 위로 유기 반도체 물질과 접촉 특성이 우수한 제 2 금속물질 예를들면 금(Au), ITO, 니켈(Ni), 납(Pb), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti) 중에서 선택되는 금속물질을 증착하여 제 2 금속층(미도시)을 형성하거나 또는 PEDOT:PSS(poly ethylene dioxy thiophene : poly styrene sulfonate) 등의 유기 도전성 물질을 코팅하여 유기 도전성 물질층(미도시)을 형성한다. 이 경우, 상기 제 2 금속물질의 증착은 200℃이하에서 스퍼터링(sputtering)을 통해 이루어지는 것이 바람직하다.
이후, 상기 제 2 금속층(미도시) 또는 상기 유기 도전성 물질층(미도시)을 패터닝함으로써 상기 게이트 전극(115)을 사이로 서로 이격하는 소스 및 드레인 전극(122, 124)과, 상기 소스 전극(122)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성한다.
다음, 도 3d에 도시한 바와 같이, 상기 소스 및 드레인 전극(122, 124)과 데이터 배선(미도시)이 형성된 기판을 이베퍼레이션(evaporation) 장치의 챔버내 스테이지(190)로 이동시킨다.
이때, 본 발명의 가장 특징적인 것으로 상기 이베퍼레이션(evaporation) 장치는 상기 스테이지(190) 상에 놓여진 기판(110)에 대해 자기장 또는 전기장을 인가할 있도록 자기장 또는 전기장 인가 장치(미도시)가 구비된 것이 특징이다. 전기장 인가 장치(미도시)의 경우, 일방향으로 전기장 또는 자기장이 지속적으로 형성되는 직류 타입이거나 또는 전기장 또는 자기장의 방향이 지속적으로 교대하는 교류타입이건 상관없이, 즉, 상기 스테이지(190) 상부에서 하부로 수직 또는 소정의 각도(즉, 상기 자기장 또는 전기장이 상기 기판을 관통하도록, 기판과 평행한 각도는 제외함)를 가지며 전기장이 형성되던지, 또는 상기 스테이지(190) 하부에서 상부쪽으로 수직하거나 또는 소정의 각도를 가지며 전기장이 형성되던지, 아니면, 상기 스테이지(190) 상하로 전기장의 방향이 지속적으로 교대하던지 상관없이 상기 기판(110)에 대해 수직하거나 또는 소정의 각도를 갖는 방향으로 전기장이 형성되도록 하면 되며, 자기장 인가 장치(미도시)의 경우, N극과 S극을 갖는 영구자석(180a, 180b) 또는 전자석을 각각 상기 스테이지(190)의 상부에는 S극이 상기 기판(110)과 마주대하도록 위치하도록 하고, 상기 스테이지(190)의 하부에는 N극이 상기 기판(110)과 마주대하도록 위치하도록 하여 상기 S극에서 N극을 향하는 자기선이 상기 스테이지(190) 상부에서 상기 스테이지(190) 하부로 향하도록 구성하여 상기 기판(110)에 대해 수직하게 또는 소정의 각도를 가지며 자기장이 형성되도록 하면 된다.
이때, 상기 스테이지(190) 상하부에 위치하는 영구자석(180a, 180b)의 서로 마주 대하는 극성은 바뀌어도 즉, N극이 상기 스테이지(190) 상부에서 상기 기판 (110)과 마주대하도록, 그리고 S극이 상기 스테이지(190) 하부에서 상기 기판(110)과 마주대하도록 위치시켜도 자기장의 방향은 기판(110)에 대해 상면에서 하면으로 수직하거나 또는 소정의 각도를 가지며 형성되는 바, 문제되지 않는다. 이때, 상기 자기선의 기판(110)면에 대해 소정의 각도를 갖도록 하기 위해서는 상기 상하로 수직한 자기선에 대해 상기 스테이지(190)를 소정각도로 회전시킴으로써 가능하다.
또한, 이때 상기 자기장 또는 전기장 인가장치를 통해 발생하는 자기장 또는 전기장은 그 세기가 20G 내지 100G 정도인 것이 바람직하다.
이렇게 상기 저분자 유기 반도체 물질의 이베퍼레이션(evaporation)을 진행하여 상기 기판(110)상에 점진적으로 그 두께가 증가하여 원하는 소정의 두께까지의 저분자 유기 반도체층을 형성 시, 상기 기판(110)에 대해 수직한 방향 또는 소정의 각도를 가지며 발현된 자기장 또는 자기장에 의해 상기 저분자 유기 반도체 물질이 증착될 때, 상기 저분자 유기 반도체 물질의 극성(polarity) 특성에 의해 상기 자기장의 방향을 따라 배열하며 즉, 특정한 방향성을 가지며 증착됨으로써 도 4에 도시한 바와 같이, 저분자(131)들이 그 내부적으로 랜덤(random)한 상태가 아닌 잘 정돈 배열된 상태로 증착됨으로써 이러한 저분자(131)들의 배열에 의해 전기 이동도 등의 특성을 향상시킬 수 있게 되는 것이다.
즉, 본 발명에 있어서는 저분자 유기 반도체 물질의 극성(polarity) 특성을 이용하여 이베퍼레이션(evaporation)을 실시하여 기판(110) 상에 저분자 유기 반도체층(130)을 형성 시, 자기장 또는 전기장을 인가함으로써 저분자들이 일정한 방향성을 가지며 성장하도록 한 것이 가장 특징적인 면이 되고 있는 것이다.
한편, 상기 저분자 유기 반도체 물질을 열 히터(thermal heater) 또는 E-Beam을 이용하여 가열함으로써 증착(이 경우 통상적으로 소스가 되는 저분자 유기 물질이 하부에 위치하고 상부에 기판이 위치하도록 한 상태에서 진행함.)하는 것을 특징으로 하는 이베퍼레이션(evaporation) 진행 시, 입자나 분자 또는 이온들이 투과하는 투과영역(TA)과 차단되는 차단영역(BA)을 갖는 쉐도우 마스크(미도시)를 이용함으로써 상기 게이트 전극(115)에 대응하며 상기 소스 및 드레인 전극(122, 124) 사이의 이격된 영역을 포함하여 상기 소스 및 드레인 전극(122, 124)과 접촉하도록 섬형상의 유기 저분자 반도체층(130)을 형성함으로써 유기 박막트랜지스터(OTr)를 완성한다.
또는 그 변형예로서 도면으로 제시하지 않았으나, 상기 저분자 유기 반도체물질을 자기장 또는 전기장을 인가한 상태에서 이베퍼레이션(evaporation)을 통해 기판 전면에 형성한 후, 상기 유기 저분자 물질과는 반응하지 않으며, 그 현상액으로 순수(DI)를 이용하는 고분자 물질인 PVA(poly vinyl alcohol)를 상기 기판 전면에 형성된 저분자 유기 반도체 물질층 위로 코팅한 후, 이를 노광하고 현상하여 PVA패턴을 형성하고, 상기 PVA패턴 외부로 노출된 상기 저분자 유기 반도체 물질층을 드라이 에칭을 하여 제거함으로써 섬형상의 저분자 유기 반도체층을 상기 게이트 전극에 대응하여 상기 서로 이격한 소스 및 드레인 전극 사이 영역을 포함하여 상기 소스 및 드레인 전극과 각각 접촉하도록 형성함으로써 유기 박막트랜지스터를 한다. 이때, 저분자 유기 반도체층 상부에는 동일한 형태로서 상기 PVA패턴이 남아있게 된다.
전술한 단계까지는 상기 게이트 배선(미도시) 및 데이터 배선(미도시)을 형성한 것을 제외하면 저분자 유기 반도체 물질을 이용한 유기 박막트랜지스터(OTr)를 형성하는 과정을 보인 것이고, 이후의 공정은 상기 유기 박막트랜지스터(OTr)를 포함하는 액정표시장치용 어레이 기판을 제조하는 방법에 대해 설명한 것이다.
다음 도 3e에 도시한 바와 같이, 상기 저분자 유기 반도체층(130) 또는 변형예의 경우 상기 저분자 유기 반도체층과 그 상부에 형성된 PVA패턴 위로 전면에 상기 저분자 유기 반도체층(130)의 특성을 열화시키지 않는 절연물질 예를들면 산화실리콘(SiO2), 또는 질화실리콘(SiNx) 등의 무기절연물질은 증착함으로써 또는 PVA(poly vinyl alcohol) 또는 폴리이미드(polyimide) 등의 유기절연물질은 코팅함으로써 보호층(135)을 형성하고, 연속하여 이를 패터닝함으로써 상기 드레인 전극을 노출시키는 드레인 콘택홀(140)을 형성한다.
도면에 있어서는 쉐도우 마스크(미도시)를 이용하여 섬형상의 저분자 유기 반도체층(130)을 형성함으로써 상기 PVA패턴(미도시) 없이 보호층(135)이 형성된 것을 보이고 있다.
다음, 도 3f에 도시한 바와 같이, 상기 보호층(135) 위로 투명 도전성 물질 인듐-틴-옥사이드(ITO)) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 패터닝함으로써 각 화소영역(P)별로 상기 드레인 콘택홀(140)을 통해 상기 드레인 전극(124)과 접촉하는 화소전극(145)을 형성함으로써 본 발명에 따른 액정표시장치용 어레이 기판(110)을 완성한다.
전술한 제 1 실시예 및 그 변형예에 따른 유기 박막트랜지스터(OTr) 및 이를 구비한 액정표시장치용 어레이 기판은 상기 유기 박막트랜지스터(OTr)에 있어, 저분자 유기 반도체층(130)의 하면이 상기 소스 및 드레인 전극(122, 124)의 상면과 접촉하는 보텀 콘택(bottom contact) 구조로 형성된 것을 일례로 들었으나, 상기 저분자 유기 반도체층 상면과 상기 소스 및 드레인 전극의 하면이 접촉하는 탑 콘택(top contact) 구조로 형성할 수 있음은 자명하다. 이 경우에도 상기 저분자 유기 반도체층 형성을 위한 이베퍼레이션(evaporation) 진행 시 전기장 또는 자기장을 가하여 진행함으로써 상기 저분자 반도체층 내에 저분자들이 분극 특성에 의해 상기 자기장 또는 전기장에 따라 일방향으로 배열된 구조를 갖도록 형성함으로써 상기 저분자 유기 반도체층의 특성을 향상시킬 수 있음은 자명하다.
<제 2 실시예>
-고분자 유기 반도체 물질을 이용한 보텀 콘택(bottom contact) 구조 박막트랜지스터 제조 방법.
도 5a 내지 도 5f는 본 발명의 제 2 실시예에 따른 고분자 유기 반도체 물질을 이용한 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판의 제조 단계별 공정 단면도이다. 이때, 상기 단면도는 박막트랜지스터를 포함하는 하나의 화소영역를 도시한 것이다.
상기 고분자 유기 반도체 물질은 저분자 유기 반도체 물질처럼 유기 용제가 알코올 등과 같은 용매에 취약한 점이 없으므로 일반적인 방법에 의해 패터닝해도 문제되지 않는 바, 탑 게이트(top gate) 구조의 유기 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판을 제조하는 방법을 일례로서 설명한다.
우선, 도 5a에 도시한 바와 같이, 투명한 절연기판(210)을 코팅장치(미도시)의 스테이지(미도시) 위에 위치시키고, 스핀 코팅(spin coating) 또는 슬릿 코팅(slit coating)을 실시하여 상기 기판(210) 전면에 고분자 유기 반도체 물질층(215)을 형성한다.
이후, 도 5b에 도시한 바와 같이, 상기 고분자 유기 반도체 물질층(215)이 형성된 기판(210)을 퍼니스(furnace) 또는 경화로(oven) 등의 히팅(heating) 장치의 가온 챔버(290) 내로 이동시킨 후, 큐어링(curing) 공정을 진행함으로써 상기 고분자 유기 반도체 물질층(215) 내의 솔벤트(solvent) 등을 제거하며 경화시킨다.
이때, 상기 히팅(heating) 장치 내부에는 전기장 인가장치(미도시) 또는 자기장 인가 장치(미도시)가 구비됨으로써 상기 기판(210)이 놓여지는 부분을 기준으로 상기 기판(210)의 상부로부터 하부로 또는 상기 기판(210)의 하부로부터 상부로 향하는 전기장 또는 자기장이 인가되는 것이 특징이다.
이때, 상기 자기장 및 전기장의 방향은 상기 기판(210)과 평행이 되도록 하는 것 이외에 상기 기판(210)면을 관통하도록 자기선이 형성되도록 상기 전기장 인가 장치(미도시) 또는 전기장 인가장치(미도시)가 형성되는 것이 특징이며, 이때 상기 자기장 또는 전기장 인가장치를 통해 발생하는 자기장 또는 전기장은 그 세기가 20G 내지 100G 정도인 것이 바람직하다.
상기 전기장 또는 자기장 인가 장치(미도시)는 기판(210)면을 기준으로 전술한 제 1 실시예와 동일하게 구성되는 바, 그 설명은 생략한다.
도면에 있어서는 전기장 인가장치(미도시)를 구현하여 상기 기판(210) 상하부에 위치한 각각의 전극(280a, 280b)에 교류 전압을 인가함으로써 전자기선이 기판(210)면에 대해 상부 및 하부방향으로 교대하는 전기장을 형성한 것을 도시한 것을 일례로서 보이고 있다.
고분자 유기 반도체 물질의 경우 전술한 저분자 유기 반도체 물질과 같이 극성을 갖는 바 , 상기 큐어링(curing) 공정 진행 시, 고분자 사슬간의 결합이 일어나기 전에 자기장 또는 전기장에 노출됨으로써 상기 극성에 의해 상기 고분자 사슬이 상기 전기장 및 자기장 방향에 따라 일 방향으로 배열되고 이후 상기 고분자 사슬간 중합(polymerization)시 사슬 길이에 이득이 생기게 되며, 이러한 중합하며 일방향으로 잘 정렬되며 형성된 긴 사슬내에서 전하 이동이 더욱 잘 일어나게 됨으로써 박막트랜지스터의 특성을 향상시키게 되는 것이다.
다음, 도 5c에 도시한 바와 같이, 상기 자기장 또는 전기장을 인가하며 큐어링(curing)된 고분자 유기 반도체 물질층(도 5b의 215)을 패터닝함으로서 각 화소영역(P)에 섬형상의 고분자 유기 반도체층(218)을 형성한다.
다음, 도 5d에 도시한 바와 같이, 상기 고분자 유기 반도체층(218) 상부로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 증착하거나, 또는 유기절연물질 PVA(poly vinyl alcohol) 또는 고분자물질인 폴리이미드 (polyimide)을 코팅함으로써 전면에 게이트 절연막(225)을 형성한다.
이후 상기 게이트 절연막(225) 위로 전면에 제 1 금속물질을 증착하여 제 1 금속층(미도시)을 형성 후, 상기 제 1 금속층(미도시)을 패터닝 함으로써 각 화소영역(P)에 게이트 전극(230)을 형성하며, 동시에 상기 게이트 전극(230)과 연결되며 일 방향으로 연장하는 게이트 배선(미도시)을 형성한다.
다음, 도 5e에 도시한 바와 같이, 상기 게이트 전극(230) 및 게이트 배선(미도시) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 증착하거나, 또는 유기절연물질 PVA(poly vinyl alcohol) 또는 고분자물질인 폴리이미드(polyimide)을 코팅함으로써 층간 절연막(235)을 형성하고, 상기 층간절연막(235)과 그 하부의 게이트 절연막(225)을 연속 또는 일괄 식각함으로 상기 게이트 전극(230) 양측으로 각각 상기 고분자 유기 반도체층(218)을 노출시키는 제 1, 2 반도체층 콘택홀(238, 240)을 형성한다.
다음, 도 5f에 도시한 바와 같이, 상기 제 1, 2 반도체층 콘택홀(238, 240)이 형성된 층간절연막(235) 위로 제 2 금속물질 예를들면 금(Au), ITO, 니켈(Ni), 납(Pb), 알루미늄(Al), 탄탈륨(Ta), 티타늄(Ti) 중에서 선택되는 하나를 증착하여 제 2 금속층(미도시)을 형성하거나 또는 PEDOT:PSS(poly ethylene dioxy thiophene : poly styrene sulfonate) 등의 유기 도전성 물질을 코팅하여 유기 도전성 물질층(미도시)을 형성하고, 상기 제 1 금속층(미도시) 또는 상기 유기 도전성 물질층(미도시)을 패터닝함으로써 상기 제 1 및 제 2 반도체층 콘택홀(238, 240)을 통해 상 기 고분자 유기 반도체층(218)과 각각 접촉하며, 상기 게이트 전극(230)을 사이로 서로 이격하는 소스 및 드레인 전극(245, 248)을 형성함으로써 유기 박막트랜지스터(OTr)를 완성하고, 동시에 상기 소스 전극(245)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)을 형성한다.
이후는 상기 유기 박막트랜지스터(OTr)를 포함하는 액정표시장치용 어레이 기판을 완성하기 위한 단계이다.
도 5g에 도시한 바와 같이, 상기 소스 및 드레인 전극(245, 248)과 데이터 배선(미도시) 위로 전면에 유기절연물질을 코팅하거나 또는 무기절연물질을 증착함으로써 보호층(255)을 형성하고, 연속하여 상기 보호층(255)을 패터닝함으로써 상기 드레인 전극(248) 일부를 노출시키는 드레인 콘택홀(258)을 형성한다.
이후, 상기 보호층(255) 위로 투명 도전성 물질 인듐-틴-옥사이드(ITO)) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 패터닝함으로써 각 화소영역(P)별로 상기 드레인 콘택홀(258)을 통해 상기 드레인 전극(248)과 접촉하는 화소전극(260)을 형성함으로써 본 발명에 따른 액정표시장치용 어레이 기판(210)을 완성한다.
전술한 제 2 실시예에 있어서는 고분자 유기 반도체 물질을 이용하여 탑 게이트(top gate) 구조의 유기 박막트랜지스터(OTr)를 형성한 것을 일례로써 보이고 있으나, 이에 한정하지 않고, 전술한 제 1 실시예와 같이 보텀 게이트(bottom gate) 구조의 유기 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판을 제조 할 수 있음은 자명하며, 본 발명의 개념을 벗어나지 않는 한 다양한 변화와 변형이 가능하다.
본 발명에 의한 저분자 또는 고분자 유기 반도체 물질을 이용한 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판은 상기 유기 반도체 물질의 극성 특성을 이용하여 유기 반도체층 형성 시 전기장 또는 자기장을 인가함으로써 그 내부에서 저분자 또는 고분자 물질이 상기 전기장 또는 자기장을 따라 일방향을 배열되도록 하는 유기 박막트랜지스터 및 이를 구비한 액정표시장치용 어레이 기판의 제조 방법을 제안함으로써 박막트랜지스터 소자 특성을 향상시키는 효과가 있다.
또한, 본 발명에 따른 고분자 또는 저분자 유기 반도체층 형성 방법에 의해 그 내부에서 상기 저분자 또는 고분자들이 일 방향으로 잘 배열된 상태의 유기 반도체층을 형성하게 되는 바, 종래와 같이 유기 박막트랜지스터의 소자 특성 향상을 위한 유기 반도체층과 접촉하는 부분의 계면 특성 향상을 위한 OTS(octadecyltrichlorosilane) 및 MNB(2-mercapto-5-nitrobenzidazole) 등의 SAM(self aligned mono layer) 공정을 필요로 하지 않는 바, 제조 공정 단순화 및 이를 통한 생산성을 향상시키는 효과가 있다.

Claims (19)

  1. 기판 위로 상기 기판 전면에 대응하여 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 저분자 유기 반도체 물질을 이베퍼레이션(evaporation)하는 단계
    를 포함하는 유기 박막트랜지스터의 제조 방법.
  2. 제 1 항에 있어서,
    상기 이베퍼레이션 하는 단계 이전에
    상기 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극을 기준으로 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계를 더욱 포함하며,
    상기 이베퍼레이션 이후에 기판 전면에 저분자 유기 반도체 물질층을 형성하는 단계와;
    상기 저분자 유기 반도체 물질층을 패터닝하여 상기 소스 및 드레인 전극과 각각 접촉하며 상기 게이트 전극에 대응되는 저분자 유기 반도체층을 형성하는 단계
    를 더욱 포함하는 유기 박막트랜지스터의 제조 방법.
  3. 제 2 항에 있어서,
    상기 저분자 유기 반도체층을 형성하는 단계는
    상기 저분자 유기 반도체 물질층 위로 PVA(poly vinyl alcohol)를 코팅하여 PVA층을 형성하는 단계와;
    상기 PVA층을 노광, 현상함으로써 상기 소스 및 드레인 전극과 각각 끝단이 중첩하며 상기 게이트 전극에 대응되는 PVA 패턴을 형성하는 단계와;
    상기 PVA 패턴 외부로 노출된 상기 저분자 유기 반도체 물질층을 드라이 에칭하는 단계
    를 포함하는 유기 박막트랜지스터의 제조 방법.
  4. 제 1 항에 있어서,
    상기 이베퍼레이션(evaporation)은 쉐도우 마스크를 개재하여 진행됨으로써 원하는 위치 및 원하는 크기의 패턴형태로 저분자 유기 반도체층을 형성하는 것이 특징인 유기 박막트랜지스터의 제조 방법.
  5. 제 4 항에 있어서,
    상기 이베퍼레이션 이전에는
    상기 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극을 기준으로 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계를 포함하며, 상기 저분자 유기 반도체층은 상기 소스 및 드레인 전극과 각각 접촉하며 상기 게이트 전극에 대응되도록 형성하는 것이 특징인 유기 박막트랜지스터의 제조 방법.
  6. 기판 위로 고분자 유기 반도체 물질을 코팅하여 고분자 유기 반도체 물질층을 형성하는 단계와;
    상기 고분자 유기 반도체 물질층이 형성된 기판을 히팅(heating) 장치의 히팅(heating) 챔버 내에 위치시키고, 상기 기판 전면에 대응하여 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 상기 고분자 유기 반도체 물질층을 큐어링(curing)하는 단계
    를 포함하는 유기 박막트랜지스터의 제조 방법.
  7. 제 6 항에 있어서,
    상기 큐어링 된 고분자 유기 반도체 물질층을 패터닝하여 고분자 유기 반도체층을 형성하는 단계와;
    상기 고분자 유기 반도체층 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 고분자 유기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 상기 게이트 전극 양측으로 각각 상기 고분자 유기 반도체층을 노출시키는 제 1, 2 반도체층 콘택홀을 갖는 층간절연막을 형성하는 단계와;
    상기 층간절연막 위로 서로 이격하며 상기 제 1, 2 반도체층 콘택홀을 통해 각각 상기 고분자 유기 반도체층과 접촉하는 소스 및 드레인 전극을 형성하는 단계
    를 더욱 포함하는 유기 박막트랜지스터의 제조 방법.
  8. 제 1 항 또는 제 6 항에 있어서,
    상기 자기장 또는 전기장은 직류 또는 교류 타입인 것이 특징인 유기 박막트랜지스터의 제조 방법.
  9. 제 1 항 또는 제 6 항에 있어서,
    상기 자기장 또는 전기장은 상기 기판에 대해 수직한 방향으로 형성되는 것이 특징인 유기 박막트랜지스터의 제조 방법.
  10. 제 1 항 또는 제 6 항에 있어서,
    상기 자기장은 상기 기판의 상하로 N극과 S극을 갖는 영구자석 또는 전자석을 서로 마주 대하도록 위치시킴으로써 발생하는 것이 특징인 유기 박막트랜지스터의 제조 방법.
  11. 제 1 항 또는 제 6 항에 있어서,
    상기 자기장 또는 전기장은 20G 내지 100G 정도의 세기로 인가하는 것이 특징인 유기 박막트랜지스터의 제조 방법.
  12. 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 게이트 전극을 기준으로 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 위로 상기 기판 전면에 대응하여 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 저분자 유기 반도체 물질을 이베퍼레이션(evaporation)하여 상기 소스 및 드레인 전극과 각각 접촉하며 상기 게이트 전극에 대응하여 저분자 유기 반도체층을 형성하는 단계와;
    상기 저분자 유기 반도체층 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  13. 기판 위로 고분자 유기 반도체 물질을 코팅하여 고분자 유기 반도체 물질층을 형성하는 단계와;
    상기 고분자 유기 반도체 물질층이 형성된 기판을 히팅(heating) 장치의 히팅(heating) 챔버 내에 위치시키고, 상기 기판 전면에 대응하여 상기 기판을 관통하는 형태의 자기장 또는 전기장이 인가된 상태에서 상기 고분자 유기 반도체 물질층을 큐어링(curing)하는 단계와;
    상기 큐어링 된 고분자 유기 반도체 물질층을 패터닝하여 고분자 유기 반도체층을 형성하는 단계와;
    상기 고분자 유기 반도체층 위로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 고분자 유기 반도체층의 중앙부에 대응하여 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 상기 게이트 전극 양측으로 각각 상기 고분자 유기 반도체층을 노출시키는 제 1, 2 반도체층 콘택홀을 갖는 층간절연막을 형성하는 단계와;
    상기 층간절연막 위로 서로 이격하며 상기 제 1, 2 반도체층 콘택홀을 통해 각각 상기 고분자 유기 반도체층과 접촉하는 소스 및 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 자기장 또는 전기장은 직류 또는 교류 타입인 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 자기장 또는 전기장은 상기 기판에 대해 수직한 방향으로 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  16. 제 12 항 또는 제 13 항에 있어서,
    상기 자기장은 상기 기판의 상하로 N극과 S극을 갖는 영구자석 또는 전자석을 서로 마주 대하도록 위치시킴으로써 발생하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  17. 제 12 항 또는 제 13 항에 있어서,
    상기 게이트 전극을 형성하는 단계는
    상기 게이트 전극과 연결되며 일방향으로 연장하는 게이트 배선을 더욱 형성하는 액정표시장치용 어레이 기판의 제조 방법.
  18. 제 17 항에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계는
    상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 더욱 형성하는 액정표시장치용 어레이 기판의 제조 방법.
  19. 제 12 항 또는 제 13 항에 있어서,
    상기 자기장 또는 전기장은 20G 내지 100G 정도의 세기로 인가하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
KR1020050126247A 2005-12-20 2005-12-20 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법 Active KR101217662B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050126247A KR101217662B1 (ko) 2005-12-20 2005-12-20 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법
DE102006027212A DE102006027212A1 (de) 2005-12-20 2006-06-12 Verfahren zum Herstellen eines Dünnschichttransistors, der eine organische Halbleiterschicht aufweist, und eines Substrats, das dasselbe aufweist
US11/455,754 US8071422B2 (en) 2005-12-20 2006-06-20 Method of fabricating thin film transistor including organic semiconductor layer and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126247A KR101217662B1 (ko) 2005-12-20 2005-12-20 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20070065620A KR20070065620A (ko) 2007-06-25
KR101217662B1 true KR101217662B1 (ko) 2013-01-02

Family

ID=38108962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126247A Active KR101217662B1 (ko) 2005-12-20 2005-12-20 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법

Country Status (3)

Country Link
US (1) US8071422B2 (ko)
KR (1) KR101217662B1 (ko)
DE (1) DE102006027212A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008013389A (ja) * 2006-07-04 2008-01-24 Nec Corp エッチング装置及び薄型ガラス基板の製造方法
KR101084185B1 (ko) 2010-01-12 2011-11-17 삼성모바일디스플레이주식회사 패턴 형성 방법 및 유기 발광 소자의 제조방법
TWI544263B (zh) 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
CN102760845A (zh) * 2012-07-27 2012-10-31 深圳市华星光电技术有限公司 有机发光二极管的薄膜成形方法及设备
US20200035925A1 (en) * 2017-03-27 2020-01-30 Toray Industries, Inc. Semiconductor device, complementary semiconductor device, manufacturing method of semiconductor device, wireless communication device and merchandise tag
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040012212A (ko) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW555790B (en) 2000-12-26 2003-10-01 Matsushita Electric Ind Co Ltd Conductive organic thin film, process for producing the same, and organic photoelectronic device, electric wire, and electrode aech employing the same
US6939665B2 (en) * 2000-12-28 2005-09-06 Seiko Epson Corporation System and methods for manufacturing a molecular film pattern
JP4136409B2 (ja) 2002-03-20 2008-08-20 独立行政法人科学技術振興機構 縮合多環式水素系有機薄膜の着接方法
US7465955B2 (en) 2003-11-11 2008-12-16 Panasonic Corporation Thin-film transistor and method of fabricating same
JP4099777B2 (ja) 2004-03-08 2008-06-11 国立大学法人岩手大学 導電性有機薄膜の製造方法
WO2005122277A1 (ja) * 2004-06-10 2005-12-22 Konica Minolta Holdings, Inc. 有機薄膜トランジスタ
US7388100B2 (en) * 2004-07-16 2008-06-17 Tetsuya Nishio Tertiary amine compounds
US20070275498A1 (en) * 2006-05-26 2007-11-29 Paul Beecher Enhancing performance in ink-jet printed organic semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040012212A (ko) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 제조 방법

Also Published As

Publication number Publication date
DE102006027212A1 (de) 2007-06-28
KR20070065620A (ko) 2007-06-25
US8071422B2 (en) 2011-12-06
US20070155045A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101201304B1 (ko) 액정표시장치 및 그의 제조방법
CN103972046B (zh) 用于制造电容器的方法及包括该电容器的显示设备
JP2006086502A (ja) 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法
KR101058458B1 (ko) 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
US8071422B2 (en) Method of fabricating thin film transistor including organic semiconductor layer and substrate
KR101202980B1 (ko) 유기 반도체물질을 이용한 박막트랜지스터 어레이 기판 및그의 제조 방법
EP3041054A1 (en) Thin film transistor and display device including the same
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
EP3316023B1 (en) Liquid crystal display device
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101294693B1 (ko) 액정표시장치용 어레이 기판
KR20090119077A (ko) 액정표시장치용 어레이 기판의 제조 방법
KR20080056388A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101244528B1 (ko) 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR920006192B1 (ko) 평판 디스플레이용 박막 트랜지스터

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051220

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20101220

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20051220

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120504

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121004

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20151130

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171116

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181114

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20191113

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201119

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221115

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241118

Start annual number: 13

End annual number: 13