[go: up one dir, main page]

KR102008902B1 - 어레이 기판 및 이의 제조 방법 - Google Patents

어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR102008902B1
KR102008902B1 KR1020120122551A KR20120122551A KR102008902B1 KR 102008902 B1 KR102008902 B1 KR 102008902B1 KR 1020120122551 A KR1020120122551 A KR 1020120122551A KR 20120122551 A KR20120122551 A KR 20120122551A KR 102008902 B1 KR102008902 B1 KR 102008902B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
pixel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120122551A
Other languages
English (en)
Other versions
KR20130101433A (ko
Inventor
이정은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20130101433A publication Critical patent/KR20130101433A/ko
Application granted granted Critical
Publication of KR102008902B1 publication Critical patent/KR102008902B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 다수의 화소영역을 갖는 표시영역이 정의된 기판 상의 상기 각 화소영역 내에 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극의 서로 마주하는 양 끝단과 접촉하며 이들 두 전극 사이의 이격영역에 아일랜드 형태로 동일한 평면 형태를 가지며 완전 중첩하며 순차 적층된 유기 반도체층과, 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 표시영역 전면에 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 각 화소영역 내에 상기 게이트 절연막에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 각 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 제 2 보호층을 상기 표시영역 전면에 형성하는 단계와; 상기 제 2 보호층 위로 상기 각 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함하는 어레이 기판의 제조 방법 및 이러한 제조 방법에 의해 제조된 어레이 기판을 제공한다.

Description

어레이 기판 및 이의 제조 방법{Array substrate and method of fabricating the same}
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질로 이루어진 유기 반도체층을 갖는 유기 박막트랜지스터를 스위칭 소자로 하는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 평판표시장치로서 액정표시장치 또는 유기전계 발광소자가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치 중에서는 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 어레이 기판을 포함하는 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
또한, 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 가지며, 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(㎲) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하여 구동회로의 제작 및 설계가 용이하므로 최근 평판표시장치로서 주목 받고 있다.
이러한 액정표시장치와 유기전계 발광소자에 있어서 공통적으로 화소영역 각각을 온(on)/오프(off) 제어하기 위해서 필수적으로 스위칭 소자인 박막트랜지스터를 구비한 어레이 기판이 구성되고 있다.
도 1은 평판표시장치 중 하나인 액정표시장치의 분해사시도이다.
도시한 바와 같이, 액정표시장치는 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 상기 어레이 기판(10) 및 컬러필터 기판(20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리를 따라 씰패턴이 구비된 상태에서, 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 하부 및 상부 배향막(미도시)이 개재되며, 상기 기판(10, 20)의 외측면에는 각각 서로 수직한 편광축을 갖는 편광판(미도시)이 부착되고 있다.
더불어 상기 어레이 기판의 외측면에는 백라이트(backlight) 유닛이 구비되어 빛을 공급하는 바, 상기 게이트 배선(14)으로 박막트랜지스터(Tr)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 구성을 갖는 액정표시장치에 있어 상기 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 투명기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정표시장치가 필요로 되고 있다.
하지만, 스위칭 소자인 박막트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있다.
또한, 200℃ 이하의 저온 공정으로 배선 및 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 보호층 등의 형성은 저온 증착을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않지만, 캐리어의 이동 통로가 되는 채널을 그 내부에 형성하게 되는 반도체층의 경우, 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 이를 200℃ 이하의 저온 공정에서 증착하여 형성하면 내부 구조가 치밀하지 못하여 이동도 등의 중요 특성이 급격히 저하되므로 박막트랜지스터의 신뢰성이 저하된다.
따라서 상부기판을 이루는 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부기판인 어레이 기판은 통상적인 유리기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
그리고, 이와 동일한 이유로서 또 다른 평판표시장치인 유기전계 발광소자에 있어서도 스위칭 소자 및 구동소자가 되는 박막트랜지스터가 구비되는 어레이 기판의 경우 통상적으로 유리기판을 이용하고 있다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 비정질 실리콘의 반도체 물질 대신 200℃ 이하의 저온의 분위기에서 형성되어도 신뢰성이 우수한 반도체 특성을 갖는 유기 반도체층을 포함하는 박막트랜지스터를 구비한 어레이 기판이 제안되었다.
이러한 유기 반도체층을 구비한 박막트랜지스터를 포함하는 어레이 기판의 제조 공정은 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유리기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정으로 진행되는 유기 반도체 물질을 이용한 어레이 기판의 구조에 대해 간단히 설명한다.
도 2는 종래의 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 종래의 유기 반도체층(120)을 갖는 박막트랜지스터(OTr)를 구비한 어레이 기판은 절연기판(101) 상의 각 화소영역(P) 내에 서로 이격하며 소스 전극 및 드레인 전극(110, 115)이 형성되고 있으며, 상기 소스 및 드레인 전극(110, 115)의 이격영역에 대응하여 유기 반도체층(120)이 아일랜드 형태로 형성되어 있다. 이때, 상기 절연 기판(101)의 상부에는 상기 소스 전극(110)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)이 형성되고 있다.
또한, 상기 각 유기 반도체층(120) 상부에는 이와 동일한 평면 형태를 가지며 게이트 절연패턴(125) 및 제 1 게이트 전극(130)이 형성되고 있다.
그리고, 상기 제 1 게이트 전극(130)을 덮으며 유기절연물질로 이루어진 제 1 보호층(140)이 구비되고 있으며, 상기 제 1 보호층(140) 위로, 상기 제 1 보호층(140)에 구비된 상기 제 1 게이트 전극(130)을 노출시키는 게이트 콘택홀(143)과 상기 드레인 전극(115)을 노출시키는 제 1 홀(145)을 통해 각각 상기 제 1 게이트 전극(130) 및 드레인 전극(115)과 접촉하는 제 2 게이트 전극(150) 및 보조패턴(152)이 구비되고 있다.
이때, 상기 제 1 보호층(140) 상부에는 상기 제 2 게이트 전극(150)과 연결되며 게이트 배선(154)이 구비되고 있다.
그리고, 상기 제 2 게이트 전극(150)과 게이트 배선(154)을 덮으며 상기 보조패턴(152)을 노출시키는 제 2 홀(163)을 갖는 제 2 보호층(160)이 구비되고 있으며, 상기 제 2 보호층(160) 위로 상기 보조패턴(152)을 노출시키는 상기 제 2 홀(163)을 통해 상기 드레인 전극(115)과 연결된 상기 보조패턴(152)과 접촉하는 화소전극(170)이 각 화소영역(P)에 구비되고 있다.
한편, 이러한 구성을 갖는 종래의 유기 반도체층(120)을 갖는 박막트랜지스터(OTr)를 구비한 어레이 기판에 있어서, 전술한 바와 같이, 상기 유기 반도체층(120)과 더불어 이의 상부에 상기 유기 반도체층(120)과 동일한 평면 형태를 가지며 게이트 절연패턴(125)과 제 1 게이트 전극(130)이 형성되는 것은, 상기 유기 반도체층(120)을 이루는 유기 반도체 물질은 패터닝을 위해 주로 사용되는 포토레지스트의 현상액이나 금속물질을 식각하기 위한 식각액에 매우 취약하며, 특히 소스 전극(110) 및 드레인 전극(115) 사이의 이격영역에 대응하여 채널이 형성되는 부분이 상기 현상액이나 식각액에 노출될 시 심각한 소자 특성 저하가 발생할 수 있기 때문에 이를 방지하기 위함이다.
즉, 소정 형태를 갖는 유기 반도체층(120)을 형성할 경우, 유기 반도체 물질은 감광성 특징을 갖지 않는 바, 이를 패터닝하기 위해서는 감광성 물질을 이용하여 노광, 현상 및 식각 공정을 진행하여야 하는데 일반적으로 패터닝 공정에 주로 이용되는 포토레지스트의 현상액에 상기 유기 반도체 물질이 노출될 경우 내부 구조가 손상되어 반도체 특성이 저하되며, 열화속도를 증가시켜 소자를 구동할 수 있는 시간이 매우 짧아지게 되는 문제가 발생할 수 있으므로, 이를 방지하기 위해 상기 유기 반도체층(120)과 게이트 절연패턴(125) 및 제 1 게이트 전극(130)을 동일한 마스크 공정을 통해 동시에 패터닝하여 형성하기 때문이다.
따라서, 이러한 구성을 갖는 종래의 유기 반도체층(120)을 갖는 박막트랜지스터(OTr)를 구비한 어레이 기판은 게이트 전극을 이원화하여 제 1 및 제 2 게이트 전극(130, 150)으로 서로 다른 층에 각각 형성하는 구조를 이룸으로써 재료비 상승과 추가적인 공정 진행에 의해 공정 수와 공정 시간이 늘어남으로써 생산성이 저하되고 있는 실정이다.
본 발명은 유기 반도체층의 손상없이 패터닝하며, 게이트 전극을 일원화하여 하나의 층에 단일 게이트 전극을 형성함으로써 재료비를 절감하고, 나아가 제조 공정의 단순화 및 제조 시간을 저감하여 단위 시간당 생산성을 향상시킬 수 있는 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 어레이 기판의 제조 방법은, 다수의 화소영역을 갖는 표시영역이 정의된 기판 상의 각 화소영역 내에 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극의 서로 마주하는 양 끝단과 접촉하며 이들 두 전극 사이의 이격영역에 아일랜드 형태로 동일한 평면 형태를 가지며 완전 중첩하며 순차 적층된 유기 반도체층과, 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 표시영역 전면에 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 각 화소영역 내에 상기 게이트 절연막에 대응하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 제 2 보호층을 상기 표시영역 전면에 형성하는 단계와; 상기 제 2 보호층 위로 상기 각 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 유기 반도체층과 게이트 절연막을 형성하는 단계는, 상기 소스 전극 및 드레인 전극 위로 전면에 순차적으로 유기 반도체 물질층과 게이트 절연 물질층과 감광성 특성을 갖는 유기절연물질층을 형성하는 단계와; 상기 감광성 특성을 갖는 유기절연물질층에 대해 노광 및 현상을 진행함으로써 각 화소영역 내에 아일랜드 형태의 유기절연패턴을 형성하는 단계와; 상기 유기절연패턴 외측으로 노출된 상기 게이트 절연 물질층과 이의 하부에 위치하는 유기 반도체 물질층을 제 1 건식식각을 진행하여 제거함으로써 아일랜드 형태로 동일한 평면적을 가지며 완전 중첩하는 상기 유기 반도체층과 게이트 절연막을 각 화소영역 내에 형성하는 단계와; 상기 유기절연패턴을 제거하는 단계를 포함한다.
또한, 상기 제 1 건식식각은 상기 유기 반도체층과 게이트 절연막에 대해 이방성 특성을 갖는 것이 특징이다.
그리고, 상기 유기절연패턴은 상기 제 1 건식식각을 진행하여 제거하거나, 또는 상기 제 1 건식식각과 다른 반응가스 분위기를 갖는 제 2 건식식각을 진행하여 제거하는 것이 특징이다.
또한, 상기 게이트 절연 물질층을 형성 한 후, 상기 유기절연물질층을 형성하기 전에 상기 게이트 절연 물질층에 대해 수소 플라즈마 공정을 진행함으로써 상기 게이트 절연 물질층 표면을 개질시켜 상기 유기절연물질층과의 접착력을 향상시키는 단계를 더 포함한다.
그리고, 상기 제 1 보호층은 상기 게이트 절연막을 이루는 물질과 동일한 물질로 형성하는 것이 특징이다.
또한, 상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어지며, 상기 게이트 절연막과 제 1 보호층은 폴리이미드(polyimide: PI), 폴리 4-비닐페놀(poly 4-vinylphenol: PVP), 폴리비닐알코올(polyvinyl alcohol: PVA), 폴리메틸메타크릴레이트(poly(methyl methacrylate): PMMA), 벤조사이클로부텐(benzocyclobutene: BCB), 폴리프로필렌(polypropylene), 그리고 아래의 구조식을 갖는 물질 중의 적어도 하나로 이루어지며,
Figure 112012089484202-pat00001
상기 제 2 보호층은 포토아크릴(photo acryl)로 이루어지는 것이 특징이다.
또한, 상기 소스 전극 및 드레인 전극을 형성하는 단계는 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계를 포함하며, 상기 게이트 전극을 형성하는 단계는 상기 게이트 전극과 연결되며 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선을 형성하는 단계를 포함한다.
이때, 상기 게이트 배선을 형성하는 단계는 상기 게이트 배선과 나란하게 이격하는 공통배선을 형성하는 단계를 포함하며, 상기 제 2 보호층을 형성하는 단계는 상기 드레인 콘택홀과 더불어 상기 공통배선을 노출시키는 공통 콘택홀을 구비하는 단계를 포함하며, 상기 화소전극을 형성하는 단계는 상기 화소전극은 각 화소영역에서 일정간격 이격하는 다수의 바(bar) 형태를 갖도록 형성하며, 동시에 각 화소영역 내에 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 다수의 바 형태를 갖는 화소전극과 교대하도록 배치되는 다수의 공통전극을 형성하는 단계를 포함한다.
그리고, 상기 화소전극 상부로 제 3 보호층을 형성하는 단계와; 상기 제 3 보호층 상부로 상기 표시영역 전면에 대응하여 판 형태를 가지며, 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 갖는 공통전극을 형성하는 단계를 포함한다.
본 발명의 실시예에 따른 어레이 기판은, 다수의 화소영역을 갖는 표시영역이 정의된 기판 상의 상기 각 화소영역 내에 서로 이격하는 소스 전극 및 드레인 전극과; 상기 소스 전극 및 드레인 전극의 서로 마주하는 양 끝단과 접촉하며 이들 두 전극 사이의 이격영역에 아일랜드 형태로 동일한 평면 형태를 가지며 완전 중첩하며 순차 적층된 유기 반도체층 및 게이트 절연막과; 상기 게이트 절연막 위로 상기 표시영역 전면에 형성된 제 1 보호층과: 상기 제 1 보호층 위로 상기 각 화소영역 내에 상기 게이트 절연막에 대응하여 형성된 게이트 전극과; 상기 게이트 전극 위로 상기 각 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 상기 표시영역 전면에 형성된 제 2 보호층과; 상기 제 2 보호층 위로 상기 각 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소전극을 포함한다.
이때, 상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어지며, 상기 게이트 절연막과 제 1 보호층은 폴리이미드(polyimide: PI), 폴리 4-비닐페놀(poly 4-vinylphenol: PVP), 폴리비닐알코올(polyvinyl alcohol: PVA), 폴리메틸메타크릴레이트(poly(methyl methacrylate): PMMA), 벤조사이클로부텐(benzocyclobutene: BCB), 폴리프로필렌(polypropylene), 그리고 아래의 구조식을 갖는 물질 중 적어도 하나로 이루어지며,
Figure 112012089484202-pat00002
상기 제 2 보호층은 포토아크릴(photo acryl)로 이루어지는 것이 특징이다.
또한, 상기 기판 상에는 상기 소스 전극과 연결되며 일방향으로 연결된 데이터 배선이 구비되며, 상기 제 1 보호층 상에는 상기 게이트 전극과 연결되며 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선이 구비된다.
그리고, 상기 제 1 보호층 상에는 상기 게이트 배선과 나란하게 이격하는 공통배선이 구비되며, 상기 화소전극은 각 화소영역에서 다수의 바(bar) 형태를 가지며, 상기 제 2 보호층에는 상기 드레인 콘택홀과 더불어 상기 공통배선을 노출시키는 공통 콘택홀이 구비되며, 상기 제 2 보호층 상에 형성된 상기 화소전극은 각 화소영역에서 일정간격 이격하는 다수의 바(bar) 형태를 가지며, 상기 제 2 보호층 상에는 각 화소영역 내에 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 바(bar) 형태를 갖는 다수의 화소전극과 교대하는 바(bar) 형태를 갖는 다수의 공통전극이 구비된 것이 특징이다.
그리고, 상기 화소전극 상부로 상기 표시영역 전면에 형성된 제 3 보호층과; 상기 제 3 보호층 상부로 상기 표시영역 전면에 대응하여 판 형태를 가지며, 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 가지며 형성된 공통전극을 포함한다.
본 발명에서는 유기 반도체 물질로 이루어진 유기 반도체층을 구비하면서도 이에 대응하여 일원화된 하나의 게이트 전극만이 구비됨으로써 서로 다른 층에 이원화되어 게이트 전극이 구비되는 종래의 어레이 기판 대비 게이트 전극 형성을 위한 재료비를 저감할 수 있는 효과를 가지며, 나아가 게이트 배선과 직접 연결되지 않는 제 1 게이트 전극을 형성하기 위한 단계를 생략함으로써 공정을 단순화하는 효과를 갖는다.
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 하나의 화소영역에 대한 단면도.
도 3은 본 발명의 실시예 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 화상을 표시하는 표시영역 내의 하나의 화소영역에 대한 단면도.
도 4는 본 발명의 실시예의 일 변형예에 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 화상을 표시하는 표시영역 내의 하나의 화소영역에 대한 단면도.
도 5는 본 발명의 실시예의 또 다른 변형예에 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 화상을 표시하는 표시영역 내의 하나의 화소영역에 대한 단면도.
도 6a 내지 6m은 본 발명의 실시예 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 박막트랜지스터를 포함하는 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도.
도 7은 본 발명의 실시예에 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 게이트 전압(Vgs) 인가에 따른 드레인 전류(Ids) 특성을 나타낸 그래프.
이하 도면을 참조하여 본 발명에 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판의 구조 및 이의 제조 방법에 대해 보다 상세하게 설명한다.
도 3은 본 발명의 실시예 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 화상을 표시하는 표시영역 내의 하나의 화소영역에 대한 단면도이다. 설명의 편의를 위해 각 화소영역(P) 내에 유기 반도체층(220)을 갖는 박막트랜지스터(OTr)가 형성된 영역을 스위칭 영역(TrA)이라 칭한다.
도시한 바와 같이, 투명한 절연기판(201), 예를 들면, 플렉서블한 특성을 갖는 플라스틱 기판 또는 유리기판 상에 일방향으로 연장하며 데이터 배선(미도시)이 형성되어 있으며, 상기 각 스위칭 영역(TrA)에는 서로 이격하며 소스 전극(210) 및 드레인 전극(215)이 구비되고 있다. 이때, 상기 소스 전극(210)은 상기 데이터 배선(미도시)에서 분기한 형태로 연결되고 있다.
다음, 상기 각 스위칭 영역(TrA)에 있어 상기 서로 이격하는 소스 전극(210) 및 드레인 전극(215)의 마주보는 끝단 상면과 각각 접촉하며 이들 두 전극(210, 215) 사이의 이격영역에 대응하여 유기 반도체 물질, 예를 들면, 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어진 유기 반도체층(220)이 아일랜드 형태로 형성되고 있다.
또한, 상기 각 스위칭 영역(TrA)에는 상기 유기 반도체층(220) 위로 상기 유기 반도체층(220)과 동일한 평면적을 가지며 완전 중첩하는 형태로 유기절연물질 예를들면 아래와 같은 구조식으로 구현되는 물질(이하 OGI물질이라 칭함)로 이루어진 게이트 절연막(225)이 형성되고 있다.
Figure 112012089484202-pat00003
[OGI 물질]
여기서, 게이트 절연막(225)과 제 1 보호층(240)의 물질은 OGI물질에 제한되지 않는다. 일례로, 폴리이미드(polyimide: PI), 폴리 4-비닐페놀(poly 4-vinylphenol: PVP), 폴리비닐알코올(polyvinyl alcohol: PVA), 폴리메틸메타크릴레이트(poly(methyl methacrylate): PMMA), 벤조사이클로부텐(benzocyclobutene: BCB), 그리고 폴리프로필렌(polypropylene) 등의 물질 중 어느 하나가 게이트 절연막(225) 및 제 1 보호층(240)으로 사용될 수 있다.
이때, 본 발명의 실시예에 따른 유기 반도체층(220)을 갖는 박막트랜지스터(OTr)를 구비한 어레이 기판에 있어 특징적인 것으로 상기 게이트 절연막(225) 상부에는 이와 직접 접촉하며 형성되었던 종래의 제 1 게이트 전극이 생략되어 제거된 구성을 이루고 있다는 것이다.
이러한 구성을 갖는데도 상기 유기 반도체층(220)의 채널 부분은 패터닝 시 현상액 또는 식각액에 전혀 손상을 받지 않아 우수한 반도체 특성을 갖는 것이 특징이며, 이러한 유기 반도체층(220)의 손상 없는 패터닝 공정에 대해서는 추후 제조 방법을 통해 상세히 설명한다.
그리고, 상기 게이트 절연막(225) 위로 표시영역 전면에 대응하여 제 1 보호층(240)이 구비되고 있으며, 상기 제 1 보호층(240) 위로 상기 데이터 배선(미도시)과 교차하여 다수의 화소영역(P)을 정의하며 게이트 배선(254)이 구비되고 있으며, 상기 각 스위칭 영역(TrA)에는 상기 게이트 배선(254)과 연결되며 게이트 전극(250)이 형성되고 있다.
이때, 상기 스위칭 영역(TrA)에 순차 적층된 상기 소스 및 드레인 전극(210, 215)과, 유기 반도체층(220)과, 게이트 절연막(225)과, 제 1 보호층(240)과, 게이트 전극(250)은 스위칭 소자인 박막트랜지스터(OTr)를 이룬다.
이러한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판은 유기 반도체층(220)을 구비하면서도, 게이트 전극이 서로 다른 층에 이원화되어 형성되는 종래의 어레이 기판(도 2)과는 달리 하나의 층 즉 제 1 보호층(240)의 상부에 대해서만 게이트 전극(250)이 구비됨으로써 종래 대비 게이트 전극(250) 형성을 위한 1회의 공정을 생략할 수 있으며, 게이트 전극(250) 형성을 위한 재료비를 절감할 수 있는 것이다.
다음, 상기 게이트 전극(250) 및 게이트 배선(254) 위로 표시영역 전면에 대응하여 제 2 보호층(260)이 형성되고 있으며, 이때, 상기 제 2 보호층(260)과 더불어 이의 하부에 구비된 제 1 보호층(240)에는 각 화소영역(P) 내에 상기 드레인 전극(215)의 일 끝단 상면을 노출시키는 드레인 콘택홀(263)이 구비되고 있다.
이러한 드레인 콘택홀(263)이 형성된 상기 제 2 보호층(260) 상부에는 투명 도전성 물질로 이루어진 화소전극(270)이 각 화소영역(P) 내에 판 형태로 형성됨으로써 본 발명의 실시예에 따른 어레이 기판이 구성되고 있다.
한편 전술한 구성을 갖는 본 발명의 실시예에 따른 유기 반도체층(220)을 갖는 박막트랜지스터(OTr)를 구비한 어레이 기판은 TN(Twist nematic)모드 액정표시장치용 어레이 기판이 되며, 그 변형예로서 횡전계 모드 액정표시장치용 어레이 기판을 이룰 경우는 도 4에 도시한 바와 같이, 상기 화소전극(270)은 각 화소영역(P) 내에서 다수의 바(bar) 형태를 이루며, 이러한 바(bar) 형태의 화소전극(270)과 교대하며 바(bar) 형태의 공통전극(273)이 더욱 구비될 수 있다. 이 경우, 상기 다수의 바(bar) 형태의 공통전극(273)은 공통배선(미도시)과 연결되며, 상기 공통배선(미도시)은 상기 게이트 배선(254)이 형성된 상기 제 1 보호층(240) 상에 상기 게이트 배선(254)과 나란하게 일정간격 이격하여 형성된다.
그리고, 또 다른 변형예로서 상기 어레이 기판이 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 이루는 경우, 도 5에 도시한 바와 같이, 상기 화소전극(270) 위로 제 3 보호층(275)이 더욱 형성되며, 상기 제 3 보호층(275) 위로 상기 표시영역 전면에 대응하여 판 형태를 갖는 투명한 공통전극(280)이 더욱 형성된다. 이때, 상기 판 형태를 갖는 투명한 공통전극(280)은 상기 각 화소영역(P)에 대응하여 바(bar) 형태의 다수의 제 1 개구(op1)를 가지며, 선택적으로 스위칭 영역(TrA)에 대응해서도 제 2 개구(op2)를 가질 수 있다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 유기 반도체층(220)을 갖는 박막트랜지스터(OTr)를 구비한 어레이 기판의 제조 방법에 대해 설명한다. 변형예에 따른 어레이 기판은 실시예와 차별점이 있는 부분에 대해서만 설명한다.
도 6a 내지 6m은 본 발명의 실시예 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 박막트랜지스터를 포함하는 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도이다. 설명의 편의를 위해 각 화소영역 내에 박막트랜지스터(OTr)가 형성되는 영역을 스위칭 영역(TrA)이라 정의한다.
우선, 도 6a에 도시한 바와 같이, 도시한 바와 같이, 투명한 절연기판(201) 상부로 저저항 금속물질, 예를 들면, 금(Au), 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 연속하여 증착함으로서 단일층 또는 다중층 구조의 제 1 금속층(미도시)을 형성한다.
이후, 상기 제 1 금속층(미도시) 의 상부로 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상을 통해 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 1 금속층(미도시)의 식각 및 상기 포토레지스트 패턴(미도시)의 스트립(strip) 등 일련의 단계를 포함하는 마스크 공정을 실시하여 제 1 금속층(미도시)을 패터닝함으로써, 일 방향으로 연장하는 다수의 데이터 배선(미도시)을 형성하고, 동시에 각 화소영역(P) 내의 스위칭 영역(TrA)에 상기 데이터 배선(미도시)과 연결된 소스 전극(210)과 상기 소스 전극(210)에서 소정간격 이격하며 이와 서로 마주하는 형태의 드레인 전극(215)을 형성한다.
도면에 있어서는 상기 제 1 금속층(미도시)을 단일층 구조로 형성하여 단일층 구조를 갖는 소스 및 드레인 전극(210, 215)과 데이터 배선(미도시)이 형성된 것을 일례로 도시하였지만, 상기 소스 및 드레인 전극(210, 215)과 데이터 배선(미도시)은 이중층 또는 삼중층의 다중층 구조를 이루도록 형성할 수도 있다.
다음, 도 6b에 도시한 바와 같이, 서로 이격하는 상기 소스 및 드레인 전극(210, 215)과 상기 데이터 배선(미도시) 위로 액상의 유기 반도체 물질, 예를 들면, 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅한 후 건조시키거나, 고체 또는 분말 상태의 유기 반도체 물질을 진공의 분위기에서 열 증착시킴으로써 상기 기판(201) 전면에 유기 반도체 물질층(218)을 형성한다.
이후, 연속하여 상기 유기 반도체 물질층(218) 위로 유기 절연물질, 예를 들면, OGI물질을 전술한 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 게이트 절연 물질층(222)을 형성한다.
다음, 도 6c에 도시한 바와 같이, 상기 게이트 절연 물질층(222) 표면에 대해 수소 플라즈마(H2 plasma) 처리를 실시함으로써 표면을 개질시킨다. 이렇게 OGI 물질로 이루어진 상기 게이트 절연 물질층(222)에 대해 수소 플라즈마(H2 plasma) 처리를 실시하여 표면을 개질시키는 것은, 이후 단계에서 형성되는 감광성 특성을 갖는 유기물질층(도 6d의 290)과의 접촉 특성을 향상시켜 우수한 접착력을 갖도록 하기 위함이다.
이때, 표면 개질을 위한 수소 플라즈마(H2 plasma) 처리 공정은 반드시 진행할 필요는 없으며 필요에 따라서는 생략될 수 있다.
다음, 도 6d에 도시한 바와 같이, 상기 표면이 개질된 게이트 절연 물질층(222) 위로 감광성 특성을 갖는 유기물질로서 KOH 수용액을 현상액으로 하는 물질 예를들면 포토아크릴(photo acryl)을 도포함으로써 감광성 유기물질층(290)을 형성한다.
이후, 상기 감광성 유기물질층(290) 위로 빛의 투과영역(TA)과 차단영역(BA)을 갖는 노광 마스크(295)를 위치시킨 후, 상기 노광 마스크(295)를 통해 상기 감광성 유기물질층(290)에 대해 노광을 실시한다.
도면에서는 상기 유기물질층(290)이 빛에 노출된 부분이 현상 시 제거되는 포지티브 감광성 특성을 갖는 포토아크릴(photo acryl)을 이용한 것을 일례로 도시하였지만, 빛을 받는 부분이 현상 시 남게 되는 네가티브 감광성 특성을 갖는 감광성 유기물질을 이용할 수도 있으며, 이 경우 상기 노광 마스크(295)를 대신하여 투과영역(TA)과 차단영역(BA)의 위치가 바뀐 노광 마스크를 이용하여 노광을 실시하면 동일한 결과를 얻을 수 있다.
다음, 도 6e에 도시한 바와 같이, 노광을 실시한 유기물질층(도 6d의 290)을 KOH수용액으로 이루어진 현상액에 노출시켜 빛에 노출된 부분이 상기 현상액과 반응하여 제거되도록 함으로써 상기 각 스위칭 영역(TrA)에 유기패턴(291)을 형성한다.
이러한 KOH 수용액으로 이루어진 현상액은 상기 유기물질층(도 6d의 290)과만 반응하며, 이의 하부에 위치하는 OGI물질로 이루어진 게이트 절연 물질층(222)과는 반응하지 않으므로 상기 현상액이 상기 게이트 절연 물질층(222)을 투과하여 상기 유기 반도체 물질층(218)과 반응하는 등의 현상은 발생되지 않는다.
다음, 도 6f 내지 6h에 도시한 바와 같이, 상기 유기패턴(291) 외측으로 노출된 상기 게이트 절연 물질층(도 6e의 222)과 이의 하부에 위치하는 상기 유기 반도체 물질층(도 6e의 218)을 순차적으로 건식식각을 진행하여 제거함으로써, 상기 각 스위칭 영역(TrA)에 있어 상기 소스 및 드레인 전극(210, 215)과 접촉하며 이들 두 전극(210, 215) 사이의 이격영역에 대응하여 아일랜드 형태를 갖는 유기 반도체층(220)과 이의 상부로 상기 유기 반도체층(220)과 동일한 평면적을 가지며 완전 중첩하는 형태의 게이트 절연막(225)을 형성한다.
이때, 상기 건식식각은 이방성 특성이 우수한, 예를 들면, 리액티브 이온 에칭(Reactive Ion Etching) 또는 이온 액셀러레이티드 에칭(Ion Accelerated Etching) 인 것이 바람직하다. 이러한 이방성 특성을 갖는 건식식각은 기판(201)면에 대해 수직한 방향에 대해서 우수한 식각력을 가지며 기판(201)면에 평행한 방향으로는 그 식각이 거의 진행되지 않는다.
따라서, 상기 식각 방지의 역할을 하는 상기 유기패턴(291) 하부로 형성되는 구성요소인 게이트 절연막(225)과 유기 반도체층(220)은 언더 컷 형태를 갖지 않고, 상기 유기패턴(291)과 동일한 평면 형태를 가지며 완전 중첩하는 형태를 이룰 수 있다.
한편, 이러한 게이트 절연 물질층(도 6e의 222)과 유기 반도체 물질층(도 6e의 218)의 패터닝을 위한 건식식각 진행 시 감광성 특성을 갖는 유기물질로 이루어진 상기 유기패턴(291) 또한 상기 건식식각에 영향을 받아 두께가 줄어들게 된다.
다음, 각 스위칭 영역(TrA)에 아일랜드 형태의 상기 유기 반도체층(220)과 게이트 절연막(225)이 형성된 기판(201)에 대응하여 더욱더 건식식각을 진행함으로써 상기 게이트 절연막(225) 상부에 남아있는 상기 유기패턴(291)을 완전히 제거하여 상기 게이트 절연막(225)을 노출시킨다. 이때, 건식식각을 더욱 진행함으로써 상기 게이트 절연막(225)에 있어 상기 수소 플라즈마 처리에 의해 개질된 표면 부분을 완전히 제거하는 것이 바람직하다.
한편, 상기 건식식각은 반응가스를 달리하여 진행할 수도 있다. 즉, 상기 유기패턴(291) 외부로 노출된 게이트 절연 물질층(도 6e의 222)과 이의 하부에 위치하는 유기 반도체 물질층(도 6e의 218)을 제거하는 경우, 상기 게이트 절연 물질층(도 6e의 222) 및 유기 반도체 물질층(도 6e의 218)과 더욱 더 잘 반응하여 상기 유기패턴(291) 보다 식각속도가 빨리 진행될 수 있는 제 1 반응가스 분위기에서 1차 건식식각을 진행하고, 이후 상기 유기패턴(291)을 제거하여 상기 게이트 절연막(225)을 노출시키는 단계에서는, 상기 유기패턴(291)과 더 잘 반응하여 상대적으로 빠른 속도를 가지고 식각되는 제 2 반응가스 분위기에서 2차 건식식각을 진행할 수도 있다.
다음, 도 6i에 도시한 바와 같이, 노출된 아일랜드 형태의 상기 게이트 절연막(225) 위로 유기절연물질, 더욱 정확히는 상기 게이트 절연막(225)을 이루는 동일한 물질 즉, OGI물질을 코팅함으로써 표시영역 전면에 평탄한 표면을 갖는 제 1 보호층(240)을 형성한다. 이때, 상기 제 1 보호층(240)은 평탄한 표면을 이루면서 상기 게이트 절연막(225) 상부에 대해서는 두께 증가가 최소로 이루어지도록 하는 것이 바람직하다.
이는 본 발명에 따른 실시예 또는 변형예에 따른 어레이 기판의 제조 특성 상, 게이트 전극(도 6j의 250)은 상기 제 1 보호층(240) 상에 구비되며 상기 제 1 보호층(240)의 두께가 증가할수록 상기 유기 반도체층(220)과의 이격거리가 증가하게 되므로 이를 최소화하기 위함이다. 이때, 도시한 바와 같이, 게이트 절연막(225)과 게이트 전극(도 6j의 250) 사이에 위치하는 제 1 보호층(240)의 부분은 게이트 절연막(225)보다 얇은 두께를 가진다.
다음, 도 6j에 도시한 바와 같이, 상기 제 1 보호층(240) 위로 저저항 금속물질, 예를 들면, 금(Au), 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나 또는 둘 이상의 물질을 연속하여 증착함으로서 단일층 또는 다중층 구조의 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 상기 데이터 배선(미도시)과 교차하여 다수의 화소영역(P)을 정의하는 게이트 배선(254)을 형성하고, 동시에 상기 각 스위칭 영역(TrA)에 있어서는 상기 게이트 배선(254)에서 분기한 형태로 아일랜드 형태의 상기 게이트 절연막(225)에 대응하여 게이트 전극(250)을 형성한다.
이때, 상기 스위칭 영역(TrA)에 순차 적층된 상기 소스 및 드레인 전극(210, 215)과, 유기 반도체층(220)과, 게이트 절연막(225)과, 제 1 보호층(240) 및 게이트 전극(250)은 스위칭 소자인 박막트랜지스터(OTr)를 이룬다.
도면에 있어서는 상기 게이트 배선(254)과 게이트 전극(250)이 단일층 구조를 이루고 있는 것을 일례로 나타내었지만, 상기 제 2 금속층(미도시)을 이중층 이상 다중층 구조를 이루도록 형성한 경우, 상기 게이트 배선(254) 및 게이트 전극(250)은 다중층 구조를 이룰 수 있다.
한편, 본 발명의 일 변형예, 즉 횡전계형 액정표시장치용 어레이 기판(도 4)으로 이용되는 경우는 상기 게이트 배선(254) 및 게이트 전극(250)을 형성하는 단계에서 상기 제 1 보호층(240) 위로 상기 게이트 배선(254)과 나란하게 일정간격 이격하는 공통배선(미도시)을 더욱 형성한다.
다음, 도 6k에 도시한 바와 같이, 상기 게이트 배선(254) 및 게이트 전극(250) 위로 유기절연물질 감광성 특성을 갖는 포토아크릴을 도포함으로써 평탄한 표면을 갖는 제 2 보호층(260)을 형성한다. 이 경우 감광성 특성을 갖는 상기 포토아크릴은 빛을 받은 부분이 현상 시 남게 되는 네가티브 타입인 것이 바람직하다.
다음, 도 6l에 도시한 바와 같이, 감광성 특성을 갖는 포토아크릴로 이루어진 상기 제 2 보호층(260)에 대해 투과영역과 차단영역을 갖는 노광 마스크를 이용하여 노광을 실시한 후 현상 공정을 진행함으로써 상기 드레인 전극(215)의 일 끝단 상면에 대응하는 부분에 상기 제 1 보호층(240)을 노출시키는 홀(미도시)을 형성하고, 연속하여 건식식각을 진행하여 상기 홀(미도시) 내부에 노출된 상기 제 1 보호층(240)을 식각함으로써 상기 드레인 전극(215)을 노출시키는 드레인 콘택홀(263)을 형성한다.
이때, 표시영역에 상기 게이트 배선(254)과 나란하게 공통배선(미도시)이 형성되는 일 변형예에 따른 어레이 기판(도 4)의 경우, 상기 드레인 콘택홀(263) 이외에 상기 각 화소영역(P) 내부에 상기 공통배선(미도시)을 노출시키는 공통 콘택홀(미도시)을 더욱 형성할 수도 있다.
다음, 도 6m에 도시한 바와 같이, 상기 드레인 콘택홀(263)이 구비된 상기 제 2 보호층(260) 위로 투명도전성 물질, 예를 들면, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(미도시)을 형성한다.
이후, 상기 투명 도전성 물질층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 상기 드레인 콘택홀(263)을 통해 상기 드레인 전극(215)과 접촉하는 판 형태의 화소전극(270)을 각 화소영역(P)에 형성함으로서 본 발명의 실시예에 따른 유기 반도체층(220)을 갖는 어레이 기판을 완성한다.
한편, 상기 어레이 기판이 횡전계형 액정표시장치용으로 쓰이는 변형예의 경우, 도 4를 참조하면, 상기 화소전극(270)을 형성하는 단계에서 상기 화소전극(270)을 각 화소영역(P) 내에서 그 일끝단이 연결된 다수의 바(bar) 형태를 이루도록 형성하고, 동시에 상기 공통 콘택홀(미도시)을 통해 상기 공통배선(미도시)과 접촉하며 상기 바(bar) 형태의 다수의 화소전극(270)과 교대하여 배치되는 바(bar) 형태의 다수의 공통전극(273)을 형성함으로써 완성할 수 있다. 이 경우, 상기 화소전극(270)과 공통전극(273)은 반드시 투명 도전성 물질로 이루어질 필요는 없으며, 불투명 금속물질, 예를 들면, 몰리브덴(Mo), 몰리티타늄(MoTi), 알루미늄(Al), 알루미늄합금, 구리(Cu) 중 어느 하나 또는 둘 이상의 물질로 이루어질 수도 있다. 이때, 상기 바(bar) 형태의 상기 화소전극(270) 및 공통전극(273)은 단일층 구조를 이룰 수도 있으며, 또는 다중층 구조를 이룰 수도 있다.
또 다른 변형예로서 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판을 제조하는 경우는, 도 5를 참조하면, 상기 판 형태의 화소전극(270)이 형성된 상태에서 이의 상부로 유기절연물질을 도포하여 제 3 보호층(275)을 형성하고, 상기 제 3 보호층(275) 위로 표시영역 전면에 투명 도전성 물질을 증착하여 투명한 공통전극(280)을 형성하고, 이를 패터닝하여 각 화소영역(P) 내의 상기 화소전극(270)에 대응하여 바(bar) 형태를 갖는 다수의 제 1 개구(op1)를 일정간격 이격하도록 형성함으로써 완성할 수 있다.
이때, 상기 공통전극(280)은 상기 스위칭 영역(TrA)에 대응해서도 제 2 개구(op2)를 더욱 구비하도록 형성할 수도 있다. 이렇게 상기 제 2 개구(op2)를 형성하는 것은 상기 공통전극(280)이 박막트랜지스터(OTr)와 중첩됨으로써 발생되는 기생용량에 의한 박막트랜지스터(OTr)의 특성 저하를 억제하기 위함이다.
이러한 변형예에 따른 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 경우, 상기 화소전극(270)과 공통전극(280)은 투명 도전성 물질로 이루어지는 것이 바람직하다.
한편, 전술한 방식에 의해 제조되는 본 발명의 실시예 및 변형예에 따른 어레이 기판은 유기 반도체 물질로 이루어진 유기 반도체층(220)을 구비하면서도 이에 대응하여 일원화된 하나의 게이트 전극(250)만이 구비됨으로써 서로 다른 층에 이원화되어 게이트 전극이 구비되는 종래의 어레이 기판(도 2) 대비 게이트 전극(250) 형성을 위한 재료비를 저감할 수 있으며, 게이트 배선(254)과 직접 연결되지 않는 제 1 게이트 전극을 형성하기 위한 단계를 생략함으로써 공정을 단순화하는 효과를 갖는다.
도 7은 본 발명의 실시예에 따른 유기 반도체층을 갖는 박막트랜지스터를 구비한 어레이 기판에 있어 전류-전압 특성을 나타낸 그래프로서, 소스 및 드레인 전극간 전압차(Vds)를 -1V(701), -10V(702), -20V(703), -30V(704)를 인가한 경우의 게이트 전압에 대한 드레인 전류(Ids: 왼쪽 축 및 상부 네 커브) 변화 및 게이트 절연막을 통한 누설전류(Igs: 오른쪽 축 및 하부 네 커브)를 도시하였다.
도시한 바와 같이, 본 발명의 실시예에 따른 어레이 기판은, 박막 트랜지스터 온 상태, 즉, 게이트 전압(Vgs)이 -40V 내지 0V일 때, 소스 및 드레인 전극간 전압차(Vds)가 -10V, -20V, -30V에서 드레인 전류(Ids)는 약 10-4A이며, 드레인 전류(Ids)의 온/오프 비율, 즉 Ion/Ioff는 약 104A이다. 또한, 드레인 전류(Ids)는 게이트 전압(Vgs) 크기 변화 시 특정 구간에 대해 선형적으로 감소하는 형태를 가지며, 특히 특정 크기의 게이트 전압(Vgs)에 대해 불규칙적으로 튀는 부분 없이 안정적으로 점진적으로 감소하는 형태가 되고 있음을 알 수 있다.
또한, 소스 및 드레인 전극간에 전압을 인가하지 않은 상태에서, 게이트 전압(Vgs)을 변화시켜 게이트 절연막을 통한 흐르는 누설 전류를 측정한 경우 누설 전류(Igs)는 10-11A 내지 10-14A 정도의 값으로 누설 전류 특성 또한 양호한 상태임을 알 수 있다.
201 : 기판 210 : 소스 전극
215 : 드레인 전극 220 : 유기 반도체층
225 : 게이트 절연막 240 : 제 1 보호층
250 : 게이트 전극 254 : 게이트 배선
260 : 제 2 보호층 263 : 드레인 콘택홀
270 : 화소전극 P : 화소영역
Tr : 박막트랜지스터 TrA : 스위칭 영역

Claims (17)

  1. 다수의 화소영역을 갖는 표시영역이 정의된 기판 상의 각 화소영역 내에 서로 이격하는 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 소스 전극 및 드레인 전극의 서로 마주하는 양 끝단과 접촉하며 이들 두 전극 사이의 이격영역에 아일랜드 형태로 동일한 평면 형태를 가지며 완전 중첩하며 순차 적층된 유기 반도체층과, 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 상기 표시영역 전면에 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 위로 상기 각 화소영역 내에 상기 게이트 절연막에 대응하여 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 갖는 제 2 보호층을 상기 표시영역 전면에 형성하는 단계와;
    상기 제 2 보호층 위로 상기 각 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하고,
    상기 게이트 절연막은 아래의 구조식을 갖는 물질로 이루어지는
    Figure 112019003280254-pat00025

    어레이 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 유기 반도체층과 게이트 절연막을 형성하는 단계는,
    상기 소스 전극 및 드레인 전극 위로 전면에 순차적으로 유기 반도체 물질층과 게이트 절연 물질층과 감광성 특성을 갖는 유기절연물질층을 형성하는 단계와;
    상기 감광성 특성을 갖는 유기절연물질층에 대해 노광 및 현상을 진행함으로써 각 화소영역 내에 아일랜드 형태의 유기절연패턴을 형성하는 단계와;
    상기 유기절연패턴 외측으로 노출된 상기 게이트 절연 물질층과 이의 하부에 위치하는 유기 반도체 물질층을 제 1 건식식각을 진행하여 제거함으로써 아일랜드 형태로 동일한 평면적을 가지며 완전 중첩하는 상기 유기 반도체층과 게이트 절연막을 각 화소영역 내에 형성하는 단계와;
    상기 유기절연패턴을 제거하는 단계
    를 포함하고,
    상기 유기절연패턴을 형성하는 단계는 노광된 상기 유기절연물질층을 KOH 수용액으로 이루어진 현상액에 노출시키는 단계를 포함하는 어레이 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 1 건식식각은 상기 유기 반도체층과 게이트 절연막에 대해 이방성 특성을 갖는 것이 특징인 어레이 기판의 제조 방법.
  4. 제 2 항에 있어서,
    상기 유기절연패턴은 상기 제 1 건식식각을 진행하여 제거하거나, 또는 상기 제 1 건식식각과 다른 반응가스 분위기를 갖는 제 2 건식식각을 진행하여 제거하는 것이 특징인 어레이 기판의 제조 방법.
  5. 제 2 항에 있어서,
    상기 게이트 절연 물질층을 형성 한 후, 상기 유기절연물질층을 형성하기 전에 상기 게이트 절연 물질층에 대해 수소 플라즈마 공정을 진행함으로써 상기 게이트 절연 물질층 표면을 개질시켜 상기 유기절연물질층과의 접착력을 향상시키는 단계를 더 포함하는 어레이 기판의 제조 방법.
  6. 제 2 항에 있어서,
    상기 제 1 보호층은 상기 게이트 절연막을 이루는 물질과 동일한 물질로 형성하는 것이 특징인 어레이 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어지며, 상기 제 1 보호층은 폴리이미드(polyimide: PI), 폴리 4-비닐페놀(poly 4-vinylphenol: PVP), 폴리비닐알코올(polyvinyl alcohol: PVA), 폴리메틸메타크릴레이트(poly(methyl methacrylate): PMMA), 벤조사이클로부텐(benzocyclobutene: BCB), 폴리프로필렌(polypropylene), 그리고 아래의 구조식을 갖는 물질 중의 적어도 하나로 이루어지며,
    Figure 112019003280254-pat00004

    상기 제 2 보호층은 포토아크릴(photo acryl)로 이루어지는 것이 특징인 어레이 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 단계는 상기 소스 전극과 연결된 데이터 배선을 형성하는 단계를 포함하며,
    상기 게이트 전극을 형성하는 단계는 상기 게이트 전극과 연결되며 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 게이트 배선을 형성하는 단계는 상기 게이트 배선과 나란하게 이격하는 공통배선을 형성하는 단계를 포함하며,
    상기 제 2 보호층을 형성하는 단계는 상기 드레인 콘택홀과 더불어 상기 공통배선을 노출시키는 공통 콘택홀을 구비하는 단계를 포함하며,
    상기 화소전극을 형성하는 단계는 상기 화소전극은 각 화소영역에서 일정간격 이격하는 다수의 바(bar) 형태를 갖도록 형성하며, 동시에 각 화소영역 내에 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 다수의 바 형태를 갖는 화소전극과 교대하도록 배치되는 다수의 공통전극을 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 화소전극 상부로 제 3 보호층을 형성하는 단계와;
    상기 제 3 보호층 상부로 상기 표시영역 전면에 대응하여 판 형태를 가지며, 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 갖는 공통전극을 형성하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  11. 다수의 화소영역을 갖는 표시영역이 정의된 기판 상의 상기 각 화소영역 내에 서로 이격하는 소스 전극 및 드레인 전극과;
    상기 소스 전극 및 드레인 전극의 서로 마주하는 양 끝단과 접촉하며 이들 두 전극 사이의 이격영역에 아일랜드 형태로 동일한 평면 형태를 가지며 완전 중첩하며 순차 적층된 유기 반도체층 및 게이트 절연막과;
    상기 게이트 절연막 위로 상기 표시영역 전면에 형성된 제 1 보호층과:
    상기 제 1 보호층 위로 상기 각 화소영역 내에 상기 게이트 절연막에 대응하여 형성된 게이트 전극과;
    상기 게이트 전극 위로 상기 드레인 전극을 노출시키는 드레인 콘택홀을 가지며 상기 표시영역 전면에 형성된 제 2 보호층과;
    상기 제 2 보호층 위로 상기 각 화소영역에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 형성된 화소전극
    를 포함하고,
    상기 게이트 절연막은 아래의 구조식을 갖는 물질로 이루어지는
    Figure 112019502925737-pat00026

    어레이 기판.
  12. 제 11 항에 있어서,
    상기 유기 반도체층은 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)으로 이루어지며,
    상기 제 1 보호층은 폴리이미드(polyimide: PI), 폴리 4-비닐페놀(poly 4-vinylphenol: PVP), 폴리비닐알코올(polyvinyl alcohol: PVA), 폴리메틸메타크릴레이트(poly(methyl methacrylate): PMMA), 벤조사이클로부텐(benzocyclobutene: BCB), 폴리프로필렌(polypropylene), 그리고 아래의 구조식을 갖는 물질 중 적어도 하나로 이루어지며,
    Figure 112019003280254-pat00005

    상기 제 2 보호층은 포토아크릴(photo acryl)로 이루어지는 것이 특징인 어레이 기판.
  13. 제 11 항에 있어서,
    상기 기판 상에는 상기 소스 전극과 연결되며 일방향으로 연결된 데이터 배선이 구비되며,
    상기 제 1 보호층 상에는 상기 게이트 전극과 연결되며 상기 데이터 배선과 교차하여 상기 화소영역을 정의하는 게이트 배선이 구비된 어레이 기판.
  14. 제 13 항에 있어서,
    상기 제 1 보호층 상에는 상기 게이트 배선과 나란하게 이격하는 공통배선이 구비되며,
    상기 제 2 보호층에는 상기 드레인 콘택홀과 더불어 상기 공통배선을 노출시키는 공통 콘택홀이 구비되며,
    상기 제 2 보호층 상에 형성된 상기 화소전극은 각 화소영역에서 일정간격 이격하는 다수의 바(bar) 형태를 가지며,
    상기 제 2 보호층 상에는 각 화소영역 내에 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 바(bar) 형태를 갖는 다수의 화소전극과 교대하는 바(bar) 형태를 갖는 다수의 공통전극이 구비된 것이 특징인 어레이 기판.
  15. 제 11 항에 있어서,
    상기 화소전극 상부로 상기 표시영역 전면에 형성된 제 3 보호층과;
    상기 제 3 보호층 상부로 상기 표시영역 전면에 대응하여 판 형태를 가지며, 각 화소영역에 대응하여 바(bar) 형태의 다수의 개구를 가지며 형성된 공통전극
    을 포함하는 어레이 기판.
  16. 제 11 항에 있어서,
    상기 제 1 보호층에서 상기 게이트 절연막과 상기 게이트 전극 사이에 위치하는 부분은 상기 게이트 절연막보다 얇은 두께를 가지는 어레이 기판.
  17. 제 1 항에 있어서,
    상기 제 1 보호층에서 상기 게이트 절연막과 상기 게이트 전극 사이에 위치하는 부분은 상기 게이트 절연막보다 얇은 두께를 가지는 어레이 기판의 제조 방법.
KR1020120122551A 2012-03-05 2012-10-31 어레이 기판 및 이의 제조 방법 Active KR102008902B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120022562 2012-03-05
KR20120022562 2012-03-05

Publications (2)

Publication Number Publication Date
KR20130101433A KR20130101433A (ko) 2013-09-13
KR102008902B1 true KR102008902B1 (ko) 2019-10-21

Family

ID=49042308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120122551A Active KR102008902B1 (ko) 2012-03-05 2012-10-31 어레이 기판 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US8759823B2 (ko)
JP (1) JP5847061B2 (ko)
KR (1) KR102008902B1 (ko)
CN (1) CN103295960B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
US9692008B2 (en) * 2013-06-11 2017-06-27 Sharp Kabushiki Kaisha Organic electroluminescent display device
CN103513483B (zh) * 2013-10-28 2016-05-25 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
KR102169861B1 (ko) * 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
KR102112979B1 (ko) * 2013-11-20 2020-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI662709B (zh) * 2014-04-07 2019-06-11 緯創資通股份有限公司 電子元件及其製作方法
TWI559510B (zh) * 2014-06-23 2016-11-21 群創光電股份有限公司 顯示裝置
KR101577900B1 (ko) * 2014-06-24 2015-12-29 동국대학교 산학협력단 국부적 에칭공정을 이용한 유기박막 트랜지스터 및 이의 제조방법
CN104218151A (zh) * 2014-08-20 2014-12-17 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板和显示装置
KR102245996B1 (ko) * 2014-11-13 2021-04-30 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이의 제조방법
CN104656332B (zh) * 2015-01-28 2018-11-06 上海天马微电子有限公司 阵列基板及其制备方法和显示装置
CN105470388B (zh) * 2015-11-18 2018-09-28 深圳市华星光电技术有限公司 有机半导体薄膜晶体管及其制作方法
CN105633100B (zh) * 2016-03-17 2018-11-02 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
KR102567715B1 (ko) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
CN205645818U (zh) * 2016-05-18 2016-10-12 武汉华星光电技术有限公司 一种oled显示面板
GB2566972A (en) * 2017-09-29 2019-04-03 Flexenable Ltd Patterning semiconductor for TFT device
KR102454390B1 (ko) * 2017-12-05 2022-10-14 엘지디스플레이 주식회사 전계발광표시장치
US10509321B2 (en) * 2018-01-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature controlling apparatus and method for forming coating layer
CN109088001B (zh) * 2018-09-14 2022-04-12 宁波石墨烯创新中心有限公司 一种有机薄膜晶体管及其制备方法
CN111180583A (zh) * 2019-10-15 2020-05-19 北京元芯碳基集成电路研究院 晶体管及其制造方法
TWI756922B (zh) * 2020-11-17 2022-03-01 友達光電股份有限公司 有機半導體裝置
CN113192999A (zh) * 2021-04-30 2021-07-30 深圳雷曼光电科技股份有限公司 显示面板及显示装置
CN113129760A (zh) * 2021-05-18 2021-07-16 吕文伟 一种柔性显示屏及安装方法
WO2023272474A1 (zh) * 2021-06-29 2023-01-05 京东方科技集团股份有限公司 显示基板、显示装置和显示基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006117958A (ja) * 2006-01-30 2006-05-11 Hitachi Chem Co Ltd 多孔質膜、その製造方法及び物品
JP2006344926A (ja) * 2006-02-23 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP2007150240A (ja) * 2005-11-29 2007-06-14 Lg Philips Lcd Co Ltd 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備えたアレイ基板及びその製造方法
JP2010283332A (ja) * 2009-05-07 2010-12-16 Seiko Epson Corp 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10221705A (ja) * 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR20080040119A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
KR101539354B1 (ko) * 2008-09-02 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치
KR101311874B1 (ko) * 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법
KR102008902B1 (ko) * 2012-03-05 2019-10-21 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150240A (ja) * 2005-11-29 2007-06-14 Lg Philips Lcd Co Ltd 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備えたアレイ基板及びその製造方法
JP2006117958A (ja) * 2006-01-30 2006-05-11 Hitachi Chem Co Ltd 多孔質膜、その製造方法及び物品
JP2006344926A (ja) * 2006-02-23 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP2010283332A (ja) * 2009-05-07 2010-12-16 Seiko Epson Corp 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器

Also Published As

Publication number Publication date
US8759823B2 (en) 2014-06-24
CN103295960A (zh) 2013-09-11
KR20130101433A (ko) 2013-09-13
US20130228756A1 (en) 2013-09-05
CN103295960B (zh) 2016-01-13
JP2013187536A (ja) 2013-09-19
JP5847061B2 (ja) 2016-01-20

Similar Documents

Publication Publication Date Title
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP2007334284A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP2006086502A (ja) 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR101454751B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR20080000749A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121031

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171023

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121031

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20181119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190523

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190802

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220715

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240715

Start annual number: 6

End annual number: 6