KR101175760B1

KR101175760B1 - 표시장치

Info

Publication number: KR101175760B1
Application number: KR1020060016804A
Authority: KR
Inventors: 조현상
Original assignee: 삼성전자주식회사
Priority date: 2006-02-21
Filing date: 2006-02-21
Publication date: 2012-08-21
Anticipated expiration: 2026-02-21
Also published as: JP4898349B2; US7733314B2; JP2007226180A; CN101025900A; US20070195047A1; KR20070084694A; CN101025900B

Abstract

표시장치에서, 제1 영상 처리부는 제1 외부영상신호에 응답하여 제1 프리틸트 구간동안 제1 프리틸트 계조를 출력하고, 제2 영상 처리부는 제2 외부영상신호에 응답하여 제2 프리틸트 구간동안 제1 프리틸트 계조보다 높은 제2 프리틸트 계조를 출력한다. 감마기준전압 발생부는 감마기준전압을 출력한다. 데이터 구동부는 감마기준전압에 근거하여 제1 프리틸트 계조를 제1 프리틸트 전압으로 변환하여 출력하고, 제2 프리틸트 계조를 제1 프리틸트 전압과 동일한 제2 프리틸트 전압으로 변환하여 출력한다. 따라서, 하이 및 로우 화소 사이에서 액정에 인가되는 충전양 차이에 의해서 발생하는 응답 속도의 저하를 방지할 수 있다.

Description

표시장치{DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블럭도이다.

도 2는 도 1에 도시된 표시부의 한 화소를 나타낸 레이아웃이다.

도 3은 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.

도 4는 도 2에 도시된 제1 데이터 라인, 제1 및 제2 게이트 라인으로 인가되는 신호를 나타낸 파형도이다.

도 5는 계조에 따른 하이 및 로우화소의 투과율을 나타낸 그래프이다.

도 6은 도 1에 도시된 제1 및 제2 영상처리부의 내부 블럭도이다.

도 7은 도 6에 도시된 제1 영상 처리부의 입/출력 신호를 나타낸 그래프이다.

도 8은 도 6에 도시된 제2 영상 처리부의 입/출력 신호를 나타낸 그래프이다.

도 9는 본 발명의 다른 실시예에 따른 액정표시장치의 블럭도이다.

*도면의 주요 부분에 대한 부호의 설명*

100 : 표시부 200 : 게이트 구동부

300 : 데이터 구동부 400, 450 : 감마기준전압 발생부

500, 550 : 타이밍 컨트롤러 510 : 제1 영상 처리부

520 : 제2 영상 처리부 513 : 제1 보정부

514 : 제2 보정부 523 : 제3 보정부

524 : 제4 보정부 600, 650 : 액정표시장치

본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 표시품질을 개선할 수 있는 표시장치에 관한 것이다.

일반적으로 액정표시장치는 두 개의 표시기판과 그 사이에 개재된 액정층으로 이루어진다. 액정표시장치는 액정층에 전계를 인가하고, 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 표시한다.

이러한 액정표시장치는 최근 컴퓨터의 표시장치 뿐만 아니라 텔레비젼의 표시화면으로 널리 사용됨에 따라서 동영상을 구현할 필요성이 높아지고 있다. 그러나 종래의 액정표시장치는 액정의 응답 속도가 느리기 때문에 동영상을 구현하기 어렵다.

구체적으로, 액정 분자의 응답 속도가 느리기 때문에 액정 커패시터에 충전되는 전압이 목표전압(즉, 원하는 휘도를 얻을 수 있는 전압)까지 도달하는데는 어느 정도의 시간이 소요된다. 이러한 딜레이 시간은 이전 프레임에 액정 커패시터에 이미 충전되어 있는 이전 전압과의 전위차에 따라서 달라진다.

특히, 목표 전압과 이전 전압의 차가 큰 경우 처음부터 목표 전압만을 인가 하면 스위칭 소자가 턴-온되는 1H 시간동안 목표 전압에 도달하지 못할 수 있다.

따라서, 본 발명의 목적은 응답 속도를 향상시키기 위한 표시장치를 제공하는 것이다.

본 발명에 따른 표시장치는 제1 영상 처리부, 제2 영상 처리부, 감마기준전압 발생부, 데이터 구동부, 게이트 구동부 및 표시부를 포함한다.

상기 제1 영상 처리부는 제1 외부영상신호에 응답하여 제1 프리틸트 구간동안 제1 프리틸트 계조를 출력하고, 상기 제2 영상 처리부는 제2 외부영상신호에 응답하여 제2 프리틸트 구간동안 상기 제1 프리틸트 계조보다 높은 제2 프리틸트 계조를 출력한다.

상기 감마기준전압 발생부는 외부로부터 전원전압을 입력받아 감마기준전압을 출력한다. 상기 데이터 구동부는 상기 감마기준전압에 근거하여 상기 제1 프리틸트 구간동안 상기 제1 프리틸트 계조를 제1 프리틸트 전압으로 변환하여 출력하고, 상기 제2 프리틸트 구간동안 상기 제2 프리틸트 계조를 상기 제1 프리틸트 전압과 동일한 제2 프리틸트 전압으로 변환하여 출력한다. 상기 게이트 구동부는 상기 제1 프리틸트 구간동안 제1 게이트 신호를 출력하고, 상기 제2 프리틸트 구간동안 제2 게이트 신호를 출력한다.

상기 표시부는 제1 및 제2 화소를 포함하는 다수의 화소로 이루어져 영상을 표시한다. 상기 제1 화소는 상기 제1 프리틸트 구간동안 상기 제1 게이트 신호에 응답하여 상기 제1 프리틸트 전압을 입력받고, 상기 제2 화소는 상기 제2 프리틸트 구간동안 상기 제2 게이트 신호에 응답하여 상기 제2 프리틸트 전압을 입력받는다.

본 발명에 따른 표시장치는 영상 처리부, 감마기준전압 발생부, 데이터 구동부, 게이트 구동부 및 표시부를 포함한다.

상기 영상 처리부는 외부영상신호에 응답하여 제1 프리틸트 구간동안 제1 계조에 대응하는 제1 프리틸트 신호를 출력하고, 제2 프리틸트 구간동안 상기 제1 계조보다 높은 제2 계조에 대응하는 제2 프리틸트 신호를 출력한다. 상기 감마기준전압 발생부는 외부로부터 전원전압을 입력받아 제1 및 제2 감마기준전압을 출력한다.

상기 데이터 구동부는 상기 제1 감마기준전압에 근거하여 상기 제1 프리틸트 구간동안 상기 제1 프리틸트 신호를 제1 프리틸트 전압으로 변환하여 출력하고, 상기 제2 감마기준전압에 근거하여 상기 제2 프리틸트 구간동안 상기 제2 프리틸트 신호를 상기 제1 프리틸트 전압과 동일한 제2 프리틸트 전압으로 변환하여 출력한다. 상기 게이트 구동부는 상기 제1 프리틸트 구간동안 제1 게이트 신호를 출력하고, 상기 제2 프리틸트 구간동안 제2 게이트 신호를 출력한다.

이러한 표시장치에 따르면, 제1 및 제2 화소를 프리틸트시키기 위한 제1 및 제2 구간에서 액정에는 서로 동일한 전압 레벨을 갖는 제1 및 제2 프리틸트 전압이 인가됨으로써, 제1 및 제2 구간 사이에서 액정의 충전양 차이에 의해서 발생하는 응답 속도의 저하를 방지할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(600)는 표시부(100), 게이트 구동부(200), 데이터 구동부(300), 감마기준전압 발생부(400) 및 타이밍 컨트롤러(500)를 포함한다.

상기 표시부(100)에는 게이트 전압을 입력받는 다수의 게이트 라인(GL1 ~ GL2n)과 데이터 전압을 입력받는 다수의 데이터 라인(DL1 ~ DLm)이 구비된다. 상기 다수의 게이트 라인(GL1 ~ GL2n)과 다수의 데이터 라인(DL1 ~ DLm)에 의해서 상기 표시부(100)에는 매트릭스 형태로 다수의 화소영역이 정의되고, 각 화소영역에는 하이 화소 및 로우 화소로 이루어진 화소(110)가 구비된다. 상기 하이화소는 제1 박막 트랜지스터(Tr1) 및 제1 액정 커패시터(C_LC1)로 이루어지고, 상기 로우화소는 제2 박막 트랜지스터(Tr2) 및 제2 액정 커패시터스(C_LC2)로 이루어진다.

상기 게이트 구동부(200)는 상기 표시부(100)에 구비된 다수의 게이트 라인(GL1 ~ GL2n)과 전기적으로 연결되어 상기 다수의 게이트 라인(GL1 ~ GL2n)에 상기 게이트 신호를 제공한다. 상기 데이터 구동부(300)는 상기 표시부(100)에 구비된 다수의 데이터 라인(DL1 ~ DLm)과 전기적으로 연결되고, 상기 다수의 데이터 라인(DL1 ~ DLm)에 하이 또는 로우 감마전압을 인가한다.

상기 타이밍 컨트롤러(500)는 외부의 그래픽 제어기(미도시)로부터 제1 외부영상신호(R_H, G_H, B_H), 제2 외부영상신호(R_L, G_L, B_L) 및 각종 제어신호(O-CS)를 입력받는다. 상기 타이밍 컨트롤러(500)는 제1 영상 처리부(510)를 통해 상기 제1 외부영상신호(R_H, G_H, B_H)를 보정하여 하이보정신호(R`_H, G`_H, B`_H)를 출력하고, 상기 제2 영상 처리부(520)를 통해 상기 제2 외부영상신호(R_L, G_L, B_L)를 보정하여 로우보정신호(R`_L, G`_L, B`_L)를 출력한다. 또한, 상기 타이밍 컨트롤러(500)는 상기 각종 제어신호(O-CS), 예를 들면 수직동기신호, 수평동기신호, 메인클럭, 데이터 인에이블신호 등을 입력받아 제1, 제2 및 제3 제어신호(CT1, CT2, CT3)를 출력한다.

상기 제1 제어신호(CT1)는 상기 게이트 구동부(200)의 동작을 제어하기 위한 신호로써 상기 게이트 구동부(200)로 제공된다. 상기 제1 제어신호(CT1)는 상기 게이트 구동부(200)의 동작을 개시하는 수직개시신호, 상기 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.

상기 게이트 구동부(200)는 상기 타이밍 컨트롤러(500)로부터의 상기 제1 제어신호(CT1)에 응답하여 상기 게이트 신호를 상기 다수의 게이트 라인(GL1 ~ GL2n)에 순차적으로 출력한다.

상기 제2 제어신호(CT2)는 상기 데이터 구동부(300)의 동작을 제어하는 신호 로써 상기 데이터 구동부(300)로 제공된다. 상기 제2 제어신호(CT2)는 상기 데이터 구동부(300)의 동작을 개시하는 수평개시신호, 상기 데이터 전압의 극성을 반전시키는 반전신호 및 상기 데이터 구동부(300)로부터 상기 하이 또는 로우 감마전압이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.

상기 데이터 구동부(300)는 상기 타이밍 컨트롤러(500)로부터의 상기 제2 제어신호(CT2)에 응답하여 한 행의 화소에 대응하는 하이보정신호(R`_H, G`_H, B`_H)와 로우보정신호(R`_L, G`_L, B`_L)를 순차적으로 입력받는다.

한편, 상기 감마기준전압 발생부(400)는 외부로부터 전원전압을 입력받고, 상기 타이밍 컨트롤러(500)로부터의 상기 제3 제어신호(CT3)에 응답하여 감마기준전압(V_GMMA)을 생성한다. 상기 데이터 구동부(300)는 상기 감마기준전압 발생부(400)로부터의 상기 감마기준전압(V_GMMA)에 근거하여 상기 하이화소를 구동하는 제1 구간동안에는 상기 하이보정신호(R`_H, G`_H, B`_H)를 하이 감마전압으로 변환하여 출력하고, 상기 로우화소를 구동하는 제2 구간동안에는 상기 로우보정신호(R`_L, G`_L, B`_L)를 로우 감마전압으로 변환하여 출력한다. 여기서, 상기 하이 감마전압은 상기 로우 감마전압보다 높은 전압 레벨을 갖는다.

도 2는 도 1에 도시된 표시부의 한 화소를 나타낸 레이아웃이고, 도 3은 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.

도 2 및 도 3을 참조하면, 표시부(100, 도 1에 도시됨)는 어레이 기판(120), 상기 어레이 기판(120)과 마주하는 컬러필터기판(130) 및 상기 어레이 기판(120)과 상기 컬러필터기판(130)과의 사이에 개재된 액정층(140)으로 이루어져 영상을 표시하는 액정표시패널로 이루어진다.

상기 어레이 기판(120)의 제1 베이스 기판(121)에는 제1 방향(D1)으로 연장된 제1 및 제2 게이트 라인(GL1, GL2)과 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된 제1 데이터 라인(DL1)에 의해서 화소영역이 정의된다. 상기 화소영역에는 하이화소와 로우화소로 이루어진 화소가 구비된다. 특히, 상기 어레이 기판(120)에서 상기 하이화소는 제1 박막 트랜지스터(Tr1) 및 제1 액정 커패시터(C_LC1)의 제1 전극인 제1 화소전극(PE1)으로 이루어지고, 상기 로우화소는 제2 박막 트랜지스터(TR2) 및 제2 액정 커패시터(C_LC2)의 제1 전극인 제2 화소전극(PE2)으로 이루어진다.

상기 제1 박막 트랜지스터(Tr1)의 게이트 전극은 상기 제1 게이트 라인(GL1)으로부터 분기되고, 상기 제2 박막 트랜지스터(Tr2)의 게이트 전극은 상기 제2 게이트 라인(GL2)으로부터 분기된다. 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)의 소오스 전극들은 상기 제1 데이터 라인(DL1)으로부터 분기된다. 상기 제1 박막 트랜지스터(Tr1)의 드레인 전극은 상기 제1 화소전극(PE1)에 연결되고, 상기 제2 박막 트랜지스터(Tr2)의 드레인 전극은 상기 제2 화소전극(PE2)에 전기적으로 연결된다.

도 3에 도시된 바와 같이, 상기 어레이 기판은 상기 제1 및 제2 게이트 라인 (GL1, GL2)을 커버하고, 상기 제1 및 제2 화소전극(PE1, PE2)의 하부에 구비되는 게이트 절연막(121), 보호막(122) 및 유기 절연막(123)을 더 포함한다.

한편, 상기 컬러필터기판(130)은 제2 베이스 기판(131) 상에 블랙 매트릭스(132), 컬러필터층(133) 및 공통전극(134)이 형성된 기판이다. 상기 블랙 매트릭스(132)는 상기 제1 및 제2 게이트 라인(GL1, GL2)이 형성된 영역과 같은 비유효 표시영역에 형성되어 빛샘 현상을 방지한다. 상기 컬러필터층(133)은 레드, 그린 및 블루 색화소로 이루어져 상기 액정층(140)을 통과한 광을 소정의 색으로 발현시킨다.

상기 공통전극(134)은 상기 제1 및 제2 액정커패시터(C_LC1, C_LC2)의 제2 전극으로써, 상기 컬러필터층(133) 상에 형성된다. 상기 공통전극(134)은 상기 제1 화소전극(PE1)의 중앙부를 대응하여 부분적으로 제거되고, 제2 화소전극(PE2)의 중앙부에 대응하여 부분적으로 제거된다. 따라서, 상기 공통전극(134)에는 상기 제1 화소전극(PE1)의 중앙부에 대응하여 제1 개구부(OP1)가 형성되고, 상기 제2 화소전극(PE2)의 중앙부에 대응하여 제2 개구부(OP2)가 형성된다. 따라서, 상기 화소영역에는 상기 액정층(140)에 포함된 액정 분자들이 서로 다른 방향으로 배열되는 8개의 도메인이 형성된다.

도 4는 도 2에 도시된 제1 데이터 라인, 제1 및 제2 게이트 라인으로 인가되는 신호를 나타낸 파형도이고, 도 5는 계조에 따른 하이 및 로우화소의 투과율을 나타낸 그래프이다. 단, 도 5에서 x축은 계조를 나타내고, y축은 투과율(%)을 나타 낸다.

도 4를 참조하면, 제1 게이트 라인(GL1)에는 한 화소가 구동되는 1H 시간 중 하이화소가 구동되는 초기 H/2 시간동안 하이 상태를 유지하는 제1 게이트 신호가 인가된다. 또한, 상기 제2 게이트 라인(GL2)에는 1H 시간 중 로우화소가 구동되는 후기 H/2 시간동안 하이 상태를 유지하는 제2 게이트 신호가 인가된다.

상기 제1 박막 트랜지스터(Tr1)는 상기 제1 게이트 신호에 응답하여 상기 제1 데이터 라인(DL1)으로 인가된 하이 감마전압(V_H)을 상기 제1 화소전극(PE1, 도 2에 도시됨)으로 출력한다. 이후, 상기 제2 박막 트랜지스터(Tr2)는 상기 제2 게이트 신호에 응답하여 상기 제1 데이터 라인(DL1)으로 인가되고 상기 하이 감마전압(V_H)보다 낮은 전압레벨을 갖는 로우 감마전압(V_L)을 상기 제2 화소전극(PE2, 도 2에 도시됨)으로 출력한다.

한편, 상기 공통전극(134, 도 3에 도시됨)에는 공통전압이 인가된다. 따라서, 상기 제1 액정 커패시터(C_LC1)에는 상기 하이 감마전압(V_H)과 상기 공통전압의 전위차에 대응하는 전압이 충전되고, 상기 제2 액정 커패시터(C_LC2)에는 상기 로우 감마전압(V_L)과 상기 공통전압의 전위차에 대응하는 전압이 충전된다.

도 5에서, 제1 그래프(G1)는 하이화소에서의 계조 대 투과율 특성을 나타내고, 제2 그래프(G2)는 로우화소에서의 계조 대 투과율 특성을 나타내며, 제3 그래프(G3)는 상기 제1 및 제2 그래프(G1, G2)가 중첩된 상태를 나타낸다.

도 4 및 도 5에 도시된 바와 같이, 하이화소와 로우화소에 각각 하이 감마전압(V_H)과 로우 감마전압(V_L)을 인가하면, 계조별 투과율이 서로 다르게 된다. 즉, 동일한 계조에서 하이화소의 투과율이 로우화소의 투과율보다 높게 나타난다. 이때, 액정표시패널을 바라보는 사람의 눈은 하이 감마전압(V_H)과 로우 감마전압(V_L)의 중간값을 인식하므로, 중간 계조 이하에서 감마커브가 왜곡되어 측면 시야각이 저하되는 것을 방지한다.

도 6을 참조하면, 제1 영상 처리부(510)는 제1 프레임 메모리(511), 제2 프레임 메모리(512), 제1 보정부(513) 및 제2 보정부(514)로 이루어지고, 상기 제2 영상 처리부(520)는 제3 프레임 메모리(521), 제4 프레임 메모리(522), 제3 보정부(523) 및 제4 보정부(524)로 이루어진다.

상기 제1 프레임 메모리(511)는 다음 프레임(n+1번째 프레임)의 제1 하이영상신호(HGn+1)를 입력받아 저장하고, 기 저장된 현재 프레임(n번째 프레임)의 제2 하이영상신호(HGn)를 출력한다. 상기 제2 프레임 메모리(512)는 기 저장된 이전 프레임(n-1번째 프레임)의 제3 하이영상신호(HGn-1)를 출력하고, 상기 제2 하이영상신호(HGn)를 저장한다. 따라서, 상기 제1 및 제2 프레임 메모리(511, 512)에는 계속해서 프레임 단위로 하이영상신호가 저장된다.

상기 제1 보정부(513)는 상기 제2 및 제3 하이영상신호(HGn, HGn-1)에 근거하여 제1 하이보정신호(HGn`)를 생성하고, 상기 제2 보정부(514)는 상기 제1 하이 영상신호(HGn+1)와 상기 제1 하이보정신호(HGn`)에 근거하여 제2 하이보정신호(HGn``)를 생성한다.

구체적으로, 상기 제1 보정부(513)는 상기 제2 하이영상신호(HGn)와 상기 제3 하이영상신호(HGn-1)의 차이값이 기 설정된 제1 기준값보다 크면, 상기 제2 하이영상신호(HGn)에 기 설정된 제1 보정값(α)을 더하여 제1 하이보정신호(HGn`)를 생성한다. 그러나, 상기 제1 보정부(513)는 상기 제2 및 제3 하이영상신호(HGn, HGn-1)의 차이값이 상기 제1 기준값 이하이면, 상기 제2 하이영상신호(HGn)와 동일한 제1 하이보정신호(HGn`)을 생성한다.

이후, 생성된 상기 제1 하이보정신호(HGn`)는 상기 제2 보정부(514)로 제공된다. 상기 제2 보정부(514)는 상기 제1 하이영상신호(HGn+1)와 기 설정된 제2 기준값보다 크고, 상기 제1 하이보정신호(HGn`)가 기 설정된 제3 기준값보다 작으면, 상기 제1 하이보정신호(HGn`)에 제2 보정값(β)을 더하여 제2 하이보정신호(HGn``)를 생성한다. 여기서, 상기 제1 하이보정신호(HGn`)에 상기 제2 보정값(β)이 더해진 상기 제2 하이보정신호(HGn``)는 하이 프리틸트 계조로 정의된다.

한편, 상기 제2 보정부(514)는 상기 제1 하이영상신호(HGn+1)가 상기 제2 기준값 이하이거나, 상기 제1 하이보정신호(HGn`)가 상기 제3 기준값 이상이면, 상기 제1 하이보정신호(HGn`)와 동일한 제2 하이보정신호(HGn``)를 생성한다.

상기 제2 영상 처리부(520)에서, 상기 제3 프레임 메모리(521)는 다음 프레임의 제1 로우영상신호(LGn+1)를 입력받아 저장하고, 기 저장된 현재 프레임의 제2 로우영상신호(LGn)를 출력한다. 상기 제4 프레임 메모리(522)는 기 저장된 이전 프 레임의 제3 로우영상신호(LGn-1)를 출력하고, 상기 제2 로우영상신호(LGn)를 저장한다. 따라서, 상기 제3 및 제4 프레임 메모리(521, 522)에는 계속해서 프레임 단위로 하이영상신호가 저장된다.

상기 제3 보정부(523)는 상기 제2 및 제3 로우영상신호(LGn, LGn-1)에 근거하여 제1 로우보정신호(LGn`)를 생성하고, 상기 제4 보정부(524)는 상기 제1 로우영상신호(LGn+1)와 상기 제1 로우보정신호(LGn`)에 근거하여 제2 로우보정신호(LGn``)를 생성한다.

구체적으로, 상기 제3 보정부(523)는 상기 제2 로우영상신호(LGn)와 상기 제3 로우영상신호(LGn-1)의 차이값이 기 설정된 제4 기준값보다 크면, 상기 제2 로우영상신호(LGn)에 기 설정된 제3 보정값(γ)을 더하여 제1 로우보정신호(LGn`)를 생성한다. 그러나, 상기 제3 보정부(523)는 상기 제2 및 제3 로우영상신호(LGn, LGn-1)의 차이값이 상기 제4 기준값 이하이면, 상기 제2 로우영상신호(LGn)와 동일한 제1 로우보정신호(LGn`)을 생성한다.

이후, 생성된 상기 제1 로우보정신호(LGn`)는 상기 제4 보정부(524)로 제공된다. 상기 제4 보정부(524)는 상기 제1 로우영상신호(LGn+1)가 기 설정된 제5 기준값보다 크고, 상기 제1 로우보정신호(LGn`)가 기 설정된 제6 기준값보다 작으면, 상기 제1 로우보정신호(LGn`)에 기 설정된 제4 보정값(δ)을 더하여 제2 로우보정신호(LGn``)를 생성한다. 한편, 상기 제4 보정부(524)는 상기 제1 로우영상신호(LGn+1)가 상기 제5 기준값 이하이거나, 상기 제1 로우보정신호(LGn`)가 상기 제6 기준값 이상이면, 상기 제1 로우보정신호(LGn`)와 동일한 제2 로우보정신호(LGn``) 를 생성한다.

여기서, 상기 상기 제1 로우보정신호(LGn`)에 상기 제4 보정값(δ)이 더해진 상기 제2 로우보정신호(LGn``)는 로우 프리틸트 계조로 정의된다. 도 5에 도시된 바와 같이, 상기 로우 프리틸트 계조(a1)는 상기 하이 프리틸트 계조(a2)보다 높다. 따라서, 로우 화소에는 상기 로우 프리틸트 계조(a1)에 대응하는 로우 프리틸트 전압(P1)이 인가되고, 하이 화소에은 상기 하이 프리틸트 계조(a2)에 대응하고, 상기 로우 프리틸트 전압과 동일한 전압레벨을 갖는 하이 프리틸트 전압(P1)이 인가된다.

즉, 상기 하이 및 로우 화소에 동일한 프리틸트 전압이 인가됨으로써, 상기 하이 및 로우 화소가 각각 구동되는 제1 및 제2 구간에서 액정에 인가되는 충전양이 동일해진다. 결과적으로, 제1 및 제2 구간 사이에서 액정의 충전양 차이에 의해서 발생하는 응답 속도의 저하를 방지할 수 있다.

도 7은 도 6에 도시된 제1 영상 처리부의 입/출력 신호를 나타낸 그래프이고, 도 8은 도 6에 도시된 제2 영상 처리부의 입/출력 신호를 나타낸 그래프이다. 단, 도 7 및 도 8에서 x축은 프레임이고, y축은 전압(V)이다.

도 7에 도시된 제4 그래프(G4)는 제1 영상 처리부(510, 도 6에 도시됨)로 입력되는 입력신호를 나타내고, 제5 그래프(G5)는 상기 제1 영상 처리부(200)에 의해서 보정된 출력신호를 나타낸다. 도 8에 도시된 제6 그래프(G6)는 제6 영상 처리부(520, 도 6에 도시됨)로 입력되는 입력신호를 나타내고, 제7 그래프(G7)는 상기 제2 영상 처리부(520)에 의해서 보정된 출력신호를 나타낸다.

도 7의 제4 그래프(G4)에 나타난 바와 같이, 상기 입력신호는 n-1번째 및 n번째 프레임에서 2V로 유지되고, n+1번째 내지 n+4번째 프레임에서 6V로 유지된다. 여기서, 전압(V)은 절대값으로 표시된다.

제5 그래프(G5)에 나타난 바와 같이, n번째 프레임의 제2 하이영상신호와 n-1번째 프레임의 제3 하이영상신호가 2V로 서로 동일하므로, 제1 보정부(513, 도 6에 도시됨)는 상기 제2 하이영상신호와 동일한 제1 하이보정신호를 출력한다. 이후, 제2 보정부(514, 도 6에 도시됨)는 n+1번째 프레임의 제1 하이영상신호와 상기 제1 하이보정신호를 비교한다. 비교결과 상기 제1 하이영상신호는 기 설정된 제2 기준값(예를 들어, 5V)보다 크고, 상기 제1 하이보정신호는 기 설정된 제3 기준값(예를 들어, 3V)보다 작으므로, 상기 제2 보정부(514)는 상기 제1 하이보정신호에 기 설정된 제2 보정값(β)(예를 들어, 0.5V)을 더하여 2.5V의 제2 하이보정신호를 생성하여 출력한다. 여기서, 상기 제2 하이보정신호는 n번째 프레임에서 하이 화소에 인가되는 하이 프리틸트 전압이다.

다음, n+1번째 프레임의 제1 하이영상신호와 n번째 프레임의 제2 하이영상신호가 기 설정된 제1 기준값(3V)보다 큰 4V의 전압차이를 가지므로, 상기 제1 보정부(513)는 상기 제1 하이영상신호보다 제1 보정값(α)(예를 들어, 0.5V) 만큼 오버슈트된 6.5V의 제1 하이보정신호를 출력한다. 이후, 상기 제2 보정부(514)는 n+2번째 프레임의 제4 하이영상신호와 상기 제1 하이보정신호를 비교한다. 비교결과 상기 제4 하이영상신호는 기 설정된 제2 기준값(예를 들어, 5V)보다 크지만, 상기 제1 하이보정신호는 기 설정된 제3 기준값(예를 들어, 3V)보다 크므로, 상기 제2 보 정부(514)는 상기 제1 하이보정신호와 동일한 제2 하이보정신호를 생성하여 출력한다.

도 8의 제6 그래프(G6)에 나타난 바와 같이, 상기 입력신호는 n-1번째 및 n번째 프레임에서 1V로 유지되고, n+1번째 내지 n+4번째 프레임에서 4V로 유지된다. 여기서, 전압(V)은 절대값으로 표시된다.

제7 그래프(G7)에 나타난 바와 같이, n번째 프레임의 제2 로우영상신호와 n-1번째 프레임의 제3 로우영상신호가 1V로 서로 동일하므로, 제3 보정부(523, 도 6에 도시됨)는 상기 제2 로우영상신호와 동일한 제1 로우보정신호를 출력한다. 이후, 제4 보정부(524, 도 6에 도시됨)는 n+1번째 프레임의 제1 로우영상신호와 상기 제1 로우보정신호를 비교한다. 비교결과 상기 제1 로우영상신호는 기 설정된 제5 기준값(예를 들어, 3.5V)보다 크고, 상기 제1 로우보정신호는 기 설정된 제6 기준값(예를 들어, 2V)보다 작으므로, 상기 제4 보정부(524)는 상기 제1 로우보정신호에 기 설정된 제4 보정값(δ)(예를 들어, 1.5V)을 더하여 2.5V의 제2 하이보정신호를 생성하여 출력한다. 여기서, 상기 제2 로우보정신호는 n번째 프레임에서 로우 화소에 인가되는 로우 프리틸트 전압이다.

다음, n+1번째 프레임의 제1 로우영상신호와 n번째 프레임의 제2 로우영상신호가 기 설정된 제1 기준값(2.5V)보다 큰 3V의 전압차이를 가지므로, 상기 제3 보정부(523)는 상기 제1 로우영상신호보다 제3 보정값(γ)(예를 들어, 0.5V) 만큼 오버슈트된 4.5V의 제1 로우보정신호를 출력한다. 이후, 상기 제4 보정부(524)는 n+2번째 프레임의 제4 로우영상신호와 상기 제1 로우보정신호를 비교한다. 비교결과 상기 제4 로우영상신호는 기 설정된 제5 기준값(예를 들어, 3.5V)보다 크지만, 상기 제1 로우보정신호는 기 설정된 제6 기준값(예를 들어, 2V)보다 크므로, 상기 제4 보정부(524)는 상기 제1 로우보정신호와 동일한 제2 로우보정신호를 생성하여 출력한다.

도 7 및 도 8에 도시된 바와 같이, 상기 제4 보정값(δ)을 상기 제2 보정값(β)보다 1V 크게 함으로써, n번째 프레임에서 상기 하이 및 로우 화소에 각각 인가되는 하이 및 로우 프리틸트 전압의 전압 레벨이 동일해진다. 따라서, 상기 하이 및 로우 화소가 각각 구동되는 제1 및 제2 구간에서 액정에 인가되는 충전양이 동일해지고, 그 결과 제1 및 제2 구간 사이에서 액정의 충전양 차이에 의해서 발생하는 응답 속도의 저하를 방지할 수 있다.

도 9는 본 발명의 다른 실시예에 따른 액정표시장치의 블럭도이다. 단, 도 9에 도시된 구성요소 중 도 1에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 9를 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치(650)는 표시부(100), 게이트 구동부(200), 데이터 구동부(300), 감마기준전압 발생부(450) 및 타이밍 컨트롤러(550)를 포함한다.

상기 표시부(100)에는 다수의 게이트 라인(GL1 ~ GL2n)과 다수의 데이터 라인(DL1 ~ DLm)에 의해서 다수의 화소영역이 정의되고, 각 화소영역에는 하이 화소 및 로우 화소로 이루어진 화소(110)가 구비된다.

상기 게이트 구동부(200)는 상기 표시부(100)에 구비된 다수의 게이트 라인 (GL1 ~ GL2n)과 전기적으로 연결되어 상기 다수의 게이트 라인(GL1 ~ GL2n)에 상기 게이트 신호를 제공한다. 상기 데이터 구동부(300)는 상기 표시부(100)에 구비된 다수의 데이터 라인(DL1 ~ DLm)과 전기적으로 연결되고, 상기 다수의 데이터 라인(DL1 ~ DLm)에 하이 또는 로우 감마전압을 인가한다.

상기 타이밍 컨트롤러(550)는 외부의 그래픽 제어기(미도시)로부터 외부영상신호(R, G, B) 및 각종 제어신호(O-CS)를 입력받는다. 상기 타이밍 컨트롤러(550)는 상기 외부영상신호(R, G, B)를 보정하여 보정신호(R`, G`, B`)를 출력하는 영상 처리부(551)를 포함한다.

또한, 상기 타이밍 컨트롤러(550)는 상기 각종 제어신호(O-CS), 예를 들면 수직동기신호, 수평동기신호, 메인클럭, 데이터 인에이블신호 등을 입력받아 제1, 제2 및 제4 제어신호(CT1, CT2, CT4)를 출력한다.

상기 제1 제어신호(CT1)는 상기 게이트 구동부(200)의 동작을 제어하기 위한 신호로써 상기 게이트 구동부(200)로 제공된다. 따라서, 상기 게이트 구동부(200)는 상기 타이밍 컨트롤러(500)로부터의 상기 제1 제어신호(CT1)에 응답하여 상기 게이트 신호를 상기 다수의 게이트 라인(GL1 ~ GL2n)에 순차적으로 출력한다.

상기 제2 제어신호(CT2)는 상기 데이터 구동부(300)의 동작을 제어하는 신호로써 상기 데이터 구동부(300)로 제공된다. 따라서, 상기 데이터 구동부(300)는 상기 타이밍 컨트롤러(500)로부터의 상기 제2 제어신호(CT2)에 응답하여 한 행의 화소에 대응하는 보정신호(R`, G`, B`)를 입력받는다.

한편, 상기 감마기준전압 발생부(450)는 외부로부터 전원전압(Vp)을 입력받 고, 상기 타이밍 컨트롤러(550)로부터의 상기 제4 제어신호(CT4)에 응답하여 하이 및 로우 감마기준전압(V_HGMMA, V_LGMMA)을 출력한다. 구체적으로, 상기 감마기준전압 발생부(450)는 상기 하이 화소가 구동되는 제1 구간동안 상기 제4 제어신호(CT4)에 응답하여 상기 하이 감마기준전압(V_HGMMA)을 출력하고, 상기 로우 화소가 구동되는 제2 구간동안 상기 제4 제어신호(CT4)에 응답하여 상기 로우 감마기준전압(V_LGMMA)을 출력한다.

상기 영상 처리부(551)는 상기 하이 화소가 구동되는 제1 구간 및 상기 로우 화소가 구동되는 제2 구간동안에는 상기 보정신호를 출력하고, 상기 데이터 구동부는 상기 하이 감마기준전압(V_HGMMA)에 근거하여 상기 제1 구간동안에는 상기 보정신호(R`, G`, B`)를 하이 감마전압으로 변환하여 출력하고, 상기 제2 구간동안에는 상기 보정신호(R`, G`, B`)를 로우 감마전압으로 변환하여 출력한다. 여기서, 상기 하이 감마전압은 상기 로우 감마전압보다 높은 전압 레벨을 갖는다.

한편, 상기 영상 처리부(551)는 상기 하이 화소의 프리틸트 구간동안 하이 프리틸트 계조를 출력하고, 상기 로우 화소의 프리틸트 구간동안 로우 프리틸트 계조를 출력한다.

도 5에 도시된 바와 같이, 상기 하이 프리틸트 계조(a2)는 상기 로우 프리틸트 계조(a1)보다 낮다. 따라서, 상기 데이터 구동부(300)는 상기 하이 감마기준전압(V_HGMMA)에 근거하여 상기 하이 프리틸트 계조(a2)에 대응하는 하이 프리틸트 전압 을 출력하고, 상기 로우 감마기준전압(V_LGMMA)에 근거하여 상기 로우 프리틸트 계조(a1)에 대응하는 로우 프리틸트 전압을 출력한다. 여기서, 상기 하이 및 로우 프리틸트 전압은 서로 동일한 전압 레벨을 갖는다.

따라서, 상기 하이 및 로우 화소가 각각 구동되는 제1 및 제2 구간에서 액정에 인가되는 충전양이 동일해지고, 그 결과 제1 및 제2 구간 사이에서 액정의 충전양 차이에 의해서 발생하는 응답 속도의 저하를 방지할 수 있다.

이와 같은 표시장치에 따르면, 하이 및 로우 화소를 프리틸트시키기 위한 제1 및 제2 구간에서 액정에는 서로 동일한 전압 레벨을 갖는 하이 및 로우 프리틸트 전압이 인가된다.

따라서, 제1 및 제2 구간 사이에서 액정의 충전양 차이에 의해서 발생하는 응답 속도의 저하를 방지할 수 있다. 그 결과 표시장치의 표시품질을 개선할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

제1 외부영상신호에 응답하여 제1 프리틸트 구간동안 제1 계조에 대응하는 제1 프리틸트 신호를 출력하는 제1 영상 처리부;

제2 외부영상신호에 응답하여 제2 프리틸트 구간동안 상기 제1 계조보다 높은 제2 계조에 대응하는 제2 프리틸트 신호를 출력하는 제2 영상 처리부;

외부로부터 전원전압을 입력받아 감마기준전압을 출력하는 감마전압 발생부;

상기 감마기준전압에 근거하여 상기 제1 프리틸트 구간동안 상기 제1 프리틸트 신호를 제1 프리틸트 전압으로 변환하여 출력하고, 상기 제2 프리틸트 구간동안 상기 제2 프리틸트 신호를 상기 제1 프리틸트 전압과 동일한 제2 프리틸트 전압으로 변환하여 출력하는 데이터 구동부;

상기 제1 프리틸트 구간동안 제1 게이트 신호를 출력하고, 상기 제2 프리틸트 구간동안 제2 게이트 신호를 출력하는 게이트 구동부; 및

상기 제1 프리틸트 구간동안 상기 제1 게이트 신호에 응답하여 상기 제1 프리틸트 전압을 입력받는 제1 화소 및 상기 제2 프리틸트 구간동안 상기 제2 게이트 신호에 응답하여 상기 제2 프리틸트 전압을 입력받는 제2 화소을 포함하는 다수의 화소로 이루어져 영상을 표시하는 표시부를 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 영상 처리부는 다음 프레임의 제1 하이영상신호를 입력받고, 기 저장된 현재 프레임의 제2 하이영상신호와 기 저장된 이전 프레임의 제3 하이영상신호에 근거하여 제1 하이보정신호를 생성하며, 상기 제1 하이영상신호와 상기 제1 하이보정신호에 근거하여 제2 하이보정신호를 생성하고,

상기 제2 영상 처리부는 다음 프레임의 제1 로우영상신호를 입력받고, 기 저장된 현재 프레임의 제2 로우영상신호와 기 저장된 이전 프레임의 제3 로우영상신호에 근거하여 제1 로우보정신호를 생성하며, 상기 제1 로우영상신호와 상기 제1 로우보정신호에 근거하여 제2 로우보정신호를 생성하는 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 제1 영상 처리부는 상기 이전 프레임의 상기 제3 하이영상신호가 기 설정된 제1 기준값보다 작고, 상기 제1 하이보정신호가 기 설정된 제2 기준값보다 작으며, 상기 제1 하이영상신호가 기 설정된 제3 기준값보다 크면, 상기 제3 하이영상신호와 동일한 상기 제1 하이보정신호 및 상기 제1 하이보정신호에 제1 하이 보정값이 더해진 상기 제2 하이보정신호를 생성하고,

상기 제2 영상 처리부는 상기 제3 로우영상신호가 기 설정된 제4 기준값보다 작고 상기 제1 로우보정신호가 기 설정된 제5 기준값보다 작으며, 상기 제1 로우영상신호가 기 설정된 제6 기준값보다 크면, 상기 제3 로우영상신호와 동일한 제1 로우보정신호 및 상기 제1 로우보정신호에 제1 로우 보정값이 더해진 상기 제2 로우보정신호를 생성하는 것을 특징으로 하는 표시장치.
제3항에 있어서, 상기 제2 하이보정신호는 상기 제1 프리틸트 신호에 대응하는 신호이고,

상기 제2 로우보정신호는 상기 제2 프리틸트 신호에 대응하는 신호인 것을 특징으로 하는 표시장치.
제4항에 있어서, 상기 제1 하이 보정값은 상기 제1 로우 보정값보다 작은 것을 특징으로 하는 표시장치.
제2항에 있어서, 상기 제1 영상 처리부는 상기 이전 프레임의 상기 제3 하이영상신호가 기 설정된 제1 기준값 이상이거나, 상기 제1 하이보정신호가 기 설정된 제2 기준값 이상이거나, 상기 제1 하이영상신호가 기 설정된 제3 기준값 이하이면, 상기 제2 하이보정신호보다 제2 하이 보정값만큼 오버슈트된 상기 제1 하이보정신호 및 상기 제1 하이보정신호와 동일한 값을 갖는 상기 제2 하이보정신호를 생성하고,

상기 제2 영상 처리부는 상기 제3 로우영상신호가 기 설정된 제4 기준값 이상이거나, 상기 제1 로우보정신호가 기 설정된 제5 기준값 이상이거나, 상기 제1 로우영상신호가 기 설정된 제6 기준값 이하이면, 상기 제2 로우보정신호보다 제2 로우 보정값만큼 오버슈트된 상기 제1 로우보정신호 및 상기 제2 로우보정신호와 동일한 값을 갖는 상기 제2 로우보정신호를 생성하는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 데이터 구동부는,

제1 오버슈트 기간동안 상기 감마기준전압에 근거하여 상기 제1 영상 처리부로부터 출력되는 상기 제2 하이보정신호를 하이 감마전압으로 변환하여 출력하고,

제2 오버슈트기간동안 상기 감마기준전압에 근거하여 상기 제1 영상 처리부로부터 출력되는 상기 제2 하이보정신호를 상기 하이 감마전압보다 낮은 전압레벨을 갖는 로우 감마전압으로 변환하여 출력하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제1 영상 처리부는,

다음 프레임의 제1 하이영상신호를 입력받아 저장하고, 기 저장된 현재 프레임의 제2 하이영상신호를 출력하는 제1 프레임 메모리;

기 저장된 이전 프레임의 제3 하이영상신호를 출력하고, 상기 현재 프레임의 상기 제2 하이영상신호를 입력받는 제2 프레임 메모리;

상기 제2 및 제3 하이영상신호에 근거하여 제1 하이보정신호를 생성하는 제1 보정부; 및

상기 제1 하이영상신호와 상기 제1 하이보정신호에 근거하여 상기 제1 프리틸트 신호에 대응하는 제2 하이보정신호를 생성하는 제2 보정부를 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 제2 영상 처리부는,

다음 프레임의 제1 로우영상신호를 입력받아 저장하고, 기 저장된 현재 프레 임의 제2 로우영상신호를 출력하는 제3 프레임 메모리;

기 저장된 이전 프레임의 제3 로우영상신호를 출력하고, 상기 현재 프레임의 상기 제2 로우영상신호를 입력받는 제4 프레임 메모리;

상기 제2 및 제3 로우영상신호에 근거하여 제1 하이보정신호를 생성하는 제3 보정부; 및

상기 제1 로우영상신호와 상기 제1 하이보정신호에 근거하여 상기 제2 프리틸트 신호에 대응하는 제2 하이보정신호를 생성하는 제4 보정부를 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 상기 표시부는,

상기 화소가 구동되는 1H 시간 중 상기 제1 화소가 구동되는 초기 H/2 기간동안 상기 제1 게이트 신호를 입력받는 제1 게이트 라인;

상기 화소가 구동되는 1H 시간 중 상기 제2 화소가 구동되는 후기 H/2 기간동안 상기 제2 게이트 신호를 입력받는 제2 게이트 라인; 및

상기 초기 H/2 기간동안 상기 제1 프리틸트 전압을 입력받고, 상기 후기 H/2 기간동안 상기 제2 프리틸트 전압을 입력받는 데이터 라인을 더 포함하는 것을 특징으로 하는 표시장치.
제10항에 있어서, 상기 제1 화소는,

상기 제1 게이트 라인 및 데이터 라인에 전기적으로 연결되고, 상기 제1 게 이트 신호에 응답하여 상기 제1 프리틸트 전압을 출력하는 제1 스위칭 소자; 및

상기 제1 프리틸트 전압이 충전되는 제1 액정 커패시터를 포함하고,

상기 제2 화소는,

상기 제2 게이트 라인 및 데이터 라인에 전기적으로 연결되고, 상기 제2 게이트 신호에 응답하여 상기 제2 프리틸트 전압을 출력하는 제2 스위칭 소자; 및

상기 제2 프리틸트 전압이 충전되는 제2 액정 커패시터를 포함하는 것을 특징으로 하는 표시장치.
제1항에 있어서, 외부로부터 외부 제어신호를 입력받아 상기 게이트 구동부, 데이터 구동부 및 감마전압 발생부에 제1, 제2 및 제3 제어신호를 제공하여 상기 게이트 구동부, 데이터 구동부 및 감마전압 발생부의 구동을 제어하는 타이밍 컨트롤러를 더 포함하는 것을 특징으로 하는 표시장치.
제12항에 있어서, 상기 제1 및 제2 영상 처리부는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 하는 표시장치.
외부영상신호에 응답하여 제1 프리틸트 구간동안 제1 계조에 대응하는 제1 프리틸트 신호를 출력하고, 제2 프리틸트 구간동안 상기 제1 계조보다 높은 제2 계조에 대응하는 제2 프리틸트 신호를 출력하는 영상 처리부;

외부로부터 전원전압을 입력받아 제1 및 제2 감마기준전압을 출력하는 감마 기준전압 발생부;

상기 제1 감마기준전압에 근거하여 상기 제1 프리틸트 구간동안 상기 제1 프리틸트 신호를 제1 프리틸트 전압으로 변환하여 출력하고, 상기 제2 감마기준전압에 근거하여 상기 제2 프리틸트 구간동안 상기 제2 프리틸트 신호를 상기 제1 프리틸트 전압과 동일한 제2 프리틸트 전압으로 변환하여 출력하는 데이터 구동부;

상기 제1 프리틸트 구간동안 제1 게이트 신호를 출력하고, 상기 제2 프리틸트 구간동안 제2 게이트 신호를 출력하는 게이트 구동부; 및

상기 제1 프리틸트 구간동안 상기 제1 게이트 신호에 응답하여 상기 제1 프리틸트 전압을 입력받는 제1 화소 및 상기 제2 프리틸트 구간동안 상기 제2 게이트 신호에 응답하여 상기 제2 프리틸트 전압을 입력받는 제2 화소를 포함하는 다수의 화소로 이루어져 영상을 표시하는 표시부를 포함하는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 영상 처리부는,

다음 프레임의 제1 영상신호를 입력받아 저장하고, 기 저장된 현재 프레임의 제2 영상신호를 출력하는 제1 프레임 메모리;

기 저장된 이전 프레임의 제3 영상신호를 출력하고, 상기 현재 프레임의 상기 제2 영상신호를 입력받는 제2 프레임 메모리;

상기 제2 및 제3 영상신호에 근거하여 제1 보정신호를 생성하는 제1 보정부; 및

상기 제1 영상신호와 상기 제1 보정신호에 근거하여 상기 제1 프리틸트 신호에 대응하는 제2 보정신호 또는 상기 제2 프리틸트 신호에 대응하는 제3 보정신호를 생성하는 제2 보정부를 포함하는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 표시부는,

상기 화소가 구동되는 1H 시간 중 상기 제1 화소가 구동되는 초기 H/2 기간동안 상기 제1 게이트 신호를 입력받는 제1 게이트 라인;

상기 화소가 구동되는 1H 시간 중 상기 제2 화소가 구동되는 후기 H/2 기간동안 상기 제2 게이트 신호를 입력받는 제2 게이트 라인; 및

상기 초기 H/2 기간동안 상기 제1 프리틸트 전압을 입력받고, 상기 후기 H/2 기간동안 상기 제2 프리틸트 전압을 입력받는 데이터 라인을 더 포함하는 것을 특징으로 하는 표시장치.
제16항에 있어서, 상기 제1 화소는,

상기 제1 게이트 라인 및 데이터 라인에 전기적으로 연결되고, 상기 제1 게이트 신호에 응답하여 상기 제1 프리틸트 전압을 출력하는 제1 스위칭 소자; 및

상기 제1 프리틸트 전압이 충전되는 제1 액정 커패시터를 포함하고,

상기 제2 화소는,

상기 제2 게이트 라인 및 데이터 라인에 전기적으로 연결되고, 상기 제2 게이트 신호에 응답하여 상기 제2 프리틸트 전압을 출력하는 제2 스위칭 소자; 및

상기 제2 프리틸트 전압이 충전되는 제2 액정 커패시터를 포함하는 것을 특징으로 하는 표시장치.