KR101163646B1 - Address electrode line for LED module and manufacturing method thereof - Google Patents
Address electrode line for LED module and manufacturing method thereof Download PDFInfo
- Publication number
- KR101163646B1 KR101163646B1 KR1020100042321A KR20100042321A KR101163646B1 KR 101163646 B1 KR101163646 B1 KR 101163646B1 KR 1020100042321 A KR1020100042321 A KR 1020100042321A KR 20100042321 A KR20100042321 A KR 20100042321A KR 101163646 B1 KR101163646 B1 KR 101163646B1
- Authority
- KR
- South Korea
- Prior art keywords
- address electrode
- electrode line
- line
- led chip
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000009413 insulation Methods 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 43
- 238000000151 deposition Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/032—Manufacture or treatment of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
- H10H20/833—Transparent materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
Landscapes
- Led Device Packages (AREA)
Abstract
본 발명은 LED 모듈을 위한 어드레스 전극라인 및 제조방법에 관한 것으로, 본 발명에 따른 LED 모듈을 위한 어드레스 전극라인은, 베이스 기판과; 상기 베이스 기판 상에 일정폭과 일정길이를 가지도록 적어도 하나가 배치되며 전도성 재질을 가지는 제1어드레스 전극라인과; 상기 제1어드레스 전극라인 상에 배치되는 절연라인과; 상기 절연라인 상에 배치되며 전도성 재질을 가지는 제2어드레스 전극라인을 구비한다. 본 발명에 의할 경우, 투명 사인보드나 투명 디스플레이 용도로 사용이 가능하고 이중적층 구조의 투명 어드레스 전극라인을 형성함에 의해 종래의 금속 어드레스 전극라인에 비해 차지하는 대면적이 줄어듬으로서 LED 칩의 집적도를 향상시킬 수 있다. The present invention relates to an address electrode line and a manufacturing method for an LED module, the address electrode line for an LED module according to the present invention, the base substrate; At least one first address electrode line disposed on the base substrate to have a predetermined width and a predetermined length and having a conductive material; An insulation line disposed on the first address electrode line; A second address electrode line is disposed on the insulation line and has a conductive material. According to the present invention, it is possible to use for a transparent sign board or a transparent display, and by forming a double-layered transparent address electrode line, the area occupied in comparison with a conventional metal address electrode line is reduced, thereby reducing the integration degree of the LED chip. Can be improved.
Description
본 발명은 LED 모듈을 위한 어드레스 전극라인 및 제조방법에 관한 것으로, 보다 구체적으로는 LED 칩의 실장을 위한 어드레스 전극라인을 이중적층 구조로 형성하기 위한 어드레스 전극라인 및 제조방법에 관한 것이다.
The present invention relates to an address electrode line and a manufacturing method for an LED module, and more particularly, to an address electrode line and a manufacturing method for forming an address electrode line for mounting the LED chip in a double-layer structure.
LED 모듈제작을 위해서는 LED칩을 전기적으로 연결하기 위한 2개의 어드레스 전극라인 패턴이 기판상에 형성되어야 한다. 상기 어드레스 전극라인은, LED칩이 실장되는 경우에 LED칩의 두 단자가 전기적으로 연결되기 위한 전극라인을 말한다. 즉 LED 칩은 두 개의 어드레스 전극라인과 전기적으로 연결되는 구조를 가져야 한다.In order to manufacture the LED module, two address electrode line patterns for electrically connecting the LED chip must be formed on the substrate. The address electrode line refers to an electrode line for electrically connecting two terminals of the LED chip when the LED chip is mounted. That is, the LED chip should have a structure electrically connected to two address electrode lines.
종래의 LED 모듈에 사용되어지는 어드레스 전극라인은 대부분 인쇄회로기판(PCB)위에 구리(Cu) 등을 패터닝(pattering)하는 방법으로 제조되었다. Most of the address electrode lines used in the conventional LED module are manufactured by patterning copper (Cu) on a printed circuit board (PCB).
이러한 방법은 투명한 LED 모듈제작이 불가능하고 어드레스 전극 전극라인을 LED 칩의 n 전극 및 p전극단자를 각각 연결시켜줘야 하기 때문에 단층의 2열 배열로 패터닝된 구조를 가지고 있다. In this method, a transparent LED module cannot be manufactured and the address electrode electrode lines have to connect the n electrode and p electrode terminals of the LED chip, respectively, and thus have a structure patterned in a two-layer array of a single layer.
이러한 종래의 어드레스 전극라인은 도 1 및 도 2에 도시된다. 도 1은 종래의 LED 모듈을 위한 어드레스 전극라인에 LED칩이 실장된 모습을 보인 평면도이고, 도 2는 단면도이다. This conventional address electrode line is shown in FIGS. 1 and 2. 1 is a plan view showing a state in which an LED chip is mounted on an address electrode line for a conventional LED module, Figure 2 is a cross-sectional view.
도 1 및 도 2에 도시된 바와 같이, LED 칩(30)의 실장을 위한 어드레스 전극라인(20)은 베이스 기판(10) 상에 구리(CU) 등의 전도성 물질을 증착한 전도층을 형성하고, 이를 패터닝함에 의해 형성된다. 상기 어드레스 전극라인들(20)은 일정폭과 길이, 그리고 폭 방향으로 일정간격 이격되도록 패터닝 된다. 이때 상기 LED칩(30)은 서로 인접되는 2개의 어드레스 전극라인들(20) 사이 또는 일부 중첩되도록 배치되어 LED칩의 두 개의 연결단자가 2개의 어드레스 전극라인들 각각에 연결되는 구조를 가지게 된다. 1 and 2, the
상술한 바와 같이 종래의 어드레스 전극라인은 베이스 기판 상에 단층으로 형성되는 구조를 가지게 되고, 어드레스 전극라인을 2열로 패터닝하여 LED 칩의 두 개의 전극단자와 연결해 주어야 하기 때문에, 어드레스 전극라인의 대면적 증가의 영향으로 LED 칩의 집적도를 감소시키게 된다. 또한 2열 어드레스 전극라인 구조로 인하여 LED 모듈의 패터닝에 따른 디자인에 제약이 발생한다. 즉 LED 칩의 집적도 및 LED 모듈 설계에 있어서의 전극 선폭에 의한 제약을 받게 되는 문제점이 있다.
As described above, the conventional address electrode line has a structure formed in a single layer on the base substrate, and the address electrode lines must be patterned in two rows to be connected to two electrode terminals of the LED chip. The effect of the increase is to reduce the density of the LED chip. In addition, due to the structure of the two-column address electrode line, the design of the LED module is restricted. That is, there is a problem of being limited by the electrode line width in the LED chip integration degree and the LED module design.
본 발명은 상기한 종래의 문제점을 극복할 수 있는 LED 모듈을 위한 어드레스 전극라인 및 제조방법을 제공하는 데 그 목적이 있다.It is an object of the present invention to provide an address electrode line and a manufacturing method for an LED module that can overcome the above-mentioned conventional problems.
본 발명의 다른 목적은 LED칩의 집적도를 향상시킬 수 있는 LED 모듈을 위한 어드레스 전극라인 및 제조방법을 제공하는 데 있다. Another object of the present invention is to provide an address electrode line and a manufacturing method for an LED module that can improve the integration degree of the LED chip.
본 발명의 또 다른 목적은 LED 모듈의 디자인 제약이나 어드레스 전극 라인의 폭에 의한 제약을 해소할 수 있는 LED 모듈을 위한 어드레스 전극라인 및 제조방법을 제공하는 데 있다. It is still another object of the present invention to provide an address electrode line and a manufacturing method for an LED module that can eliminate the limitation caused by the design constraints of the LED module or the width of the address electrode line.
본 발명의 또 다른 목적은 투명 사인보드(signboard) 나 투명 디스플레이 용도로 사용가능한 LED 모듈을 위한 어드레스 전극라인 및 제조방법을 제공하는 데 있다.
It is another object of the present invention to provide an address electrode line and a manufacturing method for an LED module that can be used for a transparent signboard or a transparent display.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 LED 모듈을 위한 어드레스 전극라인은, 베이스 기판과; 상기 베이스 기판 상에 일정폭과 일정길이를 가지도록 적어도 하나가 배치되며 전도성 재질을 가지는 제1어드레스 전극라인과; 상기 제1어드레스 전극라인 상에 배치되는 절연라인과; 상기 절연라인 상에 배치되며 전도성 재질을 가지는 제2어드레스 전극라인을 구비한다.According to an embodiment of the present invention for achieving some of the above technical problems, the address electrode line for the LED module according to the present invention, the base substrate; At least one first address electrode line disposed on the base substrate to have a predetermined width and a predetermined length and having a conductive material; An insulation line disposed on the first address electrode line; A second address electrode line is disposed on the insulation line and has a conductive material.
상기 베이스 기판은 투명기판일 수 있다.The base substrate may be a transparent substrate.
상기 제1어드레스 전극라인 및 상기 제2어드레스 전극라인은 투명전도성산화막(TCO;Transparent Conductive Oxide) 재질일 일 수 있다.The first address electrode line and the second address electrode line may be made of a transparent conductive oxide (TCO) material.
상기 제1어드레스 전극라인, 상기 절연라인, 및 상기 제2어드레스 전극라인의 폭은 서로 동일할 수 있다.Widths of the first address electrode line, the insulating line, and the second address electrode line may be the same.
상기 제2어드레스 전극라인 상에는 LED 칩이 실장되고, 상기 LED칩의 제1전극단자는 상기 제1어드레스 전극라인과 전기적으로 연결되고, 상기 LED칩의 제2전극단자는 상기 제2어드레스 전극라인과 전기적으로 연결될 수 있다.The LED chip is mounted on the second address electrode line, the first electrode terminal of the LED chip is electrically connected to the first address electrode line, and the second electrode terminal of the LED chip is connected to the second address electrode line. Can be electrically connected.
상기 제1어드레스 전극라인, 상기 절연라인, 및 상기 제2어드레스 전극라인의 폭은 상기 LED칩의 사이즈(또는 폭)보다 더 크거나 동일할 수 있다.Widths of the first address electrode line, the insulation line, and the second address electrode line may be greater than or equal to the size (or width) of the LED chip.
상기 제1어드레스 전극라인, 상기 절연라인, 및 상기 제2어드레스 전극라인의 폭은 LED칩의 사이즈보다 크게 형성되고, 상기 제2어드레스 라인은 상기 LED칩이 실장되는 경우에 상기 LED칩의 하부를 상기 제2어드레스 전극라인이 감싸는 형태가 되도록, 상기 LED칩이 실장될 부분은 상기 절연라인이 노출되도록 패터닝된 구조를 가질 수 있다.The widths of the first address electrode line, the insulation line, and the second address electrode line are greater than the size of the LED chip, and the second address line forms a lower portion of the LED chip when the LED chip is mounted. The portion on which the LED chip is mounted may have a structure patterned to expose the insulating line so that the second address electrode line is wrapped.
상기 제2어드레스 전극라인 및 상기 절연라인의 폭은 동일하며, 상기 제1어드레스 전극라인의 폭은 상기 제2어드레스 전극라인 및 상기 절연라인의 폭보다 더 크게 형성되는 구조를 가질 수 있다.The width of the second address electrode line and the insulating line may be the same, and the width of the first address electrode line may have a structure larger than the width of the second address electrode line and the insulating line.
상기 제2어드레스 전극라인 상에는 LED 칩이 실장되고, 상기 LED칩의 제1전극단자는 상기 제1어드레스 전극라인과 전기적으로 연결되고, 상기 LED칩의 제2전극단자는 상기 제2어드레스 전극라인과 전기적으로 연결될 수 있다.The LED chip is mounted on the second address electrode line, the first electrode terminal of the LED chip is electrically connected to the first address electrode line, and the second electrode terminal of the LED chip is connected to the second address electrode line. Can be electrically connected.
상기 절연라인 및 상기 제2어드레스 전극라인의 폭은 상기 LED칩의 사이즈(또는 폭)보다 더 크거나 동일할 수 있다.The width of the insulating line and the second address electrode line may be greater than or equal to the size (or width) of the LED chip.
상기 절연라인 및 상기 제2어드레스 전극라인의 폭은 LED칩의 사이즈보다 크게 형성되고, 상기 제2어드레스 전극라인은 상기 LED칩이 실장되는 경우에 상기 LED칩의 하부를 상기 제2어드레스 전극라인이 감싸는 형태가 되도록, 상기 LED칩이 실장될 부분은 상기 절연라인이 노출되도록 패터닝된 구조를 가질 수 있다.The width of the insulation line and the second address electrode line is greater than the size of the LED chip, and the second address electrode line is formed by lowering the lower portion of the LED chip when the LED chip is mounted. The portion in which the LED chip is to be mounted may have a structure patterned to expose the insulation line so as to surround the LED chip.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 구체화에 따라, 본 발명에 따른 LED 모듈을 위한 어드레스 전극라인의 제조방법은, 베이스 기판 상에 제1전도성막을 증착하는 단계와; 상기 제1전도성막 상에 절연막을 증착하는 단계와; 상기 절연막 상에 제2전도성막을 증착하는 단계와; 포토리소그래피 공정 및 식각공정을 이용한 패터닝을 통하여, 상기 베이스 기판상에 제1어드레스 전극라인, 절연라인, 및 제2어드레스 전극라인의 순차적 적층구조를 가지는 어드레스 전극라인들을 형성하는 단계를 구비한다.According to another embodiment of the present invention for achieving some of the above technical problems, a method of manufacturing an address electrode line for an LED module according to the present invention comprises the steps of: depositing a first conductive film on a base substrate; Depositing an insulating film on the first conductive film; Depositing a second conductive film on the insulating film; And forming address electrode lines having a sequential stacked structure of a first address electrode line, an insulation line, and a second address electrode line on the base substrate through patterning using a photolithography process and an etching process.
상기 제1전도성막 및 상기 제2전도성막은 투명전도성 산화막(TCO;Transparent Conductive Oxide) 재질이며, RF(Radio Frequency) 스퍼터링 장비 또는 E-beam evaporator를 포함하는 증착 장비를 이용하여 증착될 수 있다.The first conductive layer and the second conductive layer are made of a transparent conductive oxide (TCO) material and may be deposited using a deposition apparatus including an RF (Radio Frequency) sputtering apparatus or an E-beam evaporator.
상기 베이스 기판은 유리(glass)를 포함하는 투명기판일 수 있다.The base substrate may be a transparent substrate including glass.
상기 절연막은 산화물계 절연막, 폴리머 절연막, 플라스틱 절연막, 및 유리 절연막 중에서 선택된 어느 하나의 재질이며, 화학기상증착(PECVD) 또는 플라즈마 증착법을 이용하여 증착될 수 있다.The insulating film may be any one selected from an oxide insulating film, a polymer insulating film, a plastic insulating film, and a glass insulating film, and may be deposited using chemical vapor deposition (PECVD) or plasma deposition.
상기 어드레스 전극라인을 형성하는 단계 이후에 LED칩을 상기 제2어드레스 전극 상에 실장하거나, 상기 제2어드레스 전극라인이 LED칩의 하부를 감싸는 형태로 상기 절연라인 상에 상기 LED칩을 실장하는 단계와; 상기 LED칩이 실장된 베이스 기판상에 투명막을 코팅 또는 증착하여 형성하는 단계를 더 구비할 수 있다.
Mounting the LED chip on the second address electrode after the forming of the address electrode line or mounting the LED chip on the insulating line in such a manner that the second address electrode line surrounds a lower portion of the LED chip. Wow; The method may further include forming a coating or depositing a transparent film on a base substrate on which the LED chip is mounted.
본 발명에 개시된 기술은, 투명 사인보드(signboard)나 투명 디스플레이 용도로 사용이 가능하고, 이중적층 구조의 투명 어드레스 전극라인을 형성함에 의해 종래의 금속 어드레스 전극라인에 비해 차지하는 대면적이 줄어듬으로서 LED 칩의 집적도를 향상시킬 수 있다. 또한 어드레스 전극라인 자체의 면적증가에 따라 종래 대비 전기저항을 줄일 수 있어 그에 따른 전력효율을 높일 수 있는 효과가 있다. 그리고 LED 모듈의 디자인에서 전극라인에 따른 제약을 받지 않고 디자인이 가능하며, 최소 어드레스 전극라인 선폭 구조와 LED 칩 실장 방법 등에 따라 사용 용도에 맞게 임의적으로 조절 가능한 장점이 있다.
The technology disclosed in the present invention can be used for a transparent signboard or a transparent display, and by forming a double-layered transparent address electrode line, a large area occupied in comparison with a conventional metal address electrode line is reduced. Chip integration can be improved. In addition, according to the increase in the area of the address electrode line itself, the electrical resistance can be reduced compared to the prior art, thereby increasing the power efficiency. In addition, the design of the LED module can be designed without being restricted by the electrode line, and it can be arbitrarily adjusted according to the use purpose according to the minimum address electrode line line width structure and the LED chip mounting method.
도 1은 종래의 어드레스 전극라인의 평면도이다.
도 2는 도 1의 단면도이다.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 LED 모듈을 위한 어드레스 전극라인의 제조방법 및 그 구조를 나타낸 공정단면도들이다.
도 6은 도 3 내지 도 5에 의해 형성된 어드레스 전극라인의 평면도이다.1 is a plan view of a conventional address electrode line.
2 is a cross-sectional view of Fig.
3 to 5 are process cross-sectional views illustrating a method of manufacturing an address electrode line for an LED module and a structure thereof according to an embodiment of the present invention.
6 is a plan view of an address electrode line formed by FIGS. 3 to 5.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings without intending to intend to provide a thorough understanding of the present invention to a person having ordinary skill in the art to which the present invention belongs.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 LED 모듈을 위한 어드레스 전극라인의 제조방법 및 그 구조를 나타낸 공정단면도들이다.3 to 5 are process cross-sectional views illustrating a method of manufacturing an address electrode line for an LED module and a structure thereof according to an embodiment of the present invention.
도 3a에 도시된 바와 같이, 베이스 기판(100)을 준비하고, 상기 베이스 기판(100) 상에 제1전도성막(122)을 형성한다. 상기 베이스 기판(100)은 유리(glass) 등의 투명기판이 이용될 수 있다. 상기 제1전도성막(122)은 상기 베이스 기판(100)상에 투명전도성 산화막(TCO;Transparent Conductive Oxide)을 RF(Radio Frequency) 스퍼터링 장비 또는 E-beam evaporator를 포함하는 증착 장비를 이용하여 증착함에 의해 형성될 수 있다. As shown in FIG. 3A, a
이외에도 상기 제1전도성막(122)은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(이하 '당업자'라 함)에게 잘 알려진 투명 재질의 전도성 물질로 형성하는 것이 가능하며, 증착장비 또한 당업자에게 잘 알려진 다른 증착장비가 사용될 수 있다.In addition, the first
이후 상기 제1전도성막(122) 상에 절연막(130)을 형성한다. Thereafter, an
상기 절연막(130)은 산화물계 절연막, 폴리머 절연막, 플라스틱 절연막, 및 유리 절연막 중에서 선택된 어느 하나의 재질을 가질 수 있으며, 상기 절연막(130)은 화학기상증착(PECVD) 또는 플라즈마 증착법을 이용하여 증착될 수 있다.The
상기 절연막(130) 형성후 상기 절연막(130) 상에 제2전도성막(124)를 형성한다. 상기 제2전도성막(124)은 상기 절연막(130) 상에 투명전도성 산화막(TCO;Transparent Conductive Oxide)을 RF(Radio Frequency) 스퍼터링 장비 또는 E-beam evaporator를 포함하는 증착 장비를 이용하여 증착함에 의해 형성될 수 있다. After forming the
이외에도 상기 제2전도성막(124)은 통상의 기술자에게 잘 알려진 투명 재질의 전도성 물질로 형성하는 것이 가능하며, 증착장비 또한 통상의 기술자에게 잘 알려진 다른 증착장비가 사용될 수 있다.In addition, the second
상기 제2전도성막(124)의 형성에 따라, 베이스 기판(100) 상에 제1전도성막(122), 절연막(130), 및 제2전도성막(124)의 순차적 적층구조가 형성되게 된다.As the second
도 3b 내지 도 3e에 도시된 바와 같이, 포토리소그래피 공정 및 식각공정을 이용한 패터닝을 통하여, 상기 베이스 기판(100) 상에 제1어드레스 전극라인(122b,122c,122d,122e), 절연라인(130b,130c,130d,130e), 및 제2어드레스 전극라인(124b,124c,124d,124e)의 순차적 적층구조를 가지는 어드레스 전극라인들이 형성되게 된다. As shown in FIGS. 3B to 3E, the first
상기 제1어드레스 전극라인(122b,122c,122d,122e), 절연라인(130b,130c,130d,130e), 및 제2어드레스 전극라인(124b,124c,124d,124e)은 일정폭과 일정길이를 갖도록 패터닝된다. The first
상기 제1어드레스 전극라인(122b,122c,122d,122e), 상기 절연라인(130b,130c,130d,130e), 및 상기 제2어드레스 전극라인(124b,124c,124d,124e)의 길이는, 실장되는 LED 칩의 개수에 따라 달라질 수 있으며, 복수개의 LED칩들이 상기 제1어드레스 전극라인(122b,122c,122d,122e), 절연라인(130b,130c,130d,130e), 및 제2어드레스 전극라인(124b,124c,124d,124e)의 길이방향으로 실장될 수 있도록 적정한 길이를 가질 수 있다. The lengths of the first
그리고 상기 제1어드레스 전극라인(122b,122c,122d,122e), 절연라인(130b,130c,130d,130e), 및 제2어드레스 전극라인(124b,124c,124d,124e)의 폭은 경우에 따라 달라질 수 있다. The widths of the first
예를 들어, 도 3b및 도 3c에 도시된 바와 같이, 상기 제1어드레스 전극라인(122b,122c), 상기 절연라인(130b,130c), 및 상기 제2어드레스 전극라인(124b,124c)이 모두 동일한 폭을 가지도록 할 수 있다.For example, as shown in FIGS. 3B and 3C, all of the first
이때 상기 제1어드레스 전극라인(122b,122c), 상기 절연라인(130b,130c), 및 상기 제2어드레스 전극라인(124b,124c)의 폭이 후속공정에서 실장된 LED 칩의 사이즈(또는 폭)보다 크도록 하거나 동일하게 할 수도 있다. 이는 집적도를 우선시하느냐, 와이어 본딩 등의 편리성을 우선시하느냐에 따라 달라질 수 있다.In this case, the widths of the first
여기서 도 3b의 경우는 상기 제1어드레스 전극라인(122b,122c), 상기 절연라인(130b,130c), 및 상기 제2어드레스 전극라인(124b,124c)의 폭이 후속공정에서 실장된 LED 칩의 사이즈(또는 폭)보다 크거나 동일하게 할 수 있으나, 도 3c의 경우는 상기 절연라인(130b,130c), 및 상기 제2어드레스 전극라인(124b,124c)의 폭이 후속공정에서 실장된 LED 칩의 사이즈(또는 폭)보다 크게 형성되어야 한다. In the case of FIG. 3B, the widths of the first
그리고, 도 3d 및 도 3e에 도시된 바와 같이, 제1어드레스 전극라인(122d,122e), 절연라인(130d,130e), 및 제2어드레스 전극라인(124d,124e)이 서로 다른 폭을 가지도록 할 수 있다. 3D and 3E, the first
도 3d 및 도 3e에서는 상기 제2어드레스 전극라인(124d,124e) 및 상기 절연라인(130d,130e)의 폭은 동일하며, 상기 제1어드레스 전극라인(122d,122e)의 폭이 상기 제2어드레스 전극라인(124d,124e) 및 상기 절연라인(130d,130e)의 폭보다 더 크도록 패터닝된 구조를 도시하고 있다. 이는 후속공정에서 LED칩을 실장하는 경우에 와이어 본딩 등의 편이성 등을 위한 것이다. 3D and 3E, the widths of the second
한편, 도 3b 내지 도 3e에서는 상기 제2어드레스 전극라인(124b,124c,124d,124e)의 패터닝 구조가 서로 다르게 나타나 있다. 3B to 3E, the patterning structures of the second
도 3b 및 도 3d의 경우는 상기 제2어드레스 전극라인(124b,124d)이 일정폭과 일정길이를 가지도록 패터닝되고, 제2어드레스 전극라인(124b,124d) 자체에는 별도의 패턴이 형성되지 않는다.3B and 3D, the second
그러나 도 3c 및 도 3e 의 경우에는 도 3b 및 도 3d의 경우와는 다른 패터닝 과정을 거친다. 도 3c 및 도 3e에 도시된 바와 같이, LED 칩이 실장된 부분에는 상기 제2어드레스 전극라인(124c,124e)이 형성되지 않도록 패터닝 된다. 즉 제2어드레스 전극라인(124c,124e) 형성 영역 중에서, 후속공정에서 실장되는 LED 칩의 사이즈에 해당하는 부분만큼이 제거되어 상기 절연라인(130c,130e)이 노출되도록 패터닝된다. However, in the case of FIGS. 3C and 3E, the patterning process is different from that of FIGS. 3B and 3D. As shown in FIGS. 3C and 3E, the second
상기 제2어드레스 전극라인(124c,124e) 자체만의 전체적인 구조를 살펴보면, 일정폭과 길이를 가지는 상기 제2어드레스 전극라인(124c,124e)은, LED 칩이 실장된 부분들에, 상기 LED 칩의 사이즈에 대응되는 사이즈의 홀(구멍)이 형성되어 있는 구조를 가진다고 볼 수 있을 것이다. 이는 LED 칩이 실장된 전체 LED 모듈의 전체적인 높이 조절차원에서 수행될 수도 있고, 상기 LED 칩의 전극단자와 상기 제2어드레스 전극라인(124c,124e)의 전기적 연결의 편리성 등을 이유로 수행될 수도 있다.Looking at the overall structure of the second address electrode line (124c, 124e) itself, the second address electrode line (124c, 124e) having a predetermined width and length, the LED chip is mounted on the portion, the LED chip It can be seen that it has a structure in which a hole (hole) of a size corresponding to the size of is formed. This may be performed in order to adjust the overall height of the entire LED module in which the LED chip is mounted, or may be performed due to the convenience of electrical connection between the electrode terminals of the LED chip and the second
상술한 바와 같은 구조를 가지는 어드레스 전극라인들이 형성된 이후에는, 도 4에 도시된 바와 같이, LED 칩(300)을 실장한다.After the address electrode lines having the structure as described above are formed, as shown in FIG. 4, the
도 4a에 도시된 바와 같이, 제1어드레스 전극라인(122a), 절연라인(130a), 및 제2어드레스 전극라인(124a)은 도 3b에서 설명한 바와 같은 구조, 즉 상기 제1어드레스 전극라인(122a), 절연라인(130a), 및 제2어드레스 전극라인(124a)이 동일한 폭을 가지는 구조이다. 이때 상기 제1어드레스 전극라인(122a), 절연라인(130a), 및 제2어드레스 전극라인(124a)의 폭은 상기 LED칩(300)의 사이즈와 동일한 폭을 가지도록 패터닝 된 경우이다. As shown in FIG. 4A, the first
이때는 상기 LED칩(300)을 상기 제2어드레스 전극라인(124a) 상에 실장하고, 상기 LED칩(300)의 제1전극단자가 상기 제1어드레스 전극라인(122a)과 전기적으로 연결되고, 상기 LED칩(300)의 제2전극단자가 상기 제2어드레스 전극라인(124a)과 전기적으로 연결되도록 와이어(302,304)를 통한 본딩 등 다양한 연결방법을 사용한다. 와이어 본딩을 수행하는 경우 와이어(302,304)가 상기 제1어드레스 전극라인(122a) 및 상기 제2어드레스 전극라인(124a) 측면에 연결되는 구조를 가질 수 있다. In this case, the
이 경우는 다른 경우에 비해 집적도를 크게 향상시킬 수 있다.In this case, the degree of integration can be greatly improved as compared with other cases.
도 4b에 도시된 바와 같이, 제1어드레스 전극라인(122b), 절연라인(130b), 및 제2어드레스 전극라인(124b)은 도 3b에서 설명한 바와 같은 구조, 즉 상기 제1어드레스 전극라인(122b), 절연라인(130b), 및 제2어드레스 전극라인(124b)이 동일한 폭을 가지는 구조이다. 이때 상기 제1어드레스 전극라인(122a), 절연라인(130a), 및 제2어드레스 전극라인(124a)의 폭은 상기 LED칩(300)의 사이즈 보다 더 크게 패터닝 된 경우이다. As shown in FIG. 4B, the first
이때도 상기 LED칩(300)을 상기 제2어드레스 전극라인(124b) 상에 실장하고, 상기 LED칩(300)의 제1전극단자가 상기 제1어드레스 전극라인(122b)과 전기적으로 연결되고, 상기 LED칩(300)의 제2전극단자가 상기 제2어드레스 전극라인(124b)과 전기적으로 연결되도록 와이어(302,304)를 통한 본딩 등 다양한 연결방법을 사용한다. In this case, the
이 경우는 도 4a의 경우보다는 집적도가 약간 떨어지지만 도 4a와 달리 제2어드레스 전극라인(124b) 상에 와이어 본딩이 가능하므로 와이어 본딩의 편리성이 향상되는 장점이 있다.In this case, although the degree of integration is slightly lower than that of FIG. 4A, wire bonding is possible on the second
도 4c에 도시된 바와 같이, 제1어드레스 전극라인(122c), 절연라인(130c), 및 제2어드레스 전극라인(124c)은 도 3c에서 설명한 바와 같은 구조, 즉 상기 제1어드레스 전극라인(122c), 절연라인(130c), 및 제2어드레스 전극라인(124c)이 동일한 폭을 가지고, LED 칩이 실장된 부분에는 상기 제2어드레스 전극라인(124c)이 형성되지 않도록 패터닝 된 구조를 가지는 경우이다.As shown in FIG. 4C, the first
이때 상기 제1어드레스 전극라인(122c), 절연라인(130c), 및 제2어드레스 전극라인(124c)의 폭은 상기 LED칩(300)의 사이즈 보다 더 크게 패터닝 된 경우이다. At this time, the width of the first
이때는 상기 제2어드레스 전극라인(124c)이 상기 LED칩(300)의 하부를 감싸는 형태가 되도록, 상기 LED칩(300)을 상기 절연라인(130c) 상에 실장한다. 그리고 상기 LED칩(300)의 제1전극단자가 상기 제1어드레스 전극라인(122c)과 전기적으로 연결되고, 상기 LED칩(300)의 제2전극단자가 상기 제2어드레스 전극라인(124c)과 전기적으로 연결되도록 와이어(302,304)를 통한 본딩 등 다양한 연결방법을 사용한다. In this case, the
이 경우는 도 4a의 경우보다는 집적도가 약간 떨어지지만 LED 모듈의 높이를 낮게 할 수 있으며, 도 4a나 도 4b와 달리 제2어드레스 전극라인(124c) 상에 와이어 본딩이 가능하므로 와이어 본딩의 편리성이 향상되는 장점이 있다.In this case, although the degree of integration is slightly lower than in the case of FIG. 4A, the height of the LED module can be lowered, and wire bonding is possible on the second
도 4d에 도시된 바와 같이, 제1어드레스 전극라인(122d), 절연라인(130d), 및 제2어드레스 전극라인(124d)은 도 3d에서 설명한 바와 같은 구조, 즉 상기 절연라인(130d) 및 제2어드레스 전극라인(124d)이 동일한 폭을 가지고, 제1어드레스 전극라인(122d)은 상기 절연라인(130d) 및 제2어드레스 전극라인(124d)의 폭보다 크게 형성되는 경우이다.As shown in FIG. 4D, the first
그리고, 상기 절연라인(130d), 및 제2어드레스 전극라인(124d)의 폭은 상기 LED칩(300)의 사이즈 보다 더 크게 패터닝 된 경우이다. 여기서 도시하지는 않았지만, 상기 절연라인(130d), 및 제2어드레스 전극라인(124d)의 폭을 상기 LED칩(300)의 사이즈와 동일하게 하여 집적도를 향상시키는 것도 가능하다. The width of the insulating
여기서는 상기 절연라인(130d), 및 제2어드레스 전극라인(124d)의 폭이 상기 LED칩(300)의 사이즈보다 더 크게 패터닝 된 경우만을 설명한다.Here, only the case where the width of the insulating
이때는 상기 제2어드레스 전극라인(124d) 상에 상기 LED칩(300)을 실장한다. 그리고 상기 LED칩(300)의 제1전극단자가 상기 제1어드레스 전극라인(122d)과 전기적으로 연결되고, 상기 LED칩(300)의 제2전극단자가 상기 제2어드레스 전극라인(124d)과 전기적으로 연결되도록 와이어(302,304)를 통한 본딩 등 다양한 연결방법을 사용한다. In this case, the
이 경우는 도 4a,도 4b, 도 4c의 경우보다는 집적도가 약간 떨어지지만 도 4a, 도 4b, 도 4c와 달리 제1어드레스 전극라인(122d) 상에 와이어 본딩이 가능하고, 상기 제2어드레스 전극라인(124d) 상에 와이어 본딩이 가능해 와이어 본딩의 편리성이 향상되는 장점이 있다. In this case, although the degree of integration is slightly lower than that of FIGS. 4A, 4B, and 4C, wire bonding is possible on the first
도 4d의 구조에서 집적도 향상을 꾀한다면, 이미 설명한 바와 같이, 상기 절연라인(130d), 및 제2어드레스 전극라인(124d)의 폭을 상기 LED칩(300)의 사이즈와 동일하게 하고, 상기 제1어드레스 전극라인(122d)의 폭을 상기 절연라인(130d), 및 제2어드레스 전극라인(124d)의 폭보다 약간 크게 패터닝할 수도 있다.In the structure of FIG. 4D, as described above, the width of the insulating
도 4e에 도시된 바와 같이, 제1어드레스 전극라인(122e), 절연라인(130e), 및 제2어드레스 전극라인(124e)은 도 3e에서 설명한 바와 같은 구조, 즉 상기 절연라인(130e) 및 제2어드레스 전극라인(124e)이 동일한 폭을 가지고, 제1어드레스 전극라인(122e)은 상기 절연라인(130e) 및 제2어드레스 전극라인(124e)의 폭보다 크게 형성되는 경우이다. 또한, LED 칩이 실장된 부분에는 상기 제2어드레스 전극라인(124e)이 형성되지 않도록 패터닝 된 구조를 가지는 경우이다.As shown in FIG. 4E, the first
그리고, 상기 제1어드레스 전극라인(122e), 절연라인(130e), 및 제2어드레스 전극라인(124e)의 폭은 상기 LED칩(300)의 사이즈 보다 더 크게 패터닝 된 경우이다. The width of the first
이때는 상기 제2어드레스 전극라인(124e)이 상기 LED칩(300)의 하부를 감싸는 형태가 되도록, 상기 LED칩(300)을 상기 절연라인(130e) 상에 실장한다. 그리고 상기 LED칩(300)의 제1전극단자가 상기 제1어드레스 전극라인(122e)과 전기적으로 연결되고, 상기 LED칩(300)의 제2전극단자가 상기 제2어드레스 전극라인(124e)와 전기적으로 연결되도록 와이어(302,304)를 통한 본딩 등 다양한 연결방법을 사용한다. In this case, the
이 경우는 도 4a, 도 4b, 도 4c의 경우보다는 집적도가 약간 떨어지지만 LED 모듈의 높이를 낮게 할 수 있으며, 도 4a, 도 4b, 도 4c와 달리 제1어드레스 전극라인(122e) 상에 와이어 본딩이 가능하고, 상기 제2어드레스 전극라인(124e) 상에 와이어 본딩이 가능해 와이어 본딩의 편리성이 향상되는 장점이 있다. In this case, although the degree of integration is slightly lower than that of FIGS. 4A, 4B, and 4C, the height of the LED module may be lowered. Unlike the FIGS. 4A, 4B, and 4C, the wires on the first
도 4a 내지 도 4e의 공정을 통해 LED칩이 실장된 형태의 전체 단면도는 도 5에 도시된다. 도 5a는 도 4e의 경우의 전체 단면도를 나타낸 것이고, 도 5b는 도 4b의 경우의 전체 단면도를 나타낸 것이다.An overall cross-sectional view of a form in which an LED chip is mounted through the process of FIGS. 4A to 4E is illustrated in FIG. 5. FIG. 5A shows an overall sectional view of the case of FIG. 4E, and FIG. 5B shows an overall sectional view of the case of FIG. 4B.
도 5a 및 도 5b에 도시된 바와 같이, 베이스 기판(100) 상에, 제1어드레스 전극라인(122b,122e), 절연라인(130b,130e), 제2어드레스 전극라인(124b,124e)의 순차적 적층 구조로 형성되어 있어, 어드레스 전극라인이 이중 적층 구조를 가짐을 알 수 있다. 또한, 집적도 향상이나 와이어 본딩의 편리성 등에 따라 어드레스 전극라인의 폭이나 패턴이 사용용도에 다양하게 형성될 수 있으며 임의 조절이 가능하며, 이에 따라 LED 칩(300)의 실장형태가 달라질 수 있음을 알 수 있다. 즉 제1어드레스 전극라인(122b,122e)의 폭 조절 및 LED칩(300)의 실장 방법에 따라 적층 구조를 다르게 제조할 수 있어 디자인 제약을 받지 않으며, 포토리소그래피 공정 및 식각 공정 제어를 통한 패터닝을 통해 여러 가지의 적층구조가 가능하게 된다.As shown in FIGS. 5A and 5B, the first
도시하지는 않았지만 후속공정으로써 LED칩이 실장된 베이스 기판상에 투명막을 코팅 또는 증착하여 형성하는 단계를 더 구비할 수 있다.Although not shown, the method may further include forming a coating or depositing a transparent film on the base substrate on which the LED chip is mounted as a subsequent process.
도 6은 도 4a 내지 도 4e의 공정을 통해 LED칩이 실장된 형태의 전체 평면도를 나타낸 것으로, 도 6a는 도 4b 내지 도 4e의 경우의 전체 평면도이고, 도 6b는 도 4a의 경우의 전체 평면도이다.6 is an overall plan view of a form in which an LED chip is mounted through the process of FIGS. 4A to 4E. FIG. 6A is an overall plan view of the case of FIGS. 4B to 4E, and FIG. 6B is an overall plan view of the case of FIG. 4A. to be.
도 6a는 LED칩(300)의 사이즈보다, 제1어드레스 전극라인(122b,122c,122d,122e, 통칭하여 '122f')의 폭 또는 제2어드레스 전극라인(124b,124c,124d,124e, 통칭하여 '124f')의 폭이 큰 경우를 나타낸 것이고, 도 6b는 제1어드레스 전극라인(122a), 절연라인(130a), 및 제2어드레스 전극라인(124a)의 폭이 모두 동일하고, LED칩(300)의 사이즈가 제1어드레스 전극라인(122a), 절연라인(130a), 및 제2어드레스 전극라인(124a)의 폭과 동일한 경우이다.6A shows the width of the first
도 6a에서 보이는 어드레스 전극라인은 하나의 어드레스 전극으로 보일 수 있으나, 상기 제2어드레스 전극라인(124f)의 폭이 제1어드레스 전극라인(122f)의 폭보다 작은 경우에는 도 6a의 어드레스 전극라인은 상기 제2어드레스 전극라인(124f)과 상기 제1어드레스 전극라인(122f)을 함께 나타낸 것이다. 상기 제2어드레스 전극라인(124f)의 폭이 제1어드레스 전극라인(122f)의 폭보다 큰 경우에는 물론 도 6a의 어드레스 전극라인은 제2어드레스 전극라인(124f)를 나타낸 것이다. 그리고, 도 6b의 경우는 제2어드레스 전극라인(124a)이 보여지게 된다.The address electrode line shown in FIG. 6A may be seen as one address electrode. However, when the width of the second
도 6a 및 도 6b에 도시된 바와 같이, 본 발명에 따른 어드레스 전극라인은 도 1 및 도 2에 도시된 종래기술에 비하여, 하나의 LED 칩을 실장하기 위해 구비되어야 하는 어드레스 전극라인의 배치면적이 획기적으로 줄어들었음을 알 수 있으며, 기판에서 차지하는 어드레스 전극라인의 면적 대비 어드레스 전극라인 자체의 면적은 증가되었음을 알 수 있다. 이에 따라 집적도 향상의 효과를 확인할 수 있으며, 어드레스 전극라인 자체의 면적증가에 따라 종래 대비 전기저항을 줄일 수 있어 그에 따른 전력효율을 높일 수 있는 효과가 있음을 알 수 있다. 또한 LED 모듈의 디자인에서 전극라인에 따른 제약에 거의 영향을 받지 않고 디자인이 가능함을 알 수 있다. 그리고 최소 어드레스 전극라인 선폭 구조와 LED 칩 실장 방법 등에 따라 임의적으로 사용 용도에 맞게 임의적으로 조절 가능하게 된다. As shown in FIGS. 6A and 6B, the address electrode line according to the present invention has an arrangement area of the address electrode line that must be provided to mount one LED chip, as compared with the prior art shown in FIGS. 1 and 2. It can be seen that it is significantly reduced, the area of the address electrode line itself is increased compared to the area of the address electrode line occupies on the substrate. Accordingly, it is possible to confirm the effect of improving the degree of integration, and as the area of the address electrode line itself increases, the electric resistance can be reduced as compared with the conventional art, and thus it can be seen that there is an effect of increasing the power efficiency accordingly. In addition, it can be seen that the design of the LED module can be designed with little influence from the constraints of the electrode lines. In addition, according to the minimum address electrode line width structure and the LED chip mounting method, it can be arbitrarily adjusted according to the intended use.
그리고, 도 6b의 경우는, 어드레스 전극라인이 기판에 차지하는 면적을 LED 칩이 차지하는 면적과 거의 동일하게 구성함에 따라 LED칩의 집적도를 크게 향상 시킬 수 있다. In the case of FIG. 6B, since the area occupied by the address electrode line on the substrate is substantially the same as the area occupied by the LED chip, the integration degree of the LED chip can be greatly improved.
상기한 실시예의 설명은 본 발명의 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안 될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
The description of the above embodiments is only given by way of example with reference to the drawings for a thorough understanding of the present invention, it should not be construed as limiting the present invention. In addition, it will be apparent to those skilled in the art that various changes and modifications can be made without departing from the basic principles of the present invention.
100 : 베이스 기판 122 : 제1전도성막
124 : 제2전도성막 130 ; 절연막
122a,122b,122c,122d,122e,122f : 제1어드레스 전극라인
130a,130b,130c,130d,130e : 절연라인
124a,124b,124c,124d,124e,124f : 제2어드레스 전극라인100: base substrate 122: first conductive film
124: second
122a, 122b, 122c, 122d, 122e, 122f: first address electrode line
130a, 130b, 130c, 130d, 130e: Insulation Line
124a, 124b, 124c, 124d, 124e and 124f: second address electrode line
Claims (16)
베이스 기판과;
상기 베이스 기판 상에 일정폭과 일정길이를 가지도록 적어도 하나가 배치되며 전도성 재질을 가지는 제1어드레스 전극라인과;
상기 제1어드레스 전극라인 상에 배치되는 절연라인과;
상기 절연라인 상에 배치되며 전도성 재질을 가지며, LED칩이 실장되는 제2어드레스 전극라인을 구비하되,
상기 제1어드레스 전극라인, 상기 절연라인, 및 상기 제2어드레스 전극라인은 동일한 길이방향을 가지며 순차적 적층구조를 가짐을 특징으로 하는 어드레스 전극라인.
In the address electrode line for the LED module:
A base substrate;
At least one first address electrode line disposed on the base substrate to have a predetermined width and a predetermined length and having a conductive material;
An insulation line disposed on the first address electrode line;
The second address electrode line is disposed on the insulation line and has a conductive material and is mounted with an LED chip.
And the first address electrode line, the insulating line, and the second address electrode line have the same longitudinal direction and have a sequential stacked structure.
상기 베이스 기판은 투명기판임을 특징으로 하는 어드레스 전극라인.
The method according to claim 1,
And the base substrate is a transparent substrate.
상기 제1어드레스 전극라인 및 상기 제2어드레스 전극라인은 투명전도성산화막(TCO;Transparent Conductive Oxide) 재질임을 특징으로 하는 어드레스 전극라인.
The method according to claim 2,
And the first address electrode line and the second address electrode line are made of a transparent conductive oxide (TCO) material.
상기 제1어드레스 전극라인, 상기 절연라인, 및 상기 제2어드레스 전극라인의 폭은 서로 동일함을 특징으로 하는 어드레스 전극라인.
The method according to claim 1 or 3,
And the widths of the first address electrode line, the insulating line, and the second address electrode line are the same.
상기 제2어드레스 전극라인 상에는 LED 칩이 실장되고, 상기 LED칩의 제1전극단자는 상기 제1어드레스 전극라인과 전기적으로 연결되고, 상기 LED칩의 제2전극단자는 상기 제2어드레스 전극라인과 전기적으로 연결됨을 특징으로 하는 어드레스 전극라인.
The method of claim 4,
The LED chip is mounted on the second address electrode line, the first electrode terminal of the LED chip is electrically connected to the first address electrode line, and the second electrode terminal of the LED chip is connected to the second address electrode line. An address electrode line, characterized in that electrically connected.
상기 제1어드레스 전극라인, 상기 절연라인, 및 상기 제2어드레스 전극라인의 폭은 상기 LED칩의 사이즈(또는 폭)보다 더 크거나 동일함을 특징으로 하는 어드레스 전극라인.
The method according to claim 5,
The width of the first address electrode line, the insulating line, and the second address electrode line is greater than or equal to the size (or width) of the LED chip.
상기 제1어드레스 전극라인, 상기 절연라인, 및 상기 제2어드레스 전극라인의 폭은 LED칩의 사이즈보다 크게 형성되고, 상기 제2어드레스 라인은 상기 LED칩이 실장되는 경우에 상기 LED칩의 하부를 상기 제2어드레스 전극라인이 감싸는 형태가 되도록, 상기 LED칩이 실장될 부분은 상기 절연라인이 노출되도록 패터닝된 구조를 가짐을 특징으로 하는 어드레스 전극라인.
The method of claim 4,
The widths of the first address electrode line, the insulation line, and the second address electrode line are greater than the size of the LED chip, and the second address line forms a lower portion of the LED chip when the LED chip is mounted. And the portion on which the LED chip is mounted has a structure in which the insulating line is exposed so that the second address electrode line is wrapped around the second address electrode line.
상기 제2어드레스 전극라인 및 상기 절연라인의 폭은 동일하며, 상기 제1어드레스 전극라인의 폭은 상기 제2어드레스 전극라인 및 상기 절연라인의 폭보다 더 크게 형성되는 구조를 가짐을 특징으로 하는 어드레스 전극라인.
The method according to claim 1 or 3,
The width of the second address electrode line and the insulating line is the same, the width of the first address electrode line has a structure that is formed larger than the width of the second address electrode line and the insulating line Electrode line.
상기 제2어드레스 전극라인 상에는 LED 칩이 실장되고, 상기 LED칩의 제1전극단자는 상기 제1어드레스 전극라인과 전기적으로 연결되고, 상기 LED칩의 제2전극단자는 상기 제2어드레스 전극라인과 전기적으로 연결됨을 특징으로 하는 어드레스 전극라인.
The method according to claim 8,
The LED chip is mounted on the second address electrode line, the first electrode terminal of the LED chip is electrically connected to the first address electrode line, and the second electrode terminal of the LED chip is connected to the second address electrode line. An address electrode line, characterized in that electrically connected.
상기 절연라인 및 상기 제2어드레스 전극라인의 폭은 상기 LED칩의 사이즈(또는 폭)보다 더 크거나 동일함을 특징으로 하는 어드레스 전극라인.
The method according to claim 9,
The width of the insulating line and the second address electrode line is greater than or equal to the size (or width) of the LED chip address electrode line.
상기 절연라인 및 상기 제2어드레스 전극라인의 폭은 LED칩의 사이즈보다 크게 형성되고, 상기 제2어드레스 전극라인은 상기 LED칩이 실장되는 경우에 상기 LED칩의 하부를 상기 제2어드레스 전극라인이 감싸는 형태가 되도록, 상기 LED칩이 실장될 부분은 상기 절연라인이 노출되도록 패터닝된 구조를 가짐을 특징으로 하는 어드레스 전극라인.
The method according to claim 8,
The width of the insulation line and the second address electrode line is greater than the size of the LED chip, and the second address electrode line is formed by lowering the lower portion of the LED chip when the LED chip is mounted. The part where the LED chip is to be mounted has a structure patterned to expose the insulating line so as to surround the LED chip.
베이스 기판 상에 제1전도성막을 증착하는 단계와;
상기 제1전도성막 상에 절연막을 증착하는 단계와;
상기 절연막 상에 제2전도성막을 증착하는 단계와;
포토리소그래피 공정 및 식각공정을 이용한 패터닝을 통하여, 상기 베이스 기판상에 순차적 적층구조의 제1어드레스 전극라인, 절연라인, 및 LED칩이 실장되는 제2어드레스 전극라인이 동일한 길이방향을 가지도록 어드레스 전극라인들을 형성하는 단계를 구비함을 특징으로 하는 어드레스 전극라인의 제조방법.
In the manufacturing method of the address electrode line for the LED module,
Depositing a first conductive film on the base substrate;
Depositing an insulating film on the first conductive film;
Depositing a second conductive film on the insulating film;
Through patterning using a photolithography process and an etching process, the address electrodes are arranged on the base substrate such that the first address electrode line, the insulation line, and the second address electrode line on which the LED chip is mounted have the same length direction. And forming the lines.
상기 제1전도성막 및 상기 제2전도성막은 투명전도성 산화막(TCO;Transparent Conductive Oxide) 재질이며, RF(Radio Frequency) 스퍼터링 장비 또는 E-beam evaporator를 포함하는 증착 장비를 이용하여 증착됨을 특징으로 하는 어드레스 전극라인의 제조방법.
The method of claim 12,
The first conductive layer and the second conductive layer are made of a transparent conductive oxide (TCO) material and are deposited using a deposition apparatus including an RF (Radio Frequency) sputtering apparatus or an E-beam evaporator. Method of manufacturing electrode line.
상기 베이스 기판은 유리(glass)를 포함하는 투명기판임을 특징으로 하는 어드레스 전극라인 제조방법.
The method of claim 12,
And the base substrate is a transparent substrate including glass.
상기 절연막은 산화물계 절연막, 폴리머 절연막, 플라스틱 절연막, 및 유리 절연막 중에서 선택된 어느 하나의 재질이며, 화학기상증착(PECVD) 또는 플라즈마 증착법을 이용하여 증착됨을 특징으로 하는 어드레스 전극라인의 제조방법.
The method of claim 12,
The insulating film is any one selected from an oxide-based insulating film, a polymer insulating film, a plastic insulating film, and a glass insulating film, a method of manufacturing an address electrode line, characterized in that deposited by using chemical vapor deposition (PECVD) or plasma deposition method.
상기 어드레스 전극라인을 형성하는 단계 이후에 LED칩을 상기 제2어드레스 전극 상에 실장하거나, 상기 제2어드레스 전극라인이 LED칩의 하부를 감싸는 형태로 상기 절연라인 상에 상기 LED칩을 실장하는 단계와;
상기 LED칩이 실장된 베이스 기판상에 투명막을 코팅 또는 증착하여 형성하는 단계를 더 구비함을 특징으로 하는 어드레스 전극라인의 제조방법.The method according to any one of claims 12 to 15,
Mounting the LED chip on the second address electrode after the forming of the address electrode line or mounting the LED chip on the insulating line in such a manner that the second address electrode line surrounds a lower portion of the LED chip. Wow;
And forming a coating or depositing a transparent film on the base substrate on which the LED chip is mounted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100042321A KR101163646B1 (en) | 2010-05-06 | 2010-05-06 | Address electrode line for LED module and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100042321A KR101163646B1 (en) | 2010-05-06 | 2010-05-06 | Address electrode line for LED module and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110122948A KR20110122948A (en) | 2011-11-14 |
KR101163646B1 true KR101163646B1 (en) | 2012-07-09 |
Family
ID=45393251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100042321A Expired - Fee Related KR101163646B1 (en) | 2010-05-06 | 2010-05-06 | Address electrode line for LED module and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101163646B1 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10497680B2 (en) | 2016-12-28 | 2019-12-03 | Samsung Display Co., Ltd. | Nanoscale LED electrode assembly having improved electrical contact and manufacturing method thereof |
KR102355939B1 (en) * | 2021-03-05 | 2022-02-08 | 주식회사 스포컴 | Antibacterial plate and method for manufacturing the same |
KR20230021372A (en) | 2021-08-05 | 2023-02-14 | 국민대학교산학협력단 | Flexible nano-scale LED skin patch and Manufacturing method thereof |
US12068356B2 (en) | 2018-10-11 | 2024-08-20 | Samsung Display Co., Ltd. | Light-emitting device with insulating layer between electrodes on different layers |
US12074256B2 (en) | 2018-10-11 | 2024-08-27 | Samsung Display Co., Ltd. | Light-emitting device, method for producing same, and display device including same |
US12100728B2 (en) | 2018-10-16 | 2024-09-24 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101730929B1 (en) | 2015-11-17 | 2017-04-28 | 피에스아이 주식회사 | Method for manufacturing Nano-scale LED electrode assembly comprising selective metal ohmic layer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517738A (en) | 2003-02-07 | 2006-07-27 | 松下電器産業株式会社 | Metal base substrate for light emitter, light emission source, illumination device and display device |
JP2006303509A (en) * | 2005-04-21 | 2006-11-02 | Crf Soc Consortile Per Azioni | Method of manufacturing transparent device having light emitting diode |
-
2010
- 2010-05-06 KR KR1020100042321A patent/KR101163646B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006517738A (en) | 2003-02-07 | 2006-07-27 | 松下電器産業株式会社 | Metal base substrate for light emitter, light emission source, illumination device and display device |
JP2006303509A (en) * | 2005-04-21 | 2006-11-02 | Crf Soc Consortile Per Azioni | Method of manufacturing transparent device having light emitting diode |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10497680B2 (en) | 2016-12-28 | 2019-12-03 | Samsung Display Co., Ltd. | Nanoscale LED electrode assembly having improved electrical contact and manufacturing method thereof |
US10867972B2 (en) | 2016-12-28 | 2020-12-15 | Samsung Display Co., Ltd. | Nanoscale LED electrode assembly having improved electrical contact and manufacturing method thereof |
US11495585B2 (en) | 2016-12-28 | 2022-11-08 | Samsung Display Co., Ltd. | Nanoscale LED electrode assembly having improved electrical contact and manufacturing method thereof |
US12068356B2 (en) | 2018-10-11 | 2024-08-20 | Samsung Display Co., Ltd. | Light-emitting device with insulating layer between electrodes on different layers |
US12074256B2 (en) | 2018-10-11 | 2024-08-27 | Samsung Display Co., Ltd. | Light-emitting device, method for producing same, and display device including same |
US12100728B2 (en) | 2018-10-16 | 2024-09-24 | Samsung Display Co., Ltd. | Display device |
KR102355939B1 (en) * | 2021-03-05 | 2022-02-08 | 주식회사 스포컴 | Antibacterial plate and method for manufacturing the same |
KR20230021372A (en) | 2021-08-05 | 2023-02-14 | 국민대학교산학협력단 | Flexible nano-scale LED skin patch and Manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20110122948A (en) | 2011-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101163646B1 (en) | Address electrode line for LED module and manufacturing method thereof | |
JP4614278B2 (en) | Electronic circuit unit and manufacturing method thereof | |
CN102695366B (en) | Electronic component-embedded circuit board and manufacture method thereof | |
US7339452B2 (en) | Embedded inductor and application thereof | |
JP6048759B2 (en) | Multilayer inductor and manufacturing method thereof | |
US7696849B2 (en) | Electronic component | |
US10366832B2 (en) | Capacitor and electronic device having a plurality of surface electrodes electrically connected to each other by an intermediate electrode | |
CN105355361A (en) | Electromagnetic device and manufacturing method thereof | |
CN103377795B (en) | Electromagnetic device and manufacturing method thereof | |
US6965161B2 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
CN108776555B (en) | Touch display panel and preparation method thereof | |
CN101208800B (en) | Integrated circuits and systems utilizing embedded resistors and methods thereof | |
CN104377187A (en) | IC carrier plate, semiconductor device provided with same and manufacturing method of semiconductor device | |
US20130271251A1 (en) | Substrate-Less Electronic Component | |
CN101534607B (en) | Wire bonding substrate and manufacturing method thereof | |
WO2019082987A1 (en) | Electric component embedded structure | |
KR101792272B1 (en) | Semiconductor substrate and method for producing semiconductor substrate | |
CN101924101A (en) | Structure of semiconductor passive device and manufacturing method thereof | |
CN109769342A (en) | Multi-layer wire substrate | |
JP7140481B2 (en) | Inductor and manufacturing method thereof | |
US20090229871A1 (en) | Feedthrough capacitor and mounted structure thereof | |
KR20100104894A (en) | Surface mounting device type high voltage capacitor having array structure | |
CN115623687A (en) | Circuit board and method for manufacturing the same | |
KR20080105972A (en) | An inductor formed in a vertical direction and an electronic device including the inductor | |
WO2011086796A1 (en) | Method of manufacturing substrate with built-in capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20100506 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110805 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20120224 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120402 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120702 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20120703 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20150626 Start annual number: 4 End annual number: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160628 Year of fee payment: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20160628 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170628 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20170628 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20180618 Start annual number: 7 End annual number: 7 |
|
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20200413 |