[go: up one dir, main page]

KR101154215B1 - ＳｉＯＣ：Ｈ 피복된 기판 및 이의 제조방법 - Google Patents

ＳｉＯＣ：Ｈ 피복된 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101154215B1
KR101154215B1 KR1020077003838A KR20077003838A KR101154215B1 KR 101154215 B1 KR101154215 B1 KR 101154215B1 KR 1020077003838 A KR1020077003838 A KR 1020077003838A KR 20077003838 A KR20077003838 A KR 20077003838A KR 101154215 B1 KR101154215 B1 KR 101154215B1
Authority
KR
South Korea
Prior art keywords
substrate
density
buffer layer
layer
silicon oxycarbide
Prior art date
Application number
KR1020077003838A
Other languages
English (en)
Other versions
KR20070051278A (ko
Inventor
마크 로보다
스티븐 스노우
윌리암 웨이드너
루드밀 잠보브
Original Assignee
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35448182&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101154215(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 다우 코닝 코포레이션 filed Critical 다우 코닝 코포레이션
Publication of KR20070051278A publication Critical patent/KR20070051278A/ko
Application granted granted Critical
Publication of KR101154215B1 publication Critical patent/KR101154215B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24992—Density or compression of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 함유하는 피복된 기판 및 당해 피복된 기판의 제조방법에 관한 것이다.
피복된 기판, 수소화 옥시탄화규소, 밀도, 버퍼층, 차단층

Description

ＳｉＯＣ：Ｈ 피복된 기판 및 이의 제조방법{SiOC:H coated substrates and methods for their preparation}
본원에 대한 상호 참증
없음
본 발명은 피복된 기판, 보다 특히 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 함유하는 피복된 기판에 관한 것이다. 또한, 본 발명은 상기 피복된 기판의 제조방법에 관한 것이다.
차단 코팅은 민감성 물질을 공기, 수분 및 기타 환경 요인으로부터 보호함으로써 전자 팩키징, 식품 포장 및 표면 처리를 포함하는 다양한 분야에서 중요한 역활을 한다. 이의 결과로서, 이러한 코팅은 많은 소비재의 신뢰도 및 유용한 수명을 증가시킨다.
층간 절연체 또는 환경 장벽으로서 사용하기 적합한 수소화 옥시탄화규소 필름 및 상기 필름의 제조방법은 당해 분야에 공지되어 있다. 예를 들면, 로보다(Loboda) 등의 미국 특허 제6,159,871호에는, 메틸 함유 실란 및 산소 공급 가스를 포함하는 반응성 가스 혼합물을 기판을 함유하는 증착 챔버에 도입하는 단계 및 상기 메틸 함유 실란과 상기 산소 공급 가스 사이의 반응을 25 내지 500℃에서 유도하는 단계[이때, 유전 상수가 3.6 이하인 수소, 규소, 탄소 및 산소를 포함하는 필름을 상기 기판에 제공하기 위해 반응 동안 존재하는 산소 양을 제어한다]를 포함하는 수소화 옥시탄화규소 필름을 제조하기 위한 화학적 증착 방법이 기재되어 있다.
로보다의 국제 공개공보 제02/054484호에는 반도체 물질로 이루어진 기판에 형성된 고체 소자의 하위 부품, 고체 소자를 연결하는 금속 배선 및 적어도 상기 금속 배선에 형성된 확산 차단층[이때, 확산 차단층은 SiwCxOyHz의 조성(여기서, w는 10 내지 33의 값이고, x는 1 내지 66의 값이고, y는 1 내지 66의 값이고, z는 0.1 내지 60의 값이고, w + x + y + z는 100원자%이다)을 갖는 합금 필름이다]으로 이루어진 집적 회로가 기재되어 있다.
로보다 등의 미국 특허 제6,593,655호에는 메틸 함유 실란 및 산소 공급 가스를 포함하는 반응성 가스 혼합물을 반도체 디바이스가 내장된 증착 챔버에 도입하는 단계 및 상기 메틸 함유 실란과 상기 산소 공급 가스 사이의 반응을 25 내지 500℃에서 유도하는 단계[이때, 유전 상수가 3.6 이하인 수소, 규소, 탄소 및 산소를 포함하는 필름을 상기 반도체 디바이스에 제공하기 위해 반응 동안 존재하는 산소 양을 제어한다]로 제조된 필름을 갖는 반도체 디바이스가 기재되어 있다.
처니(Cerny) 등의 미국 특허 제6,667,553호에는 메틸 함유 실란 및 산소 공급 가스를 포함하는 반응성 가스 혼합물을 기판이 내장된 증착 챔버에 도입하는 단계 및 상기 메틸 함유 실란과 상기 산소 공급 가스 사이의 반응을 25 내지 500℃에서 유도하는 단계[이때, 유전 상수가 3.6 이하인 수소, 규소, 탄소 및 산소를 포함하는 필름을 상기 기판에 제공하고 파장 400㎚ 내지 800㎚의 광에 대해 투광도가 95% 이상인 필름을 제조하기 위해 반응 동안 존재하는 산소 양을 제어한다]로 제조된 필름을 갖는, 액정 디바이스, 발광 다이오드 디스플레이 디바이스 및 유기 발광 다이오드 디스플레이 디바이스로부터 선택된 기판이 기재되어 있다.
상기 언급된 참조 문헌들에 유전성 및 차단성이 우수한 수소화 옥시탄화규소의 코팅에 대해 기재되어 있지만, 환경 요소, 특히 수증기 및 산소에 대한 내성이 우수한 절연 코팅이 필요하다.
본 발명의 요약
본 발명은, 기판 및 당해 기판 위에 차단층을 포함하는, 피복된 기판에 관한 것으로서, 상기 차단층은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함한다.
또한, 본 발명은 기판, 상기 기판 위에 위치하고 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층, 및 상기 버퍼층 위에 위치하고 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 포함하는, 피복된 기판에 관한 것이다.
추가로 본 발명은 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤 및 산소를 포함하는 반응성 가스 혼합물을, 기판을 함유하는 증착 챔버에 도입하는 단계[여기서, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 10 내지 30이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.15 내지 1.0이고, 상기 기판의 온도가 20 내지 80℃이고, 압력이 1.33 내지 60Pa이다], 300 내지 1,000W의 RF 전력을 상기 가스 혼합물에 인가하여 플라즈마를 생성시키는 단계 및 50 내지 120W의 LF 전력을 상기 기판에 인가하여, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 상기 기판 위에 증착시키는 단계를 포함하는, 피복된 기판의 제조방법에 관한 것이다.
또한, 본 발명은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층을 기판 위에 증착시키는 단계, 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤 및 산소를 포함하는 반응성 가스 혼합물을, 버퍼층을 갖는 상기 기판을 함유하는 증착 챔버에 도입하는 단계[여기서, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 10 내지 30이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.15 내지 1.0이고, 상기 기판의 온도가 20 내지 80℃이고, 압력이 1.33 내지 60Pa이다], 300 내지 1,000W의 RF 전력을 상기 가스 혼합물에 인가하여 플라즈마를 생성시키는 단계 및 50 내지 120W의 LF 전력을 상기 기판에 인가하여, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 상기 버퍼층 위에 증착시키는 단계를 포함하는, 피복된 기판의 제조방법에 관한 것이다.
본 발명의 차단층은 종래의 옥시탄화규소 필름보다 밀도가 높고 다공성이 낮다. 차단층은 수증기 투과율이 낮고, 일반적으로 10-1 내지 10-3g/m2/일이다. 또한, 차단층은 산소, 및 구리 및 알루미늄과 같은 금속 이온에 대한 투과성이 낮다. 또한, 차단층은 투명도가 높고, 전자기 스펙트럼의 가시광선 영역의 광에 대해 일반적으로 80% 이상이다. 또한, 차단층은 내크랙킹성이 높고 압축 응력이 낮다.
본 발명의 방법은 종래의 설비 및 기술을 사용하여 수행할 수 있다. 예를 들면, 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소는 화학적 증착 기술, 예를 들면, 열 화학적 증착, 플라즈마 증진되는 화학적 증착, 광화학적 증착 및 분사 증착 및 물리적 증착 기술, 예를 들면, 스퍼터링을 사용하여 증착시킬 수 있다. 또한, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소는 이중 주파수 화학적 증착을 사용하여 증착시킬 수 있다. 중요하게는, 인접한 차단층과 버퍼층은 동일한 화학적 증착 시스템을 사용하여 증착시킬 수 있다.
본 발명의 차단층은 반도체 디바이스, 액정, 발광 다이오드, 유기 발광 다이오드, 광전자 디바이스, 광학 디바이스, 광전지, 박막 배터리 및 태양 전지를 포함하는 다양한 디바이스에서 층간 절연체 및/또는 수분 및 산소에 대한 차단층으로서 사용할 수 있다.
도 1은 본 발명에 따르는 제1 양태의 피복된 기판의 단면도이다.
도 2는 본 발명에 따르는 제2 양태의 피복된 기판의 단면도이다.
도 3은 본 발명에 따르는 제3 양태의 피복된 기판의 단면도이다.
도 4는 본 발명에 따르는 제4 양태의 피복된 기판의 단면도이다.
도 5는 본 발명에 따르는 제5 양태의 피복된 기판의 단면도이다.
도 6은 본 발명에 따르는 제6 양태의 피복된 기판의 단면도이다.
도 1에 도시된 바대로, 본 발명에 따르는 제1 양태의 피복된 기판은 기판(100)과 당해 기판(100) 위에 차단층(102)을 포함하는데, 차단층(102)은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함한다.
기판은 편평한 윤곽(contour), 복잡한 윤곽 또는 불규칙한 윤곽을 갖는 강성 또는 가요성 물질일 수 있다. 또한, 기판은 전자기 스펙트럼의 가시광선 영역(약 400 내지 약 700㎚)의 광을 투과시키거나 투과시키지 않을 수 있다. 본원에 사용된 "투명"은 전자기 스펙트럼의 가시광선 영역의 광에 대해 기판의 투과도가 30% 이상, 60% 이상 또는 80% 이상임을 의미한다. 추가로, "불투명"은 전자기 스펙트럼의 가시광선 영역의 광에 대해 기판의 투과도가 30% 미만임을 의미한다.
기판의 예로는 반도체 물질, 예를 들면, 실리콘, 이산화규소로 이루어진 표면 층을 갖는 실리콘, 및 비소화갈륨; 석영; 융해 석영; 산화알루미늄; 세라믹; 유리; 금속 호일; 폴리올레핀, 예를 들면, 폴리에틸렌, 폴리프로필렌, 폴리스티렌, 폴리에틸렌 테레프탈레이트(PET) 및 폴리에틸렌 나프탈레이트; 불화탄소 중합체, 예를 들면, 폴리테트라플루오로에틸렌 및 폴리비닐플루오라이드; 폴리아미드, 예를 들면, 나일론; 폴리이미드; 폴리에스테르, 예를 들면, 폴리(메틸 메타크릴레이트); 에폭시 수지; 폴리에테르; 폴리카보네이트; 폴리설폰 및 폴리에테르 설폰이 포함되지만, 이들로 제한되지는 않는다. 기판은 단일 물질 또는 2개 이상의 상이한 물질을 포함하는 복합재일 수 있다.
차단층은 일반적으로 밀도가 25℃에서 1.6g/㎤ 이상, 1.7g/㎤ 이상 또는 1.8g/㎤ 이상인 수소화 옥시탄화규소를 포함한다. 일반적으로, 차단층의 수소화 옥시탄화규소는 밀도가 25℃에서 1.7 내지 2.5g/㎤, 1.7 내지 2.0g/㎤ 또는 1.8 내지 2.0g/㎤이다. 수소화 옥시탄화규소의 밀도는 증착물의 중량, 두께 및 표면적을 측정하여 용이하게 결정할 수 있다.
차단층의 수소화 옥시탄화규소는 규소, 산소, 탄소 및 수소를 함유한다. 예를 들면, 수소화 옥시탄화규소는 화학식 SimOnCpHq의 화합물(여기서, m은 10 내지 33원자% 또는 18 내지 25원자%이고, n은 1 내지 66원자% 또는 10 내지 20원자%이고, p는 1 내지 66원자% 또는 15 내지 38원자%이고, q는 0.1 내지 60원자% 또는 25 내지 40원자%이고, m + n + p + q는 100원자%이다)일 수 있다.
차단층의 두께는 일반적으로 0.2 내지 10㎛, 0.2 내지 5㎛ 또는 0.2 내지 2㎛이다. 차단층의 두께가 0.2㎛ 미만일 때, 당해 층의 수증기 투과율은 일반적으로 증가한다. 차단층의 두께가 10㎛ 초과일 때, 당해 층은 크랙킹될 수 있다.
차단층의 투과도는 전자기 스펙트럼의 가시광선 영역(약 400 내지 약 700㎚)의 광에 대해 일반적으로 30% 이상, 50% 이상 또는 70% 이상이다. 예를 들면, 두께 150㎛의 폴리에틸렌 테레프탈레이트 기판 상의 두께 1㎛의 차단층의 투과도는 일반적으로 70% 이상이다.
도 2에 도시된 바대로, 피복된 기판의 제2 양태는 기판(100), 기판(100) 위에 위치하고 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(102), 및 차단층(102) 위에 위치하고 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(104)을 포함한다. 제2 양태의 기판 및 차단층은 제1 양태의 피복된 기판에 대해 상기 기재된 바와 같다.
버퍼층은 일반적으로 밀도가 25℃에서 1.6g/㎤ 미만 또는 1.4g/㎤ 미만인 수소화 옥시탄화규소를 포함한다. 일반적으로, 버퍼층의 수소화 옥시탄화규소의 밀도는 25℃에서 1.0 내지 1.5g/㎤, 1.1 내지 1.5g/㎤ 또는 1.2 내지 1.5g/㎤이다. 수소화 옥시탄화규소의 밀도는 증착물의 중량, 두께 및 표면적을 측정하여 용이하게 결정할 수 있다.
버퍼층의 수소화 옥시탄화규소는 규소, 산소, 탄소 및 수소를 함유하고 차단층의 수소화 옥시탄화규소에 대해 상기 기재된 화학식을 가질 수 있다.
버퍼층의 두께는 일반적으로 0.2 내지 10㎛, 0.2 내지 5㎛ 또는 0.2 내지 2㎛이다. 버퍼층의 두께가 0.2㎛ 미만일 때, 버퍼층은 차단층을 충분히 도포할 수 없다. 버퍼층의 두께가 10㎛ 초과일 때, 층은 크랙킹될 수 있다.
버퍼층의 투과도는 전자기 스펙트럼의 가시광선 영역(약 400 내지 약 700㎚)의 광에 대해 일반적으로 60% 이상, 70% 이상 또는 80% 이상이다. 예를 들면, 두께 150㎛의 폴리에틸렌 테레프탈레이트 기판 상의 두께 1㎛의 버퍼층은 투과도가 일반적으로 80% 이상이다.
도 3에 기재된 바대로, 제3 양태의 피복된 기판은 기판(100), 기판(100) 위에 위치하고 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(102), 및 차단층(102) 위에 위치하는 2개 이상(4개 도시)의 교호되는 버퍼층(106)과 차단층(108)을 포함하고, 여기서 교호되는 각각의 버퍼층(106)은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하고, 교호되는 각각의 차단층(108)은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함한다. 제3 양태의 피복된 기판은 일반적으로 차단층 위에 2 내지 16개 또는 4 내지 10개의 교호되는 버퍼층과 차단층을 포함한다. 제3 양태의 기판 및 차단층은 제1 양태에 대해 기재된 바와 같다. 또한, 제3 양태의 교호되는 각각의 버퍼층과 차단층은 제2 양태의 버퍼층 및 제1 양태의 차단층 각각에 대해 기재된 바와 같다.
도 4에 도시된 바대로, 제4 양태의 피복된 기판은 기판(200), 기판(200) 위에 위치하고 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(202), 및 버퍼층(202) 위에 위치하고 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(204)을 포함한다. 제4 양태의 기판 및 차단층은 제1 양태에 대해 기재된 바와 같다. 또한, 제4 양태의 버퍼층은 제2 양태에 대해 기재된 바와 같다.
도 5에 도시된 바대로, 제5 양태의 피복된 기판은 기판(200), 기판(200) 위에 위치하고 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(202), 버퍼층(202) 위에 위치하고 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(204), 및 차단층(204) 위에 위치하고 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 추가의 버퍼층(206)을 포함한다. 제5 양태의 기판 및 차단층은 제1 양태에 대해 기재된 바와 같다. 또한, 제5 양태의 버퍼층 및 추가의 버퍼층은 제2 양태의 버퍼층에 대해 기재된 바와 같다.
도 6에 도시된 바대로, 제6 양태의 피복된 기판은 기판(200), 기판(200) 위에 위치하고 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(202), 버퍼층(202) 위에 위치하고 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(204), 및 차단층(204) 위에 위치하는 2개 이상(3개 도시)의 교호되는 버퍼층(208)과 차단층(210)을 포함하고, 여기서 교호되는 각각의 버퍼층(208)은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하고, 교호되는 각각의 차단층(210)은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함한다. 제6 양태의 피복된 기판은 일반적으로 차단층 위에 3 내지 15개 또는 3 내지 7개의 교호되는 버퍼층과 차단층을 포함한다. 제6 양태의 기판, 차단층 및 교호되는 각각의 차단층은 제1 양태의 차단층에 대해 기재된 바와 같다. 또한, 제6 양태의 버퍼층 및 교호되는 각각의 버퍼층은 제2 양태의 버퍼층에 대해 기재된 바와 같다.
본 발명에 따르는 제1 양태의 피복된 기판(도 1)은 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤 및 산소를 포함하는 반응성 가스 혼합물을, 기판(100)을 함유하는 증착 챔버에 도입하는 단계[여기서, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 10 내지 30이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.15 내지 1.0이고, 상기 기판의 온도는 20 내지 80℃이고, 압력은 1.33 내지 60Pa이다], 300 내지 1,000W의 RF 전력을 상기 가스 혼합물에 인가하여 플라즈마를 생성시키는 단계 및 50 내지 120W의 LF 전력을 상기 기판에 인가하여, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(102)을 상기 기판(100) 위에 증착시는 단계로 제조할 수 있다.
당해 방법의 제1 단계에서, 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤, 및 산소를 포함하는 반응성 가스 혼합물을, 기판을 함유하는 증착 챔버에 도입하고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 10 내지 30이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.15 내지 1.0이고, 상기 기판의 온도는 20 내지 80℃이고, 압력은 1.33 내지 60Pa이다.
상기 반응성 가스 혼합물의 규소 함유 화합물은 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된다. 실란의 예로는 메틸 함유 실란, 예를 들면, 메틸실란, 디메틸실란, 트리메틸실란 및 테트라메틸실란 및 알콕시실란, 예를 들면, 디메톡시디메틸실란, 트리메톡시메틸실란, 테트라메톡시실란, 트리에톡시메틸실란, 디에톡시디메틸실란, 트리에톡시메틸실란, 트리에톡시비닐실란, 테트라에톡시실란, 디메톡시메틸페닐실란, 트리메톡시페닐실란, 3-글리시드옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 디에톡시메틸페닐실란, 트리스(2-메톡시에톡시)비닐실란, 트리에톡시페닐실란 및 디메톡시디페닐실란이 포함되지만, 이들로 제한되지는 않는다. 실록산의 예로는 테트라메틸디실록산, 헥사메틸디실록산 및 테트라에톡시실록산이 포함되지만, 이들로 제한되지는 않는다. 규소 함유 화합물은 단일 실란, 상이한 2개 이상의 실란의 혼합물, 단일 실록산, 상이한 2개 이상의 실록산의 혼합물 또는 하나 이상의 실란과 하나 이상의 실록산과의 혼합물일 수 있다.
본 발명의 방법은 이중 주파수 방식으로 작동되는 종래의 병렬 플레이트 화학적 증착 시스템을 사용하여 수행할 수 있다. 이러한 시스템에서, 증착 챔버는 상부 전극, 일반적으로 고주파수(RF) 전원에 연결된 샤워 헤드 및 하부 전극, 일반적으로 저주파수(LF) 전원에 연결된 기판 홀더를 함유한다. RF 전원은 일반적으로 주파수 1 내지 20MHz에서 10 내지 1,000W의 전력을 제공한다. 13.56MHz의 RF 주파수는 일반적으로 CVD 시스템에서 이용된다. LF 전원은 일반적으로 주파수 325 내지 375KHz에서 10 내지 1,200W의 전력을 제공한다. 또한, 2개의 신호들 사이의 상호작용을 최소화하기 위해 필터링을 일반적으로 이용한다. 예를 들면, 상부 전극과 하부 전극을 각각 접지시키기 위해 유도기(inductor) 및 축전기(capacitor)가 일반적으로 사용된다.
규소 함유 화합물의 유동 속도는 일반적으로 20 내지 150sccm(분당 표준 ㎠), 30 내지 120sccm 또는 30 내지 80sccm이다.
아르곤의 유동 속도는 일반적으로 200 내지 1500sccm, 300 내지 1,200sccm 또는 300 내지 800sccm이다.
산소의 유동 속도는 일반적으로 5 내지 100sccm, 5 내지 60sccm 또는 5 내지 40sccm이다.
규소 함유 화합물의 유동 속도에 대한 아르곤의 유동 속도의 비는 일반적으로 10 내지 30, 또는 10 내지 20, 또는 10 내지 15이다. 규소 함유 화합물의 유동 속도에 대한 아르곤의 유동 속도의 비가 30 초과일 때, 기판 온도가 상당히 증가할 수 있다.
규소 함유 화합물의 유동 속도에 대한 산소의 유동 속도의 비는 일반적으로 0.15 내지 1.0, 또는 0.5 내지 1.0, 또는 0.5 내지 0.8이다. 규소 함유 화합물의 유동 속도에 대한 산소의 유동 속도의 비가 0.15 미만일 때, 차단층은 대부분 탄화규소를 포함할 수 있다. 규소 함유 화합물의 유동 속도에 대한 산소의 유동 속도의 비가 1.0 초과일 때, 일반적으로 층의 수증기 투과율이 증가한다.
기판 온도는 일반적으로 20 내지 80℃, 25 내지 50℃, 또는 25 내지 40℃이다.
증착 압력은 일반적으로 1.33 내지 60Pa, 1.33 내지 25Pa 또는 1.33 내지 15Pa이다. 압력이 60Pa 초과일 때, 일반적으로 층의 수증기 투과율은 증가한다.
당해 방법의 제2 단계에서, 300 내지 1,000W인 RF 전력이 가스 혼합물에 인가되어 플라즈마를 생성시킨다. 또는, RF 전력은 400 내지 800W 또는 400 내지 600W이다.
당해 방법의 제3 단계에서, 50 내지 120W의 LF 전력을 기판에 인가하여 기판 위에 밀도가 1.6g/㎤ 이상인 차단층을 형성시킨다. 또는, LF 전력은 60 내지 100W 또는 65 내지 85W이다.
제2 양태의 피복된 기판(도 2)은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(102)을 기판(100) 위에 증착시키는 단계 및 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(104)을 차단층(102) 위에 증착시키는 단계로 제조할 수 있다. 제2 양태의 차단층은 제1 양태에 대해 상기 기재된 바대로 증착시킬 수 있다.
밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층의 증착방법은 로보다 등의 미국 특허 제6,159,871호, 로보다의 국제 공개공보 제02/054484 A2호, 후(Hu) 등의 미국 특허 제5,718,967호 및 토마스(Thomas) 등의 미국 특허 제5,378,510호에 예시된 바대로 당해 분야에 널리 공지되어 있다. 예를 들면, 밀도가 약 1.4g/㎤ 이하인 수소화 옥시탄화규소 필름은 미국 특허 제6,159,871호에 기재된 바대로 화학적 증착으로 증착시킬 수 있다. 간단하게는, 당해 방법은 메틸 함유 실란 및 산소 공급 가스를 포함하는 반응성 가스 혼합물을 기판을 함유하는 증착 챔버에 도입하는 단계 및 상기 메틸 함유 실란과 상기 산소 공급 가스 사이의 반응을 25 내지 500℃에서 유도하는 단계[이때, 유전 상수가 3.6 이하인 수소, 규소, 탄소 및 산소를 포함하는 필름을 상기 기판에 제공하기 위해 반응 동안 존재하는 산소 양을 제어한다]를 포함한다. 메틸 함유 실란의 예로는 메틸 실란, 디메틸실란, 트리메틸실란 및 테트라메틸실란을 포함한다. 산소 공급 가스의 예로는 공기, 오존, 산소, 일산화질소 및 산화질소를 포함하지만, 이들로 제한되지는 않는다.
증착 공정 동안 존재하는 산소 양은 산소 공급 가스의 형태 및/또는 양을 선택하여 제어할 수 있다. 산소 공급 가스의 농도는, 메틸 함유 실란 1중량부당, 일반적으로 5중량부 미만 또는 0.1 내지 4.5중량부이다. 산소의 농도가 너무 높으면, 당해 공정은 SiO2에 가까운 화학양론을 갖는 산화규소 필름을 형성한다. 산소의 농도가 너무 낮으면, 당해 공정은 SiC에 가까운 화학양론을 갖는 탄화규소 필름을 형성한다. 특정 용도를 위한 산소 함유 가스의 최적 농도는 일반 실험으로 용이하게 결정할 수 있다.
밀도가 1.4 내지 1.6g/㎤인 수소화 옥시탄화규소 필름은 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤 및 산소를 포함하는 반응성 가스 혼합물을, 차단층을 갖는 기판을 함유하는 증착 챔버에 도입하는 단계[여기서, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 1 내지 10이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.5 내지 2.0이고, 상기 기판의 온도는 25 내지 50℃이고, 압력은 5 내지 40Pa이다], 150 내지 300W의 RF 전력을 상기 가스 혼합물에 인가하여 플라즈마를 생성시키는 단계 및 15 내지 30W의 LF 전력을 상기 기판에 인가하는 단계로 제조할 수 있다.
제3 양태의 피복된 기판(도 3)은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(102)을 기판(100) 위에 증착시키는 단계 및 차단층(102) 위에 2개 이상(4개 도시)의 교호되는 버퍼층(106)과 차단층(108)을 증착시키는 단계[여기서, 교호되는 각각의 버퍼층(106)은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하고, 교호되는 각각의 차단층(108)은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함한다]로 제조할 수 있다. 제3 양태의 차단층 및 교호되는 각각의 차단층은 제1 양태의 차단층에 대해 상기 기재된 바대로 증착시킬 수 있다. 또한, 제3 양태의 교호되는 각각의 버퍼층은 제2 양태의 버퍼층에 대해 상기 기재된 바대로 증착시킬 수 있다.
본 발명의 제4 양태의 피복된 기판(도 4)은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(202)을 기판(200) 위에 증착시키는 단계, 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤 및 산소를 포함하는 상기 반응성 가스 혼합물을, 버퍼층(202)을 갖는 상기 기판(200)을 함유하는 증착 챔버에 도입하는 단계[여기서, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 10 내지 30이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.15 내지 1.0이고, 상기 기판의 온도는 20 내지 80℃이고, 압력은 1.33 내지 60Pa이다], 300 내지 1,000W의 RF 전력을 상기 가스 혼합물에 인가하여 플라즈마를 생성시키는 단계 및 50 내지 120W의 LF 전력을 상기 기판에 인가하여, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(204)을 버퍼층(202) 위에 증착시키는 단계로 제조할 수 있다. 제4 양태의 버퍼층은 제2 양태의 버퍼층에 대해 상기 기재된 바대로 증착시킬 수 있다. 또한, 제4 양태의 차단층은 제1 양태의 차단층에 대해 상기 기재된 바대로 증착시킬 수 있다.
제5 양태의 피복된 기판(도 5)은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(202)을 기판(200) 위에 증착시키는 단계, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(204)을 버퍼층(202) 위에 증착시키는 단계, 및 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 추가의 버퍼층(206)을 상기 차단층(204) 위에 증착시키는 단계로 제조할 수 있다. 제5 양태의 차단층은 제1 양태의 차단층에 대해 상기 기재된 바대로 증착시킬 수 있다. 또한, 제5 양태의 버퍼층 및 추가의 버퍼층은 제2 양태의 버퍼층에 대해 상기 기재된 바대로 증착시킬 수 있다.
제6 양태의 피복된 기판(도 6)은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층(202)을 기판(200) 위에 증착시키는 단계, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층(204)을 상기 버퍼층(202) 위에 증착시키는 단계 및 2개 이상(3개 도시)의 교호되는 버퍼층(208)과 차단층(210)을 상기 차단층(204) 위에 증착시키는 단계[교호되는 각각의 버퍼층(208)은 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하고, 교호되는 각각의 차단층(210)은 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함한다]로 제조할 수 있다. 제6 양태의 차단층 및 교호되는 각각의 차단층은 제1 양태의 차단층에 대해 상기 기재된 바대로 증착시킬 수 있다. 제6 양태의 차단층 및 교호되는 각각의 버퍼층은 제2 양태의 버퍼층에 대해 상기 기재된 바대로 증착시킬 수 있다.
본 발명의 차단층은 종래의 옥시탄화규소 필름보다 밀도가 높고 다공성이 낮다. 차단층은 수증기 투과율이 낮고, 일반적으로 10-1 내지 10-3g/m2/일이다. 또한, 차단층은 산소, 및 구리 및 알루미늄과 같은 금속 이온에 대한 투과성이 낮다. 또한, 차단층은 투명도가 높고, 전자기 스펙트럼의 가시광선 영역의 광에 대해 일반적으로 80% 이상이다. 또한, 차단층은 내크랙킹성이 높고 압축 응력이 낮다.
본 발명의 방법은 종래의 설비 및 기술을 사용하여 수행할 수 있다. 예를 들면, 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소는 화학적 증착 기술, 예를 들면, 열 화학적 증착, 플라즈마 증진되는 화학적 증착, 광화학적 증착 및 분사 증착 및 물리적 증착 기술, 예를 들면, 스퍼터링 및 전자 빔 증발을 사용하여 증착시킬 수 있다. 또한, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소는 이중 주파수 화학적 증착을 사용하여 증착시킬 수 있다. 중요하게는, 인접한 차단층과 버퍼층은 동일한 화학적 증착 시스템을 사용하여 증착시킬 수 있다.
본 발명의 차단층은 반도체 디바이스, 액정, 발광 다이오드, 유기 발광 다이오드, 광전자 디바이스, 광학 디바이스, 광전지, 박막 배터리 및 태양 전지를 포함하는 다양한 디바이스에서 층간 절연체 및/또는 수분 및 산소에 대한 차단층으로서 사용할 수 있다.
하기의 실시예는 본 발명의 피복된 기판 및 방법을 예시하기 위해 보다 자세히 기재되어 있지만, 청구의 범위에 명시된 본 발명을 제한하는 것으로 의도되지 않는다.
실시예에서 버퍼층 및 차단층을, 25℃의 기판 온도, 0.09Torr(12.0Pa)의 압력, 상부 전극(샤워 헤드)에 연결된 RF 전원 및 하부 전극(기판 홀더)에 연결된 LF 전원에서 이중 주파수 방식으로 작동되는 어플라이드 프로세스 테크놀로지(Applied Process Technologies, 미국 애리조나주 투싼 소재)로부터 구입한 모델 번호 2212 HDP 병렬 플레이트 화학적 증착 시스템을 사용하여 증착시킨다.
40Pa의 압력, 500sccm의 CF4 유동 속도, 100sccm의 O2 유동 속도, 40W의 LF 전력 및 500W의 RF 전력에서 CF4 및 O2로부터 생성된 플라즈마를 사용하여 5 내지 10분 동안 증착 챔버의 내부 표면을 먼저 플라즈마 에칭하여 각각의 피복된 기판 제조 전에 증착 챔버를 완전히 세정한다. 플라즈마 에칭 후, 챔버 벽을 이소프로필 알코올로 문지르고, 질소로 건조시킨다.
실시예들에서의 폴리에틸렌 테레프탈레이트(PET) 기판(피복된 기판 및 피복되지 않은 기판)은 12.0Pa의 압력, 500sccm의 아르곤 유동 속도, 40W의 LF 전력 및 300W의 RF 전력에서 30초 동안 아르곤 플라즈마로 처리한다.
피복된 PET 기판 및 피복되지 않은 PET 기판의 수증기 투과율(WVTR)은 37.8℃의 온도 및 90%의 상대 습도에서 모콘 퍼만트랜-더블유 투과 시험 시스템(MOCON PERMATRAN-W Permeation Test System)을 사용하여 측정한다. 피복된 PET 시험 시편을 확산 전지(diffusion cell)에 클램핑시킨 후, 안정한 수증기 투과율이 수립될 때까지 수분을 함유하지 않는 질소로 퍼징(10sccm)한다.
버퍼층 및 차단층의 압축 응력은 18 내지 22℃의 온도에서 질소 제어 분위기하에 텐코 에프엘엑스-2320(Tencor FLX-2320)[제조원: 케이엘에이 텐코(KLA Tencor), 미국 캘리포니아주 밀피타스 소재] 박막 응력 측정 시스템을 사용하여 측정한다.
버퍼층 및 차단층의 밀도는 직경이 10.2㎝인 원형 기판에 증착된 필름의 중량, 두께 및 표면적을 측정하여 결정한다. 층의 중량은 주위 조건(25℃, 101.3 kPa)하에 정확도가 1 ×1O-5g인 분석 천칭을 사용하여 측정한다.
필름 두께 및 굴절률은 주위 조건하에 작동되는 스펙트로스코픽 엘립소미터(Spectroscopic Ellipsometer)[제조원: 제이.에이. 울램 캄파니, 인코포레이티드(J.A. Woollam Co., Inc.), 미국 네브레스카주 링컨 소재]를 사용하여 측정한다. 시험 시편은 직경이 10.2㎝이고 저항률이 5ohmㆍ㎝ 초과인 p-Si 웨이퍼에 필름을 증착시켜 제조한다.
실시예 1 내지 실시예 5
실시예 1 내지 실시예 4 각각에서, 하기의 다층 구조를 갖는 피복된 기판을 표 1에 기재된 가공 조건을 사용하여 제조한다.
실시예 1: PET/버퍼층/차단층/버퍼층/차단층
실시예 2: PET/버퍼층/차단층/버퍼층/차단층/버퍼층
실시예 3: PET/버퍼층/차단층/버퍼층/차단층/버퍼층
실시예 4: PET/버퍼층/차단층/버퍼층/차단층/버퍼층/차단층/버퍼층
PET는 직경이 20㎝이고 두께가 50㎛(실시예 1) 또는 175㎛(실시예 2 내지 실시예 4)인 플라즈마 처리된 폴리에틸렌 테레프탈레이트(상기 참조)의 원형 시트이고, 버퍼층은 밀도가 1.5g/㎤인 수소화 옥시탄화규소 버퍼층이고, 차단층은 밀도가 약 1.8 내지 1.9g/㎤인 수소화 옥시탄화규소 차단층이다. 실시예 5에서, 실시예 1 내지 실시예 4의 피복된 기판과 비교하기 위해, 직경이 10㎝이고 두께가 175㎛인 피복되지 않은 플라즈마 처리된 PET 기판의 수증기 투과율(WVTR)을 측정한다. 피복된 기판의 버퍼층 및 차단층의 성질은 표 1에 기재되어 있고, 피복되지 않은 기판 및 피복된 기판의 성질은 표 2에 기재되어 있다.
삭제
실시예 층의
형태		 공정 매개변수 필름 성질
가스 유동 속도(sccm) 전력(W) DR
(㎚/min)		 T
(㎚)		 RI 응력
(MPa)		 d
(g/㎤)
TMS Ar O2 LF RF
1 버퍼층 30 180 25 20 280 200 200 1.5 40 1.5
차단층 40 800 25 65 400 200 300 1.72 150 1.8
2
 버퍼층 30 180 25 20 280 200 400 1.5 40 1.5
차단층 40 800 20 85 600 225 450 1.87 415 1.9
3
 버퍼층 30 180 25 20 280 200 500 1.5 40 1.5
차단층 40 800 20 85 600 225 500 1.87 415 1.9
4
 버퍼층 30 180 25 20 280 200 500 1.5 40 1.5
차단층 40 800 20 85 600 225 500 1.87 415 1.9
TMS는 트리메틸실란이고, LF는 저주파수이고, RF는 고주파수이고, DR은 증착 속도이고, T는 평균 두께이고, RI는 굴절률이고, 응력은 압축 응력이고, d는 밀도이다.
실시예 피복된 기판의 성질
WVTR(g/m2/일) 코팅 두께(㎛)
1 0.084 1.0
2 0.026 2.1
3 0.007 내지 0.01 2.5
4 ＜ 1 ×10-3 3.5
5 3.2 피복되지 않음
WVTR는 수증기 투과율이고, 코팅 두께는 버퍼층과 차단층을 합한 총 두께이고, 피복되지 않음은 피복되지 않은 PET 기판을 의미한다.

Claims (8)

  1. 기판,
    상기 기판 위에 위치하고, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층 및
    상기 차단층 위에 위치하고, 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층을 포함하는, 피복된 기판.
  2. 삭제
  3. 제1항에 있어서, 상기 버퍼층 위에 추가의 차단층과, 당해 추가의 차단층 위에, 하나 이상의 교호되는 버퍼층과 차단층을 추가로 포함하고, 여기서 추가의 차단층이, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하고, 교호되는 각각의 버퍼층이, 밀도가 1.6㎤ 미만인 수소화 옥시탄화규소를 포함하고, 교호되는 각각의 차단층이, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는, 피복된 기판.
  4. 기판,
    상기 기판 위에 위치하고, 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층 및
    상기 버퍼층 위에 위치하고, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 포함하는, 피복된 기판.
  5. 제4항에 있어서, 상기 차단층 위에, 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 추가의 버퍼층을 추가로 포함하는, 피복된 기판.
  6. 제4항에 있어서, 상기 차단층 위에, 2개 이상의 교호되는 버퍼층과 차단층을 추가로 포함하고, 여기서 교호되는 각각의 버퍼층이, 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하고, 교호되는 각각의 차단층이, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는, 피복된 기판.
  7. 하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤 및 산소를 포함하는 반응성 가스 혼합물을, 기판을 함유하는 증착 챔버에 도입하는 단계[여기서, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 10 내지 30이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.15 내지 1.0이고, 상기 기판의 온도는 20 내지 80℃이고, 압력은 1.33 내지 60Pa이다],
    300 내지 1,000W의 RF 전력을 상기 가스 혼합물에 인가하여 플라즈마를 생성시키는 단계,
    50 내지 120W의 LF 전력을 상기 기판에 인가하여, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 상기 기판 위에 증착시키는 단계 및
    밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층을 상기 차단층 위에 증착시키는 단계를 포함하는, 피복된 기판의 제조방법.
  8. 밀도가 1.6g/㎤ 미만인 수소화 옥시탄화규소를 포함하는 버퍼층을 기판 위에 증착시키는 단계,
    하나 이상의 실란, 하나 이상의 실록산 및 이들의 혼합물로부터 선택된 규소 함유 화합물, 아르곤 및 산소를 포함하는 반응성 가스 혼합물을, 버퍼층을 갖는 상기 기판을 함유하는 증착 챔버에 도입하는 단계[여기서, 상기 규소 함유 화합물의 유동 속도에 대한 상기 아르곤의 유동 속도의 비는 10 내지 30이고, 상기 규소 함유 화합물의 유동 속도에 대한 상기 산소의 유동 속도의 비는 0.15 내지 1.0이고, 상기 기판의 온도는 20 내지 80℃이고, 압력은 1.33 내지 60Pa이다],
    300 내지 1,000W의 RF 전력을 상기 가스 혼합물에 인가하여 플라즈마를 생성시키는 단계 및
    50 내지 120W의 LF 전력을 상기 기판에 인가하여, 밀도가 1.6g/㎤ 이상인 수소화 옥시탄화규소를 포함하는 차단층을 상기 버퍼층 위에 증착시키는 단계를 포함하는, 피복된 기판의 제조방법.
KR1020077003838A 2004-08-18 2005-08-12 ＳｉＯＣ：Ｈ 피복된 기판 및 이의 제조방법 KR101154215B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60240404P 2004-08-18 2004-08-18
US60/602,404 2004-08-18
PCT/US2005/028955 WO2006023437A2 (en) 2004-08-18 2005-08-12 Sioc:h coated substrates and methods for their preparation

Publications (2)

Publication Number Publication Date
KR20070051278A KR20070051278A (ko) 2007-05-17
KR101154215B1 true KR101154215B1 (ko) 2012-06-18

Family

ID=35448182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077003838A KR101154215B1 (ko) 2004-08-18 2005-08-12 ＳｉＯＣ：Ｈ 피복된 기판 및 이의 제조방법

Country Status (6)

Country Link
US (1) US7622193B2 (ko)
EP (1) EP1799877B2 (ko)
JP (1) JP4987716B2 (ko)
KR (1) KR101154215B1 (ko)
AT (1) ATE539180T1 (ko)
WO (1) WO2006023437A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100558940C (zh) * 2004-08-18 2009-11-11 陶氏康宁公司 涂布的基片及其制备方法
JP2010522828A (ja) * 2007-03-28 2010-07-08 ダウ コ−ニング コ−ポレ−ション ケイ素及び炭素を含むバリヤー層のロールツーロールプラズマ強化化学蒸着法
TWI531276B (zh) * 2010-10-21 2016-04-21 行政院原子能委員會核能研究所 有機電激發光元件之封裝方法及其結構
JP5838744B2 (ja) * 2010-12-15 2016-01-06 東ソー株式会社 炭素含有酸化ケイ素膜、封止膜及びその用途
KR101523455B1 (ko) * 2010-12-28 2015-05-27 기린비루 가부시키가이샤 가스 배리어성 플라스틱 성형체 및 그의 제조 방법
JP2012179762A (ja) * 2011-02-28 2012-09-20 Nitto Denko Corp 透明ガスバリアフィルム、透明ガスバリアフィルムの製造方法、有機エレクトロルミネッセンス素子、太陽電池および薄膜電池
DE102011104730A1 (de) * 2011-06-16 2012-12-20 Khs Corpoplast Gmbh Verfahren zur Plasmabehandlung von Werkstücken sowie Werkstück mit Gasbarriereschicht
KR101382997B1 (ko) 2012-02-08 2014-04-08 현대자동차주식회사 코팅층 표면 처리 방법
US9214577B2 (en) 2012-02-28 2015-12-15 International Business Machines Corporation Reduced light degradation due to low power deposition of buffer layer
US20140217408A1 (en) * 2013-02-06 2014-08-07 International Business Machines Corporaton Buffer layer for high performing and low light degraded solar cells
US10134566B2 (en) 2013-07-24 2018-11-20 3M Innovative Properties Company Method of making a nanostructure and nanostructured articles
SG11201600606TA (en) 2013-07-26 2016-02-26 3M Innovative Properties Co Method of making a nanostructure and nanostructured articles
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application
JP6430982B2 (ja) * 2016-03-18 2018-11-28 株式会社麗光 透明ハイバリアフイルム
CN108878363B (zh) 2017-05-12 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173172A1 (en) * 2001-03-23 2002-11-21 Loboda Mark Jon Method for producing hydrogenated silicon oxycarbide films having low dielectric constant

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX9303141A (es) * 1992-05-28 1994-04-29 Polar Materials Inc Metodos y aparatos para depositar recubrimientos de barrera.
DE4404690A1 (de) * 1994-02-15 1995-08-17 Leybold Ag Verfahren zur Erzeugung von Sperrschichten für Gase und Dämpfe auf Kunststoff-Substraten
DE69628441T2 (de) 1995-10-13 2004-04-29 Dow Global Technologies, Inc., Midland Verfahren zur herstellung von beschichteten kunststoffoberflächen
US6667553B2 (en) † 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
JP3545364B2 (ja) † 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
WO2002054484A2 (en) 2001-01-03 2002-07-11 Dow Corning Corporation Metal ion diffusion barrier layers
US20030064154A1 (en) * 2001-08-06 2003-04-03 Laxman Ravi K. Low-K dielectric thin films and chemical vapor deposition method of making same
JP4338495B2 (ja) * 2002-10-30 2009-10-07 富士通マイクロエレクトロニクス株式会社 シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
JP4864307B2 (ja) * 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
US6878616B1 (en) * 2003-11-21 2005-04-12 International Business Machines Corporation Low-k dielectric material system for IC application

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020173172A1 (en) * 2001-03-23 2002-11-21 Loboda Mark Jon Method for producing hydrogenated silicon oxycarbide films having low dielectric constant

Also Published As

Publication number Publication date
WO2006023437A3 (en) 2006-04-13
US7622193B2 (en) 2009-11-24
ATE539180T1 (de) 2012-01-15
EP1799877B1 (en) 2011-12-28
US20070248768A1 (en) 2007-10-25
EP1799877A2 (en) 2007-06-27
EP1799877B2 (en) 2016-04-20
KR20070051278A (ko) 2007-05-17
JP4987716B2 (ja) 2012-07-25
JP2008510074A (ja) 2008-04-03
WO2006023437A2 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
JP4987717B2 (ja) コーティングを有する基板及びその調製方法
KR101154215B1 (ko) ＳｉＯＣ：Ｈ 피복된 기판 및 이의 제조방법
US6667553B2 (en) H:SiOC coated substrates
KR960013151B1 (ko) 산화규소 막을 형성시키기 위한 화학 증착법
KR101833658B1 (ko) 전자 장치들 또는 다른 물품들 위의 코팅들에 사용하기 위한 혼성 층들
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
US20060078677A1 (en) Method to improve transmittance of an encapsulating film
US6852651B2 (en) Semiconductor device and method of manufacturing the same
KR20090087457A (ko) 전자 장치 또는 다른 물품 위의 코팅에 사용하기 위한 혼성층
JP4881153B2 (ja) 水素化シリコンオキシカーバイド膜の生成方法。
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
US20060099725A1 (en) Semiconductor device and process for producing the same
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
US6316055B1 (en) Near-room temperature thermal chemical vapor deposition of oxide films
CA2316548A1 (en) Surface stabilization of silicon rich silica glass using increased post deposition delay

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20070216

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100726

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110725

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120330

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120601

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150518

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160517

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170504

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180427

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190429

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220312