[go: up one dir, main page]

KR101141554B1 - 전압 발생 회로 및 신호 처리 회로 - Google Patents

전압 발생 회로 및 신호 처리 회로 Download PDF

Info

Publication number
KR101141554B1
KR101141554B1 KR1020100106053A KR20100106053A KR101141554B1 KR 101141554 B1 KR101141554 B1 KR 101141554B1 KR 1020100106053 A KR1020100106053 A KR 1020100106053A KR 20100106053 A KR20100106053 A KR 20100106053A KR 101141554 B1 KR101141554 B1 KR 101141554B1
Authority
KR
South Korea
Prior art keywords
current
current source
signal
common voltage
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100106053A
Other languages
English (en)
Inventor
임재형
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100106053A priority Critical patent/KR101141554B1/ko
Application granted granted Critical
Publication of KR101141554B1 publication Critical patent/KR101141554B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current 
    • G05F1/46Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

차동 신호를 이용하여 상기 차동 신호의 공통 전압을 생성하는 공통 전압 발생부와, 상기 차동 신호에 대한 기준 레벨이 되는 기준 전압을 상기 공통 전압에 연동하도록 발생시키는 기준 전압 발생부를 포함하는 전압 발생 회로 및 신호 처리 장치를 제공한다.

Description

전압 발생 회로 및 신호 처리 회로{VOLTAGE GENERATION CIRCUIT AND SIGNAL PROCESSING CIRCUIT}
본 발명은 전압 발생 회로 및 신호 처리 회로에 관한 것으로, 더욱 상세하게는 차동 신호의 공통 전압에 연동하는 기준 전압을 발생시키는 전압 발생 회로 및 신호 처리 회로에 관한 것이다.
종래의 신호 처리 회로는 도 1에 도시된 바와 같이 송신부(TX, 10)와 수신부(RX, 20)를 구비하고, 송신부(10)에서 차동 신호를 수신부(20)로 전송하면 수신부(20)는 채널(30)의 왜곡 팩터에 의해 신호가 왜곡되어 수신부(RX)에 전달되게 된다. 일반적으로 전달된 신호는 종단 저항 r1, r2에 의해 전압 레벨로 변경되어 수신부(20)에 인가된다. 여기에서, 채널(30)은 편의상 유선인 것으로 도시되었지만, 무선 채널에도 적용된다.
도 2는 도 1의 회로에서 송신부(10)와 수신부(20) 사이에서 전송되는 신호를 나타낸다. 특히, 도 2의 (a)는 송신부(10)(노드 a, 노드 b)에서 전송되는 신호를 나타내며, 도 2의 (b)는 채널의 왜곡 팩터를 나타내며, 도 2의 (c)는 수신부(20)(노드 c, 노드 d)에서 수신되는 신호를 나타낸다. 도 2에 도시된 바와 같이, 송신부(10)에서 수신부(20)로 전송된 신호는 채널(20)의 왜곡 팩터에 의해 왜곡되어 수신부(20)에서 수신된다. 수신부(20)는 왜곡된 신호를 사용하기 위하여는 반드시 복원하여야 하는데, 신호가 단일 레벨이라면 문제가 되지 않으나 멀티 레벨이 경우 문제가 발생할 수 있다.
도 3은 단일 레벨의 신호 및 이의 차동 신호를 나타내는 파형도이다. 도 3의 (a)는 송신단(10)에서 송신된 신호이며, 도 3의 (b)는 도 3의 (a)의 신호가 왜곡 팩터에 의해 왜곡된 후 수신단(20)에서 수신된 신호이다. 한편, 도 3의 (c)는 도 3의 (a)에 도시된 신호의 차동 신호이며, 도 3의 (d)는 도 3의 (b)에 도시된 신호의 차동 신호이다. 도시된 바와 같이, 도 3의 (c)의 신호 파형과 도 3의 (d)의 신호 파형은 동일하므로 단일 레벨의 신호는 채널(30)에서 신호의 왜곡이 있더라도 수신부(20)에서 복원하는 경우 왜곡에 의해 크게 영향을 받지 않는다.
도 4은 멀티 레벨의 신호 및 레벨별 신호를 구분하기 위한 기준 전압 신호를 나타내는 파형도이다. 멀티 레벨의 신호인 경우 각 레벨별로 원하는 신호가 다르기 때문에 이를 구분해주는 복수의 기준 전압이 필요하게 되며, 도면에서는 VRefh1, VRefh2, VRefh3, VRefl1, VRefl2, VRef13로 도시되고, 공통 전압을 Vcm으로 도시한다. 도 4의 (a)는 송신단(10)에서 전송된 왜곡되지 않은 신호를 나타내며, 도 4의 (b)는 수신부(20)에서 수신된 왜곡된 신호를 나타낸다. 그러나, 이와 같이 왜곡된 신호에서는 신호 레벨의 복원에 문제가 생기게 된다. 따라서, 도 4의 (c)와 같이 수신된 신호에서 기준 전압들도 공통 전압에 연동하여야만 원래의 레벨 신호를 복원할 수 있다.
본 발명의 실시예는 공통 전압에 연동하는 복수의 기준 전압을 발생시키는 전압 발생 회로 및 신호 처리 회로를 제공한다.
본 발명의 일 양태에 따르면, 차동 신호를 이용하여 상기 차동 신호의 공통 전압을 생성하는 공통 전압 발생부와, 상기 차동 신호에 대한 기준 레벨이 되는 기준 전압을 상기 공통 전압에 연동하도록 발생시키는 기준 전압 발생부를 포함하는 전압 발생 회로를 제공한다.
본 발명의 다른 양태에 따르면, 차동 신호를 이용하여 상기 차동 신호의 공통 전압을 생성하는 공통 전압 발생부와, 상기 차동 신호에 대한 기준 레벨이 되는 기준 전압을 상기 공통 전압에 연동하도록 발생시키는 기준 전압 발생부와, 상기 기준 전압을 및 피처리 신호를 수신하여 상기 기준 신호에 따라 상기 피처리 신호를 복원하는 신호 수신부를 포함하는 신호 처리 장치를 제공한다.
본 발명의 실시예에 따르면, 공통 전압의 변동에 따라 가변하는 기준 전압 신호를 제공함으로써 차동 신호를 신속하고 효율적으로 복원할 수 있다.
또한, 본 발명의 실시예에 따르면, 기준 전압 발생을 위한 회로를 간단한 구조로 구현할 수 있어 면적 대비 효율을 증대시키는 효과가 있다.
도 1은 일반적인 신호 처리 회로의 개략적인 블록도이다.
도 2는 도 1의 차동 입력 시스템에서 전송되는 일반적인 신호에 대한 파형도이다.
도 3은 단일 레벨의 신호 및 이의 차동 신호를 개략적으로 나타내는 파형도이다.
도 4은 멀티 레벨의 신호 및 레벨별 신호를 구분하기 위한 기준 전압 신호를 개략적으로 나타내는 파형도이다.
도 5의 (a) 및 (b)는 본 발명의 일 실시예에 따른 전압 발생 회로 및 신호 처리 회로의 개략적인 블록도를 각각 도시한다.
도 6은 도 5의 전압 발생 회로 및 신호 처리 회로를 포함하는 차동 입력 시스템의 개략적인 블록도이다.
도 7은 본 발명의 일 실시예에 따른 기준 전압 발생부에 대한 회로도이다.
도 8는 본 발명의 다른 실시예에 따른 기준 전압 발생부에 대한 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 기준 전압 발생부(100'')에 대한 회로도이다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 전압 발생 회로 및 신호 처리 회로를 상세하게 설명한다. 도면에서 유사하거나 동일한 구성요소에 대하여는 동일한 도면 부호를 부여하여 설명한다.
도 5의 (a) 및 (b)는 본 발명의 일 실시예에 따른 전압 발생 회로 및 신호 처리 회로의 개략적인 블록도를 각각 도시하며, 도 6은 본 발명의 일 실시예가 적용될 수 있는 신호 처리 회로 개략적인 블록도이다.
도 5의 (a)에 도시된 바와 같이, 본 발명의 일 실시예 따른 전압 발생 회로는, 차동 신호를 이용하여 차동 신호의 공통 전압을 생성하는 공통 전압 발생부(200)와, 차동 신호에 대한 기준 레벨이 되는 기준 전압을 공통 전압에 연동하도록 발생시키는 기준 전압 발생부(100)를 포함하며, 도 5의 (b)에 도시된 바와 같이, 본 발명의 일 실시예에 따른 신호 처리 회로는, 도 5의 (a)의 전압 발생 회로에, 기준 전압을 및 차동 신호를 수신하여 기준 신호에 따라 차동 신호를 복원하는 신호 수신부(300)를 더 포함한다.
이하, 본 발명의 전압 발생 회로 및 신호 처리 회로를 포함하는 차동 입력 시스템을 도시한 도 6을 참조하여 본 발명의 전압 발생 회로 및 신호 처리 회로의 기능 및 동작을 구체적으로 설명한다.
차동 입력 시스템은 송신부(10)에서 전송되고 전송 채널에서 왜곡 팩터에 따라 왜곡된 차동 신호를 입력받아 복원하는 시스템이며, 전술한 공통 전압 발생부(200), 기준 전압 발생부(100) 및 신호 수신부(300)를 구비한다.
공통 전압 발생부(200)는 차동 신호를 전압 분배하여 차동 신호의 공통된 기준 전압인 공통 전압(Vcm)을 생성한다. 공통 전압 발생부(200)는 차동 입력 단자(노드 c, d)에 입력된 차동 입력 신호를 입력 저항(r1, r2)로 분압함으로써 공통 전압(Vcm)을 생성하여 수신부(20') 내의 기준 전압 발생부(100)에 공급한다. 여기에서, 차동 신호는 멀티 레벨일 수 있으나, 본 발명은 이에 한정되지 않으며, 단일 레벨의 차동 신호일 수도 있다.
기준 전압 발생부(100)는 공통 전압 발생부(200)에서 공급된 공통 전압(Vcm)을 수신하고 이에 연동하는 기준 전압을 발생한다. 기준 전압은 수신된 차동 신호에 대한 기준 레벨을 제공한다.
공통 전압 발생부(200)는 도 6에 도시된 바와 같이 입력 저항(r1, r2)에서 두 저항의 접속점의 전압을 공통 전압(Vcm)으로서 생성하여 기준 전압 발생부(100)에 제공할 수 있다. 도 6에서는 입력 저항의 개수가 2개인 것이 도시되었지만, 본 발명은 이에 한정되지 않으며, 적어도 2개 이상의 입력 저항이 있는 경우 공통 전압(Vcm)을 생성할 수 있다.
신호 수신부(300)는 왜곡 팩터에 따라 왜곡된 차동 신호를 수신하고, 또한, 기준 전압 발생부(100)로부터의 기준 전압을 수신하여, 왜곡된 차동 신호를 기준 전압에 기초하여 복원한다. 따라서, 차동 신호에 따른 공통 전압에 연동하여 기준 전압이 생성되고, 이 기준 전압을 이용하여 차동 신호를 복원하기 때문에, 차동 전압 시스템은 전송 채널(20)에서 왜곡되어 수신된 차동 신호를 신속하고 효율적으로 복원할 수 있다.
다음으로, 도 7을 참조하여, 기준 전압 발생부(100)를 상세히 설명한다. 도 7은 본 발명의 일 실시예에 따른 기준 전압 발생부(100)에 대한 회로도를 도시한다. 도 5에 도시된 바와 같이, 기준 전압 발생부(100)는, 입력 전원단(Vdd)에 연결되어 제1 전류(I1)를 생성하는 제1 전류원(110), 접지단에 연결되어 제1 전류(I1)와 동일한 제2 전류(I2)를 생성하여 접지단으로 흘리는 제2 전류원(120)과, 공통 전압(Vcm)이 입력되고, 제1 전류원(110)과 제2 전류원(120)의 사이에 연결되어, 공통 전압(Vcm)과 제1 전류(I1)에 따른 복수의 기준 전압(VRref1, VRref2)을 생성하여 제공하는 기준 전압 생성기(130)를 포함한다. 특히, 기준 전압 생성기(130)는 제1 전류원(110)과 상기 제2 전류원(120) 사이에 직렬 연결된 복수의 저항(R1, R2)을 포함하고, 복수의 저항(R1, R2)의 연결 노드 중 한 노드에 공통 전압(Vcm)이 입력되며, 공통 전압(Vcm)이 입력되지 않는 복수의 저항(R1, R2)의 연결 노드에서 복수의 기준 전압(VRrefh, VRrefl)을 생성한다.
제1 전류원(110)은 일단이 입력 전원단에 연결되어 제1 전류(I1)를 생성하여 기준 전압 생성기(130)에 공급한다. 또한, 제2 전류원(120)은 일단이 접지단에 연결되어 제2 전류(I2)를 생성하여 접지단으로 흘린다. 그리고, 제1 전류원(110)과 제2 전류원(120) 사이에 기준 전압 생성기(130)가 배치되어, 입력 전원단(Vdd)과 접지단 사이에서 제1 전류원(110), 기준 전압 생성기(130) 및 제2 전류원(120)이 이 순서대로 직렬로 접속된다. 제1 전류원(110)과 제2 전류원(120)에서 각각 발생되는 전류(I1)와 전류(I2)는 동일한 전류 값을 가지므로, 이에 따라 기준 전압 생성기(130)의 각 저항(R1, R2)에도 전류(I1)과 전류(I2)와 동일한 전류가 흐른다.
기준 전압 생성기(130)는 복수의 저항(R1, R2)을 포함하며, 복수의 저항(R1, R2)은 서로 직렬로 연결되며, 직렬 연결된 복수의 저항(R1, R2)의 일단은 제1 전류원(110)에 연결되고, 타단은 제2 전류원(120)에 연결된다. 복수의 저항(R1, R2)의 연결 노드 중에서 한 연결 노드에는 공통 전압(Vcm)이 공급되며, 복수의 저항(R1, R2) 중에서 공통 전압(Vcm)이 공급되는 연결 노드를 제외한 연결 노드에서 복수의 기준 전압(VRrefh, VRrefl)이 제공된다.
제1 전류원(110)에서 기준 전압 생성기(130)로 입력되는 전류(I1)와 기준 전압 생성기(130)에서 제2 전류원(120)으로 출력되는 전류(I2)의 전류값이 동일하므로 기준 전압 생성기(130)에서 공통 전압(Vcm)이 입력되는 연결 노드에서 전류가 누설되지 않는다. 이 연결 노드로 약간의 전류 누설이 발생한다 하더라도, 도 5에 도시된 바와 같은 송신부(10)는 일반적으로 강력한 푸시-풀(push-pull) 송신부를 가지고 있기 때문에 전체 동작에 큰 영향을 미치지 않는다.
기준 전압 생성기(130)에서 흐르는 전류에 의해 복수의 저항(R1, R2)의 연결 노드에서는 전압 신호로 변환된 신호가 출력된다. 도 6에 도시된 바와 같이, 저항(R1)과 저항(R2)의 연결 노드의 전압이 공통 전압(Vcm)이 되며, 저항(R1)과 제1 전류원(110)의 연결 노드에서의 전압이 VRefh이라 하고, 저항(R2)과 제2 전류원(120)의 연결 노드에서의 전압이 VRefl라 하면, 복수의 기준 전압(VRref1, VRref2)은 다음의 수학식 1로 나타낼 수 있다.
[수학식 1]
VRefh = R1 × I1 + Vcm
VRref2 = - R2 × I1 + Vcm
한편, 저항(R1, R2)은 모두 동일한 저항값을 가지는 것이 바람직하며, 이 경우 공통 전압(Vcm)과 차이가 동일한 복수의 기준 전압(VRrefh, VRrefl)을 제공할 수 있다.
그리고, 도 6에서는 한 쌍의 저항(R1, R2)을 이용하여 한 쌍의 기준 전압(VRref1, VRref2)을 제공하지만, 도 7을 참조하여 후술되는 바와 같이, 더 많은 저항을 이용하여 더 많은 기준 전압을 제공할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 기준 전압 발생부(100')에 대한 회로도이다. 도 8에 도시된 제1 전류원(110) 및 제2 전류원(120)은 도 6의 제1 전류원(110) 및 제2 전류원(120)과 동일하므로 이에 대한 설명은 생략한다. 도 7에 도시된 바와 같이, 기준 전압 발생부(100')의 기준 전압 생성기(130')는 제1 전류원(110)과 제2 전류원(120) 사이에 직렬로 연결된 n 쌍의 저항(R1, R2, ..., Rn)을 포함한다. n 쌍의 저항(R1, R2, ..., Rn)의 연결 노드 중 한 노드에 공통 전압(Vcm)이 입력되며, n 쌍의 저항(R1, R2, ..., Rn)의 연결 노드 중 공통 전압(Vcm)이 입력되지 않는 연결 노드에서 n 쌍의 기준 전압(VRefh1, VRefh2, ... VRefhn, VRefl1, VRefl2, ... VRefln)이 출력된다. 특히, 기준 전압 생성기(130')는 공통 전압(Vcm)이 입력되는 노드를 중심으로 대칭 구조를 갖는 것이 바람직하며, 또한 n 쌍의 저항(R1, R2, ..., Rn)은 모두 동일한 저항값을 갖는 것이 바람직하다. 이 경우, 동일한 간격을 갖는 복수의 레벨의 기준 전압(VRefh1, VRefh2, ... VRefhn, VRefl1, VRefl2, ... VRefln)을 생성할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 기준 전압 발생부(100'')에 대한 회로도이다. 도 9에 도시된 기준 전압 발생부(100'')는 도 5를 참조하여 설명된 기준 전압 발생부(100)에 기준 전류 생성기(150) 및 전류 미러부(140)를 더 포함하여 구성된다. 제1 전류원(110), 제2 전류원(120) 및 기준 전압 생성기(130)는 도 5를 참조하여 설명된 기준 전압 발생부(100)의 구성과 동일하므로 이에 대한 상세한 설명은 생략한다.
기준 전류 생성기(150)는 제1 전류(I1) 및 제2 전류(I2)에 대한 기준 전류(IRef)를 발생시킨다. 도 8에서는 기준 전압을 발생하는 밴드갭 레퍼런스 생성기(151)와, 비교기(152), 전류원(153) 및 저항(RRef)이 접속하여 밴드갭 레퍼런스 생성기(151)에서 발생한 기준 전압을 전류원(153)에서 기준 전류(IRef)로 변환한다. 전류 미러부(140)는 기준 전류(IRef)를 미러링하여 동일한 전류(I3, I4)를 발생시키는 제3 전류원(141) 및 제4 전류원(142)을 포함한다. 제3 전류원(141)과 상기 제4 전류원(142)이 제1 전류원(110) 및 제2 전류원(120)이 각각 제1 전류(I1) 및 제2 전류(I2)를 발생하도록 제어한다. 이러한 과정을 통하여 밴드갭 레퍼런스 생성기(151)에서 발생된 기준 전압을 이용하여 제1 전류원(110) 및 제2 전류원(120)에서 발생하는 전류가 동일한 값을 가질 수 있도록 제1 전류원(110) 및 제2 전류원(120)을 제어할 수 있다.
이와 같이, 기준 전압 생성기에서 제공된 복수의 기준 전압이 공통 전압(Vcm)이 변동하더라도 그 변동에 따라 복수의 기준 전압도 변동하며, 이러한 복수의 기준 전압을 이용하여 수신된 차동 신호를 효율적으로 복원할 수 있다. 또한, 기준 전압을 생성하기 위한 피드백 회로가 없기 때문에 회로가 매우 안정적으로 되며, 대역폭에 대한 제한 없이 공통 기준 전압의 변화에 충분히 응답할 수 있다. 또한, 기준 전압 발생부의 구조를 비교적 간단하게 구현될 수 있기 때문에 면적 대비 효율이 증가하는 효과가 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해서만 한정되는 것으로 의도된다. 따라서, 청구범위에 기재된 범위 및 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100', 100'': 기준 전압 발생부
110: 제1 전류원
120: 제2 전류원
130, 130': 기준 전압 생성기
140: 전류 미러부
141: 제3 전류원
142: 제4 전류원
150: 기준 전류 생성기
200: 공통 전압 발생부
300: 신호 수신부

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 차동 신호를 이용하여 상기 차동 신호의 공통 전압을 생성하는 공통 전압 발생부;
    상기 차동 신호에 대한 기준 레벨이 되는 기준 전압을 상기 공통 전압에 연동하도록 발생시키는 기준 전압 발생부; 및
    상기 기준 전압 및 상기 차동 신호를 수신하여 상기 기준 전압에 따라 상기 차동 신호를 복원하는 신호 수신부
    를 포함하는,
    신호 처리 장치.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 기준 전압 발생부는,
    입력 전원단에 연결되어 제1 전류를 생성하는 제1 전류원; 및
    접지단에 연결되어 제2 전류를 생성하여 상기 접지단으로 흘리는 제2 전류원
    을 포함하고,
    상기 제1 전류원과 상기 제2 전류원의 사이에서, 상기 공통 전압이 입력되어 상기 공통 전압과 상기 제1 전류에 따른 복수의 기준 전압을 생성하여 제공하는
    신호 처리 장치.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서,
    상기 제1 전류원과 상기 제2 전류원 사이에 직렬 연결된 복수의 저항을 포함하고, 상기 복수의 저항의 연결 노드 중 한 노드에 상기 공통 전압이 입력되며, 상기 공통 전압이 입력되지 않는 상기 복수의 저항의 연결 노드에서 상기 복수의 기준 전압을 생성하는,
    신호 처리 장치.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서,
    기준 전류를 발생시키는 기준 전류 생성기; 및
    상기 기준 전류를 미러링하여 전류를 발생시키는 제3 전류원 및 제4 전류원을 포함하고, 상기 제3 전류원과 상기 제4 전류원은 상기 제1 전류원 및 상기 제2 전류원이 각각 상기 제1 전류 및 상기 제2 전류를 발생하도록 제어하는 전류 미러부
    를 더 포함하는,
    신호 처리 장치.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 공통 전압 발생부는 상기 차동 신호가 입력되는 입력단의 양단 사이에 연결된 적어도 2개의 저항을 더 포함하고,
    상기 적어도 2개의 저항 사이의 접속점에서 상기 공통 전압을 제공하는,
    신호 처리 장치.
KR1020100106053A 2010-10-28 2010-10-28 전압 발생 회로 및 신호 처리 회로 Active KR101141554B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100106053A KR101141554B1 (ko) 2010-10-28 2010-10-28 전압 발생 회로 및 신호 처리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100106053A KR101141554B1 (ko) 2010-10-28 2010-10-28 전압 발생 회로 및 신호 처리 회로

Publications (1)

Publication Number Publication Date
KR101141554B1 true KR101141554B1 (ko) 2012-05-04

Family

ID=46271353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100106053A Active KR101141554B1 (ko) 2010-10-28 2010-10-28 전압 발생 회로 및 신호 처리 회로

Country Status (1)

Country Link
KR (1) KR101141554B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055501A (ko) * 2001-06-07 2006-05-23 가부시키가이샤 히타치세이사쿠쇼 표시 장치 및 표시용 구동 회로
JP2008287307A (ja) * 2007-05-15 2008-11-27 Ricoh Co Ltd 過電流保護回路および該過電流保護回路を備えた電子機器
JP2010011220A (ja) 2008-06-27 2010-01-14 Sharp Corp コモンモードフィードバック回路、並びにこれを備える、差動伝送トランスミッタ、差動伝送レシーバ及び差動増幅回路
WO2010099183A1 (en) * 2009-02-24 2010-09-02 Standard Microsystems Corporation Fast common mode feedback control for differential driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055501A (ko) * 2001-06-07 2006-05-23 가부시키가이샤 히타치세이사쿠쇼 표시 장치 및 표시용 구동 회로
JP2008287307A (ja) * 2007-05-15 2008-11-27 Ricoh Co Ltd 過電流保護回路および該過電流保護回路を備えた電子機器
JP2010011220A (ja) 2008-06-27 2010-01-14 Sharp Corp コモンモードフィードバック回路、並びにこれを備える、差動伝送トランスミッタ、差動伝送レシーバ及び差動増幅回路
WO2010099183A1 (en) * 2009-02-24 2010-09-02 Standard Microsystems Corporation Fast common mode feedback control for differential driver

Similar Documents

Publication Publication Date Title
KR101467658B1 (ko) 광대역 공통 모드 입력 범위를 갖는 차동 비교기 회로
US8179952B2 (en) Programmable duty cycle distortion generation circuit
KR100885141B1 (ko) 출력 회로를 구비하는 반도체 집적 회로
KR102240296B1 (ko) 수신기 및 이를 포함하는 디스플레이
CN206248100U (zh) 惠斯通电桥传感系统
US20050225393A1 (en) Variable gain amplifying circuit
TWI675278B (zh) 電源轉換裝置的參數設定電路以及電流產生方法
US9525402B1 (en) Voltage mode transmitter
WO2018145643A1 (en) Threshold adjustment compensation of asymmetrical optical noise
US20120212259A1 (en) Comparator of a difference of input voltages with at least a threshold
JP2000315923A (ja) バースト光受信回路
KR101141554B1 (ko) 전압 발생 회로 및 신호 처리 회로
KR20160040798A (ko) 저항성 소자 생성 장치 및 그를 이용한 slvs 출력 드라이버
JP2006340266A (ja) 差動信号伝送回路および差動信号伝送装置
CN110737299A (zh) 一种低压可变恒流源装置
CN105022436A (zh) 一种桥式电阻电路的共模电压调整电路
CN110620572B (zh) 晶体管开关电路及其集成电路
TWI430563B (zh) 信號產生裝置及方法
KR102650792B1 (ko) 데이터 전송을 위한 양방향 전류 변조를 갖는 네트워크 통신 시스템
US7514969B2 (en) Driver circuit and method of controlling the same
US20200186158A1 (en) Method and Circuit for Compensating for the Offset Voltage of Electronic Circuits
JP4706043B2 (ja) イコライザ回路
TW517466B (en) Circuit and related method for compensating degraded signal
US8754673B1 (en) Adaptive reference voltage generators that support high speed signal detection
JP2996416B2 (ja) Ic試験装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101028

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111219

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120330

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120424

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120425

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee