TWI430563B - 信號產生裝置及方法 - Google Patents
信號產生裝置及方法 Download PDFInfo
- Publication number
- TWI430563B TWI430563B TW099131334A TW99131334A TWI430563B TW I430563 B TWI430563 B TW I430563B TW 099131334 A TW099131334 A TW 099131334A TW 99131334 A TW99131334 A TW 99131334A TW I430563 B TWI430563 B TW I430563B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- amplifier
- output
- input
- common mode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本發明涉及一種信號產生裝置及方法,尤其是涉及一種可混合多個傳輸信號的信號產生裝置及方法。
在進行信號傳輸時,常使用不同的電壓值表示不同的數據,以便能傳輸更多的信息。例如,以0V、1V、2V和3V的電壓分別代表所欲傳送的數據為00、01、10和11。若欲使用較多不同的電壓值傳輸信息,電壓值間的差距會減少,因此需要設計更精細的硬體,而使硬體的複雜度和成本都增加。
此外,也有許多產品利用這種特性,將數個信號混合成為一個信號後傳輸,而能以不同的電壓值同時表示數個信號的數據。例如,在高解析度多媒體介面(High Definition Media Interface, HDMI)中,可將乙太網路通道(HDMI Ethernet Channel, HEC)信號和音頻回傳通道(Audio Return Channel, ARC)信號混合成為乙太網路音頻回傳通道(HDMI Ethernet and Audio Return Channel, HEAC)信號,因而可使用HEAC信號同時傳送HEC信號和ARC信號。
以上述的HDMI系統為例,常見的方式是分別使用不同的硬體產生HEC信號和ARC信號,再使用另外的硬體將HEC信號和ARC信號混合成HEAC信號。此種方式不但需要使用較多的硬體而增加成本和消耗較多的能源,並且各部份硬體間的整合也會增加複雜度。
因此,需要一種簡化的信號產生裝置和方法來解決上述的問題。
為了解決上述問題,本發明提供一種信號產生裝置,其包含有一放大器,該放大器包含有一對差動輸入端,用以耦接於一第一輸入信號;一共模輸出信號調整端,用以耦接於一第二輸入信號;以及一輸出端。該放大器可依據該第一輸入信號,產生二個以上的差動輸出信號,且可依據該第二輸入信號,產生二個以上的共模輸出信號,並於該輸出端輸出由該差動輸出信號之一和該共模輸出信號之一所組成的一輸出信號。
本發明另提供一種信號產生方法,其包含將一第一輸入信號提供至一放大器的一共模輸出信號調整端,並將一第二輸入信號提供至該放大器的一對差動輸入端,使該放大器的該輸出端產生由一第一共模輸出信號和一第一差動輸出信號所組成的一第一輸出信號;將該第一輸入信號提供至該放大器的該共模輸出信號調整端,並將一第三輸入信號提供至該放大器的該差動輸入端,使該放大器的該輸出端產生由該第一共模輸出信號和一第二差動輸出信號所組成的一第二輸出信號;將一第四輸入信號提供至該放大器的該共模輸出信號調整端,將該第二輸入信號提供至該放大器的該差動輸入端,使該放大器的該輸出端產生由一第二共模輸出信號和該第一差動輸出信號所組成的一第三輸出信號;以及將該第四輸入信號提供至該放大器的該共模輸出信號調整端,將該第三輸入信號提供至該放大器的該差動輸入端,使該放大器的該輸出端產生由該第二共模輸出信號和該第二差動輸出信號所組成的一第四輸出信號;其中該第一共模輸出信號和該第二共模輸出信號不同,且該第一差動輸出信號和該第二差動共模輸出信號不同。
本發明的優點之一在於能夠簡化硬體設計,使硬體成本和複雜度都能降低。
以下將配合相關圖式來說明本發明的實施例。在這些圖式中,相同的標號表示相同或類似的元件或流程步驟。在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解,可能會有不同的名詞用來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異作為區分元件的方式,而是以元件在功能上的差異作為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」為一開放式的用語,故應解釋成「包含但不限定於…」。另外,「耦接」一詞包含任何直接及間接的連接手段。因此,若文中描述第一裝置耦接於第二裝置,則代表第一裝置可直接連接(包含通過電性連接、有線/無線傳輸、或光學傳輸等訊號連接方式)於第二裝置,或通過其他裝置或連接手段間接的電性或訊號連接至該第二裝置。
圖1為本發明一實施例的信號產生裝置100簡化後的功能方塊圖,信號產生裝置100可使用放大器110配合適當的週邊電路(圖中未示)來實現。放大器110包含有信號輸入端132和134、共模輸出電壓調整端136、電源輸入端152和154、以及輸出端170。放大器110可使用運算放大器(operational amplifier)、轉導放大器(transconductance amplifier)、差動放大器(differential amplifier)或者其他合適的放大器。
信號輸入端132和134分別為正相差動信號輸入端(non-inverting input)和負相差動信號輸入端(inverting input),信號輸入端132和134處的電壓分別為Vi1和Vi2。共模輸出電壓調整端136的電壓為Vi3,而輸出端170的輸出電壓為Vo。
放大器110電源輸入端152和154可耦接至適當的電源,例如,電壓源、電流源、接地端或其他可提供適當電壓位準或適當電流輸出的電路,以使放大器110能運作在所需的工作模式。
放大器110具有增益參數G,放大器110的輸出端170的輸出電壓可設置為Vo = G×(Vi1-Vi2)+Vcm,其中G×(Vi1-Vi2)為對應於Vi1和Vi2的差動(differential)數據信號S1所產生的差動輸出電壓;Vcm為對應於數據信號S2的共模輸出電壓,亦即當上述方程式中Vi1=Vi2時,輸出端170所輸出的電壓。一般的放大器會將共模輸出電壓設置為一固定電壓,而圖1中的實施例則使用共模輸出電壓調整端136來調整共模輸出電壓,使放大器110運作時可具有二個以上的共模輸出電壓。藉由調整耦接於共模輸出電壓調整端136的數據信號S2,以產生適當的共模輸出電壓Vcm。例如,可將設置共模輸出電壓Vcm= Vx + N×Vi3,Vx為一適當的電壓值,N為一適當的常數。圖1僅是簡化的功能方塊圖,此領域中具有通常知識者皆可理解,能使用共模輸出電壓調整端136的信號,調整放大器110中的各個電路級,以產生不同的共模輸出電壓,或者可以使用共模輸出電壓調整端136的信號以放大器110配合外加的電路,使放大器110產生不同的共模輸出電壓。
數據信號S1耦接於信號輸入端132和134,並且可以配合數據信號S1的信號特性來設置放大器110的增益參數G。例如,當數據信號S1的電壓值較小時,可以將增益參數G的絕對值設置為大於或等於1,以於輸出端170產生適當的差動輸出電壓。而當數據信號S1的電壓值較大時,則可將增益參數G的絕對值設置為小於或等於1,以產生適當的差動輸出電壓。
放大器110的輸出端170的輸出電壓Vo包含有對應於數據信號S1的差動輸出電壓G×(Vi1-Vi2),以及對應於數據信號S2的共模輸出電壓Vcm,因此放大器110可以產生混合有數據信號S1和S2的輸出信號。
圖1的實施例採用電壓信號輸入和電壓信號輸出的放大器110,放大器110採用差動的信號輸入端132和134、單端(single ended)的共模輸出電壓調整端136、以及單端的輸出端170。在一些實施例中,放大器亦可依需求或配合週邊電路,選擇使用電壓信號輸入及/或電流信號輸入、單端及/或差動的信號輸入輸出、或者選擇電壓信號輸出及/或電流信號輸出等方式。在另一些實施例中,亦可依系統需求,使用類比及/或數位的信號輸入搭配合適的週邊電路。因此,本發明的信號產生裝置能在硬體設計上具有彈性。
以下將搭配圖2來進一步說明信號產生裝置100的運作方式。圖2為本發明的信號產生方法的一實施例的流程圖200,並將產生的輸出電壓信號Vo顯示於圖3。
在流程210中,將放大器110的電源輸入端152和154耦接至適當的電源,使放大器110運作於適當的工作模式下。例如,將電源輸入端152耦接至5V的電流源,將電源輸入端154耦接至接地端。
在流程220中,將數據信號S2提供於共模輸出電壓調整端136,此時數據信號S2具有一第一電壓值。將數據信號S1提供於信號輸入端132和134,此時數據信號S1為0,即Vi1=Vi2。如圖3的時間t1中所示,此時放大器110的輸出端170的輸出電壓Vo = Va。
在流程230中,數據信號S2固定為第一電壓值。改變數據信號S1,以於放大器110的輸出端170產生對應的輸出電壓Vo。例如,在圖3的時間t2中,使數據信號S1=ΔV1,Vi1=Vi2+ΔV1。此時放大器110的輸出端170的輸出電壓Vo = Va +ΔV2。而在圖3的時間t3中,使數據信號S1=2×ΔV1,Vi1=Vi2+2×ΔV1。此時放大器110的輸出端170的輸出電壓Vo = Va +2×ΔV2。此外,可以根據需求,將ΔV1和ΔV2設置為相同或不同的值。
在流程240中,將數據信號S2設置為一第二電壓值,並且數據信號S1為0。如圖3的時間t4中所示,此時放大器110的輸出端170的輸出電壓Vo = Vb。
在流程250中,數據信號S2固定為第二電壓值。並且改變數據信號S1,以於放大器110的輸出端170產生對應的輸出電壓Vo。例如,在圖3的時間t5中,使數據信號S1=ΔV1,Vi1=Vi2+ΔV1。此時放大器110的輸出端170的輸出電壓Vo = Vb +ΔV2。而在圖3的時間t6中,使數據信號S1=2×ΔV1,Vi1=Vi2+2×ΔV1。此時放大器110的輸出端170的輸出電壓Vo = Vb +2×ΔV2。
圖2和圖3的實施例,僅簡單描述如何將具有三個電壓值的數據信號S1和具有兩個電壓值的數據信號S2混合,以於放大器110的輸出端170產生混合有數據信號S1和S2的輸出電壓信號Vo。在一些實施例中,也可以使用一個信號的不同位元作為數據信號S1和S2,例如,信號T包含3個位元(T0、T1、T2),並以8個電壓值表示這3個位元,此時依據圖2的流程,使用位元T0作為數據信號S1,使用位元T1和T2作為數據信號S2,以產生所需要的8個電壓值的輸出信號。
在上述的實施例中,輸出信號、數據信號S1和S2是以離散(discrete)的電壓信號表示,在另外一些實施例中,輸出信號和數據信號可以採用離散的或者連續(continuous)的電壓信號及/或電流信號。例如,數據信號S1和S2可以採用連續的弦波、三角波及/或方波等。此外,輸出信號和數據信號皆可以採用正值及/或負值的電壓信號及/或電流信號。
本發明的信號產生裝置和方法還能有其他的變化和實施方式,例如,在一實施例中,圖3中輸出電壓Vo雖然為六個不同的電壓值,但亦能將某些電壓值設置為相同,例如使Va+2×ΔV2 = Vb。在另一實施例中,可使用具有二個或更多個電壓值的數據信號S1搭配二個或更多個電壓值的數據信號S2,以產生混合有數據信號S1和S2的輸出信號。在另一實施例中,可以視系統需求,於某些時間僅傳輸數據信號S1,於某些時間僅傳輸數據信號S2,並於某些時間同時傳輸數據信號S1和S2,並且在傳輸數據信號S1、數據信號S2以及混合S1和S2的數據信號時,亦可使放大器110的輸出端170依據不同的數據信號而產生對應的輸出電壓Vo。在另一實施例中,數據信號S1和數據信號S2亦可同時改變,而不需類似圖2的實施例中於一次僅改變一個數據信號。
本發明的信號產生裝置和方法還能搭配信號編碼/解碼方法,而有更多的實施方式。例如,可將上述的HDMI系統中,經多階傳輸-3(Multi Level Transmit, MLT-3)編碼的HEC信號作為數據信號S1,將ARC信號作為數據信號S2,並將數據信號S1和S2提供至放大器110,以產生HEAC信號,或產生差動的HEAC+信號和HEAC-信號。
本發明的信號產生裝置亦可配合適當的週邊電路,提供更彈性的硬體設計。例如,上述的HDMI系統中,若無法直接使用HEC信號或ARC信號作為數據信號S1和S2,則需要使用一些週邊電路將HEC信號或ARC信號轉換為適當的電壓或電流位準,再將專換後的信號耦接至放大器110。例如,圖4為本發明另一實施例的信號產生裝置400簡化後的功能方塊圖,除了圖1的放大器110,信號產生裝置400還包含有放大器410和信號調整電路490。放大器410的正相差動信號輸入端432耦接於信號調整電路490,放大器410的負相差動信號輸入端434耦接於放大器110的輸出端170,放大器410的輸出端470耦接於放大器110的共模輸出電壓調整端136。為簡潔起見,放大器410的電源輸入端並未繪製於圖中。
在圖4的實施例中,ARC信號耦接於信號調整電路490,將ARC信號轉換為適當的電壓位準Vm後以提供至負相差動信號輸入端434。例如,信號調整電路490可以使用分壓電路,將ARC信號分壓為適當的電壓位準,分壓電路可利用主動元件和被動元件等實現。
因此,當放大器110的輸出端170的輸出電壓Vo大於Vm時,放大器410的輸出端170的輸出電壓(即為放大器110的共模輸出電壓調整端136處的電壓Vi3)會下降,使放大器110的輸出端170的輸出電壓Vo下降。若放大器110的輸出端170的輸出電壓Vo小於Vm時,放大器410的輸出端170的輸出電壓會上升,使放大器110的輸出端170的輸出電壓Vo上升。因此,圖4中的實施例能將ARC信號轉換為放大器110可接受的電壓位準,使放大器110的輸出端170產生所需的共模輸出電壓。在另外的實施例中,亦可使用其他合適的電路,將HEC信號轉換為放大器110可接受的電壓位準,使放大器110能產生所需的差動輸出電壓。
以上所述僅為本發明的較佳實施例,凡依本發明申請專利範圍所做的均等變化與修飾,皆應屬本發明的涵蓋範圍。
100‧‧‧信號產生裝置
110、410‧‧‧放大器
132、134、432、434‧‧‧信號輸入端
136‧‧‧共模輸出電壓調整端
152、154‧‧‧電源輸入端
170、470‧‧‧輸出端
490‧‧‧信號調整電路
圖1是本發明的信號產生裝置的一實施例簡化後的功能方塊圖;
圖2是本發明的信號產生方法的一實施例的流程圖;
圖3是依據圖2的方法所產生的輸出信號的波形圖;以及
圖4是本發明的信號產生裝置的另一實施例簡化後的功能方塊圖。
100‧‧‧信號產生裝置
110‧‧‧放大器
132、134‧‧‧信號輸入端
136‧‧‧共模輸出電壓調整端
152、154‧‧‧電源輸入端
170‧‧‧輸出端
Claims (10)
- 一種信號產生裝置,包含有一第一放大器,該第一放大器包含有:
一對第一差動輸入端,用以耦接於一第一輸入信號;
一共模輸出信號調整端,用以耦接於一第二輸入信號;以及
一第一輸出端;
其中該第一放大器可依據該第一輸入信號,產生二個以上的差動輸出信號,且可依據該第二輸入信號,產生二個以上的共模輸出信號,並於該第一輸出端輸出由該等差動輸出信號之一和該等共模輸出信號之一所組成的一第一輸出信號。 - 如申請專利範圍第1項所述的信號產生裝置,另包含有一第二放大器,該第二放大器包含有:
一正相差動信號輸入端,耦接於該第一放大器的該第一輸出端;
一負相差動信號輸入端,耦接於該第二輸入信號;以及
一第二輸出端,耦接於該第一放大器的該共模輸出信號調整端,該第二放大器依據該第二輸入信號和該第一輸出信號,產生一第二輸出信號於該共模輸出信號調整端。 - 如申請專利範圍第2項所述的信號產生裝置,其中該第二輸入信號另透過一分壓電路耦接於該第二放大器的該負相差動信號輸入端。
- 如申請專利範圍第2項所述的信號產生裝置,其中該第一輸入信號、該第二輸入信號、該第一輸出信號、該第二輸出信號、該差動輸出信號和該共模輸出信號分別選用電壓形式及/或電流形式。
- 如申請專利範圍第1項所述的信號產生裝置,其中該第一輸入信號、該第二輸入信號、該第一輸出信號、該差動輸出信號和該共模輸出信號分別選用電壓形式及/或電流形式。
- 如申請專利範圍第1項所述的信號產生裝置,其中該第一放大器包含一差動放大器、一運算放大器或一轉導放大器。
- 一種信號產生方法,其包含有:
將一第一輸入信號提供至一第一放大器的一共模輸出信號調整端,並將一第二輸入信號提供至該第一放大器的一對差動輸入端,使該第一放大器的該第一輸出端產生由一第一共模輸出信號和一第一差動輸出信號所組成的一第一輸出信號;
將該第一輸入信號提供至該第一放大器的該共模輸出信號調整端,並將一第三輸入信號提供至該第一放大器的該差動輸入端,使該第一放大器的該第一輸出端產生由該第一共模輸出信號和一第二差動輸出信號所組成的一第二輸出信號;
將一第四輸入信號提供至該第一放大器的該共模輸出信號調整端,將該第二輸入信號提供至該第一放大器的該差動輸入端,使該第一放大器的該第一輸出端產生由一第二共模輸出信號和該第一差動輸出信號所組成的一第三輸出信號;以及
將該第四輸入信號提供至該第一放大器的該共模輸出信號調整端,將該第三輸入信號提供至該第一放大器的該差動輸入端,使該第一放大器的該第一輸出端產生由該第二共模輸出信號和該第二差動輸出信號所組成的一第四輸出信號;
其中該第一共模輸出信號和該第二共模輸出信號不同,且該第一差動輸出信號和該第二差動共模輸出信號不同。 - 如申請專利範圍第7項所述的信號產生方法,另包含將該第一輸入信號和該第四輸入信號透過一第二放大器而提供至該第一放大器的該共模輸出信號調整端,其中該第二放大器包含有一正相差動信號輸入端耦接於該第一輸出端、一負相差動信號輸入端用以耦接於該第一輸入信號和該第四輸入信號、以及一第二輸出端,耦接於該第一放大器的該共模輸出信號調整端。
- 如申請專利範圍第8項所述的信號產生方法,另包含將該第一輸入信號和該第四輸入信號透過一分壓電路而提供至該第二放大器的該負相差動信號輸入端。
- 如申請專利範圍第7項所述的信號產生方法,其中該第一、第二、第三和第四輸入信號、該第一和第二共模輸出信號、以及該第一和第二差動輸出信號分別選用電壓形式及/或電流形式。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099131334A TWI430563B (zh) | 2010-09-15 | 2010-09-15 | 信號產生裝置及方法 |
US13/228,961 US8258865B2 (en) | 2010-09-15 | 2011-09-09 | Signal generating apparatus and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099131334A TWI430563B (zh) | 2010-09-15 | 2010-09-15 | 信號產生裝置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201212530A TW201212530A (en) | 2012-03-16 |
TWI430563B true TWI430563B (zh) | 2014-03-11 |
Family
ID=45806094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099131334A TWI430563B (zh) | 2010-09-15 | 2010-09-15 | 信號產生裝置及方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8258865B2 (zh) |
TW (1) | TWI430563B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9240912B1 (en) * | 2014-11-26 | 2016-01-19 | Altera Corporation | Transceiver circuitry with summation node common mode droop reduction |
US9705708B1 (en) | 2016-06-01 | 2017-07-11 | Altera Corporation | Integrated circuit with continuously adaptive equalization circuitry |
US11035900B2 (en) * | 2018-07-31 | 2021-06-15 | Credo Technology Group, Ltd | Scan-chain testing via deserializer port |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3601890B2 (ja) * | 1995-10-30 | 2004-12-15 | 株式会社東芝 | オフセット除去回路 |
US6965268B2 (en) * | 2003-08-26 | 2005-11-15 | Intel Corporation | Common mode feedback circuit for fully differential two-stage operational amplifiers |
US6946907B2 (en) * | 2003-10-23 | 2005-09-20 | Tai-1 Microelectronics Corp. | Common mode feedback amplifier |
US7279976B1 (en) * | 2005-06-15 | 2007-10-09 | National Semiconductor Corporation | Differential amplifier with controlled common mode output voltage |
JP2009118049A (ja) * | 2007-11-05 | 2009-05-28 | Panasonic Corp | 離散時間型増幅回路及びアナログ・ディジタル変換器 |
-
2010
- 2010-09-15 TW TW099131334A patent/TWI430563B/zh active
-
2011
- 2011-09-09 US US13/228,961 patent/US8258865B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8258865B2 (en) | 2012-09-04 |
TW201212530A (en) | 2012-03-16 |
US20120062316A1 (en) | 2012-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180254012A1 (en) | Buffer circuit, panel module, and display driving method | |
US7541844B2 (en) | Current weighted voltage interpolation buffer | |
CN111901725B (zh) | 音频功放电路及其功率限制方法 | |
TWI702792B (zh) | 驅動電路 | |
TWI430563B (zh) | 信號產生裝置及方法 | |
KR102561576B1 (ko) | 감마 조절 회로 및 이를 이용한 디스플레이 구동 회로 | |
US10972079B2 (en) | Common mode voltage level shifting and locking circuit | |
JP2012023616A (ja) | スイッチドキャパシタ型d/aコンバータ | |
US7701370B2 (en) | Current output circuit with bias control and method thereof | |
US20180278217A1 (en) | Amplifier, audio signal output method, and electronic device | |
WO2016194651A1 (ja) | 増幅器及びその制御方法、並びに電子機器 | |
US20160181997A1 (en) | Signal amplifying circuit | |
JP2011166791A (ja) | データドライバーのデジタルアナログ変換装置及びその変換方法 | |
JP2005303830A (ja) | 差動出力回路 | |
JP2003152538A (ja) | A/dコンバータ | |
CN104253609A (zh) | 一种低电压差分信号驱动电路 | |
WO2021124450A1 (ja) | 差動増幅回路、受信回路及び半導体集積回路 | |
JP2009152970A (ja) | 信号伝送システム | |
JP2006211523A (ja) | デジタルスイッチング回路 | |
WO2015198804A1 (ja) | 送信装置および通信システム | |
CN102413303B (zh) | 信号产生装置及方法 | |
CN105373179B (zh) | 电压发生电路和极坐标发射器 | |
CN107680547B (zh) | 缓冲电路、面板模块及显示驱动方法 | |
WO2015098041A1 (ja) | 信号電位変換回路 | |
TW201832541A (zh) | 接收器及控制接收器的方法 |