KR101136519B1

KR101136519B1 - 일체형 커플러-써큘레이터 및 그를 포함하는 전력 증폭기

Info

Publication number: KR101136519B1
Application number: KR1020100020763A
Authority: KR
Inventors: 김태원; 강승렬; 강민우; 오정훈
Original assignee: (주)파트론
Priority date: 2010-03-09
Filing date: 2010-03-09
Publication date: 2012-04-17
Also published as: CN102754275B; KR20110101621A; WO2011111888A1; CN102754275A

Abstract

일체형 커플러-써큘레이터가 제공된다. 일체형 커플러-써큘레이터는 유전체기판, 유전체기판 내부에 형성된 커플러, 및 유전체기판 상부에 실장된 써큘레이터를 포함한다.

Description

일체형 커플러-써큘레이터 및 그를 포함하는 전력 증폭기{Intergrated coupler-circulator and power amplifier compring the same}

본 발명은 커플러와 써큘레이터가 일체화된 일체형 커플러-써큘레이터에 관한 것이다.

일반적으로 기지국(BTS) 장비에는 고 전력 증폭기(HPA; High Power Amplifier)가 사용되는데, 이러한 고 전력 증폭기의 입/출력단에는 전력 분배기(power divider), 파워 엠프(power amplifier), 전력 결합기(power combiner), 써큘레이터(circulator)(또는 아이솔레이터(isolator)) 등이 사용되게 된다.

이러한 각각의 소자들을 별개의 개별 소자로 구성할 경우, 개별 소자를 연결하는 연결 선로에서 많은 전력 손실이 발생하게 되고, 개별 소자간 매칭(matching) 시 불필요한 추가 손실 및 비용이 발생하게 된다. 따라서 이러한 불필요한 손실 및 비용을 제거하기 위해 개별 소자들의 통합 및 집적화가 요구되는 실정이다.

본 발명이 해결하고자 하는 기술적 과제는 연결 선로에서의 불필요한 전력 손실 및 소자간 매칭 비용을 줄일 수 있는 일체형 커플러-써큘레이터를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 연결 선로에서의 불필요한 전력 손실 및 소자간 매칭 비용이 저감된 전력 증폭기를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일체형 커플러-써큘레이터의 일 태양(aspect)은, 유전체기판, 유전체기판 내부에 형성된 커플러, 및 유전체기판 상부에 실장된 써큘레이터를 포함한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 전력 증폭기의 일 태양은, 베이스기판, 및 베이스기판 상에 실장되는 상기 일체형 커플러-써큘레이터를 포함한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 전력 증폭기의 다른 태양은, 전력 분배기, 전력 분배기로부터 분배된 전력을 제공받아 이를 증폭하는 증폭부, 및 증폭부로부터 증폭된 전력을 제공받아 이를 결합하여 출력하는 상기 일체형 커플러-써큘레이터를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 다양한 실시예들에 따른 일체형 커플러-써큘레이터의 경우, 커플러와 써큘레이터가 일체화 되므로 그 연결 선로에서 불필요한 전력 손실을 줄일 수 있고, 소자간 매칭 시 발생하는 매칭 비용 및 손실을 저감할 수 있다. 아울러, 유전체기판 등에 방열판을 추가적으로 형성하여 소자 통합에서 발생할 수 있는 방열문제를 효율적으로 해결할 수 있다.

또한, 유전체기판에 다양한 추가적인 RF 회로들을 형성함으로써 소자의 RF 성능을 향상시킬 수 있다.

도 1은 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 사시도이다.
도 2는 본 발명의 제1 실시예의 변형 실시예에 따른 커플러-써큘레이터의 사시도이다.
도 3 및 도 4는 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 유전체기판을 설명하기 위한 도면들이다.
도 5는 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 써큘레이터를 설명하기 위한 도면이다.
도 6은 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.
도 7은 본 발명의 제2 실시예에 따른 일체형 커플러-써큘레이터의 사시도이다.
도 8은 본 발명의 제2 실시예의 변형 실시예에 따른 일체형 커플러-써큘레이터의 사시도이다.
도 9는 본 발명의 제2 실시예 및 그 변형 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.
도 10은 본 발명의 제3 실시예에 따른 일체형 커플러-써큘레이터의 사시도이다.
도 11은 본 발명의 제3 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.
도 12는 본 발명의 제4 실시예에 따른 일체형 커플러-써큘레이터의 유전체기판의 단면도이다.
도 13은 본 발명의 제4 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.
도 14는 본 발명의 제5 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.
도 15는 본 발명의 제6 실시예에 따른 일체형 커플러-써큘레이터의 유전체기판의 사시도이다.
도 16은 본 발명의 일 실시예에 따른 전력 증폭기의 개념도이다.
도 17은 본 발명의 일 실시예에 따른 전력 증폭기의 회로도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하 도 1 내지 도 6을 참조하여, 본 발명의 제1 실시예에 따른 일체형 커플러(coupler)-써큘레이터(circulator)에 대해 설명한다.

도 1은 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 사시도이고, 도 2는 본 발명의 제1 실시예의 변형 실시예에 따른 커플러-써큘레이터의 사시도이다. 도 3 및 도 4는 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 유전체기판을 설명하기 위한 도면들이며, 도 5는 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 써큘레이터를 설명하기 위한 도면이다. 도 6은 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.

먼저 도 1을 참조하면, 일체형 커플러-써큘레이터는 유전체기판(100), 커플러(도 4의 130) 및 써큘레이터(200)를 포함할 수 있다.

유전체기판(100)은 다층 유전체가 적층되어 형성된 기판일 수 있고, 유전체기판(100) 내부에는 커플러(도 4의 130)가 형성될 수 있다. 이에 대해서는 도 3 및 도 4를 참조하여 보다 구체적으로 설명하도록 한다.

도 4는 도 3의 유전체기판(100)을 Ⅳ- Ⅳ′ 선을 따라 절단한 단면도이다. 도 4를 참조하면, 유전체기판(100)은 제1 접지면(105), 제1 유전층(110), 커플러(130), 제2 유전층(135) 및 제2 접지면(140)을 포함할 수 있다.

제1 접지면(105)은 적어도 일부가 접지단에 연결되는 금속 도전면일 수 있으며, 제1 접지면(105) 상에는 유전 물질이 적층되어 형성된 제1 유전층(110)이 형성될 수 있다.

제1 유전층(110) 상에는 커플러(130)가 형성될 수 있다. 구체적으로 커플러(130)는 제1 유전층(110) 상에 형성된 제1 도전층(115), 제1 도전층(115) 상에 형성된 제3 유전층(120) 및 제3 유전층(120) 상에 형성된 제2 도전층(125)을 포함할 수 있다. 즉, 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 커플러는 3dB 하이브리드 커플러일 수 있다. 여기서 제1 도전층(115) 및 제2 도전층(125)은 유전체기판(100) 내부 또는 표면에 형성된 비아(via)(미도시)를 통해 유전체기판(100)의 입력단자(미도시) 및 출력단자(미도시)에 연결될 수 있다.

커플러(130) 상에는 제2 유전층(135)이 형성될 수 있고, 제2 유전층(135) 상에는 제2 접지면(140)이 형성될 수 있다. 제2 접지면(140)은 앞서 설명한 제1 접지면(105)과 동일한 구조 및 형상으로 형성될 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 도 4에 도시된 바와 같이 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터의 유전체기판(100)은 다층 저온동시소성세라믹(LTCC; Low Temperature Cofired Ceramic) 기판 또는 테프론 기판일 수 있으나, 본 발명이 역시 이에 제한되는 것은 아니다.

써큘레이터(200)는 앞서 설명한 유전체기판(100) 상에 도 1에 도시된 바와 같이 실장될 수 있다. 이러한 써큘레이터(200)는 도 5에 도시된 바와 같이 페라이트(ferrite), 정션(junction), 자성체, 극판 들이 순차적으로 적층되어 형성된 것일 수 있다. 도 6을 함께 참조하면, 이 때, 써큘레이터(200)의 제1 포트(205)는 유전체기판(100) 내에 형성된 커플러(130)와 연결될 수 있고, 제2 포트(215)는 향후 출력단에 연결될 출력포트일 수 있으며, 제3 포트(210)는 제2 포트(215)로 인입되는 반사파를 출력하여 이를 터미네이션(termination) 처리하는 포트일 수 있다.

써큘레이터(200)는 SMT가 가능한 다양한 형상으로 구현될 수 있다. 즉, 써큘레이터는 도 1에 도시된 바와 같이 SMD I/O 핀(pin) 타입 구조로 구현되거나, 도 2에 도시된 바와 같이 SMD I/O 리드(lead) 타입 구조로 구현될 수도 있다.

이처럼 본 발명의 제1 실시예 및 그 변형 실시예에 따른 일체형 커플러-써큘레이터의 경우 커플러와 써큘레이터가 일체화 되므로 그 연결 선로에서 불필요한 전력 손실을 줄일 수 있다. 또한, 소자간 매칭 시 발생하는 매칭 비용 및 손실을 저감할 수 있다.

다음 도 7 내지 도 9를 참조하여 본 발명의 제2 실시예에 따른 일체형 커플러-써큘레이터에 대해 설명한다. 이하에서는 앞서 설명한 본 발명의 제1 실시예에 따른 일체형 커플러-써큘레이터와 동일한 사항에 대해서는 그 중복되는 설명을 생략하도록 한다. 즉, 이하에서는 그 차이점을 중심으로 설명하도록 한다.

도 7은 본 발명의 제2 실시예에 따른 일체형 커플러-써큘레이터의 사시도이고, 도 8은 본 발명의 제2 실시예의 변형 실시예에 따른 일체형 커플러-써큘레이터의 사시도이다. 도 9는 본 발명의 제2 실시예 및 그 변형 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.

먼저 도 7을 참조하면, 일체형 커플러-써큘레이터는 제1 터미네이션부(300) 및 제2 터미네이션부(310)를 더 포함할 수 있다.

제1 터미네이션부(300)는 유전체기판(100) 내부에 형성된 커플러(도 4의 130)에서 발생된 신호를 터미네이션하는 부분으로, 도 7에 도시된 바와 같이 유전체기판(100)의 상부에 형성될 수 있다. 이 때, 제1 터미네이션부(300)는 유전체기판(100) 내부에 형성된 커플러(도 4의 130)와 유전체기판(100)에 형성된 비아(320)를 통해 연결될 수 있다. 도 9를 참조하면 이러한 제1 터미네이션부(300)는 소정의 저항소자로 형성되어 커플러(도 4의 130)에서 발생된 신호를 터미네이션(termination)하는 부분일 수 있다.

한편, 제2 터미네이션부(310)는 출력단으로부터 써큘레이터(200)로 인입된 반사 신호를 터미네이션하는 부분으로, 도 7에 도시된 바와 같이 유전체기판(100)의 상부에 형성될 수 있다. 이 때, 제2 터미네이션부(310)는 써큘레이터(200)의 제3 포트(210)와 연결될 수 있다. 도 9를 참조하면 이러한 제2 터미네이션부(310) 역시 소정의 저항소자로 형성되어 써큘레이터(200)로 인입된 반사 신호를 터미네이션하는 부분일 수 있다.

도 7에는 제1 터미네이션부(300) 및 제2 터미네이션부(310)가 유전체기판(100) 상부에 형성된 것이 도시되어 있으나, 제1 터미네이션부(300) 및 제2 터미네이션부(310)는 유전체기판(100) 내부에 형성될 수도 있다. 이는 앞서 유전체기판(100) 내부에 커플러(도 4의 130)를 형성하는 것과 동일하게, 소정의 저항소자를 유전층(110, 120, 135) 사이에 형성하고 이를 커플러(도 4의 130) 및 써큘레이터(200)와 연결하여 형성될 수 있으므로, 그 자세한 설명은 생략하도록 한다.

한편, 이러한 터미네이션 과정에서 상당한 양의 열이 발생할 수 있으므로, 이러한 열에 대한 방열이 요구될 수 있다. 이하에서는 방열부를 추가적으로 포함하는 본 발명의 제2 실시예의 변형 실시예에 따른 일체형 커플러-써큘레이터에 대해 설명하도록 한다.

본 발명의 제2 실시예의 변형 실시예에 따른 일체형 커플러-써큘레이터는 방열부(330)를 추가적으로 더 포함할 수 있다.

구체적으로 이러한 방열부(330)는 유전체기판(100) 외부(예를 들어, 도 8에 도시된 바와 같이 하부)에 형성될 수 있다. 보다 구체적으로, 도 8 및 도 9를 참조하면, 방열부(330)는 유전체기판(100) 하부에 형성된 예를 들어 열발산판(heat sink)일 수 있다. 이러한 방열부(330)는 유전체기판(100) 내부 또는 표면에 형성된 비아(미도시)를 통해 유전체기판(100) 내부에 형성된 커플러(도 4의 130) 및 유전체기판(100) 상부에 실장된 써큘레이터(200)와 연결될 수 있다.

한편, 유전체기판(100) 하부에 방열부(330)가 형성됨으로써, 유전체기판(100)이 향후 실장될 베이스기판(도 16의 800)으로부터 이격될 수 있다. 이는 SMT 공정 상에서 향후 베이스기판(도 16의 800)에 유전체기판(100)이 실장될 때 문제가 될 수 있으므로, 유전체기판(100)에는 I/O(Input/Output) 핀홀(410)이 형성될 수 있다. 향후 이러한 I/O 핀홀(410)에 I/O 핀이 고정되어 유전체기판(100)을 베이스기판(도 16의 800)에 실장시킴으로써 이러한 이격 문제를 해결할 수 있다.

이처럼 본 발명의 제2 실시예 및 그 변형 실시예에 따른 일체형 커플러-써큘레이터의 경우, 앞서 설명한 본 발명의 제1 실시예 및 그 변형 실시예에 따른 일체형 커플러-써큘레이터의 효과 외에, 소자 통합에서 발생할 수 있는 방열 문제를 효율적으로 해결할 수 있는 추가적인 효과가 더 있을 수 있다.

한편, 본 발명의 실시예들에 따른 일체형 커플러-써큘레이터는 유전체기판(100)에 다양한 추가적인 RF 회로들을 형성함으로써 소자의 RF 성능을 향상시킬 수 있다. 이하에서는 이들의 몇몇 예들에 대해 설명하도록 한다.

먼저 도 10 및 도 11을 참조하여, 본 발명의 제3 실시예에 따른 일체형 커플러-써큘레이터를 설명하도록 한다. 이하에서는 마찬가지로 앞서 설명한 실시예들과 중복된 내용에 대해서는 그 설명을 생략하도록 한다.

도 10은 본 발명의 제3 실시예에 따른 일체형 커플러-써큘레이터의 사시도이고, 도 11은 본 발명의 제3 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.

도 10을 참조하면, 일체형 커플러-써큘레이터는 로우 패스 필터(low pass filter)(500)를 더 포함할 수 있다.

로우 패스 필터(500)는 도 10에 도시된 바와 같이 유전체기판(100) 상부에 형성될 수 있다. 도 10 및 도 11을 같이 참조하면, 로우 패스 필터(500)는 일단이 유전체기판(100) 내부에서 형성된 커플러(도 4의 130)와 비아(320)를 통해 연결되며, 타단이 제1 포트(205)를 통해 써큘레이터(200)와 연결될 수 있다. 이 때, 로우 패스 필터(500)는 소정의 커패시터(미도시)와 소정의 인덕터(미도시)로 이루어질 수 있다.

한편, 도 10에는 유전체기판(100) 상부에 로우 패스 필터(500)가 형성된 것이 도시되어 있으나, 로우 패스 필터(500)는 유전체기판(100) 내부에도 형성될 수 있다. 즉, 유전체기판(100) 내부에 소정의 도전체 패턴을 형성함으로써 소정의 커패시터와 소정의 인덕터를 형성하여 로우 패스 필터(500)를 형성할 수도 있다. 이에 대해서는 앞서 설명한 유전체기판(100) 내부에 터미네이션부(300, 310)를 형성하는 것과 그 원리가 동일한바 자세한 설명은 생략하도록 한다.

이처럼 본 발명의 제3 실시예에 따른 일체형 커플러-써큘레이터의 경우, 로우 패스 필터 기능을 추가적으로 수행할 수 있는 효과가 더 있을 수 있다.

다음 도 12 및 도 13을 참조하여, 본 발명의 제4 실시예에 따른 일체형 커플러-써큘레이터를 설명하도록 한다. 이하에서는 마찬가지로 앞서 설명한 실시예들과 중복된 내용에 대해서는 그 설명을 생략하도록 한다.

도 12는 본 발명의 제4 실시예에 따른 일체형 커플러-써큘레이터의 유전체기판의 단면도이고, 도 13은 본 발명의 제4 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.

도 12를 참조하면, 유전체기판(100)은 앞서 설명한 제1 접지면(105), 제1 유전층(110), 커플러(130), 제2 유전층(135), 제2 접지면(140)외에 추가적으로 제3 도전층(109), 제4 유전층(108) 및 제5 유전층(107)을 더 포함할 수 있다.

이 때, 제3 도전층(109), 제1 유전층(110), 제3 유전층(120) 및 제1 도전층(115)은 방향성 커플러(directional coupler)(600)를 형성할 수 있다. 즉, 도 12와 도 13을 같이 참조하면, 본 발명의 제4 실시예에 따른 일체형 커플러-써큘레이터는 유전체기판(100) 내부에 형성된 방향성 커플러(600)를 더 포함할 수 있다. 이러한 방향성 커플러(600)는 순방향 전력 모니터(forward power monitor)로 사용될 수 있다.

이처럼 본 발명의 제4 실시예에 따른 일체형 커플러-써큘레이터의 경우, 순방향 전력 모니터링 기능을 추가적으로 수행할 수 있는 효과가 더 있을 수 있다.

다음 도 14를 참조하여, 본 발명의 제5 실시예에 따른 일체형 커플러-써큘레이터를 설명하도록 한다. 이하에서는 마찬가지로 앞서 설명한 실시예들과 중복된 내용에 대해서는 그 설명을 생략하도록 한다.

도 14는 본 발명의 제5 실시예에 따른 일체형 커플러-써큘레이터의 회로도이다.

도 14를 참조하면 일체형 커플러-써큘레이터는 로우 패스 필터(500)와 방향성 커플러(130)를 동시에 포함할 수 있다. 이 때, 로우 패스 필터(500)와 방향성 커플러(130)는 모두 유전체기판(100) 내부에 형성될 수도 있고, 로우 패스 필터(500)는 유전체기판(100)의 상부에, 방향성 커플러(130)는 유전체기판(100) 내부에 형성될 수도 있다.

다음 도 15를 참조하여, 본 발명의 제6 실시예에 따른 일체형 커플러-써큘레이터를 설명하도록 한다. 이하에서는 마찬가지로 앞서 설명한 실시예들과 중복된 내용에 대해서는 그 설명을 생략하도록 한다.

도 15는 본 발명의 제6 실시예에 따른 일체형 커플러-써큘레이터의 유전체기판의 사시도이다.

도 15를 참조하면, 일체형 커플러-써큘레이터의 유전체기판(100)에는 결함 접지 구조(DGS; Defected Ground Structure)(700)가 형성될 수 있다. 구체적으로 유전체기판(100)의 제1 접지면(도 4의 105) 또는 제2 접지면(도 4의 140)에는 소정의 패턴 형상으로 접지면이 식각된 결함 접지 구조(700)가 형성될 수 있다. 비록, 도 15에는 아령 형상으로 식각된 결함 접지 구조(700)가 도시되어 있으나, 본 발명은 이에 제한되지 않으며, 필요에 따라 결함 접지 구조(700)의 형상은 얼마든지 변할 수 있다.

이와 같이 일체형 커플러-써큘레이터의 유전체기판의 접지면에 결함 접지 구조를 형성할 경우, 전력 신호의 하모닉(harmonic) 성분을 제거할 수 있어 보다 성능 향상된 일체형 커플러-써큘레이터의 제조가 가능할 수 있다.

다음 도 16 및 도 17을 참조하여, 본 발명의 일 실시예에 따른 전력 증폭기에 대해 설명한다.

도 16은 본 발명의 일 실시예에 따른 전력 증폭기의 개념도이고, 도 17은 본 발명의 일 실시예에 따른 전력 증폭기의 회로도이다.

먼저 도 16을 참조하면, 전력 증폭기는 베이스기판(800), 베이스기판(800) 상에 실장된 전력 분배기(810), 증폭부(820) 및 본 발명의 다양한 실시예들에 따른 일체형 커플러-써큘레이터(100, 200)를 포함할 수 있다.

도 17을 참조하면, 전력 분배기(810)는 베이스 기판(800) 상에 실장되어 입력 전력을 분배하는 역할을 할 수 있고, 증폭부(820)는 베이스 기판(800) 상에 실장되되 전력 분배기(810)에 연결되어 분배된 전력을 증폭하는 역할을 할 수 있다. 또한, 본 발명의 다양한 실시예들에 따른 일체형 커플러-써큘레이터(100, 200)는 베이스 기판(800) 상에 실장되되 증폭부(820)에 연결되어 증폭된 전력을 결합(combine)하고 이를 출력단에 제공하는 역할을 할 수 있다.

이처럼, 본 발명의 일 실시예에 따른 전력 증폭기의 경우, 앞서 설명한 일체형 커플러-써큘레이터가 실장됨으로써, 연결 선로에서의 불필요한 전력 손실 및 소자간 매칭 비용이 저감될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 유전체기판 105: 제1 접지면
107: 제5 유전층 108: 제4 유전층
109: 제3 도전층 110: 제1 유전층
115: 제1 도전층 120: 제3 유전층
125: 제2 도전층 135: 제2 유전층
140: 제2 접지면 200: 써큘레이터
205: 제1 포트 210: 제3 포트
215: 제2 포트 300: 제1 터미네이션부
310: 제2 터미네이션부 320: 비아
330: 방열부 500: 로우 패스 필터
600: 방향성 커플러 700: 결함 접지 구조
800: 베이스기판 810: 전력 분배기
820: 증폭부

Claims

유전체기판;
상기 유전체기판 내부에 형성된 커플러; 및
상기 유전체기판 상부에 실장된 써큘레이터를 포함하되,
상기 유전체기판은 제1 접지면과, 상기 제1 접지면 상에 형성된 제1 유전층과, 상기 제1 유전층 상에 형성된 상기 커플러와, 상기 커플러 상에 형성된 제2 유전층과, 상기 제2 유전층 상에 형성된 제2 접지면을 포함하고,
상기 커플러는 제1 도전층과, 상기 제1 도전층 상에 형성된 제3 유전층과, 상기 제3 유전층 상에 형성된 제2 도전층을 포함하는 일체형 커플러-써큘레이터.
삭제
삭제
제 1항에 있어서,
상기 유전체기판은 저온동시소성세라믹(LTCC; Low Temperature Cofired Ceramic) 기판 또는 테프론 기판을 포함하는 일체형 커플러-써큘레이터.
제 1항에 있어서,
상기 커플러는 3dB 하이브리드 커플러를 포함하는 일체형 커플러-써큘레이터.
제 1항에 있어서,
상기 써큘레이터는 SMD I/O 핀 타입 또는 SMD I/O 리드 타입 중 어느 하나 타입의 써큘레이터를 포함하는 일체형 커플러-써큘레이터.
유전체기판;
상기 유전체기판 내부에 형성된 커플러; 및
상기 유전체기판 상부에 실장된 써큘레이터를 포함하되,
상기 유전체기판은 제1 접지면과, 상기 제1 접지면 상에 형성된 제1 유전층과, 상기 제1 유전층 상에 형성된 상기 커플러와, 상기 커플러 상에 형성된 제2 유전층과, 상기 제2 유전층 상에 형성된 제2 접지면을 포함하고,
상기 제1 접지면 또는 제2 접지면은 결함 접지 구조(DGS; Defected Ground Structure)를 포함하는 일체형 커플러-써큘레이터.
유전체기판;
상기 유전체기판 내부에 형성된 커플러; 및
상기 유전체기판 상부에 실장된 써큘레이터를 포함하되,
상기 유전체기판 상부 또는 내부에 형성되고 상기 커플러와 연결된 제1 터미네이션부, 및 상기 유전체기판 상부 또는 내부에 형성되고 상기 써큘레이터와 연결된 제2 터미네이션부를 더 포함하는 일체형 커플러-써큘레이터.
제 8항에 있어서,
상기 유전체기판 하부에 형성된 방열부를 더 포함하고,
상기 방열부는 열발산판(heat sink)을 포함하는 일체형 커플러-써큘레이터.
제 8항에 있어서,
상기 유전체기판 상부 또는 내부에 로우 패스 필터(low pass filter)를 더 포함하는 일체형 커플러-써큘레이터.
제 8항에 있어서,
상기 유전체기판 내부에 형성된 방향성 커플러(directional coupler)를 더 포함하는 일체형 커플러-써큘레이터.
제 11항에 있어서,
상기 유전체기판 상부 또는 내부에 로우 패스 필터를 더 포함하는 일체형 커플러-써큘레이터.
베이스기판; 및
상기 베이스기판 상에 실장되는 제 1항, 또는 제 4항 내지 제 12항 중 어느 한 항의 일체형 커플러-써큘레이터를 포함하는 전력 증폭기.
전력 분배기;
상기 전력 분배기로부터 분배된 전력을 제공받아 이를 증폭하는 증폭부; 및
상기 증폭부로부터 상기 증폭된 전력을 제공받아 이를 결합하여 출력하는 제1 항, 또는 제 4항 내지 제 12항 중 어느 한 항의 일체형 커플러-써큘레이터를 포함하는 전력 증폭기.