[go: up one dir, main page]

KR101128694B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101128694B1
KR101128694B1 KR1020090110926A KR20090110926A KR101128694B1 KR 101128694 B1 KR101128694 B1 KR 101128694B1 KR 1020090110926 A KR1020090110926 A KR 1020090110926A KR 20090110926 A KR20090110926 A KR 20090110926A KR 101128694 B1 KR101128694 B1 KR 101128694B1
Authority
KR
South Korea
Prior art keywords
region
ion implantation
well
diffusion region
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090110926A
Other languages
English (en)
Other versions
KR20110054320A (ko
Inventor
차재한
이경호
김선구
최형석
김주호
채진영
오인택
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020090110926A priority Critical patent/KR101128694B1/ko
Priority to US12/835,523 priority patent/US8546883B2/en
Priority to TW099124432A priority patent/TWI506781B/zh
Priority to CN201010539006.8A priority patent/CN102074579B/zh
Publication of KR20110054320A publication Critical patent/KR20110054320A/ko
Application granted granted Critical
Publication of KR101128694B1 publication Critical patent/KR101128694B1/ko
Priority to US13/957,103 priority patent/US8692328B2/en
Priority to US13/957,071 priority patent/US8716796B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 고전압용 반도체 장치에 관한 것으로, 본 발명의 반도체 장치는 제1도전형의 기판에 형성되고, 제1이온주입영역과 제1확산영역으로 이루어진 제2도전형의 딥웰(deep well); 상기 제1확산영역과 접하도록 상기 딥웰에 형성된 제1도전형의 제1웰; 및 상기 기판상에 형성되어 상기 제1이온주입영역과 상기 제1확산영역을 동시에 가로지르고, 일측 끝단이 상기 제1웰의 일부와 중첩되는 게이트전극을 포함하고, 상기 제1확산영역에서 불순물 도핑농도가 상기 제1이온주입영역과 상기 제1확산영역이 접하는 경계면에서 멀어질수록 감소하는 것을 특징으로 하며, 상술한 본 발명에 따르면, 딥웰을 이온주입영역과 확산영역을 갖도록 구성함으로써, 고전압용 반도체 장치가 요구하는 항복전압 특성 및 동작전류 특성을 동시에 확보할 수 있는 효과가 있다.
드리프트, 웰, 항복전압, 온 저항

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 고전압용 모스 트랜지스터에 관한 것이다.
일반적으로 사용되는 고전압용 모스 트랜지스터로 많이 사용되는 플래너 확산(planar diffusion) 기술을 이용한 수평형 디모스 트랜지스터(Laterally Double diffused MOS, LDMOS)는 바이폴라(bipolar) 트랜지스터에 비해 높은 입력 임피던스를 가지기 때문에 전력이득이 크고 게이트 구동회로가 매우 간단하며, 유니폴라(unipolar) 장치이기 때문에 장기가 턴-오프(turn-off)되는 동안 소수 캐리어에 의한 축적 또는 재결함에 의해 발생되는 지연시간이 발생하지 않는다는 장점이 있다.
도 1은 종래기술에 따른 수평형 디모스 트랜지스터를 도시한 단면도이다. 여기서는 기판상에 두개의 N채널을 갖는 수평형 디모스 트랜지스터가 벌크픽업영역을 기준으로 좌우대칭구조로 배치된 경우를 예시하여 도시하였다.
도 1을 참조하여 종래기술에 따른 수평형 디모스 트랜지스터를 살펴보면, P형 기판(11)에 형성되어 전 영역에 걸쳐 균일한 불순물 도핑농도를 가는 N형 딥웰(deep well), 딥웰(12) 내에 소정 간격 이격되어 배치된 N웰(14)과 P웰(16), P웰(16)에 형성된 N형 소스영역(17)과 P형 벌크픽업영역(18), N웰(14)에 형성된 N형 드레인영역(15), 소스영역(17)과 드레인영역(15) 사이의 기판(11) 상에 형성된 게이트전극(20) 및 게이트전극(20)과 기판(11) 사이에 개재된 절연층(21)으로 구성되어 있다. 이때, 절연층(21)은 게이트절연막(19)과 필드산화막(13)을 포함하고 있다.
고전압용 모스 트랜지스터를 설계함에 있어서, 높은 항복전압(Breakdown Volatage, BV)을 유지하면서 온 저항(Specific On Resistance, Rsp)을 최소화시키는 것이 근본적으로 요구된다는 사실은 잘 알려져 있다.
구체적으로, 상술한 구조를 갖는 수평형 디모스 트랜지스터에서 항복전압을 향상시키기 위해서는 딥웰(12) 또는 드리프드영역(Drift region, D)의 불순물 도핑농도를 감소시켜야 한다. 참고로, 게이트전극(20)과 P웰(16)이 중첩되는 영역이 채널영역(Channel region, C)으로 작용하고, 채널영역(C)이 끝나는 지점으로부터 드레인영역(15)까지를 드리프트영역(D)이라 한다.
하지만, 종래기술에서 충분한 항복전압을 확보하기 위해 딥웰(12) 또는 드리프트영역(D)의 불순물 도핑농도를 감소시키면, 온 저항이 증가하여 수평형 디모스 트랜지스터의 동작전류 특성이 열화되는 문제점이 발생한다. 반대로, 충분한 동작전류 특성을 확보하기 위해 딥웰(12) 또는 드리프드영역(D)의 불순물 도핑농도를 증가시키면, 항복전압 특성이 열화되는 문제점이 발생한다. 즉, 항복전압 특성과 동작전류 특성은 딥웰(12) 또는 드리프트영역(D)의 불순물 도핑농도에 트레이드오프(Trade-off) 관계를 가지게 된다. 따라서, 고전압 모스 트랜지스터가 요구하는 항복전압 특성 및 동작전류 특성을 동시에 확보할 수 있는 방법이 절실히 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 고전압용 반도체 장치가 요구하는 항복전압 특성 및 동작전류 특성을 동시에 확보할 수 있는 반도체 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체 장치는, 제1도전형의 기판에 형성되고, 제1이온주입영역과 제1확산영역으로 이루어진 제2도전형의 딥웰(deep well); 상기 제1확산영역과 접하도록 상기 딥웰에 형성된 제1도전형의 제1웰; 및 상기 기판상에 형성되어 상기 제1이온주입영역과 상기 제1확산영역을 동시에 가로지르고, 일측 끝단이 상기 제1웰의 일부와 중첩되는 게이트전극을 포함하고, 상기 제1확산영역에서 불순물 도핑농도가 상기 제1이온주입영역과 상기 제1확산영역이 접하는 경계면에서 멀어질수록 감소하는 것을 특징으로 한다.
또한, 상기 딥웰 하부에 형성되고, 균일한 불순물 도핑농도를 갖는 제2도전형의 매몰불순물층을 더 포함할 수 있다.
또한, 상기 제1이온주입영역 하부에 형성된 제2이온주입영역과 상기 제1확산영역 하부에 형성된 제2확산영역으로 이루어지고, 상기 제2확산영역에서 불순물 도핑농도가 상기 제2이온주입영역과 상기 제2확산영역이 접하는 경계면에서 멀어질수록 감소하는 제2도전형의 매몰불순물층을 더 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 반도체 장치는, 제1도전형의 기판에 형성된 제2도전형의 딥웰; 상기 딥웰 하부에 형성되어 이온주입영역과 확산영역으로 이루어진 제2도전형의 매몰불순물층; 상기 확산영역과 중첩되도록 상기 딥웰에 형성된 제1도전형의 제1웰; 상기 기판 상에 형성되어 상기 이온주입영역과 상기 확산영역을 동시에 가로지르고, 일측 끝단이 상기 제1웰의 일부와 중첩되는 게이트전극을 포함하고, 상기 확산영역에서 불순물 도핑농도가 상기 이온주입영역과 상기 확산영역이 접하는 경계면에서 멀어질수록 감소하는 것을 특징으로 한다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 딥웰 또는 매몰불순물층 중 어느 하나를 이온주입영역과 확산영역을 갖도록 구성함으로써, 고전압용 반도체 장치가 요구하는 항복전압 특성 및 동작전류 특성을 동시에 확보할 수 있는 효과가 있다.
또한, 본 발명은 딥웰 및 매몰불순물층 각각이 이온주입영역과 확산영역을 갖도록 구성함으로써, 고전압용 반도체 장치가 요구하는 항복전압 특성 및 동작전류 특성을 동시에 보다 효과적으로 확보할 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기 술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명의 실시예들에서는 고전압용 모스 트랜지스터가 요구하는 항복전압(Breakdown Volatage, BV) 특성 및 동작전류 특성을 동시에 확보할 수 있는 반도체 장치를 제공한다. 이를 위해 본 발명은 딥웰(deep well) 또는 드리프트영역에서의 불순물 도핑농도가 구배를 갖도록 형성함을 기술요지로 한다.
이하에서는, N채널을 갖는 수평형 디모스 트랜지스터(Lateral Double diffused MOS, LDMOS)에 본 발명의 기술요지를 적용한 경우를 예시하여 설명한다. 따라서, 이하의 설명에서 제1도전형은 P형이고, 제2도전형은 N형이다. 물론, P채널을 갖는 수평형 디모스 트랜지스터에도 본 발명의 기술요지를 동일하게 적용할 수 있으며, 이 경우에 제1도전형은 N형이고, 제2도전형은 P형이다.
또한, 본 발명의 기술요지는 수평형 디모스 트랜지스터뿐만 아니라 EDMOS(Extended Drain MOS)등의 고전압용 모스 트랜지스터등의 고전압용 반도체 장치에 모두 적용할 수 있다.
도 2a는 본 발명의 제1실시예에 따른 수평형 디모스 트랜지스터를 도시한 단면도이고, 도 2b는 도 2a에 도시된 딥웰 및 매몰불순물층의 불순물 도핑농도 프로파일을 도시한 그래프이다. 여기서는 기판상에 두개의 N채널을 갖는 수평형 디모스 트랜지스터가 벌크픽업영역을 기준으로 좌우대칭구조로 배치된 경우를 예시하여 도시하였다.
도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 제1실시예에 따른 수평형 디모스 트랜지스터는 제1도전형의 기판(31)에 형성되고 이온주입영역(32A)과 확산영역(32B)으로 이루어진 제2도전형의 딥웰(32), 확산영역(32B)과 접하도록 딥웰(32)에 형성된 제1도전형의 제1웰(35), 제1웰(35)에 형성된 제2도전형의 소스영역(36), 이온주입영역(32A)에 형성된 제2도전형의 드레인영역(34), 기판(31) 상에 형성되어 이온주입영역(32A)과 확산영역(32B)을 동시에 가로지르고, 일측 끝단이 제1웰(35)의 일부와 중첩되는 게이트전극(41) 및 게이트전극(41)과 기판(31) 사이에 개재된 절연층(40)을 포함한다.
또한, 본 발명의 제1실시예에 따른 수평형 디모스 트랜지스터는 제1웰(35)에 형성된 제1도전형의 벌크픽업영역(37) 및 이온주입영역(32A)에 형성되어 드레인영역(34)을 감싸는 제2도전형의 제2웰(33)을 더 포함할 수 있다. 여기서, 제1웰(35)보다 높은 불순물 도핑농도를 갖는 벌크픽업영역(37)은 제1웰(35)과의 콘택특성을 향상시키는 역할을 수행한다. 그리고, 드레인영역(34)보다 낮은 불순물 도핑농도를 갖는 제2웰(33)은 확장된 드레인영역(34)으로 작용하여 동작간 드레인영역(34)에 대한 안정성을 향상시키는 역할을 수행한다. 이때, 제2웰(33)은 딥웰(32)보다 높은 불순물 도핑농도를 가질 수 있다.
또한, 본 발명의 제1실시예에 따른 수평형 디모스 트랜지스터는 딥웰(32) 하부에 형성된 제2도전형의 매몰불순물층(42)을 더 포함할 수 있다. 이때, 매몰불순물층(42)은 딥웰(32)보다 높은 불순물 도핑농도를 가질 수 있고, 전 영역에 걸쳐 균일한 불순물 도핑농도를 가질 수 있다. 여기서, 매몰불순물층(42)은 동작간 제1 웰(35)로부터 확장되는 공핍영역의 과도한 확장을 방지하여 펀치쓰루(punch through) 전압을 향상시킴으로써, 수평형 디모스 트랜지스터의 항복전압 특성을 향상시키는 역할을 수행한다.
기판(31)으로는 벌크 실리콘(bulk Si) 기판 또는 지지기판, 매몰절연층 및 에피택셜층(예컨대, 에피택셜실리콘층)이 순차적으로 적층된 구조의 SOI(Silicon On Insulator) 기판을 사용할 수 있다. 이때, 기판(31)으로 SOI 기판을 사용하는 경우에 상술한 구조를 갖는 수평형 디모스 트랜지스터는 에피택셜층에 형성할 수 있다.
게이트전극(41)은 일측 끝단이 소스영역(36)에 정렬되고, 타측 끝단이 드레인영역(34)으로부터 소정 간격 이격된 형태를 가질 수 있다. 이때, 제1웰(35)과 게이트전극(41)이 중첩되는 영역을 채널영역(Channel region, C)이라 하고, 채널영역(C)이 끝나는 지점 즉, 게이트전극(41) 아래 제1웰(35)과 딥웰(32)이 접하는 경계면에서부터 드레인영역(34)까지의 기판(31) 표면에 인접한 영역을 드리프트영역(Drift region, D)이라 한다.
게이트전극(41)과 기판(31) 사이에 기재된 절연층(40)은 게이트절연막(38) 및 필드산화막(39)을 포함할 수 있다. 이때, 소스영역(36)과 인접한 지역에 게이트절연막(38)이 위치하고, 드레인영역(34)과 인접한 지역에 필드산화막(39)이 위치할 수 있다. 여기서, 필드산화막(39)은 게이트절연막(38)보다 두꺼운 두께를 가지며, 게이트절연막(38)의 두께는 게이트전극(41)에 인가되는 동작전압에 따라 그 두께를 조절할 수 있다. 물론, 게이트전극(41) 아래 위치하는 필드산화막(38)의 두께 역시 게이트전극(41)에 인가되는 동작전압에 따라 그 두께를 조절할 수 있다.
딥웰(32)의 이온주입영역(32A)은 균일한 도핑농도를 갖고, 확산영역(32B)은 불순물 이온주입공정을 통해 기판(31)의 소정영역에 이온주입영역(32A)을 형성한 후에 드라이브 인(drive in) 또는 확산공정을 통해 이온주입영역(32A)의 불순물을 확산시켜 형성할 수 있다. 따라서, 확산영역(32B)의 불순물 도핑농도는 이온주입영역(32A)과 확산영역(32B)가 접하는 경계면으로부터 멀어질수록 불순물 도핑농도가 감소하는 구배를 갖는다(도 2b 참조).
또한, 확산영역(32B)에서 벌크픽업영역(37) 하부의 불순물 도핑농도가 가장 낮고, 벌크픽업영역(37)으로부터 드레인영역(34) 방향으로 갈수록 불순물 도핑농도가 증가한다. 이때, 확산영역(32B)과 매몰불순물층(42)이 동일 도전형을 갖는 범위에서 확산영역(32B)에서 불순물 도핑농도가 가장 낮은 지점과 매몰불순물층(42) 사이의 불순물 도핑농도 차이가 클수록 수평형 디모스 트랜지스터의 항복전압을 향상시킬 수 있다.
또한, 딥웰(32)의 확산영역(32B) 선폭은 수평형 디모스 트랜지스터의 동작전압에 따라 조절할 수 있다. 구체적으로, 고전압을 인가할수록 확산영역(32B)의 선폭을 증가시키는 것이 바람직하다.
여기서, 본 발명의 제1실시예에 따른 수평형 모스 트랜지스터는 항복전압 특성 및 동작전류 특성을 동시에 확보하기 위해 확산영역(32B)에서 불순물 도핑농도가 이온주입영역(32A)과 확산영역(32A)이 접하는 경계면에서 멀어질수록 감소하는 것을 특징으로 한다.
구체적으로, 항복전압 특성을 향상시키기 위해서는 딥웰(32) 또는 드리프트영역(D)의 불순물 도핑농도를 감소시켜야 하나, 이들 영역의 불순물 도핑농도를 감소시키면 온 저항(Specific On Resistance, Rsp)이 증가하여 동작전류 특성이 저하되는 문제점이 발생하게 된다.
하지만, 본 발명의 제1실시예와 같이 이온주입영역(32A)과 불순물 도핑농도의 구배를 갖는 확산영역(32B)으로 이루어진 딥웰(32)은 드리프트영역(D) 내 일부 구간에서만 즉, 드리프트영역(D) 내 확산영역(32B)에서만 불순물 도핑농도가 감소하기 때문에 온 저항 증가를 최대한 억제할 수 있다. 또한, 확산영역(32B) 내 불순물 도핑농도는 구배를 갖기 때문에 보다 효과적으로 온 저항의 증가를 방지할 수 있다. 이처럼, 온 저항의 증가를 최대한 억제함으로써 수평형 디모스 트랜지스터의 동작전류 특성이 열화되는 것을 억제할 수 있다.
이와 더불어, 딥웰(32)의 확산영역(32B)은 이온주입영역(32A)에 도핑된 불순물을 확산시켜 형성함으로써, 확산영역(32B)이 이온주입영역(32A)에 비하여 상대적으로 낮은 불순물 도핑농도를 갖기 때문에 동작간 수평형 디모스 트랜지스터의 항복전압 특성을 향상시킬 수 있다. 이는, 이온주입영역(32A)에 비하여 상대적으로 낮은 불순물 도핑농도를 갖는 확산영역(32B) 내에 제1웰(35)이 위치함에 따라 딥웰(32)과 제1웰(35) 사이에 형성되는 PN다이오드의 내압을 증가시킬 수 있기 때문이다. 또한, 확산영역(32B) 내 불순물 도핑농도는 드레인영역(34)에서 제1웰(35) 방향-또는 벌크픽업영역(37) 방향-으로 갈수록 감소하는 구배를 가짐으로써, 딥웰(32)과 제1웰(35) 사이에 형성되는 PN다이오드의 내압을 보다 효과적으로 증가시 킬 수 있다. 이를 통해, 동작간 수평형 디모스 트랜지스터의 항복전압 특성을 보다 효과적으로 향상시킬 수 있다.
여기서, 상술한 이온주입영역(32A)과 확산영역(32B)으로 이루어진 딥웰(32)을 통해 수평형 디모스 트랜지스터가 요구하는 충분한 항복전압 특성을 구현할 수 있다면, 매몰불순물층(42)으로 인해 딥웰(32)의 불순물 도핑농도를 증가시킬 수 있고, 이를 통해 수평형 디모스 트랜지스터의 동작전류 특성을 향상시킬 수 있다. 즉, 이온주입영역(32A)과 확산영역(32B)으로 이루어진 딥웰(32)을 통해 충분한 항복전압 특성을 구현할 경우에 딥웰(32)의 불순물 도핑농도가 증가함에 따라 열화되는 항복전압 특성을 매몰불순물층(42)이 보완하여 항복전압 특성의 열화없이 동작전류 특성을 향상시킬 수 있다.
한편, 본 발명의 제1실시예에 따른 수평형 디모스 트랜지스터에서는 이온주입영역(32A) 및 확산영역(32B)이 모두 제2도전형을 가지나, 이온주입영역(32A)으로부터 확산영역(32B)으로 충분한 확산이 이루어지지 않을 경우에 이온주입영역(32A)은 제2도전형을 갖고, 확산영역(32A)은 제1도전형을 가질 수 있다. 이처럼, 확산영역(32A)이 제1도전형을 가질 경우에 동작간 확산영역(32A)과 게이트전극(41) 사이에 반전영역(inversion region)이 형성되어 온 저항이 증가하기 때문에 수평형 디모스 트랜지스터의 동작특성이 열화되는 문제점을 유발할 수 있다. 참고로, 본 발명의 제1실시예와 같이 확산영역(32B)이 제2도전형을 가질 경우에는 확산영역(32B)과 게이트전극(41) 사이에 축전영역(accumulation region)이 형성된다.
이처럼, 이온주입영역(32A)으로부터 충분한 확산이 이루어지지 않아 확산영 역(32A)이 제1도전형을 가지는 경우에는 확산영역(32B)과 게이트전극(41) 사이에 인버젼영역이 형성되는 것을 방지하기 위한 별도의 불순물영역을 형성해야만 하기 때문에 공정과정이 복잡해지고 생산비용이 증가하는 문제점을 유발할 수 있다. 따라서, 이온주입영역(32A)으로부터 불순물을 확산시켜 형성되는 확산영역(32B)은 이온주입영역(32A)과 동일한 도전형을 갖도록 형성하는 것이 바람직하다.
도 3a는 본 발명의 제2실시예에 따른 수평형 디모스 트랜지스터를 도시한 단면도이고, 도 3b는 도 3a에 도시된 딥웰과 매몰불순물층의 불순물 도핑농도 프로파일을 도시한 그래프이다. 여기서는 기판상에 두개의 N채널을 갖는 수평형 디모스 트랜지스터가 벌크픽업영역을 기준으로 좌우대칭구조로 배치된 경우를 예시하여 도시하였다.
도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 제2실시예에 따른 수평형 디모스 트랜지스터는 제1도전형의 기판(51)에 형성되어 균일한 불순물 도핑농도를 갖고, 충분한 동작전류 특성을 확보할 수 있는 수준의 불순물 도핑농도를 갖는 제2도전형의 딥웰(53), 딥웰(53) 하부에 형성되어 이온주입영역(52A)과 확산영역(52B)으로 이루어진 제2도전형의 매몰불순물층(52), 확산영역(52B)과 중첩되도록 딥웰(53)에 형성된 제1도전형의 제1웰(56), 제1웰(56)에 형성된 제2도전형의 소스영역(57), 이온주입영역(52A) 상부의 딥웰(53)에 형성된 제2도전형의 드레인영역(55), 기판(51) 상에 형성되어 이온주입영역(52A)과 확산영역(52B)을 동시에 가로지르고, 일측 끝단이 제1웰(56)의 일부와 중첩되는 게이트전극(62) 및 게이트전극(62)과 기 판(51) 사이에 개재된 절연층(61)을 포함한다.
또한, 본 발명의 제2실시예에 따른 수평형 디모스 트랜지스터는 제1웰(56)에 형성된 제1도전형의 벌크픽업영역(58) 및 딥웰(53)에 형성되어 드레인영역(55)을 감싸는 제2도전형의 제2웰(54)을 더 포함할 수 있다. 여기서, 제1웰(56)보다 높은 불순물 도핑농도를 갖는 벌크픽업영역(58)은 제1웰(56)과의 콘택특성을 향상시키는 역할을 수행한다. 그리고, 드레인영역(55)보다 낮은 불순물 도핑농도를 갖는 제2웰(54)은 확장된 드레인영역(55)으로 작용하여 동작간 드레인영역(55)에 대한 안정성을 향상시키는 역할을 수행한다. 이때, 제2웰(54)은 딥웰(53)보다 높은 불순물 도핑농도를 가질 수 있다.
기판(51)으로는 벌크 실리콘(bulk Si) 기판 또는 지지기판, 매몰절연층 및 에피택셜층(예컨대, 에피택셜실리콘층)이 순차적으로 적층된 구조의 SOI(Silicon On Insulator) 기판을 사용할 수 있다. 이때, 기판(51)으로 SOI 기판을 사용하는 경우에 상술한 구조를 갖는 수평형 디모스 트랜지스터는 에피택셜층에 형성할 수 있다.
게이트전극(62)은 일측 끝단이 소스영역(57)에 정렬되고, 타측 끝단이 드레인영역(55)과 소정 간격 이격된 형태를 가질 수 있다. 이때, 제1웰(56)과 게이트전극(62)이 중첩되는 영역을 채널영역(Channel region, C)이라 하고, 채널영역(C)이 끝나는 지점 즉, 게이트전극(62) 아래 제1웰(56)과 딥웰(53)이 접하는 경계면에서부터 드레인영역(55)까지의 기판(51) 표면에 인접한 영역을 드리프트영역(Drift region, D)이라 한다.
게이트전극(62)과 기판(51) 사이에 기재된 절연층(61)은 게이트절연막(59) 및 필드산화막(60)을 포함할 수 있다. 이때, 소스영역(57)과 인접한 지역에 게이트절연막(59)이 위치하고, 드레인영역(55)과 인접한 지역에 필드산화막(60)이 위치할 수 있다. 여기서, 필드산화막(60)은 게이트절연막(59)보다 두꺼운 두께를 가지며, 게이트절연막(59)의 두께는 게이트전극(62)에 인가되는 동작전압에 따라 그 두께를 조절할 수 있다. 물론, 게이트전극(62) 아래 위치하는 필드산화막(60)의 두께 역시 게이트전극(62)에 인가되는 동작전압에 따라 그 두께를 조절할 수 있다.
매몰불순물층(52)의 이온주입영역(52A)은 균일한 도핑농도를 갖고, 확산영역(52B)은 불순물 이온주입공정을 통해 기판(51)의 소정영역에 이온주입영역(52A)을 형성한 후에 드라이브 인(drive in) 또는 확산공정을 통해 이온주입영역(52A)의 불순물을 확산시켜서 형성할 수 있다. 따라서, 확산영역(52B)의 불순물 도핑농도는 이온주입영역(52A)과 확산영역(52B)이 접하는 경계면으로부터 멀어질수록 불순물 도핑농도가 감소하는 구배를 갖는다.
또한, 딥웰(53)과 이온주입영역(52A) 및 확산영역(52B)은 서로 동일한 도전형 즉, 제2도전형을 갖는다. 확산영역(52B)에서 벌크픽업영역(58) 하부가 가장 낮은 불순물 도핑농도를 갖고, 벌크픽업영역(58)으로부터 드레인영역(55)방향으로 갈수록 불순물 도핑농도가 증가한다.
또한, 매몰불순물층(52)의 이온주입영역(52A)은 딥웰(53)보다 높은 불순물 도핑농도를 갖고, 확산영역(52B)의 불순물 도핑농도는 딥웰(53)보다 높거나, 동일하거나, 또는 더 낮을 수 있다. 이때, 딥웰(53)과 확산영역(52B)이 동일한 도전형 을 갖는 범위에서 확산영역(52B)의 불순물 도핑농도가 가장 낮은 지점과 딥웰(53)의 불순물 도핑농도를 비교했을 때, 이들 사이의 불순물 도핑농도 차이가 클 수록 항복전압 특성을 향상시킬 수 있다(도 3b 참조).
또한, 매몰불순물층(52)의 확산영역(52B) 선폭은 수평형 디모스 트랜지스터의 동작전압에 따라 조절할 수 있다. 구체적으로, 고전압을 인가할수록 확산영역(52B)의 선폭을 증가시키는 것이 바람직하다.
여기서, 본 발명의 제2실시예에 따른 수평형 모스 트랜지스터는 항복전압 특성 및 동작전류 특성을 동시에 확보하기 위해 딥웰(53)의 불순물 도핑농도를 충분한 동작전류 특성을 확보할 수 있는 수준으로 가져감과 동시에 매립불순물층(52)의 확산영역(32B)에서 불순물 도핑농도가 이온주입영역(32A)과 확산영역(32A)이 접하는 경계면에서 멀어질수록 감소하는 것을 특징으로 한다. 즉, 동작전류 특성을 확보할 수 있는 수준의 불순물 도핑농도를 갖는 딥웰(53)로 인해 저하된 항복전압 특성을 매몰불순물층(52)을 통해 보완함으로써, 항복전압 특성 및 동작전류 특성을 동시에 확보할 수 있다.
구체적으로, 매몰불순물층(52)은 동작간 제1웰(56)로부터 확장되는 공핍영역의 과도한 확장을 방지하여 펀치쓰루(punch through) 전압을 향상시킴으로써, 수평형 디모스 트랜지스터의 항복전압 특성을 향상시킬 수 있다.
이와 더불어, 매몰불순물층(52)의 확산영역(52B)은 이온주입영역(52A)에 도핑된 불순물을 확산시켜 형성한다. 이로 인해, 확산영역(52B)은 이온주입영역(52A)에 비하여 상대적으로 낮은 불순물 도핑농도를 갖기 때문에 동작간 수평형 디모스 트랜지스터의 항복전압 특성을 향상시킬 수 있다. 이는, 이온주입영역(52A)에 비하여 상대적으로 작은 불순물 도핑농도를 갖는 확산영역(52B)의 상부에 제1웰(56)이 위치함에 따라 딥웰(53)과 제1웰(56) 사이에 형성되는 PN다이오드의 내압을 증가시킬 수 있기 때문이다. 또한, 확산영역(52B) 내 불순물 도핑농도가 드레인영역(55)에서 제1웰(56) 방향-또는, 벌크픽업영역(58) 방향-으로 갈수록 감소하는 구배를 가짐으로써, 딥웰(53)과 제1웰(56) 사이에 형성되는 PN다이오드의 내압을 보다 효과적으로 증가시킬 수 있다. 이를 통해, 동작간 수평형 디모스 트랜지스터의 항복전압 특성을 보다 효과적으로 향상시킬 수 있다.
또한, 확산영역(52B)에서 불순물 도핑농도가 벌크픽업영역(58) 하부에서 가장 낮기 때문에 동작간 제1웰(56)로부터 기판(51)방향으로 확장되는 공핍영역의 확장거리를 증가시켜 동작전압이 증가하여도 동작전압에 대한 항복전압 특성을 더욱더 효과적으로 향상시킬 수 있다. 참고로, 매몰불순물층(52)이 균일한 불순물 도핑농도를 가질 경우에 동작간 벌크픽업영역(58) 하부로 확장되는 공핍영역의 확장거리는 제1웰(56) 하부면과 매몰불순물층(52) 상부면 사이의 간격에 따라 한정되기 때문에 특정 동작전압 이상에서는 동작간 제1웰(56)로부터 확장되는 공핍영역의 폭-기판(51)방향으로의 폭-을 증가시킬 수 없기 때문에 동작전압이 증가함에 따라 상대적으로 항복전압 특성이 열화된다. 하지만, 본 발명의 제2실시예에서는 확산영역(52B)에서 불순물 도핑농도가 벌크픽업영역(58) 하부에서 가장 낮기 때문에 동작간 제1웰(56)로부터 기판(51)방향으로 확장되는 공핍영역의 폭을 증가시킬 수 있고, 이를 통해 균일한 불순물 도핑농도를 갖는 매몰불순물층(52)을 구비하는 수평 형 디모스 트랜지스터에 비하여 보다 효과적으로 항복전압 특성 특히, 동작전압이 증가함에 따라 상대적으로 항복전압 특성이 열화되는 것을 방지할 수 있다.
도 4a는 본 발명의 제3실시예에 따른 수평형 디모스 트랜지스터를 도시한 단면도이고, 도 4b는 도 4a에 도시된 딥웰과 매몰불순물층의 불순물 도핑농도 프로파일을 도시한 그래프이다. 여기서는 기판상에 두개의 N채널 수평형 디모스 트랜지스터가 벌크픽업영역을 기준으로 좌우대칭구조로 배치된 경우를 예시하여 도시하였다.
도 4a 및 도 4b에 도시된 바와 같이, 본 발명의 제3실시예에 따른 수평형 디모스 트랜지스터는 제1도전형의 기판(71)에 형성되고 제1이온주입영역(73A)과 제1확산영역(73B)으로 이루어진 제2도전형의 딥웰(73), 제1이온주입영역(73A) 하부에 형성된 제2이온주입영역(72A)과 제1확산영역(73B) 하부에 형성된 제2확산영역(72B)으로 이루어진 제2도전형의 매몰불순물층(72), 제1확산영역(73B)에 형성된 제1도전형의 제1웰(76), 제1웰(76)에 형성된 제2도전형의 소스영역(77), 제1이온주입영역(73A)에 형성된 제2도전형의 드레인영역(75), 기판(71) 상에 형성되어 제1이온주입영역(73A)과 제1확산영역(73B)-또는 제2이온주입영역(72A)과 제2확산영역(72B)-을 동시에 가로지르고, 일측 끝단이 제1웰(76)의 일부와 중첩되는 게이트전극(82) 및 게이트전극(82)과 기판(71) 사이에 개재된 절연층(81)을 포함한다.
또한, 본 발명의 제3실시예에 따른 수평형 디모스 트랜지스터는 제1웰(76)에 형성된 제1도전형의 벌크픽업영역(78) 및 제1이온주입영역(73A)에 형성되어 드레인 영역(75)을 감싸는 제2도전형의 제2웰(74)을 더 포함할 수 있다. 여기서, 제1웰(76)보다 높은 불순물 도핑농도를 갖는 벌크픽업영역(78)은 제1웰(76)과의 콘택특성을 향상시키는 역할을 수행한다. 그리고, 드레인영역(75)보다 작은 불순물 도핑농도를 갖는 제2웰(74)은 확장된 드레인영역(75)으로 작용하며 동작간 드레인영역(75)에 대한 안정성을 향상시키는 역할을 수행한다. 이때, 제2웰(74)은 제1이온주입영역(73A)보다 높은 불순물 도핑농도를 가질 수 있다.
기판(71)으로는 벌크 실리콘(bulk Si) 기판 또는 지지기판, 매몰절연층 및 에피택셜층(예컨대, 에피택셜실리콘층)이 순차적으로 적층된 구조의 SOI(Silicon On Insulator) 기판을 사용할 수 있다. 이때, 기판(71)으로 SOI 기판을 사용하는 경우에 상술한 구조를 갖는 수평형 디모스 트랜지스터는 에피택셜층에 형성할 수 있다.
게이트전극(82)은 일측 끝단이 소스영역(77)에 정렬되고, 타측 끝단이 드레인영역(75)으로부터 소정 간격 이격된 형태를 가질 수 있다. 이때, 제1웰(76)과 게이트전극(82)이 중첩되는 영역을 채널영역(Channel region, C)이라 하고, 채널영역(C)이 끝나는 지점 즉, 게이트전극(82) 아래 제1웰(76)과 딥웰(73)이 접하는 경계면에서부터 드레인영역(75)까지의 기판(71) 표면에 인접한 영역을 드리프트영역(Drift region, D)이라 한다.
게이트전극(82)과 기판(71) 사이에 기재된 절연층(81)은 게이트절연막(79) 및 필드산화막(80)을 포함할 수 있다. 이때, 소스영역(77)과 인접한 지역에 게이트절연막(79)이 위치하고, 드레인영역(75)과 인접한 지역에 필드산화막(80)이 위치할 수 있다. 여기서, 필드산화막(80)은 게이트절연막(79)보다 두꺼운 두께를 가지며, 게이트절연막(79)의 두께는 게이트전극(82)에 인가되는 동작전압에 따라 그 두께를 조절할 수 있다. 물론, 게이트전극(82) 아래 위치하는 필드산화막(80)의 두께 역시 게이트전극(82)에 인가되는 동작전압에 따라 그 두께를 조절할 수 있다.
딥웰(73)의 제1이온주입영역(73A)은 균일한 도핑농도를 갖고, 제1확산영역(73B)은 불순물 이온주입공정을 통해 기판(71)의 소정영역에 제1이온주입영역(73A)을 형성한 후에 드라이브 인(drive in) 또는 확산공정을 통해 제1이온주입영역(73A)의 불순물을 확산시켜 형성할 수 있다. 따라서, 제1확산영역(73B)의 불순물 도핑농도는 제1이온주입영역(73A)과 제1확산영역(73B)이 접하는 경계면으로부터 멀어질수록 감소하는 구배를 갖는다.
매몰불순물층(72)의 제2이온주입영역(72A)은 균일한 불순물 도핑농도를 갖고, 제1이온주입영역(73A)과 동일한 도전형을 가지며, 제1이온주입영역(73A)보다 높은 불순물 도핑농도를 갖는다.
매몰불순물층(72)의 제2확산영역(72B)은 불순물 이온주입공정을 통해 기판(71)의 소정영역에 제2이온주입영역(72A)을 형성한 후에 드라이브 인 또는 확산공정을 통해 제2이온주입영역(72A)의 불순물을 확산시켜서 형성할 수 있다. 따라서, 제2확산영역(72B)의 불순물 도핑농도는 제2이온주입영역(72A)과 제2확산영역(72B)이 접하는 경계면으로부터 멀어질수록 불순물 도핑농도가 감소하는 구배를 갖는다. 이때, 제2확산영역(72B), 제2이온주입영역(72A), 제1이온주입영역(73A) 및 제1확산영역(73B) 모두 동일한 도전형 즉, 제2도전형을 가지며 제2확산영역(72B)에 서의 불순물 도핑농도는 제1확산영역(73B)에서의 불순물 도핑농도보다 높거나, 동일하거나, 또는 낮은 수 있다.
또한, 제1확산영역(73B) 및 제2확산영역(72B)에서 벌크픽업영역(78) 하부의 불순물 도핑농도가 가장 낮고, 벌크픽업영역(78)으로부터 드레인영역(75) 방향으로 갈수록 불순물 도핑농도가 증가한다. 이때, 제1확산영역(73B)과 제2확산영역(72B)이 동일한 도전형을 갖는 범위에서 제1확산영역(73B)에서 불순물 도핑농도가 가장 낮은 지점과 제2확산영역(72B)에서 불순물 도핑농도가 가장 낮은 지점과의 불순물 도핑농도 차이가 클수록 수평형 디모스 트랜지스터의 항복전압 특성을 향상시킬 수 있다.
또한, 제1확산영역(73B) 및 제2확산영역(72B)의 선폭은 수평형 디모스 트랜지스터의 동작전압에 따라 조절할 수 있다. 구체적으로, 고전압을 인가할수록 제1확산영역(73B) 및 제2확산영역(72B)의 선폭을 증가시키는 것이 바람직하다. 이때, 제2확산영역(72B)의 선폭이 제1확산영역(73B)의 선폭보다 큰 것이 바람직하다. 이는 제1이온주입영역(73A)보다 제2이온주입영역(72A)의 불순물 도핑농도가 더 커서 제1 및 제2확산영역(73B, 72B)을 형성하기 위한 확산공정시 제1확산영역(73B)보다 제2확산영역(72B)의 확산거리가 더 길기 때문이다. 참고로, 확산거리는 온도, 불순물 종류 및 농도에 비례하며, 온도 및 불순물의 종류가 동일하다면 농도에 따라 확산거리를 조절할 수 있다.
상술한 구조를 갖는 본 발명의 제3실시예에 따른 수평형 디모스 트랜지스터는 제1이온주입영역(73A)과 제1확산영역(73B)으로 이루어진 딥웰(73)과 제2이온주 입영역(72A)과 제2확산영역(72B)으로 이루어진 매몰불순물층(72)를 구비함으로써,본 발명의 제1 및 제2실시예에 따른 수평형 디모스 트랜지스터보다 우수한 동작전류 특성 및 항복전압 특성을 동시에 구현할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 수평형 디모스 트랜지스터를 도시한 단면도.
도 2a는 본 발명의 제1실시예에 따른 수평형 디모스 트랜지스터를 도시한 단면도.
도 2b는 도 2a에 도시된 딥웰 및 매몰불순물층의 불순물 도핑농도 프로파일을 도시한 그래프.
도 3a는 본 발명의 제2실시예에 따른 수평형 디모스 트랜지스터를 도시한 단면도.
도 3b는 도 3a에 도시된 딥웰과 매몰불순물층의 불순물 도핑농도 프로파일을 도시한 그래프.
도 4a는 본 발명의 제3실시예에 따른 수평형 디모스 트랜지스터를 도시한 단면도.
도 4b는 도 4a에 도시된 딥웰과 매몰불순물층의 불순물 도핑농도 프로파일을 도시한 그래프.
*도면 주요 부분에 대한 부호 설명*
11, 31, 51, 71 : 기판 12, 32, 53, 73 : 딥웰
13, 39, 60, 80 : 필드산화막 14, 33, 54, 74 : 제2웰
15, 34, 55, 75 : 드레인영역 16, 35, 56, 76 : 제1웰
17, 36, 57, 77 : 소스영역 18, 37, 58, 78 : 벌크픽업영역
19, 38, 59, 79 : 게이트절연막 20, 41, 62, 82 : 게이트전극
21, 40, 61, 81 : 절연층 32A, 52A : 이온주입영역
32B, 52B : 확산영역 42, 52 : 매몰불순물층
73A : 제1이온주입영역 73B : 제1확산영역
72A : 제2이온주입영역 72B : 제2확산영역
C: 채널영역 D : 드리프트영역

Claims (16)

  1. 제1도전형의 기판에 형성되고, 제1이온주입영역과 제1확산영역으로 이루어진 제2도전형의 딥웰(deep well);
    상기 딥웰에 형성된 제1도전형의 제1웰; 및
    상기 기판상에 형성되어 상기 제1이온주입영역과 상기 제1확산영역을 동시에 가로지르고, 일측 끝단이 상기 제1웰의 일부와 중첩되는 게이트전극을 포함하고,
    상기 제1확산영역에서 불순물 도핑농도가 상기 제1이온주입영역과 상기 제1확산영역이 접하는 경계면에서 멀어질수록 감소하며,
    상기 제1확산영역은 상기 제1웰과 접하도록 형성된 반도체 장치.
  2. 제1항에 있어서,
    상기 딥웰 하부에 형성되고, 균일한 불순물 도핑농도를 갖는 제2도전형의 매몰불순물층을 더 포함하는 반도체 장치.
  3. 제2항에 있어서,
    상기 매몰불순물층의 불순물 도핑농도가 상기 딥웰의 불순물 도핑농도보다 높은 반도체 장치.
  4. 제1항에 있어서,
    상기 제1확산영역과 중첩되도록 상기 제1웰에 형성된 제1도전형의 벌크픽업영역을 더 포함하고, 상기 제1확산영역의 불순물 도핑농도는 상기 벌크픽업영역 하부에서 가장 낮은 반도체 장치.
  5. 제1항에 있어서,
    상기 제1이온주입영역은 불순물 이온주입을 통해 형성하고, 상기 제1확산영역은 상기 제1이온주입영역에 주입된 불순물을 확산시켜 형성하는 반도체 장치.
  6. 제1항에 있어서,
    상기 기판과 상기 게이트전극 사이에 개재된 절연층;
    상기 게이트전극 일측 끝단에 정렬되어 상기 제1웰에 형성된 제2도전형의 소스영역;
    상기 게이트전극 타측 끝단으로부터 소정간격 이격되어 상기 제1이온주입영역에 형성된 제2도전형의 드레인영역; 및
    상기 제1이온주입영역에 형성되어 상기 드레인영역을 감싸는 제2도전형의 제2웰
    을 더 포함하는 반도체 장치.
  7. 제1항 또는 제6항 중 어느 한 항에 있어서,
    상기 제1이온주입영역 하부에 형성된 제2이온주입영역과 상기 제1확산영역 하부에 형성된 제2확산영역으로 이루어지고, 상기 제2확산영역에서 불순물 도핑농도가 상기 제2이온주입영역과 상기 제2확산영역이 접하는 경계면에서 멀어질수록 감소하는 제2도전형의 매몰불순물층을 더 포함하는 반도체 장치.
  8. 제7항에 있어서,
    상기 제2이온주입영역의 불순물 도핑농도가 상기 제1이온주입영역의 불순물 도핑농도보다 높은 반도체 장치.
  9. 제7항에 있어서,
    상기 제1확산영역의 선폭보다 상기 제2확산영역의 선폭이 더 큰 반도체 장치.
  10. 제7항에 있어서,
    상기 제2확산영역과 중첩되도록 상기 제1웰에 형성된 제1도전형의 벌크픽업영역을 더 포함하고, 상기 제2확산영역의 불순물 도핑농도는 상기 벌크픽업영역 하부에서 가장 낮은 반도체 장치.
  11. 제7항에 있어서,
    상기 제2이온주입영역은 불순물 이온주입을 통해 형성하고, 상기 제2확산영역은 상기 제2이온주입영역에 주입된 불순물을 확산시켜 형성하는 반도체 장치.
  12. 제1도전형의 기판에 형성된 제2도전형의 딥웰;
    상기 딥웰 하부에 형성되어 이온주입영역과 확산영역으로 이루어진 제2도전형의 매몰불순물층;
    상기 확산영역과 중첩되도록 상기 딥웰에 형성된 제1도전형의 제1웰;
    상기 기판 상에 형성되어 상기 이온주입영역과 상기 확산영역을 동시에 가로지르고, 일측 끝단이 상기 제1웰의 일부와 중첩되는 게이트전극을 포함하고,
    상기 확산영역에서 불순물 도핑농도가 상기 이온주입영역과 상기 확산영역이 접하는 경계면에서 멀어질수록 감소하는 반도체 장치.
  13. 제12항에 있어서,
    상기 이온주입영역의 불순물 도핑농도는 상기 딥웰의 불순물 도핑농도보다 높은 반도체 장치.
  14. 제12항에 있어서,
    상기 확산영역과 중첩되도록 상기 제1웰에 형성된 제1도전형의 벌크픽업영역을 더 포함하고, 상기 확산영역의 불순물 도핑농도는 상기 벌크픽업영역 하부에서 가장 낮은 반도체 장치.
  15. 제12항에 있어서,
    상기 이온주입영역은 불순물 이온주입을 통해 형성하고, 상기 확산영역은 상기 이온주입영역에 주입된 불순물을 확산시켜 형성하는 반도체 장치.
  16. 제12항에 있어서,
    상기 기판과 상기 게이트전극 사이에 개재된 절연층;
    상기 게이트전극 일측 끝단에 정렬되어 상기 제1웰에 형성된 제2도전형의 소스영역;
    상기 게이트전극 타측 끝단으로부터 소정간격 이격되어 상기 딥웰에 형성된 제2도전형의 드레인영역; 및
    상기 딥웰에 형성되어 상기 드레인영역을 감싸는 제2도전형의 제2웰
    을 더 포함하는 반도체 장치.
KR1020090110926A 2009-11-17 2009-11-17 반도체 장치 Active KR101128694B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090110926A KR101128694B1 (ko) 2009-11-17 2009-11-17 반도체 장치
US12/835,523 US8546883B2 (en) 2009-11-17 2010-07-13 Semiconductor device
TW099124432A TWI506781B (zh) 2009-11-17 2010-07-23 半導體裝置
CN201010539006.8A CN102074579B (zh) 2009-11-17 2010-11-05 半导体装置
US13/957,103 US8692328B2 (en) 2009-11-17 2013-08-01 Semiconductor device
US13/957,071 US8716796B2 (en) 2009-11-17 2013-08-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110926A KR101128694B1 (ko) 2009-11-17 2009-11-17 반도체 장치

Publications (2)

Publication Number Publication Date
KR20110054320A KR20110054320A (ko) 2011-05-25
KR101128694B1 true KR101128694B1 (ko) 2012-03-23

Family

ID=44010656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110926A Active KR101128694B1 (ko) 2009-11-17 2009-11-17 반도체 장치

Country Status (4)

Country Link
US (3) US8546883B2 (ko)
KR (1) KR101128694B1 (ko)
CN (1) CN102074579B (ko)
TW (1) TWI506781B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201732791U (zh) * 2010-08-12 2011-02-02 四川和芯微电子股份有限公司 横向扩散金属氧化物半导体结构
CN103021852B (zh) * 2011-09-22 2015-06-03 上海华虹宏力半导体制造有限公司 高压p型ldmos的制造方法
CN103035525B (zh) * 2011-10-10 2015-06-03 上海华虹宏力半导体制造有限公司 高压隔离n型ldmos器件的制造方法
CN103050512A (zh) * 2011-10-13 2013-04-17 上海华虹Nec电子有限公司 非外延的高压绝缘n型ldmos器件结构
TWI531068B (zh) * 2013-09-12 2016-04-21 新唐科技股份有限公司 半導體元件
CN103456783B (zh) * 2012-05-30 2016-06-08 上海华虹宏力半导体制造有限公司 高击穿电压p型ldmos器件及制造方法
US9799766B2 (en) * 2013-02-20 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure and method
US8878242B1 (en) 2013-07-08 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Pickup device structure within a device isolation region
KR101492861B1 (ko) 2013-08-05 2015-02-12 서울대학교산학협력단 반도체 소자 및 그 제조 방법
CN104332501B (zh) * 2014-09-30 2017-10-24 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US10050115B2 (en) * 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices
KR102313728B1 (ko) * 2018-04-09 2021-10-15 주식회사 키 파운드리 접합 트랜지스터와 고전압 트랜지스터를 포함한 반도체 소자
CN104992977B (zh) 2015-05-25 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US10217860B2 (en) 2015-09-11 2019-02-26 Nxp Usa, Inc. Partially biased isolation in semiconductor devices
US10297676B2 (en) * 2015-09-11 2019-05-21 Nxp Usa, Inc. Partially biased isolation in semiconductor device
KR102454465B1 (ko) 2016-09-22 2022-10-14 주식회사 디비하이텍 필드 플레이트 영역 내에 형성된 보조 전극을 갖는 반도체 소자
TWI699888B (zh) * 2018-11-07 2020-07-21 新唐科技股份有限公司 高壓半導體裝置
CN111293163B (zh) * 2018-12-06 2023-11-10 上海新微技术研发中心有限公司 横向扩散金属氧化物半导体场效应晶体管
KR20210121851A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 이미지 센싱 장치
US20250194174A1 (en) * 2023-12-12 2025-06-12 Nanya Technology Corporation Semiconductor device structure with backside pick-up region and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730962B2 (en) 2001-12-07 2004-05-04 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
US6888207B1 (en) 2002-02-28 2005-05-03 Linear Technology Corporation High voltage transistors with graded extension
JP2008091689A (ja) 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
KR100267395B1 (ko) * 1997-12-19 2000-10-16 김덕중 이중-확산 모스 트랜지스터 및 그 제조방법
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
JP4800566B2 (ja) * 2003-10-06 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006202810A (ja) * 2005-01-18 2006-08-03 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法
DE102006040788B4 (de) 2006-08-31 2013-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Optokoppler mit organischem Lichtemitter und anorganischem Photodetektor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730962B2 (en) 2001-12-07 2004-05-04 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
US6888207B1 (en) 2002-02-28 2005-05-03 Linear Technology Corporation High voltage transistors with graded extension
JP2008091689A (ja) 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路

Also Published As

Publication number Publication date
KR20110054320A (ko) 2011-05-25
TWI506781B (zh) 2015-11-01
US20140021541A1 (en) 2014-01-23
CN102074579B (zh) 2015-09-30
TW201121049A (en) 2011-06-16
US20110115020A1 (en) 2011-05-19
CN102074579A (zh) 2011-05-25
US8716796B2 (en) 2014-05-06
US8692328B2 (en) 2014-04-08
US8546883B2 (en) 2013-10-01
US20140021542A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
KR101128694B1 (ko) 반도체 장치
TWI618251B (zh) 半導體裝置
US6849880B1 (en) Power semiconductor device
US20130187226A1 (en) Lateral double diffused mos transistors and methods of fabricating the same
KR101098447B1 (ko) 반도체 장치
KR100871550B1 (ko) 반도체 소자 및 그 제조방법
US9520493B1 (en) High voltage integrated circuits having improved on-resistance value and improved breakdown voltage
US8723256B1 (en) Semiconductor device and fabricating method thereof
US8680606B2 (en) Power semiconductor device
KR102385949B1 (ko) 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR20100067567A (ko) 반도체 소자 및 이의 제조 방법
TWI473267B (zh) 金氧半場效電晶體元件
US9196717B2 (en) High voltage metal-oxide-semiconductor transistor device
KR100638992B1 (ko) 높은 브레이크다운 전압 및 향상된 온저항 특성을 갖는수평형 디모스 트랜지스터
US10008594B2 (en) High voltage semiconductor device
KR101339277B1 (ko) 반도체 소자 및 그 제조 방법
US10374077B2 (en) Semiconductor device having auxiliary electrode formed in field plate region
CN105633128A (zh) 带有超级结结构设计的半导体器件
KR101175226B1 (ko) 반도체 장치
CN101764153A (zh) 横向扩散金属氧化物半导体元件
CN104810398A (zh) 半导体装置及其制造方法
KR20140029951A (ko) 반도체 장치
KR20100136029A (ko) 고전력 반도체 소자 및 고전력 반도체 소자의 제조 방법
KR20100066964A (ko) Ｌｄｍｏｓ 소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091117

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120111

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120314

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120315

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150223

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160219

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170216

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180221

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190218

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200218

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 10

End annual number: 10