[go: up one dir, main page]

KR101127982B1 - A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same - Google Patents

A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same Download PDF

Info

Publication number
KR101127982B1
KR101127982B1 KR1020100050607A KR20100050607A KR101127982B1 KR 101127982 B1 KR101127982 B1 KR 101127982B1 KR 1020100050607 A KR1020100050607 A KR 1020100050607A KR 20100050607 A KR20100050607 A KR 20100050607A KR 101127982 B1 KR101127982 B1 KR 101127982B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
well layer
silicon
photomultiplier tube
Prior art date
Application number
KR1020100050607A
Other languages
Korean (ko)
Other versions
KR20110131008A (en
Inventor
조규성
이채훈
김형택
김찬규
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020100050607A priority Critical patent/KR101127982B1/en
Publication of KR20110131008A publication Critical patent/KR20110131008A/en
Application granted granted Critical
Publication of KR101127982B1 publication Critical patent/KR101127982B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/10—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising photovoltaic cells in arrays in a single semiconductor substrate, the photovoltaic cells having vertical junctions or V-groove junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Measurement Of Radiation (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것으로서, 더욱 상세하게는 섬광체를 이용한 감마선검출기에서 섬광체에서 발생하는 가시광선을 검출하기 위해 다수개의 아발란치 포토다이오드(APD : avalanche photodiode)로 구성된 실리콘 광전자증배관을 구성함에 있어서, 섬광체에서 발생하는 가시광선이 아발란치 포토다이오드(avalanche photodiode)의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높일 수 있는 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것이다.
이를 위하여 본 발명은, 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체로부터 방출되는 가시광선을 검출하는 실리콘 광전자증배관에 있어서, SOI(Silicon On Insulator)웨이퍼를 구성하는 p층; 상기 p층 하부에 형성되는 p+ 층; 상기 p+ 층 하부에 도핑된 반사방지막; 상기 p층 상부 중앙부에 도핑, 형성되는 p-well층; 상기 p-well층 중앙부에 도핑, 형성되는 n-well층; 상기 p-well층 및 상기 n-well층의 양측에서 상기 p-well층 및 상기 n-well층과 이격되어 상기 p층의 내측으로 연장, 형성되어 상기 p-well층 및 상기 n-well층이 이루는 p-n접합층에서 생성되는 전하가 인접하는 APD 마이크로 셀로 이동되는 것을 방지하는 한 쌍의 트렌치; 및 상기 한 쌍의 트렌치 외곽에 각각 형성되는 한 쌍의 p+ 싱커(p+ sinker);를 포함하여 구성되는 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀과; 상기 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀의 상부에 형성되는 제1 절연층; 상기 제1 절연층의 상부에 형성되는 퀀칭 저항(quenching resistor); 상기 제1 절연층 상부에 형성되는 제2 절연층; 상기 제2 절연층의 상부에 형성되어, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되는 제1 배선 전극 패턴;을 포함하여 구성되어, 섬광체로부터 방출되는 가시광선을 반사방지막이 형성된 배면을 통해 입사받는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon photomultiplier tube having a back incident structure, and more particularly, to a plurality of avalanche photodiodes (APDs) for detecting visible light generated in a scintillator in a gamma ray detector using a scintillator. In constructing the silicon photomultiplier tube, the visible light generated from the scintillator is incident through the backside of the avalanche photodiode, thereby widening the active region in response to the incident visible light. The present invention relates to a silicon photomultiplier tube having a back incident structure capable of increasing the photodetection efficiency of a gamma ray detector.
To this end, the present invention comprises a silicon on insulator (SOI) wafer in a silicon photoelectron multiplier that includes a plurality of avalanche photodiode (APD) microcells and detects visible light emitted from a scintillator. A p layer to constitute; A p + layer formed below the p layer; An anti-reflection film doped under the p + layer; A p-well layer doped and formed in an upper center portion of the p layer; An n-well layer doped and formed in a central portion of the p-well layer; The p-well layer and the n-well layer are formed on both sides of the p-well layer and the n-well layer to be spaced apart from the p-well layer and the n-well layer to extend into the p layer. A pair of trenches for preventing charge generated in the resulting pn junction layer from being transferred to adjacent APD microcells; And a pair of avalanche photodiode (APD) microcells; and a pair of p + sinkers respectively formed outside the pair of trenches; A first insulating layer formed on the avalanche photodiode (APD) microcell; A quenching resistor formed on the first insulating layer; A second insulating layer formed on the first insulating layer; A first wiring electrode pattern formed on the second insulating layer and connected to the n-well layer, the p + sinker and the quenching resistor through a contact, and configured to include visible light emitted from the scintillator. Characterized in that the incident through the back surface is formed anti-reflection film.

Description

배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기{A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same}Silicon photomultiplier with backward light-receivig structure, the manufacturing method, and the radiation detector using the same

본 발명은 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것으로서, 더욱 상세하게는 섬광체를 이용한 감마선검출기에서 섬광체에서 발생하는 가시광선을 검출하기 위해 다수개의 아발란치 포토다이오드(APD : avalanche photodiode)로 구성된 실리콘 광전자증배관을 구성함에 있어서, 섬광체에서 발생하는 가시광선이 아발란치 포토다이오드(avalanche photodiode)의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높일 수 있는 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon photomultiplier tube having a back incident structure, and more particularly, to a plurality of avalanche photodiodes (APDs) for detecting visible light generated in a scintillator in a gamma ray detector using a scintillator. In constructing the silicon photomultiplier tube, the visible light generated from the scintillator is incident through the backside of the avalanche photodiode, thereby widening the active region in response to the incident visible light. The present invention relates to a silicon photomultiplier tube having a back incident structure capable of increasing the photodetection efficiency of a gamma ray detector.

일반적으로 실리콘 광전자증배관(SiPM : Silicon Photomultiplier)은 감마선 검출기에 사용되는 광센서로서, 섬광체로부터 입사되는 가시광선에 의해 생성된 전자가 이동하는 과정에서 주변 물질과의 반응을 통해 다수의 2차 전자를 발생시키는 효과를 이용하여 광전류를 증폭하는데에 사용된다.In general, a silicon photomultiplier (SiPM) is an optical sensor used in a gamma ray detector, and a plurality of secondary electrons are reacted with surrounding materials in the process of moving electrons generated by visible light incident from a scintillator. It is used to amplify the photocurrent using the effect of generating a.

이러한 실리콘 광전자증배관은 진공관 방식을 이용하여 왔으며, 최근에는 반도체 공정을 이용하여 아발란치(avalanche) 이득을 통해 높은 감도를 가지는 아발란치 포토다이오드(APD : avalanche photodiode)를 이용하여 섬광체의 가시광을 검출하는 실리콘 광전자증배관이 개발되어 사용되고 있다.Such a silicon photomultiplier tube has been using a vacuum tube method, and recently, a visible light of a scintillator using an avalanche photodiode (APD) having high sensitivity through avalanche gain using a semiconductor process. Silicon photomultiplier tubes have been developed and used.

아발란치 포토다이오드(APD : avalanche photodiode)를 이용하는 실리콘 광전자증배관은 다수개의 픽셀로 구성되며, 하나의 픽셀 안에는 수백개에서 수천개의 아발란치 포토다이오드가 병렬로 연결되어 있다.Silicon photomultipliers using avalanche photodiodes (APDs) consist of many pixels, with hundreds to thousands of avalanche photodiodes in parallel.

아발란치 포토다이오드에서는 가시광이 입사함에 따라 전자-정공 쌍(electron-hole pair)이 발생되며, 이때 소위 절연파괴전압(breakdown voltage) 보다 높은 전압을 인가하면 2차 전자의 발생이 급격하게 증가하여 전류가 급격히 증가하는 아발란치 브레이크다운(avalanche breakdown)이 발생하게 되며, 이러한 아발란치 포토다이오드에서 아발란치 브레이크다운은 통상 아발란치 포토다이오드에 연결된 퀀칭 저항을 통해 아발란치 포토다이오드에 인가되는 전압을 조절함으로써 제어된다.In avalanche photodiodes, electron-hole pairs are generated when visible light enters, and when a voltage higher than the so-called breakdown voltage is applied, the generation of secondary electrons increases rapidly. An avalanche breakdown occurs with a sharp increase in current, and in these avalanche photodiodes, the avalanche breakdown is typically applied to the avalanche photodiode through a quenching resistor connected to the avalanche photodiode. It is controlled by adjusting the applied voltage.

상술한 바와 같이 아발란치 포토다이오드는 하나의 픽셀 안에 수백개에서 수천개의 아발란치 포토다이오드가 병렬로 연결되어 있는바, 이에 따라 이러한 아발란치 포토다이오드 각각은 통상 '아발란치 포토다이오드(APD) 마이크로 셀' 또는 '아발란치 포토다이오드(APD) 마이크로 픽셀'로 불리우며, 이하 설명에서는 'APD 마이크로 셀'이라고 하기로 한다.As described above, avalanche photodiodes are connected in parallel with hundreds to thousands of avalanche photodiodes in one pixel. Thus, each of these avalanche photodiodes is commonly referred to as an 'Avalanche photodiode ( APD) microcells' or 'Avalanche Photodiode (APD) micropixels', hereinafter referred to as' APD microcells'.

도 1에 도시된 바와 같이, 종래의 실리콘 광전자증배관은 n+/p/p-/p+의 순차적인 도핑구조를 가지는 APD 마이크로 셀(10)과 이에 연결된 금속 콘택(30) 및 APD 마이크로 셀(10)에 인가되는 전압을 조절하기 위한 퀀칭 저항(20)으로 구성된다.As shown in FIG. 1, a conventional silicon photomultiplier tube has an APD micro cell 10 having a sequential doping structure of n + / p / p− / p +, a metal contact 30, and an APD micro cell 10 connected thereto. It is composed of a quenching resistor (20) for adjusting the voltage applied to.

즉, p+ 전도성 타입의 반도체 기판(11) 상부에 p- 에피택셜층(12)이 형성되고, 그 위에 p 영역(13) 및 n+ 영역(14)이 순차적으로 형성되며, 그 상부에 절연층(40)이 형성되고, 절연층(40)에는 절연층 상부에 형성되는 배선 전극 패턴(미도시)과 아발란치 포토다이오드를 연결하는 금속 콘택(30)이 형성되며, 또한 절연층의 상부 일측에는 상기 배선전극패턴에 의해 아발란치 포토다이오드에 연결되는 퀀칭 저항(quenching resistor)(20)이 폴리 실리콘(poly silicon) 증착을 통해 형성된다.That is, the p− epitaxial layer 12 is formed on the p + conductive semiconductor substrate 11, the p region 13 and the n + region 14 are sequentially formed thereon, and the insulating layer ( 40 is formed, and the insulating layer 40 is formed with a metal contact 30 connecting the wiring electrode pattern (not shown) formed on the insulating layer and the avalanche photodiode, and on one side of the insulating layer. A quenching resistor 20 connected to the avalanche photodiode by the wiring electrode pattern is formed through poly silicon deposition.

그러나, 상술한 바와 같은 종래의 실리콘 광전자증배관은 섬광체로부터 방출되는 가시광선을 전면으로 입사받기 때문에, 가시광선을 입사받는 전체영역 대비 광신호에 반응하는 액티브 영역의 비율 즉, 필 팩터(fill factor)가 낮다는 단점이 있다.However, since the conventional silicon photomultiplier tube as described above receives the visible light emitted from the scintillator to the front, the ratio of the active area that responds to the optical signal, that is, the fill factor, to the entire area to which the visible light is incident. ) Has the disadvantage of low.

이를 보다 상세히 설명하면, APD 마이크로 셀(10) 상부에는 금속 콘택(30)이 형성되어 있고, 상대적으로 넓은 면적의 퀀칭 저항(20)이 형성되어 있는 동시에, 이들을 전기적으로 연결하기 위한 배선전극패턴(미도시)이 형성되어 있다. In more detail, the metal contact 30 is formed on the APD micro cell 10, the quenching resistor 20 having a relatively large area is formed, and a wiring electrode pattern for electrically connecting them ( Not shown) is formed.

또한, 전술한 바와 같이 실리콘 광전자증배관의 하나의 픽셀에는 수많은 APD 마이크로셀(10)이 존재하기 때문에, 결국 이러한 퀀칭 저항(20), 금속 콘택(30) 및 이들을 연결하기 위한 배선전극패턴 등에 의해서 섬광체로부터 입사되는 가시광에 반응하는 액티브 영역의 비율 즉, 필 팩터가 낮아지게 된다.In addition, as described above, since a large number of APD microcells 10 exist in one pixel of the silicon photomultiplier tube, the quenching resistor 20, the metal contact 30, and the wiring electrode pattern for connecting them may be used. The ratio of the active region to the visible light incident from the scintillator, i.e., the fill factor, becomes low.

또한, 종래의 실리콘 광전자증배관은 전류가 급격히 증가하는 아발란치 브레이크다운(avalanche breakdown)을 퀀칭 저항(quenching resistor)(20)만을 통해 제어하는데, 이러한 경우 아발란치 브레이크다운의 반복 발생에 대한 각 아발란치 브레이크다운을 감쇠하는 데에 걸리는 시간을 효율적으로 단축시키기 어려워, 계수율 및 시간 분해능이 저하되는 문제점도 있다.
In addition, the conventional silicon photomultiplier tube controls the avalanche breakdown in which the current increases rapidly through only the quenching resistor 20, in which case the repeated occurrence of the avalanche breakdown It is difficult to efficiently shorten the time taken to attenuate each avalanche breakdown, and there is also a problem that the counting rate and time resolution are lowered.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위한 것이다. 즉, 본 발명의 목적은 실리콘 광전자증배관을 섬광체에서 발생한 가시광선이 상기 퀀칭 저항, 금속 콘택 및 전극 배선 등이 없는 APD 마이크로 셀의 배면으로 입사되도록 구성하여, 입사되는 가시광에 반응하는 실리콘 광전자증배관의 액티브 영역을 넓힘으로써, 필 팩터를 증가시켜 광검출 효율을 높이는 데에 있다.The present invention is to solve the above problems according to the prior art. That is, the object of the present invention is to configure the silicon photoelectron multiplier tube so that visible light generated from the scintillator is incident on the back surface of the APD microcell without the quenching resistance, the metal contact and the electrode wiring, and thus the silicon photoelectron photoresponder reacts to the incident visible light. By widening the active area of the pipe, the fill factor is increased to increase the light detection efficiency.

또한, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결함으로써, 아발란치 브레이크다운 제어시, 잉여 전압을 MIM(Metal Insulator Metal)커패시터를 통해 흡수함으로써, 아발란치 브레이크다운의 반복 발생에 대한 아발란치 브레이크다운을 감쇠하는 데에 걸리는 시간을 단축함으로써 실리콘 광전자증배관의 시간 분해능을 향상시키는 데에 있다.In addition, by connecting a metal insulator metal (MIM) capacitor in parallel to the quenching resistor, and absorbing excess voltage through the metal insulator metal (MIM) capacitor during avalanche breakdown control, it is possible to prevent repeated occurrence of avalanche breakdown. The short time it takes to attenuate avalanche breakdown is to improve the time resolution of the silicon photomultiplier tube.

상기의 목적을 달성하기 위한 기술적 사상으로서의 본 발명은, 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체로부터 방출되는 가시광선을 검출하는 실리콘 광전자증배관에 있어서, SOI(Silicon On Insulator)웨이퍼를 구성하는 p층; 상기 p층 하부에 형성되는 p+ 층; 상기 p+ 층 하부에 도핑된 반사방지막; 상기 p층 상부 중앙부에 도핑, 형성되는 p-well층; 상기 p-well층 중앙부에 도핑, 형성되는 n-well층; 상기 p-well층 및 상기 n-well층의 양측에서 상기 p-well층 및 상기 n-well층과 이격되어 상기 p층의 내측으로 연장, 형성되어 상기 p-well층 및 상기 n-well층이 이루는 p-n접합층에서 생성되는 전하가 인접하는 APD 마이크로 셀로 이동되는 것을 방지하는 한 쌍의 트렌치; 및 상기 한 쌍의 트렌치 외곽에 각각 형성되는 한 쌍의 p+ 싱커(p+ sinker);를 포함하여 구성되는 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀과; 상기 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀의 상부에 형성되는 제1 절연층; 상기 제1 절연층의 상부에 형성되는 퀀칭 저항(quenching resistor); 상기 제1 절연층 상부에 형성되는 제2 절연층; 상기 제2 절연층의 상부에 형성되어, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되는 제1 배선 전극 패턴;을 포함하여 구성되어, 섬광체로부터 방출되는 가시광선을 반사방지막이 형성된 배면을 통해 입사받는 것을 특징으로 한다.
The present invention as a technical idea for achieving the above object, in the silicon photoelectron multiplier pipe including a plurality of avalanche photodiode (APD) microcells to detect visible light emitted from the scintillator, A p layer constituting a silicon on insulator (SOI) wafer; A p + layer formed below the p layer; An anti-reflection film doped under the p + layer; A p-well layer doped and formed in an upper center portion of the p layer; An n-well layer doped and formed in a central portion of the p-well layer; The p-well layer and the n-well layer are formed on both sides of the p-well layer and the n-well layer to be spaced apart from the p-well layer and the n-well layer to extend into the p layer. A pair of trenches for preventing charge generated in the resulting pn junction layer from being transferred to adjacent APD microcells; And a pair of avalanche photodiode (APD) microcells; and a pair of p + sinkers respectively formed outside the pair of trenches; A first insulating layer formed on the avalanche photodiode (APD) microcell; A quenching resistor formed on the first insulating layer; A second insulating layer formed on the first insulating layer; A first wiring electrode pattern formed on the second insulating layer and connected to the n-well layer, the p + sinker and the quenching resistor through a contact, and configured to include visible light emitted from the scintillator. Characterized in that the incident through the back surface is formed anti-reflection film.

본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 섬광체에서 발생하는 가시광선이 APD 마이크로 셀의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높이는 효과가 있다.Silicon photomultiplier tube having a back incident structure according to the present invention is configured so that the visible light generated from the scintillator is incident through the back of the APD microcell to widen the active region in response to the incident visible light to fill the fill factor (fill factor) It is effective to increase the photodetection efficiency of the gamma ray detector.

또한, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결함으로써, 아발란치 브레이크다운 발생시 MIM 커패시터를 통해 잉여전압을 흡수하고, 퀀칭 저항으로 제어함으로써 아발란치 브레이크다운에 대한 감쇠 시간을 단축시켜 실리콘 광전자증배관의 시간 분해능을 향상시키는 효과가 있다.
In addition, by connecting MIM (Metal Insulator Metal) capacitors in parallel to the quenching resistor, when an avalanche breakdown occurs, the excess voltage is absorbed through the MIM capacitor, and the quenching resistor is used to reduce the attenuation time for the avalanche breakdown. There is an effect of improving the time resolution of the silicon photomultiplier tube.

도 1은 종래의 실리콘 광전자증배관의 구성을 보여주는 단면도.
도 2는 본 발명의 제1 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도
도 3은 본 발명의 제2 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도
도 4는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 공정 과정을 보여주는 도면
도 5는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관을 이용하여 구성한 통상의 방사선 검출기 모듈을 보여주는 도면.
도 6은 퀀칭 저항 및 MIM 커패시터를 이용하여 시간 분해능을 향상시킨 그래프를 보여주는 도면.1 is a cross-sectional view showing the configuration of a conventional silicon photomultiplier tube.
2 is a cross-sectional view showing the configuration of a silicon photomultiplier tube having a back incident structure according to a first embodiment of the present invention;
3 is a cross-sectional view showing the configuration of a silicon photomultiplier tube having a back incident structure according to a second embodiment of the present invention.
4 is a view showing a process of a silicon photomultiplier tube having a back incident structure according to the present invention;
5 shows a conventional radiation detector module constructed using a silicon photomultiplier tube having a back incident structure in accordance with the present invention.
6 is a graph showing an improvement in time resolution using a quenching resistor and a MIM capacitor.

이하, 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제1 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도이다.2 is a cross-sectional view showing the configuration of a silicon photomultiplier tube having a back incident structure according to a first embodiment of the present invention.

본 발명의 구성을 설명하기에 앞서, 본 발명에 따른 실리콘 광전자증배관을 전술한 종래 기술과 대비하여 보면, 일견 그 기본적인 구조가 유사한 것으로 보이기는 하나, 본 발명의 실리콘 광전자증배관의 저면에 형성된 p+ 층의 두께가 종래 기술의 실리콘 광전자증배관을 구성하는 p+ 층(도 1의 11)에 비해 상당히 얇고, 그 저면에 반사방지막(110)이 형성되어 있다는 점에서 기본적인 차이가 있음을 확인할 수 있다.Prior to explaining the configuration of the present invention, the silicon photomultiplier tube according to the present invention compared with the prior art described above, although the basic structure seems to be similar at first glance, it is formed on the bottom surface of the silicon photomultiplier tube of the present invention The thickness of the p + layer is considerably thinner than that of the p + layer (11 in FIG. 1) constituting the silicon photomultiplier tube of the prior art, and it can be seen that there is a fundamental difference in that the antireflection film 110 is formed on the bottom thereof. .

이는 아발란치 포토다이오드의 배면, 즉, 도 2에 도시된 실리콘 광전자증배관의 저면을 통해 섬광체로부터 발생되는 가시광선을 입사받기 위해 필수적으로 요구되는 구성으로서, 이들 구성에 대해서는 후술하는 각 구성요소에 대한 설명에서 보다 상세하게 설명하기로 한다.This configuration is required to receive visible light generated from the scintillator through the back of the avalanche photodiode, that is, the bottom of the silicon photomultiplier tube shown in FIG. 2, and these components will be described later. It will be described in more detail in the description.

이에 반하여, 도 1에 도시된 종래의 실리콘 광전자증배관을 구성하는 아발란치 포토다이오드에 있어서의 p+층은 그 상부의 p층, p-well층, n-well층, 절연체 등을 형성하기 위한 기판의 역할을 동시에 수행하는 것으로서, 이러한 공정을 위해 상기 p+ 층은 일정 두께 이상으로 구성되어 그 견고함을 유지하여야 하고, 그러기 위해서는 상술한 바와 같이 기판의 역할을 수행하는 p+층은 필연적으로 두껍게 형성될 수 밖에 없다.In contrast, the p + layer in the avalanche photodiode constituting the conventional silicon photomultiplier tube shown in FIG. 1 is used to form a p layer, a p-well layer, an n-well layer, an insulator, or the like thereon. In order to simultaneously perform the role of a substrate, for this process, the p + layer must be configured to have a certain thickness or more and maintain its robustness. In order to do so, a p + layer that serves as a substrate is inevitably formed as described above. It must be.

따라서, 이렇게 구성된 APD 마이크로 셀에서 배면, 즉 p+ 층을 통과해서 가시광선이 입사되도록 유도하는 경우, 지지 기판 구실을 하는 p+ 층에 의해서 광효율이 저하되게 된다.Therefore, in the APD microcell configured as described above, when the visible light is guided through the back, that is, through the p + layer, the light efficiency is lowered by the p + layer serving as a supporting substrate.

본 발명에서는 이를 해결하기 위해 상술한 도 2에 도시된 바와 같은 구조를 통해 배면 입사가 가능한 실리콘 광전자증배관의 구조를 도출하였고, 이를 위해 종래의 실리콘 광전자증배관의 제조과정과는 전혀 다른 제조 공정을 채택하였으며, 이러한 제조공정에 대해서는 후술하는 본 발명의 제조 공정에 관한 설명에서 다시 상세하게 설명하기로 한다.In order to solve the problem, the present invention derives a structure of a silicon photomultiplier tube capable of back incidence through the structure as shown in FIG. 2, and for this purpose, a manufacturing process completely different from that of a conventional silicon photomultiplier tube is manufactured. This manufacturing process will be described in detail later in the description of the manufacturing process of the present invention to be described later.

먼저, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 기본적인 구성은 도 2에 도시된 바와 같이, 먼저 APD 마이크로 셀(100)은 반사방지막(110), p+ 층(120), p 층(131), p-well층(140)층, n-well층(150)층이 순차적으로 적층된 구조로 형성되어 있으며, p층(131)에는 상기 p-well층(140)과 n-well층(150)이 형성된 부분의 양측으로 한 쌍의 트렌치(trench ; 170)가 형성되어 있고, 상기 한 쌍의 트렌치(170) 외부로 한 쌍의 p+ 싱커(p+ sinker ; 160)가 형성되어 있다.First, the basic configuration of the silicon photomultiplier tube having a back incident structure according to the present invention is shown in Figure 2, first, the APD microcell 100 is an anti-reflection film 110, p + layer 120, p layer ( 131, the p-well layer 140, and the n-well layer 150 are sequentially stacked, and the p-layer 131 has the p-well layer 140 and the n-well layer. A pair of trenches 170 are formed on both sides of the portion where the 150 is formed, and a pair of p + sinkers 160 are formed outside the pair of trenches 170.

이렇게 형성된 APD 마이크로 셀(100)의 상부에는 제1 절연층(181)이 형성되고, 제1 절연층(181)의 상부 일측에는 퀀칭 저항(200)이 형성되며, 또한 제1 절연층(181)의 상부에는 제2 절연층(182)이 형성된다.The first insulating layer 181 is formed on the APD micro cell 100 formed as described above, the quenching resistor 200 is formed on one side of the first insulating layer 181, and the first insulating layer 181 is formed. The second insulating layer 182 is formed on the upper portion of the.

그리고, 제2 절연층(182)의 상부에는 제1 배선전극패턴(410)이 형성되고, 이러한 제1 배선전극패턴(410)은 제1 및 제2 절연층(181,182)을 관통하는 콘택(190)을 통해 상기 n-well층(150), p+ 싱커(160) 및 퀀칭 저항(200)에 연결된다.The first wiring electrode pattern 410 is formed on the second insulating layer 182, and the first wiring electrode pattern 410 contacts 190 penetrating the first and second insulating layers 181 and 182. Is connected to the n-well layer 150, the p + sinker 160, and the quenching resistor 200.

상술한 바와 같은 실리콘 광전자증배관을 각 구성요소별로 보다 구체적으로 살펴보면, 먼저 가장 하부에 위치되는 반사방지막(110)은 섬광체로부터 방출되어 APD 마이크로 셀(100) 내부로 입사되는 가시광선이 APD 마이크로 셀(100)의 배면에서 반사되는 것을 억제하여 입사되는 가시광선이 APD 마이크로 셀(100)의 내부로 흡수되는 것을 도와주는 역할을 수행하기 위한 것으로서, Si3N4등의 물질로 구성될 수 있다.Looking at the silicon photomultiplier tube as described above in more detail for each component, first, the anti-reflection film 110 positioned at the bottom is emitted from the scintillator and visible light incident into the APD microcell 100 is APD microcell It is to suppress the reflection from the back surface of the (100) to serve to help the absorption of the incident visible light into the inside of the APD micro cell 100, it may be composed of a material such as Si 3 N 4 .

반사방지막(Anti-Reflection coating)(110)의 상부에는 p+ 층(120)이 형성되는데, 본 발명에서는 APD 마이크로 셀(100)로 입사되는 가시광선이 상기 p+ 층(120)이 형성된 셀의 배면 측으로부터 셀 내부로 입사되기 때문에, 셀 내부로의 가시광선의 입사 효율을 높이기 위해 상대적으로 얇은 두께로 형성하는 것이 바람직하며, 더욱 바람직하게는 2플로오르화 붕소(BF2)를 임플란트하여 구성함으로써 광의 입사효율을 더욱 높일 수 있다.A p + layer 120 is formed on the anti-reflection coating 110. In the present invention, visible light incident on the APD microcell 100 is formed on the back side of the cell on which the p + layer 120 is formed. Since it is incident from the inside of the cell, it is preferable to form a relatively thin thickness in order to increase the incident efficiency of visible light into the cell, and more preferably, the incident efficiency of light by implanting boron difluoride (BF 2 ) Can be further increased.

p+ 층(120) 상부에는 p 층(131)이 형성되고, p 층(131)의 상부측에는 p-n 접합을 형성하는 p-well층(140) 및 n-well층(150)이 도핑되며, 도핑된 p-well층(140) 및 n-well층(150) 양측으로는 p-well층(140) 및 n-well층(150)층에서 발생되는 전하들이 인접하는 다른 APD 마이크로 셀(100)로 이동하는 것을 방지하기 위한 트렌치(170)가 형성되어 있다.The p layer 131 is formed on the p + layer 120, and the p-well layer 140 and the n-well layer 150, which form a pn junction, are doped on the upper side of the p layer 131. On both sides of the p-well layer 140 and the n-well layer 150, charges generated in the p-well layer 140 and the n-well layer 150 are transferred to another adjacent APD micro cell 100. A trench 170 is formed to prevent this.

상기 트렌치(170)는 일정의 좁은 폭을 갖도록 형성되고, 그 내부에는 절연체(SiO2)가 열산화 공정(thermal oxidation)을 통해 채워진다.The trench 170 is formed to have a predetermined narrow width, and an insulator (SiO 2 ) is filled therein through a thermal oxidation process.

이러한 한 쌍의 트렌치(170) 외측으로는 애노드의 컨택을 위한 한 쌍의 p+ 싱커(p+ sinker)(160)가 각각 형성된다.Outside the pair of trenches 170, a pair of p + sinkers 160 for contacting the anode are formed, respectively.

상술한 바와 같이 구성된 APD 마이크로 셀(100)의 상부에는 제1 절연층(181)이 형성되며, 제1 절연층(181)의 일측 상부에는 퀀칭 저항(200)이 형성된다.The first insulating layer 181 is formed on the APD microcell 100 configured as described above, and the quenching resistor 200 is formed on one side of the first insulating layer 181.

퀀칭 저항(200)은 전술한 바와 같이 아발란치 브레이크다운(avalanche breakdown)이 발생할 때, 인가되는 전압을 조절하여 아발란치 브레이크다운을 감쇠시키는 역할을 수행한다.As described above, the quenching resistor 200 serves to attenuate the avalanche breakdown by adjusting the applied voltage when the avalanche breakdown occurs.

제1 절연층(181) 상부에는 제2 절연층(182)이 형성되며, 제2 절연층(182) 상부에는 전극을 연결하기 위한 제1 배선전극패턴(410)이 형성된다.The second insulating layer 182 is formed on the first insulating layer 181, and the first wiring electrode pattern 410 for connecting the electrodes is formed on the second insulating layer 182.

이러한 제1 및 제2 절연층(181, 182)에는 콘택(190)이 상기 제1 및 제2 절연층(181, 182)을 관통하여 형성되며, 이때, 콘택(190)은 p+ 싱커(160)와 제1 배선전극패턴(410)을 연결해주고, 퀀칭 저항(200)과 제1 배선전극패턴(410)을 연결해주는 동시에, n-well층(150) 및 제1 배선 전극 패턴(410)을 연결해주는 역할을 수행한다.In the first and second insulating layers 181 and 182, a contact 190 is formed through the first and second insulating layers 181 and 182, and the contact 190 is formed of a p + sinker 160. The first wiring electrode pattern 410 and the quenching resistor 200 and the first wiring electrode pattern 410, and the n-well layer 150 and the first wiring electrode pattern 410. It plays a role.

이와 같은 구성을 통해, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 가시광선이 실리콘 광전자증배관의 배면을 통해서 입사하는데 있어서, 그 입사 과정에서의 광 손실을 최소화하는 동시에, 전체적으로 필 팩터를 증가시켜 광검출 효율을 높일 수 있다.
Through such a configuration, the silicon photomultiplier tube having the back incident structure according to the present invention has visible light incident through the back surface of the silicon photomultiplier tube, while minimizing light loss during the incident process, and overall fill factor. By increasing the photodetection efficiency can be increased.

도 3은 본 발명의 제2 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도이다.3 is a cross-sectional view showing the configuration of a silicon photomultiplier tube having a back incident structure according to a second embodiment of the present invention.

도 3에 도시된 바와 같이 본 발명의 제2 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 전술한 본 발명의 제 1실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관과 그 기본적인 구성은 동일하다. As shown in FIG. 3, the silicon photoelectron multiplier having the back incident structure according to the second embodiment of the present invention has a silicon photoelectron multiplier having the bottom incident structure according to the first embodiment of the present invention and its basic configuration. Is the same.

다만, 본 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 제2 절연층(182) 상부에 제3 절연층(183)이 형성되고, 제3 절연층(183)에 MIM(Metal-Insulator-Metal) 커패시터(300)가 형성되며, 제3 절연층(183) 상부에 제2 배선전극패턴(420)을 형성하여 제1 절연층(181) 상부에 형성된 퀀칭 저항(200)과 MIM(Metal-Insulator-Metal) 커패시터(300)를 병렬 연결한다는 점에서 차이가 있다.However, in the silicon photoelectron multiplier tube having a back incident structure according to the present embodiment, a third insulating layer 183 is formed on the second insulating layer 182 and a metal-insulator on the third insulating layer 183. A capacitor 300 is formed, and a second wiring electrode pattern 420 is formed on the third insulating layer 183 to quench the resistance 200 and the MIM (Metal) formed on the first insulating layer 181. Insulator-Metal) There is a difference in that the capacitor 300 is connected in parallel.

MIM(Metal-Insulator-Metal) 커패시터(300)는 제1 배선전극패턴(410) 상부에 하부전극(310)을 형성하고, 그 위에 SiO2, Si3N4, ZrO2, HfO2, Al2O3 등의 유전체(320)를 증착한 후 유전체 상부에 상부 전극(330)을 형성함으로써 구성되며, 제3 절연층(183)에 형성된 비아(191)를 통해 제2 배선전극패턴(420)과 연결된다.The metal-insulator-metal (MIM) capacitor 300 forms a lower electrode 310 on the first wiring electrode pattern 410, and SiO 2 , Si 3 N 4 , ZrO 2 , HfO 2 , and Al 2 thereon. O 3 After depositing the dielectric 320, the upper electrode 330 is formed on the dielectric, and is connected to the second wiring electrode pattern 420 through the via 191 formed in the third insulating layer 183. .

이러한 MIM 커패시터(300)는 아발란치 브레이크다운 발생시 잉여 전압을 흡수함으로써, 퀀칭 저항(200)을 통해 인가되는 전압을 조절하여 아발란치 브레이크다운을 감쇠시킬 때 그 감쇠 시간을 더욱 단축시킬 수 있다.The MIM capacitor 300 absorbs the surplus voltage when the avalanche breakdown occurs, thereby further reducing the attenuation time when the avalanche breakdown is attenuated by adjusting the voltage applied through the quenching resistor 200. .

따라서, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 본 실시예에서와 같이 퀀칭 저항(200)에 MIM 커패시터(300)를 병렬 연결하여 구성함으로써 실리콘 광전자증배관의 시간 분해능을 더욱 향상시킬 수 있다.Therefore, the silicon photomultiplier tube having the back incident structure according to the present invention is further configured to further improve the time resolution of the silicon photomultiplier tube by configuring the MIM capacitor 300 in parallel to the quenching resistor 200 as in this embodiment. Can be.

이때, 상술한 바와 같은 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관을 제조하는 방법은 후술하는 [도 4a] 내지 [도 4i]에 대한 설명을 통해 상세하게 설명하기로 한다.
At this time, the method for manufacturing a silicon photomultiplier tube having a back incident structure according to the present invention as described above will be described in detail with reference to [FIG. 4A] to [FIG. 4I].

도 4(도 4a 내지 도 4i)는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 공정 과정을 순차적으로 보여주는 도면이다.4 (FIGS. 4A to 4I) sequentially illustrate a process of a silicon photomultiplier tube having a back incident structure according to the present invention.

도 4(a)에 도시된 바와 같이, 먼저 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 실리콘 기판(silicon substrate)(133)과 5~10㎛ 두께의 p type층(131) 사이에 SiO2와 같은 절연층(132)이 형성되는 SOI(Silicon On Insulator)기판(130)을 사용한다.As shown in FIG. 4 (a), first, a silicon photoelectron multiplier having a back incident structure according to the present invention is formed between a silicon substrate 133 and a p type layer 131 having a thickness of 5 to 10 μm. A silicon on insulator (SOI) substrate 130 on which an insulating layer 132 such as SiO 2 is formed is used.

이후, 도 4(b)에서와 같이, SOI(Silicon On Insulator)기판(130)의 p층(131) 내에 전도성 타입의 p-well층(140) 및 애노드 콘택(anode contact)을 위한 한 쌍의 p+ 싱커(sinker)(160)를 p-well층(140) 양측에 각각 형성하며, 상기 한 쌍의 p+ 싱커(160) 내측으로 한 쌍의 트렌치(trench)(170)를 형성한다.Thereafter, as shown in FIG. 4 (b), a pair of conductive p-well layers 140 and anode contacts are formed in the p layer 131 of the silicon on insulator (SOI) substrate 130. P + sinkers 160 are formed on both sides of the p-well layer 140, and a pair of trenches 170 are formed inside the pair of p + sinkers 160.

트렌치(170)는 p-well층(140)의 드라이브-인(drive-in)시, 열산화 처리 과정을 통해 내부에 SiO2가 채워지는데, 이러한 열산화 처리는 종래의 증착(deposition) 방식을 통해 트렌치(170) 내부에 SiO2, metal 또는 poly silicon 등을 충진하는 방식보다 트렌치(170)의 폭을 좁힐 수 있는 장점이 있으며, 이때 트렌치의 폭은 1㎛ 이하로 제작할 수 있다.The trench 170 is filled with SiO 2 through a thermal oxidation process during drive-in of the p-well layer 140. This thermal oxidation process uses a conventional deposition method. Through the method of filling the inside of the trench 170, such as SiO 2 , metal or poly silicon, there is an advantage that can narrow the width of the trench 170, the width of the trench can be manufactured to less than 1㎛.

상술한 바와 같이, SOI 기판(130) p층(131) 내에 p-well층(140), 한 쌍의 p+ 싱커(160) 및 한 쌍의 트렌치(170)를 형성한 이후에는 p-well층(140) 상부에 n-well층(150)을 도핑하여 pn 접합을 형성한다.As described above, after the p-well layer 140, the pair of p + sinkers 160, and the pair of trenches 170 are formed in the p layer 131 of the SOI substrate 130, the p-well layer ( 140, the n-well layer 150 is doped to form a pn junction.

이후, 도 4(c)에서와 같이, SOI 기판(130)의 p층(131) 상부에 제1 절연층(SiO2)(181)을 형성한 다음, 전면 지지웨이퍼(supporting)(500)를 형성한다.Thereafter, as shown in FIG. 4C, the first insulating layer SiO 2 181 is formed on the p layer 131 of the SOI substrate 130, and then the front support wafer 500 is formed. Form.

상술한 바와 같이 전면 지지웨이퍼(500)를 형성한 이후에는 도 4(d)에서와 같이, APD 마이크로 셀을 뒤집어서 SOI 기판(130)의 실리콘 기판(133) 및 절연층(SiO2)(132)을 제거하고, 그 자리에 p+ 층(120)을 형성시킨다.After the front support wafer 500 is formed as described above, as shown in FIG. 4 (d), the APD microcells are inverted to form the silicon substrate 133 and the insulating layer (SiO 2 ) 132 of the SOI substrate 130. Is removed and the p + layer 120 is formed in place.

한편, 감마선 검출기에 사용되는 섬광체에 있어서, 감쇠 시간(decay time) 및 광량이 우수한 섬광체는 가시광의 방출 길이(emission wavelength)가 통상 400㎛ 내지 600㎛ 이다.On the other hand, in the scintillator used in the gamma ray detector, the scintillator having excellent decay time and light quantity usually has an emission wavelength of visible light of 400 µm to 600 µm.

이에 따라, 섬광체에서 방출되어 p+ 층 내부로 입사되는 가시광선의 입사 효율을 높이기 위해서는 p+층(120)을 얇게 형성하는 것이 바람직하며, 이를 위해 p+ 임플란트(implant) 공정 시, 저에너지 즉, 30keV 미만의 전압을 인가하고, 통상적으로 사용되는 붕소(Boron) 대신 2플로오르화 붕소(BF2)를 사용하여 임플란트 처리를 하는 것이 좋다.Accordingly, in order to increase the incident efficiency of visible light emitted from the scintillator and penetrated into the p + layer, it is preferable to form a thin p + layer 120. For this purpose, a low energy, that is, a voltage of less than 30 keV during the p + implant process is required. It is preferable to apply an implant treatment using boron difluoride (BF 2 ) instead of boron (Boron) commonly used.

상술한 바와 같은 과정을 통해 p+ 층(120)을 형성한 이후에는, 도 4(e)에서와 같이, p+ 층(120) 상부에 반사방지막(Anti-reflection Coating)(110)을 형성한 후 반사 방지막(110)의 상부에 절연층(600)을 형성하고, 배면 지지웨이퍼(700)를 붙인다.After the p + layer 120 is formed through the above-described process, as shown in FIG. 4 (e), the anti-reflection coating 110 is formed on the p + layer 120 and then reflected. An insulating layer 600 is formed on the prevention layer 110, and a back support wafer 700 is attached thereto.

이후, 도 4(f)에서와 같이, APD 마이크로셀을 다시 뒤집어 전면에 형성된 전면 지지웨이퍼(500)를 제거하여 제1 절연층(SiO2)(181)에 퀀칭 저항(quenching resistor)(200)을 형성한다.Thereafter, as shown in FIG. 4 (f), the APD microcell is inverted again and the front support wafer 500 formed on the front surface is removed to quench the resistor 200 on the first insulating layer SiO 2 181. To form.

이후, 도 4(g)에서와 같이, 제1 절연층(181) 상부에 제2 절연층(182)을 형성하여, 형성된 제1 및 제2 절연층(181, 182)을 식각하여 콘택(contact)(190)을 형성하고, 제2 절연층(182) 상부에는 콘택(190)과 연결되는 제1 배선전극패턴(410)을 형성시킨다.Thereafter, as shown in FIG. 4G, a second insulating layer 182 is formed on the first insulating layer 181 to etch the first and second insulating layers 181 and 182 formed therein. 190) and a first wiring electrode pattern 410 connected to the contact 190 is formed on the second insulating layer 182.

상술한 바와 같이, 퀀칭 저항(200) 및 제1 배선전극패턴(410)을 형성한 이후에는, 도 4(h)에서와 같이, 상기 제2 절연층(182) 상부에 제3 절연층(183)을 형성하고, 제3 절연층(183) 상부에는 제2 배선전극패턴(420)을 형성하여, 제3 절연층(183) 내에 MIM(Metal-Insulator-Metal) 커패시터(300)를 형성시킨다.As described above, after the quenching resistor 200 and the first wiring electrode pattern 410 are formed, as shown in FIG. 4H, a third insulating layer 183 is formed on the second insulating layer 182. ), And a second wiring electrode pattern 420 is formed on the third insulating layer 183 to form a metal-insulator-metal (MIM) capacitor 300 in the third insulating layer 183.

이때, MIM (Metal-Insulator-Metal) 커패시터(300)는 제3 절연층(183)에 형성된 제2 배선전극패턴(420)을 통해 제2 절연층(182) 내에 형성된 퀀칭 저항(200)과 병렬로 연결된다.In this case, the metal-insulator-metal (MIM) capacitor 300 is parallel to the quenching resistor 200 formed in the second insulating layer 182 through the second wiring electrode pattern 420 formed on the third insulating layer 183. Leads to.

제3 절연층(183)에는 비아(191)가 형성되며, 비아(191)는 제1 배선전극패턴(410) 및 제2 배선전극패턴(420)을 연결하는 동시에, MIM 커패시터(300)의 상부 전극(330)과 제2 배선전극패턴(420)을 연결한다.The via 191 is formed in the third insulating layer 183, and the via 191 connects the first wiring electrode pattern 410 and the second wiring electrode pattern 420 and at the top of the MIM capacitor 300. The electrode 330 is connected to the second wiring electrode pattern 420.

상술한 바와 같이, MIM 커패시터(300) 형성 이후에는 보호막으로 절연층(SiO2)(미도시)을 형성하고, 플립칩 본딩(flip-chip bonding)을 통해 리드아웃(readout) 회로와 연결할 수 있다.As described above, after the MIM capacitor 300 is formed, an insulating layer (SiO 2 ) (not shown) may be formed as a protective layer, and may be connected to a readout circuit through flip-chip bonding. .

이후, 도 4(i)에서와 같이, APD 마이크로 셀을 다시 뒤집어 배면에 형성된 배면 지지웨이퍼(700)와 절연층(SiO2)(600)을 제거한다.Thereafter, as shown in FIG. 4 (i), the APD microcell is inverted again to remove the back support wafer 700 and the insulating layer (SiO 2 ) 600 formed on the rear surface.

이와 같이, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 p+ 층을 얇게 형성할 수 있도록 종래의 실리콘 광전자증배관과 전혀 다른 제조 공정을 채택함으로써, 섬광체로부터 방출되어 입사되는 가시광선의 광 전달 효율을 넓혀 광검출 효율을 높일 수 있다.
As such, the silicon photomultiplier tube having the back incident structure according to the present invention adopts a manufacturing process completely different from the conventional silicon photomultiplier tube to form a thin p + layer, thereby transmitting light of visible light emitted from the scintillator and incident. The efficiency of light detection can be increased by increasing the efficiency.

도 5는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관(810)을 이용하여 구성한 통상의 방사선 검출기 모듈(800)을 보여주고 있다.5 shows a conventional radiation detector module 800 constructed using a silicon photomultiplier tube 810 having a back incident structure in accordance with the present invention.

도 5에 도시된 바와 같이, 섬광체(830), 광 가이드(820) 및 실리콘 광전자증배관(810)을 포함하여 구성되는 통상의 검출기 모듈(800)을 구성함에 있어서, 본 발명에서는 광 가이드(820)에 연결되는 실리콘 광전자증배관(810)을 통상의 연결 위치에서 거꾸로 배치된 배면 입사 구조로 연결하고 있음을 확인할 수 있다.As shown in FIG. 5, in the construction of a conventional detector module 800 including a scintillator 830, a light guide 820, and a silicon photomultiplier tube 810, the light guide 820 according to the present invention. It can be seen that the silicon photomultiplier tube 810 connected to) is connected to the back incident structure arranged upside down in the normal connection position.

이에 따라, 전술한 바와 같은 본 발명의 실리콘 광전자증배관(810)을 통해 섬광체(830)로부터 방출되는 가시광선을 금속 콘택이나 퀀칭 저항등이 형성되어 있지 않은 실리콘 광전자증배관(810)의 배면을 통해 입사받아, 필 팩터의 증가 및 광검출 효율을 향상시킴으로써, 검출기 모듈(800)의 방사선 검출 효율을 높일 수 있다.
Accordingly, the visible light emitted from the scintillator 830 through the silicon photomultiplier tube 810 of the present invention as described above is disposed on the back surface of the silicon photomultiplier tube 810 in which no metal contact or quenching resistance is formed. Through the incident, the fill factor is increased and the photodetection efficiency is improved, thereby increasing the radiation detection efficiency of the detector module 800.

도 6은 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관에 있어서, 퀀칭 저항 및 MIM 커패시터를 이용하여 감쇠 시간을 빠르게 하는 그래프를 보여주는 도면이다. (이는 시간 분해능을 향상시킨다.)FIG. 6 is a diagram illustrating a graph of increasing decay time by using a quenching resistor and a MIM capacitor in a silicon photomultiplier tube having a back incident structure according to the present invention. (This improves time resolution.)

도 6에 나타난 '그래프 A'는 퀀칭 저항만을 이용하여 아발란치 브레이크다운 전압을 제어하는 경우를 나타내고 있으며, '그래프 B'는 퀀칭 저항에 MIM 커패시터를 병렬 연결함으로써 아발란치 브레이크다운 전압을 제어하는 경우를 보여주고 있다.'Graph A' shown in FIG. 6 shows a case of controlling the avalanche breakdown voltage using only the quenching resistor, and 'graph B' controls the avalanche breakdown voltage by connecting a MIM capacitor to the quenching resistor in parallel. It shows the case.

'그래프 A' 및 '그래프 B'를 살펴보면, 이들 그래프 모두 최고점에 급격하게 도달한 이후, 최고점에서부터 서서히 감소하는 형태를 보이고 있으며, 특히, '그래프 B'는 '그래프 A' 보다 더욱 샤프한 형태를 나타내고 있다.Looking at 'Graph A' and 'Graph B', both of these graphs show a sharp decrease from the highest point after reaching the highest point. In particular, 'Graph B' has a sharper shape than 'Graph A'. have.

즉, '그래프 B'의 감쇠 곡선이 '그래프 A'의 감쇠 곡선보다 급격한 감쇠를 보이는 동시에 감쇠 시간도 더 짧게 나타나고 있는바, 이는 퀀칭 저항 및 MIM 커패시터를 이용하는 경우(그래프 B)가 퀀칭 저항만을 이용하는 경우(그래프 A)보다 아발란치 브레이크다운 전압이 감쇠되는 시간이 빠르다는 것을 나타낸다.In other words, the attenuation curve of 'Graph B' shows a sharp attenuation than the attenuation curve of 'Graph A' and also shows a shorter decay time. This means that the quenching resistor and the MIM capacitor (graph B) use only the quenching resistor. The avalanche breakdown voltage decays faster than the case (graph A).

다시 말해서, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결하여 구성하는 경우, 아발란치 브레이크다운 발생 시, MIM 커패시터에서 잉여 전압을 흡수함으로써 퀀칭 저항을 통해 아발란치 브레이크다운의 인가 전압을 조절할 때, 전압의 감쇠 시간을 더욱 단축시켜 실리콘 광전자증배관의 시간 분해능을 향상시키게 된다.
In other words, when the MIM capacitor is connected in parallel to the quenching resistor, when the avalanche breakdown occurs, the applied voltage of the avalanche breakdown is absorbed through the quenching resistor by absorbing the surplus voltage from the MIM capacitor. When adjusted, the voltage decay time is further shortened to improve the time resolution of the silicon photomultiplier tube.

이와 같이, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 섬광체에서 발생하는 가시광선이 APD 마이크로 셀의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높일 수 있다.As described above, the silicon photomultiplier tube having the back incident structure according to the present invention is configured so that visible light generated from the scintillator is incident through the back of the APD microcell, thereby widening the active region in response to the incident visible light. The photodetection efficiency of the gamma ray detector can be increased by increasing the factor).

또한, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결함으로써, 아발란치 브레이크다운 발생시 MIM 커패시터를 통해 잉여전압을 흡수하고, 퀀칭 저항으로 제어함으로써 아발란치 브레이크다운에 대한 감쇠 시간을 단축시켜 실리콘 광전자증배관의 시간 분해능을 향상시킬 수 있다.
In addition, by connecting MIM (Metal Insulator Metal) capacitors in parallel to the quenching resistor, when an avalanche breakdown occurs, the excess voltage is absorbed through the MIM capacitor, and the quenching resistor is used to reduce the attenuation time for the avalanche breakdown. The time resolution of the silicon photomultiplier tube can be improved.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백하다 할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be clear to those who have knowledge of God.

10, 100 : 마이크로 셀 20, 200 : 퀀칭저항
30 : 금속 콘택 110 : 반사방지막
120 : p+ 층 130 : SOI 기판
131 : p 층 132, 600 : 절연층
133 : 실리콘 기판 140 : p-well층
150 : n-well층 160 : p+ 싱커
170 : 트렌치 181 : 제1 절연층
182 : 제2 절연층 183 : 제3 절연층
190 : 콘택 191 : 비아
300 : MIM 커패시터 310 : 하부전극
320 : 유전체 330 : 상부전극
410 : 제1 배선전극패턴 420 : 제2 배선전극패턴
500 : 전면 지지웨이퍼 700 : 배면 지지웨이퍼
800 : 검출기 모듈 810 : 실리콘 광전자증배관
820 : 광 가이드 830 : 섬광체
10, 100: micro cell 20, 200: quenching resistance
30: metal contact 110: antireflection film
120: p + layer 130: SOI substrate
131: p layer 132, 600: insulating layer
133 silicon substrate 140 p-well layer
150: n-well layer 160: p + sinker
170: trench 181: first insulating layer
182: second insulating layer 183: third insulating layer
190: Contact 191: Via
300: MIM capacitor 310: lower electrode
320 dielectric 330 upper electrode
410: first wiring electrode pattern 420: second wiring electrode pattern
500: front support wafer 700: back support wafer
800: detector module 810: silicon photomultiplier tube
820: light guide 830: scintillation body

Claims (12)

다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체로부터 방출되는 가시광선을 검출하는 실리콘 광전자증배관에 있어서,
SOI(Silicon On Insulator)웨이퍼를 구성하는 p층;
상기 p층 하부에 형성되는 p+ 층;
상기 p+ 층 하부에 도핑된 반사방지막;
상기 p층 상부 중앙부에 도핑, 형성되는 p-well층;
상기 p-well층 중앙부에 도핑, 형성되는 n-well층;
상기 p-well층 및 상기 n-well층의 양측에서 상기 p-well층 및 상기 n-well층과 이격되어 상기 p층의 내측으로 연장, 형성되어 상기 p-well층 및 상기 n-well층이 이루는 p-n접합층에서 생성되는 전하가 인접하는 APD 마이크로 셀로 이동되는 것을 방지하는 한 쌍의 트렌치; 및
상기 한 쌍의 트렌치 외곽에 각각 형성되는 한 쌍의 p+ 싱커(p+ sinker);를 포함하여 구성되는 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀과;
상기 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀의 상부에 형성되는 제1 절연층;
상기 제1 절연층의 상부에 형성되는 퀀칭 저항(quenching resistor);
상기 제1 절연층 상부에 형성되는 제2 절연층;
상기 제2 절연층의 상부에 형성되어, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되는 제1 배선 전극 패턴;을 포함하여 구성되어,
섬광체로부터 방출되는 가시광선을 반사방지막이 형성된 배면을 통해 입사받는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관.In the silicon photoelectron tube which comprises a plurality of avalanche photodiode (APD) microcells to detect visible light emitted from the scintillator,
A p layer constituting a silicon on insulator (SOI) wafer;
A p + layer formed below the p layer;
An anti-reflection film doped under the p + layer;
A p-well layer doped and formed in an upper center portion of the p layer;
An n-well layer doped and formed in a central portion of the p-well layer;
The p-well layer and the n-well layer are formed on both sides of the p-well layer and the n-well layer to be spaced apart from the p-well layer and the n-well layer to extend into the p layer. A pair of trenches for preventing charge generated in the resulting pn junction layer from being transferred to adjacent APD microcells; And
A plurality of avalanche photodiode (APD) microcells including a pair of p + sinkers each formed outside the pair of trenches;
A first insulating layer formed on the avalanche photodiode (APD) microcell;
A quenching resistor formed on the first insulating layer;
A second insulating layer formed on the first insulating layer;
A first wiring electrode pattern formed on the second insulating layer and connected to the n-well layer, the p + sinker, and a quenching resistor through a contact;
A silicon photoelectron multiplier tube having a back incident structure, characterized in that the visible light emitted from the scintillator is incident through the back surface formed with the anti-reflection film. 제 1항에 있어서,
상기 제2 절연층의 상부에는 제3 절연층이 형성되고, 상기 제3 절연층의 상부에는 비아(via)를 통해 상기 퀀칭 저항 및 제1 배선전극패턴과 연결되는 제2 배선전극패턴이 형성되며, 상기 제3 절연층에는 상기 제2 배선전극패턴을 통해 퀀칭 저항에 병렬로 연결되는 MIM(Metal-Insulator-Metal) 커패시터가 추가로 구비되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. The method of claim 1,
A third insulating layer is formed on the second insulating layer, and a second wiring electrode pattern connected to the quenching resistor and the first wiring electrode pattern is formed on the third insulating layer through a via. And a metal insulator-metal (MIM) capacitor connected to the quenching resistor in parallel through the second wiring electrode pattern, wherein the third insulating layer has a back incident structure. 제 2항에 있어서,
상기 MIM(Metal-Insulator-Metal) 커패시터는 상부 전극, 유전체 및 하부 전극으로 구성되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관.The method of claim 2,
The metal-insulator-metal (MIM) capacitor has a back incident structure, characterized in that consisting of the upper electrode, the dielectric and the lower electrode. 제 3항에 있어서,
상기 유전체는 SiO2, Si3N4, ZrO2, HfO2 또는 Al2O3 중, 어느 하나인 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관.The method of claim 3,
The dielectric is SiO 2 , Si 3 N 4 , ZrO 2 , HfO 2 Or Al 2 O 3 The silicon photoelectron multiplier tube which has a back incident structure characterized by the above-mentioned. 제 1항에 있어서,
상기 p+ 층에는 2플로오르화 붕소(BF2)가 임플란트된 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관.The method of claim 1,
And a boron difluoride (BF 2 ) implanted in the p + layer. 제 1항에 있어서,
상기 반사방지막(Anti-Reflection coating)은 Si3N4로 구성되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. The method of claim 1,
The anti-reflection coating is a silicon optoelectronic pipe having a back incident structure, characterized in that consisting of Si 3 N 4 . 제 1항에 있어서,
상기 트렌치 내부에는 절연체가 충진되어 있는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. The method of claim 1,
The photonic photomultiplier tube having a back incident structure, characterized in that the inside of the trench is filled with an insulator. 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체의 가시광선을 검출하는 실리콘 광전자증배관을 제조하는 방법에 있어서,
실리콘 기판 및 p층 사이에 절연체가 형성되어 구성되는 SOI(Silicon on insulator)기판의 상부에 p-well층을 도핑하는 단계;
상기 p-well층의 양측으로 한 쌍의 p+ 싱커(p+ sinker)를 각각 형성하는 단계;
상기 p-well층과 p+ 싱커 사이의 p 층 내부에 한 쌍의 트렌치를 형성하는 단계;
열산화 처리를 통해 상기 p-well층을 드라이브 인(drive-in)하는 동시에, 상기 한 쌍의 트렌치 내부에 절연체(SiO2)를 충진하는 단계;
상기 p-well층 상부에 도핑을 통해 n-well층을 형성하는 단계;
상기 n-well층 상부에 제1 절연층을 형성하는 단계;
상기 제1 절연층 상부에 전면 지지웨이퍼를 형성하는 단계;
상기 전면 지지웨이퍼가 저면에 위치하도록 재배치하여, 상기 SOI 기판의 실리콘 기판 및 절연체를 제거하는 단계;
상기 p층의 상부에 p+ 층을 형성하는 단계;
상기 p+ 층 상부에 반사방지막을 형성하는 단계;
상기 반사방지막의 상부에 배면 절연층을 형성하는 단계;
상기 배면 절연층의 상부에 배면 지지웨이퍼를 형성하는 단계;
상기 배면 지지웨이퍼가 저면에 위치하도록 재배치하여, 상기 전면 지지웨이퍼를 제거하는 단계;
상기 제1 절연체 상부에 퀀칭 저항을 형성하는 단계;
상기 제1 절연층 상부에 제2 절연층을 형성하는 단계;
상기 제1 및 제2 절연층에 상기 제1 및 제2 절연층을 관통하는 콘택을 형성하는 단계;
상기 제2 절연층 상부에 제1 배선전극패턴을 형성하되, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되도록 형성하는 단계; 및
상기 p+ 층 하부에 형성된 배면 절연층 및 배면 지지웨이퍼를 제거하는 단계;를 포함하여 구성되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법.In the method for producing a silicon photomultiplier tube comprising a plurality of avalanche photodiode (APD) microcells to detect visible light of the scintillator,
Doping a p-well layer on top of a silicon on insulator (SOI) substrate having an insulator formed between the silicon substrate and the p layer;
Forming a pair of p + sinkers on each side of said p-well layer, respectively;
Forming a pair of trenches in the p layer between the p-well layer and the p + sinker;
Driving the p-well layer through thermal oxidation and simultaneously filling an insulator (SiO 2 ) inside the pair of trenches;
Forming an n-well layer through doping on the p-well layer;
Forming a first insulating layer on the n-well layer;
Forming a front support wafer on the first insulating layer;
Repositioning the front support wafer to be located at a bottom surface, thereby removing the silicon substrate and the insulator of the SOI substrate;
Forming a p + layer on top of the p layer;
Forming an anti-reflection film on the p + layer;
Forming a rear insulating layer on the anti-reflection film;
Forming a back support wafer on the back insulation layer;
Rearranging the rear support wafer to be located at a bottom thereof, thereby removing the front support wafer;
Forming a quenching resistor on the first insulator;
Forming a second insulating layer on the first insulating layer;
Forming a contact penetrating through the first and second insulating layers in the first and second insulating layers;
Forming a first wiring electrode pattern on the second insulating layer, wherein the first wiring electrode pattern is formed to be connected to the n-well layer, the p + sinker, and a quenching resistor through a contact; And
And removing a back insulating layer and a back support wafer formed under the p + layer. 제 8항에 있어서,
상기 제2 절연층 상부에 제3 절연층을 형성하고, 상기 제3 절연층 상부에는 제2 배선전극패턴을 형성하며, 제3 절연층에 비아(via) 및 MIM 커패시터를 형성하되, 상기 비아를 통해 상기 제2 배선전극패턴이 상기 제1 배선전극패턴 및 MIM 커패시터와 연결되도록 형성하고, 상기 MIM 커패시터는 상기 제2 배선전극패턴을 통해 상기 퀀칭 저항에 병렬 연결되도록 형성하는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법.The method of claim 8,
A third insulating layer is formed on the second insulating layer, a second wiring electrode pattern is formed on the third insulating layer, and a via and a MIM capacitor are formed on the third insulating layer. The second wiring electrode pattern is formed to be connected to the first wiring electrode pattern and the MIM capacitor through the second wiring electrode pattern, wherein the MIM capacitor is formed to be connected in parallel to the quenching resistor through the second wiring electrode pattern. Method for producing a silicon photomultiplier tube having a structure. 제 8항에 있어서,
상기 p+ 층에는 2플로오르화 붕소(BF2)를 추가로 임플란트 처리하는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법.The method of claim 8,
The p + layer is implanted with boron fluoride (BF 2 ) is further implanted, characterized in that the method for producing a silicon optoelectronic pipe having a back incident structure. 제 8항에 있어서,
상기 제3 절연층 상부에 절연체로 구성되는 보호막을 형성한 후, 플립칩 본딩(flip-chip bonding)을 통해 리드아웃(readout) 회로와 연결하는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법.The method of claim 8,
After forming a protective film made of an insulator on the third insulating layer, the silicon photoelectron multiplier tube having a back incident structure, characterized in that for connecting to a readout circuit through flip-chip bonding (flip-chip bonding). Method of preparation. 섬광체, 광 가이드 및 실리콘 광전자증배관이 순차적으로 연결되어 구성되는 방사선 검출기에 있어서,
상기 실리콘 광전자증배관은 제1항 내지 제7항 중의 어느 한 항에 따른 구성을 갖는 실리콘 광전자증배관으로 구성되되,
상기 실리콘 광전자증배관은 반사 방지막이 형성된 배면을 통해 상기 광 가이드와 연결되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관을 이용한 방사선 검출기.




In the radiation detector composed of a scintillator, a light guide and a silicon photomultiplier tube are sequentially connected,
The silicon photomultiplier tube is composed of a silicon photomultiplier tube having a configuration according to any one of claims 1 to 7,
And the silicon photomultiplier tube is connected to the light guide through a rear surface where an antireflection film is formed.




KR1020100050607A 2010-05-28 2010-05-28 A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same KR101127982B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100050607A KR101127982B1 (en) 2010-05-28 2010-05-28 A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050607A KR101127982B1 (en) 2010-05-28 2010-05-28 A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same

Publications (2)

Publication Number Publication Date
KR20110131008A KR20110131008A (en) 2011-12-06
KR101127982B1 true KR101127982B1 (en) 2012-03-29

Family

ID=45499608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050607A KR101127982B1 (en) 2010-05-28 2010-05-28 A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same

Country Status (1)

Country Link
KR (1) KR101127982B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101311799B1 (en) * 2012-03-09 2013-09-25 주식회사 오토산업 Manufacturing method for a semiconductor pressure sensor
KR101982278B1 (en) * 2012-03-26 2019-08-28 삼성전자주식회사 Digital Silicon Photomultiplier Detector Cell
KR101451250B1 (en) * 2013-01-23 2014-10-15 한국과학기술원 A silicon photomultiplier with strip-type P-N junction and the manufacuring method thereof
KR101964891B1 (en) 2013-01-28 2019-08-07 삼성전자주식회사 Digital Silicon Photomultiplier Detector Cell
US10825939B2 (en) 2016-01-07 2020-11-03 The Research Foundation For The State University Of New York Selenium photomultiplier and method for fabrication thereof
CN105743328B (en) * 2016-04-28 2019-02-01 广东合微集成电路技术有限公司 A kind of transistor, charge pump components and charge pump
CN106298816A (en) * 2016-10-11 2017-01-04 天津大学 The single-photon avalanche diode of integrated cancellation resistance and manufacture method thereof
CN109727970A (en) * 2019-01-25 2019-05-07 北京师范大学 Avalanche Photodiode Array Detectors
US11374135B2 (en) 2019-08-30 2022-06-28 Globalfoundries Singapore Pte. Ltd. Sensor and method of forming the same
EP4307397A1 (en) * 2022-07-11 2024-01-17 STMicroelectronics (Research & Development) Limited Single photon avalanche diode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056173A (en) 2008-08-26 2010-03-11 Opnext Japan Inc Rear surface incident type photodetector and manufacturing method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056173A (en) 2008-08-26 2010-03-11 Opnext Japan Inc Rear surface incident type photodetector and manufacturing method thereof

Also Published As

Publication number Publication date
KR20110131008A (en) 2011-12-06

Similar Documents

Publication Publication Date Title
KR101127982B1 (en) A silicon photomultiplier with backward light-receivig structure, the manufacturing method thereof and the radiation detector using the same
US7667400B1 (en) Back-illuminated Si photomultipliers: structure and fabrication methods
EP2614531B1 (en) Single photon avalanche diode for cmos circuits
US10522696B2 (en) Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
US10411051B2 (en) Coplanar electrode photodiode array and manufacturing method thereof
CN113270507B (en) Avalanche photodiode and photomultiplier detector
US8729654B2 (en) Back-side readout semiconductor photomultiplier
JP2022526587A (en) Avalanche photodiode array
JP5908497B2 (en) Silicon-based photomultiplier tube manufacturing method, silicon-based photomultiplier tube manufacturing method, and radiation detector manufacturing method
KR20200049816A (en) Semiconductor photomultiplier tube with improved operating voltage range
CN113270508B (en) Avalanche photodiode and photomultiplier detector
KR20120124559A (en) Method of forming trench guard ring of Silicon PhotomultiplierSiPM and the SiPM manufactured by using the same
KR100987057B1 (en) Silicon photomultiplier tube with improved photodetection efficiency and gamma ray detector comprising the same
CN115332384B (en) Single photon detector and method for manufacturing the same
WO2011071483A1 (en) Back-illuminated si photomultipliers: structure and fabrication methods
CN117855316A (en) Photodetector and method of forming the same
WO2021131759A1 (en) Semiconductor light detection element
JP7631324B2 (en) Method for manufacturing back-illuminated optical sensor with improved detection parameters
KR101762431B1 (en) Silicon photomultiplier having ree crosstalk structure
CN219677264U (en) Groove electrode single photon avalanche array and sensor
CN107039425B (en) A kind of semiconductor optoelectronic multiplier device
CN117855317A (en) Photodetector and method of forming the same
CN118730296A (en) Multi-pixel photon counter for front-illuminated single-photon imaging and manufacturing method thereof
CN117954511A (en) Grooved electrode single photon avalanche array, sensor and preparation method
KR20210141476A (en) Avalanche-type photodetector (variant) and its manufacturing method (variant)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100528

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110526

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120313

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150226

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160225

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170224

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180226

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200302

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210302

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220302

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241223