KR101124470B1

KR101124470B1 - 반도체 발광소자

Info

Publication number: KR101124470B1
Application number: KR1020090135491A
Authority: KR
Inventors: 전수근; 박은현; 김종원; 박준천
Original assignee: 주식회사 세미콘라이트
Priority date: 2009-12-31
Filing date: 2009-12-31
Publication date: 2012-03-16
Anticipated expiration: 2029-12-31
Also published as: KR20110078632A

Abstract

본 개시는 제1 면과 제2 면을 가지는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 제2 면으로부터 복수의 반도체층으로의 전기적 통로를 형성하도록 홀에 위치하는 도전성 물질; 그리고, 홀에서 홀과 도전성 물질 사이에 위치하며, 도전성 물질에 의한 빛의 흡수를 차단하는 제1 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

반도체, 발광소자, 칩, 수직구조, 전극, 비아홀, 유전체, 질화물

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 전극에 의한 광 흡수를 줄일 수 있는 반도체 발광소자에 관한 것이다.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물롤 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.

기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.

n형 3족 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.

p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.

p측 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하 고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.

한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.

도 2 및 도 3은 일본공개특허공보 제H08-083929호에 기재된 반도체 발광소자의 예들을 나타내는 도면으로서, n측 전극(800)이 도전성 물질로 이루어져 기판(100)의 후면에 위치해 있으며, n측 전극(800)은 기판(100)과 반도체층(200,300) 에 형성된 홀(110)을 통해 n형 질화물 반도체층(300)과 전기적으로 연통한다. 이러한 형태의 수직 구조 발광소자를 형성하기 위해서는, n측 전극(820)이 전기 절연체인 기판(100)의 후면에 위치하는 것의 대가로, 기판(100)에 전기적 통로(810)의 형성이 필요한데, 금속으로 전기적 통로(810)를 형성하는 경우에, 이에 의한 빛의 흡수로 인해 발광소자의 전체적인 발광 효율의 감소를 가져온다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 면과 제2 면을 가지는 기판; 기판의 제1 면 측에 위치하는 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층 및 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층이 순차로 적층된 복수의 반도체층; 제1 면으로부터 제2 면으로 이어지는 홀; 제2 면으로부터 복수의 반도체층으로의 전기적 통로를 형성하도록 홀에 위치하는 도전성 물질; 그리고, 홀에서 홀과 도전성 물질 사이에 위치하며, 도전성 물질에 의한 빛의 흡수를 차단하는 제1 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 4는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(10) 위에, n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)을 순차로 구비한다. 기판(10)의 예로 절연성 기판인 사파이어 기판을 들 수 있으며, 이때 사용되는 반도체는 3족 질화물 반도체일 수 있다. 바람직하게는 n형 반도체층(30)의 성장에 앞서 버퍼층이 사용된다. p층 반도체층(50) 위에는 p측 전극(60)과 p측 본딩 패드(70)가 구비되어 있으며, 기판(10)의 후면에 n측 전극(80)이 형성되어 있고, n측 전극(80)과 n형 반도체층(30)의 전기적 연통을 위해, 도전성 물질(81)이 홀(11)에 구비되어 있으며, 홀(11)에는 도전성 물질(81)에 의한 빛의 흡수를 차단하도록 홀(11)과 도전성 물질(81) 사이에 광 흡수 차단층(82a)이 구비되어 있다. 광 흡수 차단층(82a)은 SiO₂, CaF, MgF, GaF, SiON, ITO, SiO₂/TiO₂의 교대 적층막 등에 의해 형성될 수 있다. 예를 들어, 기판(10; 예: 사파이어 기판)보다 굴절률이 작은 물질(예: SiO₂)을 단독 사용하거나, 기판(10)보다 굴절률이 큰 물질(예: TiO₂)과 기판(10)보다 굴절률이 작은 물질(예: SiO₂)을 조합하여 사용하는 것이 가능하다. 0.1um ~ 1um 정도의 두께로 형성함으로써 그 기능을 하기에 충분하다. 광 흡수 차단층(82a)은 도 1에 도시된 보호막(900)과 동일한 방법으로 증착될 수 있다. 본 개시에 있어서, n측 전극(80)이 반드시 구비되어야 하는 것은 아니며, 도전성 물질(81)만으로 반도체층(30,40,50)으로부터 기판(10) 후면으로의 전기적 통로를 형성할 수 있음을 당업자는 염두에 두어야 한다. n측 전극(80)은 반사판으로 기능할 수 있다. n측 전극(80)은 증착에 의해 형성되어도 좋고, 도금에 의해 형성될 수도 있다. 식각되어 노출된 n형 반도체층(30)에는 도전성 물질과의 전기적 연통을 위해 접촉부(81a)가 구비되어 있다. 접촉부(81a)는 p측 본딩 패드(70)와 함께 증착될 수 있다.

도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면으로서, 기판(10)의 후면과 n측 전극(80) 사이에 광 흡수 차단층(82b)이 추가로 구비되어 있다. 이러한 구성을 통해, n측 전극(80)에 의한 광 흡수를 줄일 수 있게 된다. 바람직하게는, 홀(11)이 반도체층(30,40,50)과 이격되어 기판(10)에 형성되며, 이는 홀(11)을 레이저로 형성할 때, 레이저에 의한 반도체층(30,40,40)의 손상을 막기 위함이다. 이격된 홀(11)과 반도체층(30)의 전기적 연결을 위해 접촉부(81a)가 형성되어 있다. 홀(11)의 상부에는 확장부(11a)가 구비될 수 있으며, 이에 의해 도전성 물질(81)이 홀(11)에 안정적으로 형성될 수 있다. 미설명 동일 부호에 대한 설명은 생략한다.

도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 먼저 기판(10)에 n형 반도체층(30), 활성층(40) 그리고 p형 반도체층(50)을 형성한다. 다음으로, 식각 공정을 통해, 기판(10)을 노출시킨다. 이때 n형 반도체층(30)이 완전히 제거되어 기판(10)이 노출되는 것이 바람직한데, 후술하는 레이저 공정에서 발생하는 열에 의해 반도체층(30,40,50)이 손상되는 것을 확실 히 방지하기 위해서이다. 식각은 RIE, RIBE, ICP 등의 건식 식각을 통해 행해질 수 있다.

다음으로, 기판(10)에 홀(11)을 형성한다. 홀(11)은 레이저 가공을 통해 형성될 수 있다. 사용되는 레이저는 diode-pumped(UV) laser가 적당하며, 홀의 크기는 10~40um정도가 적당하고, 그 깊이는 60um ~ 300um 정도가 적당하다. 바람직하게는, 홀(11)을 형성한 다음, 홀(11)의 입구를 확장하여, 확장부(11a)를 형성한다. 홀(11)을 제외한 영역에 SiO₂ 막을 형성한 다음, 예를 들어 인산용액을 200도 이상의 온도로 올린 후, 5분 정도 식각을 함으로써 확장부(11a)를 형성할 수 있다.

다음으로, 식각을 통해 n형 반도체층(30)의 일부 영역을 노출시킨다. 이는 레이저 가공 앞서 행해질 수도 있다.

다음으로, 광 흡수 차단층(82a; 예: SiO₂)을 형성한다. 광 흡수 차단층(82a)을 홀(11) 내부에만 형성하는 것도 가능하다.

다음으로, 포토리소그라피 공정을 거쳐, p측 전극(60)을 형성하고, p측 본딩 패드(70)와 접촉부(81a)를 증착한다. p측 전극(60)은 ITO와 같은 물질로 이루어질 수 있으며, p측 본딩 패드(70)와 접촉부(81a)는 Cr,Ti,Al,Pt,Au,TiW,Ni,Cu과 같은 물질 또는 이들의 조합으로 이루어질 수 있다. p측 전극(60)을 반사판으로 형성하여, 플립 칩을 구성할 수도 있다. 접촉부(81a)의 형성시에 홀(11)에도 증착이 이루어지는데, 이것은 도전성 물질(81) 자체 또는 도전성 물질(81)의 일부를 구성한다.

바람직하게는, 확실한 전기적 통로의 형성을 위해, 도금을 통해 홀(11)이 메 워진다. 도금 물질로는 Cu,Ni,Au,Ag,Al 등을 들 수 있으며, 도금 방법으로는 전해 도금, 비전해 도금과 같은 방법이 사용될 수 있다. 예를 들어, 구리 전해 도금의 경우에, cuprabase50을 도금액으로 하여, 50mA 전류를 사용하여 도금할 수 있다. 이때 공정시간은 100분정도 소요된다.

마지막으로, 기판(10)을 연마하여, SiO₂, TiO₂, CaF, MgF 등과 같은 물질로 된 광 흡수 차단층(82b)을 형성하고, n측 전극(80)을 형성한다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1) 제2 면 측에 위치하며, 도전성 물질과 전기적으로 접촉되는 제1 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.

(2) 제2 면과 제1 전극 사이에 위치하며, 제1 전극에 의한 빛의 흡수를 차단하는 제2 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자.

(3) 도전성 물질이 제1 반도체층과 전기적으로 접촉되는 것을 특징으로 하는 반도체 발광소자.

(4) 기판이 절연성 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.

(5) 도전성 물질이 금속으로 이루어지는 것을 특징으로 하는 반도체 발광소자. 금속은 증착된 금속이거나 도금된 금속일 수 있다. 또한 증착된 금속과 도금된 금속으로 조합일 수 있다.

(6) 절성 물질이 사파이어인 것을 특징으로 하는 반도체 발광소자.

(7) 본 개시에 따른 도전성 물질은 금속에 제한되지 않으며, 광 흡수 방지막 을 도입함으로써 광 흡수가 감소될 수 있는 도전가능 물질이라면 어떠한 것이어도 좋다.

(8) 제1 광 흡수 차단층이 기판보다 굴절률이 작은 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.

(9) 제1 광 흡수 차단층이 기판보다 굴절률이 작은 물질과 큰 물질의 조합으로 이루어지는 것을 특징으로 하는 반도체 발광소자.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 전극에 의한 광 흡수를 줄일 수 있게 된다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2 및 도 3은 일본공개특허공보 제H08-083929호에 기재된 반도체 발광소자의 예들을 나타내는 도면,

도 4는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,

도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,

도 6은 본 개시에 따라 반도체 발광소자를 제조하는 방법의 일 예를 나타내는 도면.

Claims

제1 면과 제2 면을 가지는 기판;

기판의 제1 면 측에 위치하며, 제1 반도체층, 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 가지는 복수의 반도체층;으로서, 제1 반도체층이 제1 도전성을 가지고, 제2 반도체층이 제1 도전성과 다른 제2 도전성을 가지며, 활성층이 전자와 정공의 재결합을 이용해 빛을 생성하고, 제2 반도체층에 제2 반도체층과 전기적으로 접촉되는 전극이 구비되어 있는, 복수의 반도체층;

제1 면으로부터 제2 면으로 이어지는 홀;

제2 면으로부터 복수의 반도체층으로의 전기적 통로를 형성하도록 홀에 위치하는 도전성 물질;

홀에서 홀과 도전성 물질 사이에 위치하며, 도전성 물질에 의한 빛의 흡수를 차단하는 제1 광 흡수 차단층; 그리고,

제1 면 측에 위치하며, 도전성 물질 및 제1 반도체층과 전기적으로 접촉되는 접촉부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
삭제
청구항 1에 있어서,

제2 면 측에 위치하며, 도전성 물질과 전기적으로 접촉되는 반사판;을 포함하며,

제2 면과 반사판 사이에 위치하며, 반사판에 의한 빛의 흡수를 차단하는 제2 광 흡수 차단층;을 포함하는 것을 특징으로 하는 반도체 발광소자.
삭제
청구항 1에 있어서,

기판은 절연성 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.
청구항 5에 있어서,

도전성 물질은 금속으로 이루어지는 것을 특징으로 하는 반도체 발광소자.
청구항 6에 있어서,

절연성 물질은 사파이어인 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,

제1 광 흡수 차단층은 기판보다 굴절률이 작은 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,

제1 광 흡수 차단층은 기판보다 굴절률이 작은 물질과 큰 물질의 조합으로 이루어지는 것을 특징으로 하는 반도체 발광소자.