KR101090178B1

KR101090178B1 - 반도체 발광소자

Info

Publication number: KR101090178B1
Application number: KR1020090135502A
Authority: KR
Inventors: 전수근; 박은현; 김종원; 박준천
Original assignee: 주식회사 세미콘라이트
Priority date: 2009-12-31
Filing date: 2009-12-31
Publication date: 2011-12-06
Anticipated expiration: 2029-12-31
Also published as: KR20110078642A

Abstract

본 개시는 기판; 기판 위에 적층 및 분리되어 있는 제1 다이오드 및 제2 다이오드;로서, 각각이 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 제1 다이오드 및 제2 다이오드; 제1 다이오드의 제2 반도체층과 제2 다이오드의 제1 반도체층을 전기적으로 연통시키는 전기적 연결; 그리고, 제1 다이오드의 제1 반도체층과 제2 다이오드의 제2 반도체층을 전기적으로 연결하여, 제1 다이오드와 제2 다이오드를 극성이 반대가 되게 병렬연결하는 적어도 하나의 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

반도체, 발광소자, 칩, ESD, 정전기, 다이오드, 비아홀, 역방향 전압

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 정전기(Electrostatic Discharge; ESD)로부터 발광소자를 보호할 수 있는 반도체 발광소자에 관한 것이다.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물롤 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체 층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 전류 확산 전극(600), 전류 확산 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 본딩 패드(800), 그리고 보호막(900)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 3족 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 본딩 패드(800)는 SiC 기판 측에 형성될 수 있다.

기판(100) 위에 성장되는 3족 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.

버퍼층(200)은 이종기판(100)과 3족 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 기재되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/154454호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 기재되어 있다. 바람직하게는 n형 3족 질화물 반도체층(300)의 성장에 앞서 도핑되지 않는 GaN층이 성 장되며, 이는 버퍼층(200)의 일부로 보아도 좋고, n형 3족 질화물 반도체층(300)의 일부로 보아도 좋다.

n형 3족 질화물 반도체층(300)은 적어도 n측 본딩 패드(800)가 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 기재되어 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.

p형 3족 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 3족 질화물 반도체층을 활성화시키는 기술이 기재되어 있고, 미국공개특허공보 제2006/157714호에는 p형 3족 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 3족 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 기재되어 있다.

전류 확산 전극(600)은 p형 3족 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 3족 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 3족 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 기재되어 있으며, 미국특허 제6,515,306호에는 p형 3족 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 기재되어 있다.

한편, 전류 확산 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 기재되어 있다.

p측 본딩 패드(700)와 n측 본딩 패드(800)는 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 기재되어 있다.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다.

한편, n형 3족 질화물 반도체층(300)이나 p형 3족 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 3족 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.

도 2는 미국특허 제3,739,241호에 기재된 반도체 발광소자 패키지의 일 예를 나타내는 도면으로서, 반도체 발광소자(1000)를 ESD로부터 보호하기 위해 발광소 자(1000)에 더하여 보호소자(2000)를 구비한 반도체 발광소자 패키지가 제시되어 있다.

도 3 및 도 4는 미국특허 제6,547,249호에 기재된 반도체 발광소자의 일 예를 설명하는 도면으로서, 절연성 기판(110) 위에 두개의 n형 반도체층(310,320), 활성층(410,420), p형 반도체층(510,520)을 형성한 후, 이 두개의 영역 또는 다이오드(A,B)를 이온 주입 영역(330; ion implantated region)에 의해 전기적으로 절연시킨 다음, 유전체(910) 위에 금속(710)을 증착함으로써 다이오드(A,B)의 극성이 반대가 되게 병렬로 연결하여 ESD(electrostatic discharge)로부터 발광 다이오드(A)를 보호하는 구조(특히, 이 특허의 도 9A 및 도 11을 보라.)를 기재하고 있다. 통상 발광 다이오드(A)는 도 5에 도시된 바와 같이, 단자(T₁,T₂)에 순방향 전압이 걸리는 경우에 문턱 전압(Vth)에서 통전이 되며, 역방향 전압이 전압이 걸리는 경우에 항복전압(Vr)까지는 전류가 거의 흐르지 않다가, 항복 전압(Vr)을 넘으면 전류가 급격하게 흐르게 된다. 발광 다이오드의 제조에 있어 항복 전압(Vr)은 관심의 대상이며, 측정의 대상이 된다. 그러나 발광 다이오드(A)에 동일한 구조의 다이오드(B)가 금속배선(710)을 통해 극성을 반대로 하여 병렬 연결되는 경우에, 도 6에 도시된 바와 같이, 단자(T₁,T₂)에 순방향 전압이 걸리든 역방향 전압이 걸리든 전기적 특성(Vth,Vr)은 거의 동일하게 되며, 따라서 항복전압(Vr) 혹은 역방향 누설전류는 측정하는 것이 어려워지는 문제점이 있다.

또한 기판(100) 위에 보호소자를 구현하는 기술은 p측 본딩 패드(700) 및 n 측 본딩 패드(800)를 금속 증착을 이용하는 것으로 기판(100)의 일 측에 p측 본딩 패드(700) 및 n측 본딩 패드(800)가 위치하는 발광소자에 적용되는 것에 그치고, 수직 구조의 반도체 발광소자에 그 적용이 없는 상태이다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 기판; 기판 위에 적층 및 분리되어 있는 제1 다이오드 및 제2 다이오드;로서, 각각이 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 제1 다이오드 및 제2 다이오드; 제1 다이오드의 제2 반도체층과 제2 다이오드의 제1 반도체층을 전기적으로 연통시키는 전기적 연결; 그리고, 제1 다이오드의 제1 반도체층과 제2 다이오드의 제2 반도체층을 전기적으로 연결하여, 제1 다이오드와 제2 다이오드를 극성이 반대가 되게 병렬연결하는 적어도 하나의 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.

본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 기판; 기판 위에 적층 및 분리되어 있는 제1 다이오드 및 제 2 다이오드;로서, 각각이 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 제1 다이오드 및 제2 다이오드; 그리고, 제1 다이오드의 제2 반도체층과 제2 다이오드의 제1 반도체층을 전기적으로 연통시키며, 기판의 후면으로 이어지는 전기적 연결; 제1 다이오드의 제1 반도체층에 위치되는 제1 본딩 패드; 그리고, 제2 다이오드의 제2 반도체층에 위치되며 제1 본딩 패드와 연동하여 제1 다이오드와 제2 다이오드를 극성이 반대가 되게 병렬연결하는 제2 본딩 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다. 이러한 구성은 본 개시가 수직 구조의 반도체 발광소자에 적용되는 경우에 있어서, 와이어의 이용한 보호소자의 형성에 제한되지 않는다는 것을 의미한다.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 7은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 기판(10) 위에 두개의 다이오드(A,B)가 형성되어 있다. 각각의 다이오드(A,B)는 n형 반도체층(30), 활성층(40), p형 반도체층(50)을 구비하며, 상부에 전류 확산 전 극(60)이 형성되어 있고, p측 본딩 패드(70)와 n측 본딩 패드(80)가 각각 p형 반도체층(50)과 n형 반도체층(30)에 전기적으로 연결되어 있다. 또한 기판(10)에 형성된 홀(11)로부터 이어진 전기적 연결(84)에 의해 다이오드(A)의 p형 반도체층(50)과 다이오드(B)의 n형 반도체층(30)이 전기적으로 연결되어 있으며, 이후 패키지 공정에서 p측 본딩 패드(70)와 n측 본딩 패드(80)를 와이어 본딩(85)으로 연결하면, 도 4에 도시된 것과 같이 극성이 반대가 되도록 병렬연결되며 보호소자로 기능하는 다이오드(B)를 구비하는 발광하는 다이오드(A)를 가진 발광소자를 형성할 수 있게 된다. 바람직하게는 기판(10)의 후면에 전기적 연결(84)과 연결된 후면 전극(82)을 구비할 수 있으며, 이에 의해 용이하게 반도체 발광소자의 전기적 특성을 파악할 수 있게 된다. 도 7에서 다이오드(A)가 발광 다이오드로서 기능하지만, 다이오드(B)를 발광 다이오드로 사용하도록 구성할 수 있음은 물론이다.

도 8은 와이어 본딩 전의 본 개시에 따른 반도체 발광소자의 전기적 결합 상태를 개념적으로 나타내는 도면으로서, 패키지 이전 칩 레벨에서(와이어 본딩(85) 이전에) 다이오드(A)의 n측 본딩 패드(80)와 다이오드(B)의 p측 본딩 패드(70)는 연결되어 있지 않다. 따라서 단자(T₁)에 (-)전원을 연결하고(이는 후면 전극(82) 또는 전기적 연결(84)에 (-)전원을 연결함으로써 가능하다.), 단자(T₂)에 (+)전원을 연결하여(이는 n측 본딩 패드(80)에 (+)전원을 연결함으로써 가능하다.), 역방향 전압에 대한 소자의 특성을 파악할 수 있게 된다.

도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 다른 예 및 이를 제조하 는 방법의 일 예를 나타내는 도면이며, 3족 질화물 반도체 발광소자를 예로 하여 설명된다. 먼저, 기판(10) 위에 n형 3족 질화물 반도체층(30), 활성층(40) 그리고 p형 3족 질화물 반도체층(50)을 순차로 형성한다. 기판(10)의 예로 절연성 기판인 사파이어 기판을 들 수 있다. 바람직하게는, n형 3족 질화물 반도체층(30)의 성장에 앞서 버퍼층이 사용된다.

다음으로, 식각 공정을 통해, n형 3족 질화물 반도체층(30), 활성층(40) 그리고 p형 3족 질화물 반도체층(50)의 일부가 제거된다. 이때 n형 3족 질화물 반도체층(30)이 완전히 제거되어 기판(10)이 노출되는 것이 바람직한데, 이는 후술하는 레이저 공정에서 발생하는 열에 의해 3족 질화물 반도체층(30,40,50)이 손상되는 것을 확실히 방지하기 위해서이다. 식각은 RIE, RIBE, ICP 등의 건식 식각을 통해 행해질 수 있으며, 노출되는 직경의 크기는 30um ~ 300um 정도가 적당하다. 노출된 n형 3족 질화물 반도체층(30a,30b)의 형성은 이 공정의 앞 또는 뒤에 행해질 수 있다.

다음으로, 기판(10)에 홀(11)을 형성한다. 홀(11)은 레이저 가공을 통해 형성될 수 있다. 사용되는 레이저는 diode-pumped(UV) laser가 적당하며, 홀의 크기는 10~40um정도가 적당하고, 그 깊이는 60um ~ 300um 정도가 적당하다.

다음으로, SiO₂와 같은 물질로 마스크(1)를 형성하고, 식각을 통해, 홀(11)의 입구를 확장하여, 확장부(11a)를 형성한다. 식각은 예를 들어 인산용액을 200도 이상의 온도로 올린 후, 5분 정도면 확장부(11a)를 형성할 수 있다. 확장부(11a)는 홀(11) 내에 안정적으로 전기적 통로를 만들기 위한 것으로 구비되는 것이 바람직하지만, 생략되어도 좋다.

다음으로, 마스크(1)를 제거하고, 전류 확산 전극(60)을 형성한다. 전류 확산 전극(60)은 ITO와 같은 물질로 된 투광성 전극으로 형성될 수 있다. 전류 확산 전극(60)은 일반적으로 구비되지만 필수적으로 구비되어야 하는 것은 아니다.

다음으로, 보호막(90)을 형성한 다음, 전기적 연결(84)을 형성한다. 전기적 연결(84)은 전류 확산 전극(60) 및 n형 3족 질화물 반도체층(30b)으로부터 노출된 기판(10)의 면, 확장부(11a)를 거쳐 홀(11)로 이어진다. 확장부(11a)를 구비함으로써, 전기적 연결(84)의 기판(10) 후면으로의 연결을 확실히 보장할 수 있게 된다. 전기적 연결(84)은 전류 확산 전극(60)과의 전기적으로 우수한 접촉을 위해 이빔(E-beam) 증착, 열적 증착(Thermal Evaporation), 스퍼터(sputter) 증착 등과 같은 증착법에 의해 형성될 수 있다. 증착에는 Ti, Cr, Au, Ni, Pt, Al, Cu, AgAl, CuAg 들의 둘이상의 조합으로 이루어질 수 있다. 예를 들어, Ti-Au, Cr-Ni-Au가 사용될 수 있다. p측 본딩 패드(70)와 n측 본딩 패드(80)는 전기적 연결(84)과 함께 증착될 수 있고, 별도의 공정을 통해 증착되어도 좋으며, 증착 금속과 동일한 물질이 사용될 수 있다.

다음으로, 홀 삽입재(81)가 형성된다. 홀 삽입재(81)는 후술하는 공정에서 사용되는 금속재, 페이스트 등이 홀(11)을 통해 3족 질화물 반도체층(30,40,50) 측으로 이동하는 것을 막는 기능을 하거나, 기판(10) 후면 측의 전기적 연통을 확실히 하는데 이용된다. 홀 삽입재(81)가 도전 물질로 형성되는 경우에 이는 전기적 연결(84)의 일부를 형성하며, 도금을 통해 형성될 수 있다. 이하 도금의 일 예를 설명한다.

먼저, 기판(10)을 연마하기에 앞서, 마스크(3)를 형성한다. 예를 들어, 마스크(3)는 포토리지스트, SiO₂ 등으로 형성될 수 있다. 마스크(3)로 포토리지스트를 사용하는 경우에, 포토리지스트는 스핀 코팅(spin-coating)을 통해 도포될 수 있는데, 표면장력에 의해 홀(11) 안으로 들어가지 않고, 홀(11) 주변까지만 형성될 수 있다. 이와 같이 하면, 별도의 마스크 작업없이 자기 정렬법과 같이 포토리지스트를 이용할 수 있는 장점이 있다.

다음으로, 금속막(83)을 증착한다. 금속막(83)은 Ti, Al, Ni, Au, Cr 과 같은 물질이나 이들의 조합으로 이루어질 수 있으며, 이는 후에 진행될 도금 공정에 전기를 공급시켜 주는 역할을 하게 된다. 증착에는 이빔(E-beam) 증착, 스퍼터(sputter) 증착, 열(thermal) 증착 등의 방법이 이용될 수 있다.

다음으로, 마스크(4)를 형성(예: 포토리지스트의 스핀 코팅)한 상태에서, 홀 삽입재(81)를 형성한다. 도금 물질로는 Cu,Ni,Au,Ag,Al등을 들 수 있으며, 도금 방법으로는 전해 도금, 비전해 도금과 같은 방법이 사용될 수 있다. 예를 들어, 구리 전해 도금의 경우에, cuprabase50을 도금액으로 하여, 50mA 전류를 사용하여 도금할 수 있다. 이때 공정시간은 100분정도 소요된다.

다음으로, 마스크(3)와 마스크(4)를 제거한다. 이때 상부의 금속막(83)도 함께 제거된다.

다음으로, 기판(10) 후면을 연마한다. 바람직하게는, 홀 삽입재(81)가 노출된 상태에서 기판(10)의 후면에 후면 전극(82)을 형성한다. 후면 전극(82)은 기판(10) 후면 일부 또는 전체에 형성될 수 있으며, 반사판으로 기능할 수 있다. 더하여, 기판(10)과 후면 전극(82) 사이에 SiO₂, TiO₂, CaF, MgF 등과 같은 물질로 된 층(85)을 도입함으로써, 발광소자의 광취출효율을 높일 수 있다.

도 11은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면으로서, 후면 전극(82)이 배선 기판의 (+)전극 영역(88)에 놓여서 전기적으로 연결되어 있고, p측 본딩 패드(70)와 n측 본딩 패드(80)는 배선 기판의 (-)전극 영역(89)에와이어(85)로 각각 연결됨으로써 서로 전기적으로 연결되어 있다. 이러한 구성을 이용하면 보호소자를 구비하면서도 두개의 와이어 본딩만을 사용하는 패키지를 구성할 수 있게 된다.

(1) 제1 다이오드의 제1 반도체층에 위치되어 적어도 하나의 와이어와 결합되는 제1 본딩 패드; 그리고, 제2 다이오드의 제2 반도체층에 위치되어 적어도 하나의 와이어와 결합되는 제2 본딩 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.

(2) 전기적 연결이 증착된 금속을 포함하는 것을 특징으로 하는 반도체 발광소자.

(3) 기판이 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.

(4) 전기적 연결이 기판의 후면과 전기적으로 연통하는 것을 특징으로 하는 반도체 발광소자. 이러한 구성을 통해 보호소자를 구비하는 수직 구조 발광소자를 구현할 수 있게 된다.

(5) 기판의 후면에 위치하며, 전기적 연결과 접촉되는 후면 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.

(6) 제1 본딩 패드와 제2 본딩 패드가 각각 배선 기판의 제1 도전성을 가지는 영역에 전기적으로 연결되어 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.

(7) 제1 본딩 패드와 제2 본딩 패드가 각각 배선 기판의 제1 도전성을 가지는 영역에 전기적으로 연결되어 서로 전기적으로 연결되고, 후면 전극이 배선 기판의 제2 도전성을 가지는 영역 위에 놓여서 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.

본 개시에 따른 하나의 반도체 발광소자에 의하면, 발광소자를 외부의 전기적 충격(예: ESD)으로부터 보호할 수 있게 된다.

본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, ESD로부터 발광소자를 보호하는 한편, 역방향 전압에 대한 발광소자의 특성을 파악할 수 있게 된다.

본 개시에 따른 또다른 하나의 반도체 발광소자에 의하면, 보호소자를 구비하는 수직 구조 반도체 발광소자를 구현할 수 있게 된다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 미국특허 제3,739,241호에 기재된 반도체 발광소자 패키지의 일 예를 나타내는 도면,

도 3 및 도 4는 미국특허 제6,547,249호에 기재된 반도체 발광소자의 일 예를 설명하는 도면,

도 5 및 도 6은 발광 다이오드의 전기적 특성을 나타내는 도면,

도 7은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,

도 8은 와이어 본딩 전의 본 개시에 따른 반도체 발광소자의 전기적 결합 상태를 개념적으로 나타내는 도면,

도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 다른 예 및 이를 제조하는 방법의 일 예를 나타내는 도면,

도 11은 본 개시에 따른 반도체 발광소자의 또다른 예를 나타내는 도면.

Claims

기판;

기판 위에 적층 및 분리되어 있는 제1 다이오드 및 제2 다이오드;로서, 각각이 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 제1 다이오드 및 제2 다이오드;

제1 다이오드의 제2 반도체층과 제2 다이오드의 제1 반도체층을 전기적으로 연통시키는 전기적 연결; 그리고,

제1 다이오드의 제1 반도체층과 제2 다이오드의 제2 반도체층을 전기적으로 연결하여, 제1 다이오드와 제2 다이오드를 극성이 반대가 되게 병렬연결하는 적어도 하나의 와이어;를 포함하며,

전기적 연결은 기판의 후면과 전기적으로 연통하는 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,

제1 다이오드의 제1 반도체층에 위치되어 적어도 하나의 와이어와 결합되는 제1 본딩 패드; 그리고,

제2 다이오드의 제2 반도체층에 위치되어 적어도 하나의 와이어와 결합되는 제2 본딩 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,

전기적 연결은 증착된 금속을 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 1에 있어서,

기판은 사파이어 기판인 것을 특징으로 하는 반도체 발광소자.
삭제
청구항 1에 있어서,

기판의 후면에 위치하며, 전기적 연결과 접촉되는 후면 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 2에 있어서,

전기적 연결은 증착된 금속을 포함하고,

전기적 연결은 기판의 후면과 도금을 통해 기판의 후면과 전기적으로 연통하는 것을 특징으로 하는 반도체 발광소자.
청구항 7에 있어서,

기판의 후면에 위치하며, 전기적 연결과 접촉되는 후면 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 2항에 있어서,

제1 본딩 패드와 제2 본딩 패드가 각각 배선 기판의 제1 도전성을 가지는 영역에 전기적으로 연결되어 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
청구항 8항에 있어서,

제1 본딩 패드와 제2 본딩 패드가 각각 배선 기판의 제1 도전성을 가지는 영역에 전기적으로 연결되어 서로 전기적으로 연결되고,

후면 전극은 배선 기판의 제2 도전성을 가지는 영역 위에 놓여서 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.
기판;

기판 위에 적층 및 분리되어 있는 제1 다이오드 및 제2 다이오드;로서, 각각이 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 위치하며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 제1 다이오드 및 제2 다이오드; 그리고,

제1 다이오드의 제2 반도체층과 제2 다이오드의 제1 반도체층을 전기적으로 연통시키며, 기판의 후면으로 이어지는 전기적 연결;

제1 다이오드의 제1 반도체층에 위치되는 제1 본딩 패드; 그리고,

제2 다이오드의 제2 반도체층에 위치되며 제1 본딩 패드와 연동하여 제1 다이오드와 제2 다이오드를 극성이 반대가 되게 병렬연결하는 제2 본딩 패드;를 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 11에 있어서,

제1 본딩 패드와 제2 본딩 패드를 연결하는 적어도 하나의 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자.
청구항 11항에 있어서,

제1 본딩 패드와 제2 본딩 패드가 각각 배선 기판의 제1 도전성을 가지는 영역에 전기적으로 연결되어 서로 전기적으로 연결되는 것을 특징으로 하는 반도체 발광소자.