[go: up one dir, main page]

KR101118268B1 - 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 - Google Patents

요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101118268B1
KR101118268B1 KR1020090080058A KR20090080058A KR101118268B1 KR 101118268 B1 KR101118268 B1 KR 101118268B1 KR 1020090080058 A KR1020090080058 A KR 1020090080058A KR 20090080058 A KR20090080058 A KR 20090080058A KR 101118268 B1 KR101118268 B1 KR 101118268B1
Authority
KR
South Korea
Prior art keywords
layer
forming
sapphire substrate
nitride semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090080058A
Other languages
English (en)
Other versions
KR20110022453A (ko
Inventor
남옥현
유근호
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020090080058A priority Critical patent/KR101118268B1/ko
Priority to US13/392,410 priority patent/US9099609B2/en
Priority to CN201080038311.7A priority patent/CN102576780B/zh
Priority to PCT/KR2010/005763 priority patent/WO2011025291A2/ko
Publication of KR20110022453A publication Critical patent/KR20110022453A/ko
Application granted granted Critical
Publication of KR101118268B1 publication Critical patent/KR101118268B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 비극성/반극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 질화물 반도체 결정을 형성하여 극성 질화물 반도체의 활성층에서 발생하는 압전현상(piezoelectric effect)을 제거하고, 사파이어 기판을 요철 구조 패턴으로 식각하여 그 위에 템플레이트(template) 층을 형성하여 반도체 소자의 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성/반극성 반도체 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법에서, 상기 사파이어 기판을 식각하여 요철 구조 패턴을 형성한 후, 상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 질화물 반도체층과 GaN층을 포함하는 상기 템플레이트층을 형성하는 방법을 개시한다.
반도체 광소자, 비극성, 반극성, 사파이어 기판, 요철, PSS, LED

Description

요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법{High Quality Non-polar/Semi-polar Semiconductor Device on Prominence and Depression Patterned Substrate and Manufacturing Method thereof}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 특히, 질화물 반도체층에 극성 질화물 반도체층에서 발생하는 압전 효과(piezoelectric field) 현상이 없도록 하기 위하여 비극성/반극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 비극성/반극성 질화물 반도체 결정을 형성하되, 요철 구조 패턴으로 식각된 사파이어 결정면 위에 템플레이트(template) 층을 형성하여 결함 밀도를 줄이고 내부양자효율과 광추출 효율을 향상시킨 고품질 비극성/반극성 반도체 소자 및 그 제조 방법에 관한 것이다.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체(간단히, '질화물 반도체'라고도 함)는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 키패드, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다. 예를 들어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다. 그러나, 통상적으로 사파이어의 결정면으로 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.
이에 따라 사파이어 기판 위에 비극성/반극성 질화물 반도체의 형성을 필요로 하고 있으나, 비극성/반극성 GaN 등으로 이루어진 템플레이트층의 형성에 적합한 사파이어와 그 위에 형성되는 비극성/반극성 질화물 반도체 템플레이트층 사이의 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 점 결함 등의 결정 결함은 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄뿐만 아니라, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.
질화물 반도체층의 결정 결함을 감소시키기 위해 선택적 에피택셜(epitaxial) 성장을 이용하는 등 다양한 노력이 기울어져 왔으나, 이러한 시도들 은 SiO2 마스크의 증착과 같은 복잡한 공정과 높은 비용을 요하는 등의 단점을 가지고 있다. 또한, 사파이어 기판 위에 저온 버퍼층을 형성한 후 GaN를 형성하여 결정 결함을 감소시키고자 하는 경우도 있으나, 광소자 내의 결정 결함 문제는 충분히 해소되지 않고 있다. 따라서, 결정 결함으로 인하여 광소자의 휘도와 신뢰성이 저하되는 문제를 개선할 필요가 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 극성 GaN 질화물 반도체에서 발생하는 압전현상을 제거하기 위하여 비극성/반극성 질화물 반도체층 성장이 가능한 사파이어 결정면 위에 질화물 반도체 결정을 형성하되, 요철 구조 패턴으로 식각된 사파이어 결정면 위에 템플레이트(template) 층을 형성하여 템플레이트 층의 결함을 감소시킴으로써 결정품질을 향상시키고, 광 탈출각의 범위를 확장함으로 인하여 광추출 효율을 증대시킴으로 인한 고품질 비극성/반극성 반도체 소자 및 그 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 본 발명의 일변에 따른 반도체 소자의 제조 방법은, 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 사파이어 기판을 식각하여 요철 구조 패턴을 형성한 후, 상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 질화물 반도체층과 GaN층을 포함하는 상기 템플레이트층을 형성하는 것을 특징으로 한다.
이와 같은 제조 방법에 의하여 제조된 반도체 소자에서 상기 사파이어 기판의 상기 결정면은 A-면, M-면, R-면을 포함한다.
상기 요철 구조 패턴은 원형, 반원형, 멀티 스트라이프형, 또는 삼각형과 사각형을 포함한 다각형의 모양을 포함한다.
상기 요철 구조 패턴은 비등방성 식각 또는 등방성 식각에 의하여 형성될 수 있다.
상기 요철 구조 패턴의 어레이는 10 나노미터 이상 100 마이크로미터 이하 간격마다 10 나노미터 이상 100 마이크로미터 이하의 폭과 10 나노미터 이상 100 마이크로미터 이하의 높이로 형성될 수 있다.
상기 질화물 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층을 포함한다.
상기 반도체 소자는 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 발광 다이오드를 포함한다. 이외에도, 상기 반도체 소자는 레이저 다이오드, 광검출 소자, 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함하는 전자 소자를 포함할 수 있다.
본 발명에 따른 반도체 소자 및 그 제조 방법에 따르면, 비극성/반극성 질화 물 반도체층 성장이 가능한 사파이어 결정면을 식각하여 요철 구조 패턴을 형성한 후 템플레이트 층을 형성하고, 그 위에 질화물 반도체 광소자를 형성함으로써, 질화물 반도체층에 낮은 결정 결함 밀도를 갖도록 할 수 있고, 이에 따라 반도체 광소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설명하기 위한 도면이다.
통상적으로 사파이어의 결정면으로 도 1과 같은 C-면(예를 들어, (0001)면)을 사용하는 사파이어 기판에 성장되는 극성(polar) GaN 등의 질화물 반도체는, 분극장(polarization field) 형성으로 인하여 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되는 문제점이 있다.
본 발명에서는 사파이어 기판 상에 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자 구조를 형성하되, 비극성 또는 반극성 질화물 반도체층이 성장 가능하도록 사파이어 기판의 결정면으로 도 1과 같은 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용한다. 향후에는 필요한 경우에, 사파이어 기 판의 결정면을 C-면으로 하여 그 위에 소정 비극성 또는 반극성 질화물 반도체층을 형성할 수도 있을 것이다.
특히, 본 발명에서는 요철 구조 패턴이 형성된 사파이어(Al2O3) 기판을 이용한다. 예를 들어, 사파이어 기판의 결정면을 M-면으로 선택하고 요철 구조 패턴을 형성한 후 그 위에 도 2와 같은 (11-22)면에 수직한 방향으로 성장되는 반극성(semi-polar) 질화물 반도체층을 형성할 수 있으며, 이외에도 사파이어 기판의 결정면을 A-면으로 선택한 경우에도, 요철 구조 패턴을 형성한 후 그 위에 반극성 질화물 반도체층을 형성할 수 있다. 사파이어 기판의 결정면을 R-면으로 선택하고 요철 구조 패턴을 형성한 후 그 위에는 (11-20)면에 수직한 방향으로 성장되는 비극성(non-polar) 질화물 반도체층을 형성할 수 있다.
비극성 또는 반극성 GaN 등의 질화물 반도체층이 성장 가능한 사파이어 기판을 이용하더라도, 그 위에 질화물 반도체층으로 이루어지는 템플레이트층을 형성하는 경우에 격자 부정합과 원소간의 열팽창계수 차이에 의하여 선 결함, 점 결함 등의 많은 결정 결함으로 인하여 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄뿐만 아니라, 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다. 본 발명에서는 비극성 또는 반극성 질화물 반도체층이 성장 가능한 사파이어 기판에 요철 구조 패턴을 형성함으로써 이와 같은 문제를 해결하고자 하였다.
이하, 이와 같은 반극성 또는 비극성 질화물 반도체층을 형성하기 위하여, 사파이어 기판의 결정면으로 A-면, M-면, R-면을 이용하고 사파이어 기판을 식각하여 요철 구조 패턴을 형성한 후 비극성 또는 반극성 질화물 반도체층을 형성하여 반도체 광소자를 제조하는 방법을 설명한다. 여기서 반도체 광소자는 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자를 의미하며, 이하에서 반도체 광소자로서 발광 다이오드를 예로들어 설명하지만, 이에 한정되는 것은 아니며, 사파이어 기판의 결정면으로 A-면, M-면, R-면을 사용하고 요철 구조 패턴을 형성한 후 그 위에 반극성 또는 비극성 질화물 반도체층을 형성하여 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 질화물 반도체 광소자를 제조하는 방법에도 유사하게 적용될 수 있다. 이외에도, 본 발명에 따른 반도체 광소자를 제조하는 방법은 일반 다이오드나 트랜지스터와 같은 반도체 전자 소자를 제조하는 방법에도 유사하게 적용될 수 있다.
도 3은 본 발명의 일실시예에 따른 사파이어 기판에 원형 요철 패턴을 형성하는 공정을 설명하기 위한 단면도이다.
먼저, 비극성 또는 반극성 질화물 반도체층이 성장 가능한 사파이어 기판(110)을 준비한다(S10).
다음에 사파이어 기판(110) 위에 포토레지스트(PR: Photo Resist)를 도포한 후 원형 모양의 패턴(어레이)을 가진 포토 마스크를 이용하여 노광하는 포토 리소그라피 공정을 진행하여 사파이어 기판(110) 위에 원형 모양의 PR 패턴(111)을 형성한다(S11).
사파이어 기판(110) 위에 위와 같은 원형 모양의 PR 패턴(111)이 형성된 후 에는, ICP(Inductively Coupled Plasma) 등의 비등방성(anisotropic) 식각 방식으로 식각을 진행한다(S12). 이에 따라 사파이어 기판(110) 위에 PR 패턴(111)이 남아 있는 영역을 제외한 나머지 영역들에서 식각이 진행될 수 있고, 이와 같은 식각 후 남아 있는 PR을 제거하고 적절한 클리닝(cleaning) 공정을 통하여 도 3과 같이 사파이어 기판(110)에 위로 둥글게 솟은 원형의 요철 패턴을 형성할 수 있다.
위와 같은 공정을 통하여 도 4와 같이 사파이어 기판(110)에 어레이 형태로 원형 요철 패턴이 형성될 수 있으며, 도 5에서는 실제 공정을 통하여 제작한 원형 요철 패턴의 SEM(Scanning Electron Micoscopy) 사진을 보여준다.
S11 단계에서, 포지티브형 PR을 사용하는 경우를 예로 들어 설명하였으나, 그 대신 네거티브형 PR을 사용하는 경우에는, 노광되지 않은 부분에 PR 패턴(111)을 남기고 위와 같은 비등방성 식각을 진행하여 도 4 또는 도 5와 반대 형상의 요철 패턴을 형성하는 것도 가능하다. 즉, 도 4 또는 도 5의 요철 구조의 오목한 부분과 볼록한 부분이 서로 바뀌어 반대 형상을 가지도록 형성할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 사파이어 기판에 원형 요철 패턴을 형성하는 공정을 설명하기 위한 단면도이다.
먼저, 비극성 또는 반극성 질화물 반도체층이 성장 가능한 사파이어 기판(110)을 준비한다(S20).
다음에 사파이어 기판(110) 위에 포토레지스트(PR: Photo Resist)를 도포한 후 원형 모양의 패턴(어레이)을 가진 포토 마스크를 이용하여 노광하는 포토 리소그라피 공정을 진행하여 사파이어 기판(110) 위에 원형 모양의 PR 패턴(111)을 형 성한다(S21).
사파이어 기판(110) 위에 위와 같은 원형 모양의 PR 패턴(111)이 형성된 후에는, 산성(acid) 용액(예를들어, H2SO4 용액 등) 또는 염기성(alkali) 용액(예를들어KOH, NaOH 용액 등)을 이용한 등방성(isotropic) 식각 방식으로 식각을 진행한다(S22). 이에 따라 사파이어 기판(110) 위에 PR 패턴(111)이 남아 있는 영역을 제외한 나머지 영역들에서 식각이 진행될 수 있고, 이와 같은 식각 후 남아 있는 PR을 제거하고 적절한 클리닝(cleaning) 공정을 통하여 도 7과 같이 사파이어 기판(110) 면의 아래로 원형 홈 모양으로 식각된 요철 패턴을 형성할 수 있다.
이와 같은 등방성 식각에서도 S21 단계에서, 포지티브형 PR을 사용하는 경우를 예로 들어 설명하였으나, 그 대신 네거티브형 PR을 사용하는 경우에는, 노광되지 않은 부분에 PR 패턴(111)을 남기고 위와 같은 비등방성 식각을 진행하여 도 7과 반대 형상의 요철 패턴을 형성하여, 도 4 또는 도 5의 패턴과 유사하게 요철 패턴을 형성할 수도 있다.
이와 같은 요철 패턴은 원형 모양에 한정되는 것은 아니며, 도 6과 같이 반원형, 멀티 라인형, 삼각형과 사각형을 포함한 다양한 다각형 모양의 패턴을 형성한 포토 마스크를 이용하여 PR 패턴을 형성하고, 위와 같은 비등방성 식각과 등방성 식각을 통하여 다양한 모양의 요철 패턴이 사파이어 기판(110)에 형성되도록 할 수 있다.
이와 같이 형성되는 요철 구조 패턴의 높이는 수십 나노 이상 수백 마이크로미 터 이하(예를 들어, 10나노미터 이상 100 마이크로미터 이하)일 수 있다. 도 4에서는 요철 구조 패턴의 높이를 1.5마이크로미터로 제조하는 경우를 예로 들어 도시하였다. 또한, 상기 요철 구조 패턴의 어레이의 패턴 중심간 거리는 수십 나노 이상 수백 마이크로미터 이하(예를 들어, 10나노미터 이상 100 마이크로미터 이하)의 간격마다 수십 나노 이상 수백 마이크로미터 이하(예를 들어, 10나노미터 이상 100 마이크로미터 이하)의 폭으로 형성하는 것이 바람직하다. 도 4에서는 요철 구조 패턴의 간격을 4 마이크로미터로 하고, 그 폭을 3 마이크로미터로 제조한 경우를 예로 들어 도시하였다.
도 9는 본 발명의 일실시예에 따른 반도체 광소자(100)의 구조를 설명하기 단면도이다.
도 9을 참조하면, 본 발명의 일실시예에 따른 반도체 광소자(100)는 비극성 또는 반극성 질화물 반도체층의 성장이 가능한 결정면(예를 들어, A-면, M-면, R-면)에 위와 같은 요철 패턴이 형성된 사파이어 기판(110), 그 위에 형성된 템플레이트층(template layer)(120), 및 발광 다이오드(LED) 층(130)을 포함한다.
결정면 A-면, M-면, R-면에 위와 같은 요철 패턴이 형성된 사파이어 기판(110)을 준비하고, MOCVD(Metal Organic Chemical Vapor Deposition) 등의 진공 증착 방식으로 사파이어 기판(110) 위에 비극성 또는 반극성의 질화물 반도체층으로 이루어지는 템플레이트층(120)을 성장시켜 형성할 수 있으며, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)을 성장시켜 형성할 수 있다.
템플레이트층(120)은, 질화물 반도체층과 무도핑 GaN층을 포함한다. 예를 들 어, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 갖는 저온 질화물 반도체층이 400 내지 700 ℃ 온도 범위의 어떤 온도에서 10 내지 20000 Å 두께로 형성된 후, 고온 무도핑(undoped) GaN층이 형성될 수 있다. 고온 무도핑(undoped) GaN층은 고온, 예를 들어, 800 내지 1100 ℃ 온도 범위의 어떤 온도에서 성장되도록 형성되며, 10 내지 20000 Å 두께로 형성될 수 있다. 이외에도, GaN 층의 표면에 점 결함, 선 결함 등 결정 결함을 더욱 줄이기 위하여, 템플레이트층(120)을 이루는 저온 질화물 반도체층과 고온 무도핑(undoped) GaN층 사이에 고온 질화물 반도체층을 더 형성할 수도 있다. 고온 질화물 반도체층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 갖고, 예를 들어, 700 내지 1100 ℃ 온도 범위의 어떤 온도에서 10 내지 20000 Å 두께로 형성될 수 있다.
이에 따라 평탄한 사파이어 기판을 사용하여 비극성 또는 반극성 질화물 반도체층을 증착한 템플레이트층에는 다수의 결정 결함이 존재하는 반면에, 본 발명에 따라 요철 구조를 포함한 템플레이트층(120)을 형성하면 결정 결함이 상당히 감소된다. 이와 같은 결정 결함의 감소는 요철 구조로 인한 수평방향의 결정성장에 기인하며, 이와 같이 결정 결함이 감소된 균일한 비극성 또는 반극성 질화물 반도체층의 확인은 도 10에서 확인할 수 있다.
도 10과 같은 XRD 강도(intensity)에서 보는 바와 같이, 위와 같은 요철 구조의 패턴이 형성되지 않고 GaN층을 형성한 경우(91)에서는, GaN층표면에 대한 FWHM(Full-width half maximum)값이 C-방향에 평행한 방향(//C)에서는 781.2arcsec 정도 나타나고, C-방향에 수직한 방향(⊥C)에서는 2163.6arcsec 정도로 나타났다. 도 10의 결과는 사파이어 결정면으로 R-면을 사용하고 A-면에 수직한 방향으로 비극성 GaN층을 형성한 경우의 예이다.
반면, 본 발명에 따라 위와 같은 요철 구조의 패턴이 형성된 경우(92)에 대한 무도핑 GaN층 표면의 XRD 측정에서는, FWHM(Full-width half maximum)값이 C-방향에 평행한 방향(//C)에서는 774arcsec 정도 나타나고, C-방향에 수직한 방향(⊥C)에서는 792arcsec 정도로 나타났다.
이와 같이, 기존 구조에서보다 본 발명의 구조에서 구한 FWHM은 훨씬 작게 나타나므로, 이는 기존 구조보다 본 발명의 구조에서 결정화도가 높음을 나타낸다.
이와 같이 결정 결함이 획기적으로 감소되고 결정화도가 향상된 템플레이트층(120)이 형성된 후에 그 위에 발광 다이오드(LED), 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 반도체 광소자 구조가 형성되는 경우에, 기존 구조와 같이 극성 질화물 반도체층에서 발생하는 압전 효과(piezo-electric effect)를 억제할 수 있으며, 광소자에서의 전자와 정공의 재결합율을 향상시켜 양자 효율을 개선하며 이로 인해 결국 휘도를 향상시키게 된다.
예를 들어, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)이 형성되는 경우에, 도 3과 같이 발광 다이오드(LED) 층(130)은 n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 사이에 활성층(132, 133)을 갖는 구조일 수 있다.
n형 질화물 반도체층(131)은 Si 등 불순물을 도핑한 GaN 층을 2 마이크로미터 정도의 두께로 성장시켜 형성될 수 있다.
활성층(132, 133)은 GaN 배리어층(7.5 나노미터 정도)과 In0 .15Ga0 .85N 양자 우물층(2.5 나노미터 정도)을 수회(예를 들어, 5회 정도) 반복하여 형성한 MQW(multi quantum well)층(132)과 Al0 .12Ga0 .88N 층(20 나노미터 정도)으로 이루어진 전자 차단층(EBL: electron blocking layer)(133)을 포함할 수 있다.
MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 모두 1*1019 정도의 Si 도펀트 농도로 도핑될 수도 있으며, 전자 차단층(133)도 Mg 도펀트 농도 약 5*1019 정도로 도핑될 수 있다. 위에서 InGaN 양자우물층은 In0 .15Ga0 .85N층인 예를 들었으나, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 또한, 전자 차단층(133)은 Al0 .12Ga0 .88N 층인 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1 - xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 또한, MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 위와 같이 Si이외에도 O, S, C, Ge,　Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.
p형 질화물 반도체층(134)은 Mg 도핑(Mg 도펀트 농도 약 5*1019 정도)한 GaN 층을 100 나노미터 정도의 두께로 성장시켜 형성될 수 있다.
n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 위에는 각각 전원을 인가하기 위한 전극(141, 142)이 형성될 수 있고, 이와 같이 완성된 발광 다이오드(LED)는 소정 패키지 기판에 실장되어 개별 광소자로서 기능할 수 있게 된다.
도 11과 같이 사파이어 결정면으로 R-면을 사용하고 A-면에 수직한 방향으로 비극성 GaN층을 형성한 경우에, 기존과 같이 요철 패턴 없는 발광 다이오드(A-GaN-normal)에서는, 발광 강도(PL Intensity)가 작게 나타나지만, 본 발명에서와 같이 사파이어 결정면에 요철 패턴을 형성한 경우(A-GaN-PSS)에는 해당 가시광 파장에서 발광 강도가 더 높게 나타남을 확인하였다.
위에서도 기술한 바와 같이, 템플레이트층(120) 위에는 도9와 같이 발광 다이오드(LED)층(130)만이 형성되는 것은 아니며, 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 반도체 광소자 구조나 기타 반도체 전자 소자가 형성될 수도 있으며, 활성층(132, 133)과 같은 부분에서 압전 효과(piezo-electric effect)를 억제하여 전자와 정공의 재결합율을 향상시키고 양자 효율을 개선하여 해당 소자의 휘도 등의 성능 향상에 기여할 수 있게 된다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 사파이어 기판의 결정면을 설명하기 위한 사파이어 결정의 구조를 설명하기 위한 도면이다.
도 2는 반극성 질화물 반도체층을 설명하기 위한 반극성 GaN 결정의 구조를 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 사파이어 기판에 원형 요철 패턴을 형성하는 공정을 설명하기 위한 단면도이다.
도 4는 도 3의 공정에 따른 원형 요철 패턴의 사시도이다.
도 5는 도 3의 공정에 따른 원형 요철 패턴에 대한 SEM사진의 일례이다.
도 6은 본 발명의 다른 실시예에 따른 사파이어 기판에 원형 요철 패턴을 형성하는 공정을 설명하기 위한 단면도이다.
도 7은 도 5의 공정에 따른 원형 요철 패턴의 사시도이다.
도 8은 본 발명의 일실시예에 따른 다양한 마스크 패턴을 설명하기 위한 도면이다.
도 9는 본 발명의 일실시예에 따른 반도체 광소자의 구조를 설명하기 단면도이다.
도 10은 반도체 광소자의 기존 구조와 본 발명의 구조에서 XRD 피크를 설명하기 위한 도면이다.
도 11은 반도체 광소자의 기존 구조와 본 발명의 구조의 발광 강도를 비교하기 위한 그래프이다.

Claims (9)

  1. 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법으로서,
    A-면((11-20)면) 또는 M-면((10-10)면)의 사파이어 기판을 식각하여 요철 구조 패턴을 형성하는 단계; 및
    상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 템플레이트층을 형성하는 단계를 포함하고,
    상기 요철 구조 패턴을 형성하는 단계는,
    상기 사파이어 기판 위에 상기 요철 구조 패턴에 대응된 PR(Photo Resist) 패턴을 형성한 후 ICP(Inductively Coupled Plasma)를 이용한 비등방성(anisotropic) 식각을 통하여 상기 요철 구조 패턴을 형성하는 단계를 포함하고,
    상기 템플레이트층을 형성하는 단계는,
    400 내지 700 ℃ 온도 범위에서 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층으로이루어진 저온 질화물 반도체층을 형성하는 단계;
    700 내지 1100 ℃ 온도 범위에서 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층으로 이루어진 고온 질화물 반도체층을 형성하는 단계; 및
    800 내지 1100 ℃ 온도 범위에서 무도핑 GaN층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 비극성 또는 반극성 질화물 반도체층의 성장을 위한 결정면을 갖는 사파이어 기판 상에 템플레이트층과 반도체 소자 구조를 형성하는 반도체 소자의 제조 방법으로서,
    A-면((11-20)면) 또는 M-면((10-10)면)의 사파이어 기판을 식각하여 요철 구조 패턴을 형성하는 단계; 및
    상기 요철 구조 패턴이 형성된 상기 사파이어 기판 위에 템플레이트층을 형성하는 단계를 포함하고,
    상기 요철 구조 패턴을 형성하는 단계는,
    상기 사파이어 기판 위에 상기 요철 구조 패턴에 대응된 PR(Photo Resist) 패턴을 형성한 후 산성 용액 또는 염기성 용액을 이용한 등방성 식각을 통하여 상기 요철 구조 패턴을 형성하는 단계를 포함하고,
    상기 템플레이트층을 형성하는 단계는,
    400 내지 700 ℃ 온도 범위에서 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층으로이루어진 저온 질화물 반도체층을 형성하는 단계;
    700 내지 1100 ℃ 온도 범위에서 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층으로 이루어진 고온 질화물 반도체층을 형성하는 단계; 및
    800 내지 1100 ℃ 온도 범위에서 무도핑 GaN층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 삭제
  4. 제1항 또는 제2항에 있어서, 상기 요철 구조 패턴은 원형, 반원형, 멀티 스트라이프형, 또는 삼각형과 사각형을 포함한 다각형의 모양을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 삭제
  6. 제1항 또는 제2항에 있어서, 상기 요철 구조 패턴의 어레이는 10 나노미터 이상 100 마이크로미터 이하 간격마다 10 나노미터 이상 100 마이크로미터 이하의 폭과 10 나노미터 이상 100 마이크로미터 이하의 높이로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 삭제
  8. 제1항 또는 제2항에 있어서, 상기 반도체 소자는 n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 갖는 발광 다이오드를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제1항 또는 제2항에 있어서, 상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자, 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함하는 전자 소자를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020090080058A 2009-08-27 2009-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 Expired - Fee Related KR101118268B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090080058A KR101118268B1 (ko) 2009-08-27 2009-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
US13/392,410 US9099609B2 (en) 2009-08-27 2010-08-27 Method of forming a non-polar/semi-polar semiconductor template layer on unevenly patterned substrate
CN201080038311.7A CN102576780B (zh) 2009-08-27 2010-08-27 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法
PCT/KR2010/005763 WO2011025291A2 (ko) 2009-08-27 2010-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090080058A KR101118268B1 (ko) 2009-08-27 2009-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110022453A KR20110022453A (ko) 2011-03-07
KR101118268B1 true KR101118268B1 (ko) 2012-03-20

Family

ID=43628619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090080058A Expired - Fee Related KR101118268B1 (ko) 2009-08-27 2009-08-27 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9099609B2 (ko)
KR (1) KR101118268B1 (ko)
CN (1) CN102576780B (ko)
WO (1) WO2011025291A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
US20130099202A1 (en) * 2011-10-24 2013-04-25 The Regents Of The University Of California SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
KR101402785B1 (ko) * 2011-12-29 2014-06-11 한국산업기술대학교산학협력단 적층 결함이 없는 질화물 반도체 상의 고품질 반도체 소자의 제조 방법
KR101963227B1 (ko) 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
TWI565094B (zh) 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
CN103337574B (zh) * 2013-07-02 2016-07-06 青岛杰生电气有限公司 一种半导体紫外光源器件
WO2015030276A1 (ko) * 2013-08-30 2015-03-05 An Jong Uk 근자외선과 형광체를 이용한 백색 발광 조명용 소자
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
CN108269896A (zh) * 2016-12-31 2018-07-10 山东华光光电子股份有限公司 一种激光刻蚀错位半球与odr结合的蓝宝石图形衬底及制备方法
CN107481928A (zh) * 2017-07-25 2017-12-15 西安电子科技大学 基于非极性GaN体材料的肖特基二极管的制备方法
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이
CN114695072B (zh) * 2020-12-29 2025-01-24 中国科学院宁波材料技术与工程研究所 纳米图形化蓝宝石衬底及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
KR20050062832A (ko) * 2003-12-18 2005-06-28 삼성코닝 주식회사 발광 소자용 질화물 반도체 템플레이트 제조 방법
KR20070095181A (ko) * 2006-03-20 2007-09-28 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 및 ⅲ족 질화물 반도체 발광소자
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4574093A (en) * 1983-12-30 1986-03-04 At&T Bell Laboratories Deposition technique
TW456052B (en) * 1995-11-14 2001-09-21 Sumitomo Chemical Co Process for producing group III-V compound semiconductor
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
US6616757B1 (en) * 2001-07-06 2003-09-09 Technologies And Devices International, Inc. Method for achieving low defect density GaN single crystal boules
KR100533636B1 (ko) 2003-12-20 2005-12-06 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
JP4939014B2 (ja) 2005-08-30 2012-05-23 国立大学法人徳島大学 Ｉｉｉ族窒化物半導体発光素子およびｉｉｉ族窒化物半導体発光素子の製造方法
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
JP5134378B2 (ja) * 2008-01-07 2013-01-30 シャープ株式会社 電界効果トランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (ja) * 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
KR20050062832A (ko) * 2003-12-18 2005-06-28 삼성코닝 주식회사 발광 소자용 질화물 반도체 템플레이트 제조 방법
KR20070095181A (ko) * 2006-03-20 2007-09-28 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 및 ⅲ족 질화물 반도체 발광소자
JP2007273659A (ja) * 2006-03-31 2007-10-18 Showa Denko Kk ＧａＮ系半導体発光素子およびランプ

Also Published As

Publication number Publication date
KR20110022453A (ko) 2011-03-07
US20120153257A1 (en) 2012-06-21
WO2011025291A3 (ko) 2011-06-30
US9099609B2 (en) 2015-08-04
CN102576780A (zh) 2012-07-11
WO2011025291A2 (ko) 2011-03-03
CN102576780B (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
KR101118268B1 (ko) 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101173072B1 (ko) 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101082788B1 (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
US8614454B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
US7790584B2 (en) Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same
JP2004288799A (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
KR101053116B1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
TW201403862A (zh) 具有奈米柱之發光元件及其製造方法
US20120086017A1 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
KR101394565B1 (ko) 광 추출 향상 기술이 반영된 질화물 반도체 에피 구조의 기판 및 템플레이트 제조 방법
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR101471608B1 (ko) 나노로드를 포함하는 질화물계 발광다이오드 및 이의 제조방법
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
KR101082784B1 (ko) 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
US20150050762A1 (en) SEPARATION METHOD OF GaN SUBSTRATE BY WET ETCHING
US20120211784A1 (en) Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device
KR101143277B1 (ko) 기판 표면 질화층을 갖는 고품질 비극성 반도체 소자 및 그 제조 방법
TWI242898B (en) Epitaxial substrate for solid-state semiconductor device, solid-state semiconductor device and method for producing the same
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR101402785B1 (ko) 적층 결함이 없는 질화물 반도체 상의 고품질 반도체 소자의 제조 방법
KR20130098761A (ko) 질화갈륨 기판을 갖는 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090827

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110316

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111111

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150112

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160104

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161212

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171211

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200103

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210105

Start annual number: 10

End annual number: 10

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231124