[go: up one dir, main page]

KR101117739B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101117739B1
KR101117739B1 KR1020100022944A KR20100022944A KR101117739B1 KR 101117739 B1 KR101117739 B1 KR 101117739B1 KR 1020100022944 A KR1020100022944 A KR 1020100022944A KR 20100022944 A KR20100022944 A KR 20100022944A KR 101117739 B1 KR101117739 B1 KR 101117739B1
Authority
KR
South Korea
Prior art keywords
region
thin film
film transistor
doped region
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100022944A
Other languages
English (en)
Other versions
KR20110103736A (ko
Inventor
이탁영
박병건
정윤모
박종력
이동현
이기용
서진욱
정민재
손용덕
소병수
박승규
이길원
정재완
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100022944A priority Critical patent/KR101117739B1/ko
Priority to US12/926,210 priority patent/US20110220878A1/en
Priority to TW100108601A priority patent/TW201145521A/zh
Priority to CN2011100642156A priority patent/CN102194890A/zh
Publication of KR20110103736A publication Critical patent/KR20110103736A/ko
Application granted granted Critical
Publication of KR101117739B1 publication Critical patent/KR101117739B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Thin Film Transistor (AREA)

Abstract

온전류의 크기를 유지하면서 누설전류를 줄일 수 있는 박막 트랜지스터를 개시한다. 본 발명에 의한 박막 트랜지스터는 기판; 양끝단의 소스 영역 및 드레인 영역, 상기 소스 영역 또는 상기 드레인 영역에 인접한 저농도 도핑영역, 적어도 둘 이상의 채널영역, 상기 채널영역 사이의 고농도 도핑영역을 포함하는 상기 기판 위의 활성층; 상기 활성층 위의 게이트 절연막; 적어도 둘 이상의 개별 게이트 전극을 포함하고, 상기 개별 게이트 전극 아래에 채널영역이 위치하고, 최외각의 상기 개별 게이트 전극의 바깥쪽으로 상기 소스 영역 및 상기 드레인 영역이 위치한 상기 게이트 절연막 위의 다중 게이트 전극; 상기 다중 게이트 전극 위의 제1 층간 절연막; 및 상기 제1 층간 절연막을 관통하여 상기 소스 영역과 상기 드레인 영역에 각각 접촉하는 소스 전극 및 드레인 전극; 을 포함한다.

Description

박막 트랜지스터 및 그 제조방법{Thin film transistor and method for fabrication thereof}
본 발명은 박막 트랜지스터에 관한 것으로서, 더욱 상세하게는 누설전류를 감소시킬 수 있는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
박막 트랜지스터(TFT: thin film transistor)는 절연성 지지 기판 위에 반도체 박막을 이용하여 만든 특별한 종류의 전계 효과 트랜지스터이다. 박막 트랜지스터는 전계 효과 트랜지스터와 마찬가지로 게이트, 드레인, 소오스의 세 단자를 가진 소자이며, 가장 주된 기능은 스위칭 동작이다. 게이트에 인가하는 전압을 조절하여 소오스와 드레인 사이에 흐르는 전류를 온 또는 오프 상태로 만들어서 스위칭 동작을 한다. 박막 트랜지스터는 센서, 기억 소자, 광 소자 등에도 이용되지만, 평판 디스플레이의 화소 스위칭 소자 또는 구동 소자로서 주로 이용된다.
박막 트랜지스터에서 오프 상태에서 소스와 드레인 사이에 흐르는 누설전류를 감소시키는 한편, 전하 운반자의 이동도 및 온전류을 향상시키는 것이 구동력 향상을 위하여 중요하다. 박막 트랜지스터의 누설전류를 감소시키기 위하여 LDD(lightly doped 드레인) 구조 또는 오프셋 구조를 채택하거나 다중 게이트(multiple gate) 구조를 채택하고 있고, LDD 구조와 다중 게이트 구조를 동시에 채택하기도 한다.
LDD 구조는 Vgs가 증가하면서 누설전류값이 증가하는 테일 현상을 개선하는 반면, 다중 게이트 구조는 누설전류의 최소값을 감소시키는 효과를 갖는다. LDD 구조와 다중 게이트 구조를 모두 적용할 경우 누설전류 테일 현상 및 누설전류 최소값을 모두 감소시킬 수 있지만, 전하 운반자의 이동도 및 온전류를 감소시켜서 내장회로의 구동에 문제가 생길 수 있다.
본 발명의 목적은 누설전류를 감소시키면서, 이동도 및 온전류 손실을 최소화할 수 있는 박막 트랜지스터 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따라 기판; 양끝단의 소스 영역 및 드레인 영역, 상기 소스 영역 또는 상기 드레인 영역과 접하는 저농도 도핑영역, 복수의 채널영역, 상기 복수의 채널영역 사이에 있고, 상기 복수의 채널 영역과 접하는 고농도 도핑영역을 포함하는 상기 기판 위의 활성층; 상기 활성층 위의 게이트 절연막; 상기 게이트 절연막 위의 복수의 게이트 전극을 포함하는 다중 게이트 전극이되, 상기 복수의 게이트 전극 아래에 채널영역이 위치하고, 상기 다중 게이트 전극의 바깥쪽으로 상기 소스 영역 및 상기 드레인 영역이 위치한 다중 게이트 전극; 상기 다중 게이트 전극 위의 제1 층간 절연막; 상기 제1 층간 절연막을 관통하여 상기 소스 영역과 상기 드레인 영역에 각각 접촉하는 소스 전극 및 드레인 전극;을 포함하는 박막 트랜지스터가 개시된다.
본 발명의 다른 일 측면에 따라 기판 위에 활성층을 형성하는 단계; 상기 활성층 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 레지스트막을 형성하는 단계; 상기 레지스트막을 마스크로 하여 상기 활성층을 고농도로 도핑하여 상기 활성층 내에 소스 영역, 드레인 영역 및 고농도 도핑영역을 형성하는 단계; 상기 도핑 후 상기 레지스트막을 제거하고 복수의 게이트 전극을 포함하는 다중 게이트 전극을 형성하되, 상기 소스 영역 또는 상기 드레인 영역에 접한 부분에 상기 활성층의 도핑되지 않은 부분이 노출되도록 다중 게이트 전극을 형성하는 단계; 상기 다중 게이트 전극에 의하여 노출된 상기 활성층의 도핑되지 않은 부분에 저농도 도핑영역을 형성하는 단계; 상기 저농도 도핑영역을 형성한 후 제1 층간 절연막을 형성하는 단계; 및 상기 제1 층간 절연막을 관통하고 상기 소스 영역과 상기 드레인 영역에 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 형성방법이 개시된다.
다중 게이트 전극 구조와 LDD 구조를 사용하고, 다중 게이트 전극 사이의 활성층 내에 고농도 도핑 영역을 도입함에 의하여 누설전류의 최소값을 감소시키고 게이트 전압의 크기가 커짐에 따라 누설전류의 크기가 증가하는 현상을 완화시킴과 함께 온전류의 값이 작아지는 것을 방지하여 신뢰성과 구동력을 갖춘 박막 트랜지스터를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다.
도 2는 도 1의 박막 트랜지스터의 활성층 부분을 확대하여 도시한 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다.
도 4는 유기발광장치(OLED)의 화소부를 나타낸 회로도이다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위하여 공정 순서대로 도시한 단면도들이다.
도 6a 내지 도 6e는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위하여 공정 순서대로 도시한 단면도들이다.
도 7a 내지 도 7c는 비교예 및 본 발명의 실시예들의 박막 트랜지스터의 Id 대 Vg의 그래프이다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 개략적인 단면도이고, 도 2는 도 1의 박막 트랜지스터의 활성층 부분을 확대하여 도시한 도면이다. 도 1 및 도 2을 참조하면, 기판(100) 상의 베이스층(102) 위에 박막 트랜지스터가 형성되어 있다.
기판(100)은 유리, 석영, 플라스틱 재질이 사용될 수 있으며, 실리콘, 세라믹 또는 금속과 같은 다른 재질도 사용될 수 있다. 베이스층(102)은 기판(100)의 평활성과 불순 원소의 침투를 차단하기 위하여 또는 이동성 이온을 포함하거나 도전성인 기판을 사용하는 경우에 절연을 위하여 사용되거나 생략될 수 있다. 베이스층(102)은 예를 들어 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiOxNy)으로 형성될 수 있다.
상기 베이스층(102) 상에는 소스 영역(104a), 드레인 영역(104d), 채널 영역(104g,104h,104i), LDD 영역(104e,104f), 고농도 도핑 영역(104b,10c)을 포함하는 활성층(104)이 형성되어 있다. 활성층(104)은 단결정 반도체, 다결정 반도체 또는 마이크로결정성을 갖는 반도체와 같이 결정구조를 포함하는 반도체로 형성될 수 있다. 예를 들어 활성층(104)은 단결정 실리콘 또는 다결정 실리콘으로 형성될 수 있다.
활성층(104) 위에는 게이트 절연막(110)이 형성되어 있고, 게이트 절연막(110) 위에는 다중 게이트 전극(120)이 형성되어 있다. 도 1의 다중 게이트 전극(120)은 전기적으로 연결되어 있는 3개의 게이트 전극(120a,120b,120c)으로 이루어져 있으나, 이와 다르게 다중 게이트 전극(120)은 2개의 게이트 전극으로 이루어지거나 또는 4개 이상의 게이트 전극으로 이루어질 수도 있다. 다중 게이트 전극을 형성함으로써 오프 상태의 누설전류의 값을 낮출 수 있다.
게이트 절연막(110)은 예를 들어 실리콘 산화막, 실리콘 질화막과 같은 절연막으로 형성할 수 있다. 다중 게이트 전극(120)은 도전성 물질로 형성할 수 있다. 다중 게이트 전극(120)은 예를 들어 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, W, Ti 또는 이들의 합금으로 이루어질 수 있으나 이에 한정되지 않고 인접층과의 밀착성, 적층되는 층의 평탄성, 전기 저항 및 가공성 등을 고려하여 다양한 재료를 사용할 수 있다.
다중 게이트 전극(120) 위로 제1 층간 절연막(122)이 형성되어 있고, 상기 제1 층간 절연막(122)을 관통하여 소스 전극(132)과 드레인 전극(134)이 각각 소스 영역(104a) 및 드레인 영역(104d)과 접촉하고 있다.
제1 층간 절연막(122)은 실리콘 산화막, 실리콘 질화막과 같은 절연막으로 형성될 수 있다. 한편, 제1 층간 절연막(122)은 단층막 또는 다층막으로 형성될 수 있다. 소스 전극(132)과 드레인 전극(134)은 게이트 전극(120)과 마찬가지로 도전성 물질로 형성될 수 있으며, 예를 들어 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, W, Ti 또는 이들의 합금을 포함하여 다양한 재료로 형성될 수 있다.
활성층(104)에서는 소스 영역(104a) 및 드레인 영역(104d)이 다중 게이트 전극(120a, 120c)의 바깥쪽으로 활성영역(104)의 양끝에 형성되어 있고, 다중 게이트 전극(120a,120b,120c)의 각각의 아래에는 채널 영역(104g,104h,104i)이 형성되어 있다. 소스 영역(104a)과 채널 영역(104g)의 사이에 LDD 영역(104e)이, 드레인 영역(104d)과 채널 영역(104i)의 사이에 LDD 영역(104f)이 형성되어 있다. 채널 영역들(104g,104h,104i) 사이에는 고농도 도핑 영역(104b,104c)이 형성되어 있다. 고농도 도핑 영역(104b,104c)의 일부분은 다중 게이트 전극(120a,120b,120c)과 오버랩되어 있다.
LDD 영역(104e,104f)의 사용은 Vgs가 증가(NMOS에서는 감소)하면서 누설전류값이 증가하는 현상을 개선할 수 있는 한편, 고농도 도핑 영역(104b,104c)의 사용은 채널 길이(channel length)를 줄임으로써 온전류의 손실을 최소화할 수 있다. 따라서 다중 게이트 구조와 LDD 구조와 함께 채널 영역 사이에 고농도 도핑 영역을 사용함으로써 온전류의 손실을 최소화하면서 누설전류를 효과적으로 줄일 수 있다. 한편, 도 1에 도시된 바와 같이 고농도 도핑 영역이 게이트 전극과 오버랩되도록 형성하여 저항이 낮은 부분을 확대함으로써 온전류를 더욱 향상시킬 수 있다.
LDD 구조는 드레인 근방에서 전하 운반자가 가속되는 것을 억제하기 위하여 전기장을 완화시키도록 드레인 쪽에 낮게 도핑된 영역을 형성하는 구조이다. 오프 상태에서는 아직 전하 운반자의 가속이 일어나지 않는 소스 쪽은 누설전류에 영향을 미치지 않는다. 그러나 오프 상태에서 소스 영역과 드레인 영역이 고정되어 있지 않은 회로에서는 양쪽 노드의(소스 영역 또는 드레인 영역의) 전압에 따라서 소스 영역과 드레인 영역이 서로 바뀔 수 있어서, 소스 영역 및 드레인 영역 모두에 LDD 구조를 형성하는 것이 일반적이다. 그러나 대부분의 구동 트랜지스터와 같이 소스 영역 및 드레인 영역이 고정되어 있는 경우에는 드레인 영역 쪽에만 LDD를 형성해도 무방하다.
도 3은 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다. 도 3의 박막 트랜지스터는 LDD 영역이 소스 영역 쪽에만 형성되어 있는 것을 제외하면 도 1의 박막 트랜지스터와 동일한 구조를 갖는다. 도 3의 박막 트랜지스터가 NMOS 박막 트랜지스터일 경우, 전자는 소스 영역(104a)으로부터 드레인 영역(104d)으로 이동하면서 가속될 수 있는데, LDD 영역(104f)에 의하여 전자의 가속을 완화하여 핫케리어에 의한 게이트 절연막(110)의 손상을 막아서 누설전류를 감소시킬 수 있다.
도 1 및 도 3의 박막 트랜지스터는 PMOS 박막 트랜지스터 또는 NMOS 박막 트랜지스터일 수 있다. PMOS 박막 트랜지스터의 경우에는 소스 영역, 드레인 영역, 고농도 도핑 영역은 p+ 도핑 영역일 수 있고, LDD 영역은 p- 도핑영역일 수 있다. NMOS 박막 트랜지스터의 경우에는 소스 영역, 드레인 영역, 고농도 도핑 영역은 n+ 도핑 영역일 수 있고, LDD 영역은 n- 도핑영역일 수 있다.
도 4는 유기발광장치(OLED: organic light emitting devide)의 화소부를 나타낸 회로도이다.
도 4를 참조하면, 화소부는 구동할 화소를 선택하는 선택선(SL)과 화소에 전압을 인가하는 데이터선(DL), 선택선(SL)의 신호에 따라서 데이터선(DL)의 데이터의 흐름을 제어하는 스위칭 소자(T1), 전원을 공급하는 전원선(PL), 데이터선(DL)과 전원선(SL)의 전압차에 따른 전하를 축적하는 저장 커패시터(SC), 저장 커패시터(SC)에 축적된 전하에 의한 전압에 따라서 전류를 흐르게 하는 구동소자(T2)와 구동소자(T2)에 의하여 흐르는 전류에 의하여 구동되는 유기발광소자(P)로 구성된다.
본 발명의 실시예들에 의한 박막 트랜지스터는 도 4의 회로도에 의하여 나타낸 유기발광장치의 스위칭 소자(T1) 또는 구동소자(T2)에 적용될 수 있다. 또한, 본 발명의 실시예들에 의한 박막 트랜지스터는 유기발광장치 뿐만이 아니라 액정표시장치나 다른 발광소자의 스위칭 소자 또는 구동소자에 적용될 수 있다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위하여 공정 순서대로 도시한 단면도들이다.
도 5a를 참조하면, 기판(100)의 전면 위에 베이스층(102)을 형성한다. 기판(100)은 유리, 석영, 플라스틱 재질로 형성할 수 있으며, 실리콘, 세라믹 또는 금속과 같은 다른 재질로 형성할 수도 있다. 베이스층(102)은 예를 들어 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiOxNy)으로 형성될 수 있다. 베이스층(102)은 기판(100)의 평활성과 불순 원소의 침투를 차단하기 위하여 또는 이동성 이온을 포함하거나 도전성인 기판을 사용하는 경우에 절연을 위하여 형성할 수 있다.
베이스층(102) 위에 p형 반도체 막을 형성하고 패터닝하여 활성층(104)을 형성한다. 활성층(104)은 단결정 반도체, 다결정 반도체 또는 마이크로결정성을 갖는 반도체와 같이 결정구조를 포함하는 반도체로 형성할 수 있다. 예를 들어 활성층(104)은 단결정 실리콘 또는 다결정 실리콘으로 형성할 수 있다.
활성층(104) 위에 게이트 절연막(110)을 형성한다. 게이트 절연막(110)은 예를 들어 실리콘 산화막, 실리콘 질화막과 같은 절연막으로 형성할 수 있다.
도 5b를 참조하면, 게이트 절연막(110) 위에 레지스트막(112: 112a, 112b, 112c)를 형성한다. 레지스트막(112)를 마스크로 삼고 p+ 도핑을 수행하여 활성층(104) 내에 p+ 도핑 영역(104a, 104b, 104c, 104d)을 형성한다. p+ 도핑 영역(104a, 104d)은 소스 영역 및 드레인 영역에 해당하고, p+ 도핑 영역(104b, 104c)은 채널 영역 사이의 고농도 도핑 영역에 해당한다. 한편, p+ 도핑에 의하여 스토리지 커패시터 하부 전극(미도시)도 동시에 형성할 수 있다. p+ 도핑의 도펀트(dopant)로 보론이 첨가될 수 있으며, 보론은 예를 들어 다이보레인(B2H6)을 이온 임플란트하여 첨가될 수 있다. 도면부호 104n은 활성층(104)에서 도핑되지 않은 영역을 나타낸다.
도 5c를 참조하면, 레지스트막(112)를 제거한 후 도전막을 형성하고 패터닝하여 다중 게이트 전극(120: 120a,120b,120c)을 형성한다. 도전막은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, W, Ti 또는 이들의 합금으로 이루어질 수 있으나 이에 한정되지 않고 인접층과의 밀착성, 적층되는 층의 평탄성, 전기 저항 및 가공성 등을 고려하여 다양한 재료를 사용할 수 있다. 다중 게이트 전극(120)은 고농도 도핑 영역(104b, 104c)이 다중 게이트 전극(120a,120b,120c)의 사이에 오도록 얼라인된다.
앞서 도 5b의 단계에서 다중 게이트 전극(120a,120c) 보다 레지스트막(112a,112c)의 폭이 넓도록 레지스트막(112)을 형성함으로써 p+ 도핑시 레지스트막(112)에 의하여 가려져서 도핑되지 않았던 활성층(104) 부분이 다중 게이트 전극(120)의 형성 후에 노출된다. 또한, 도 5b의 단계에서 레지스트막(112a,112b,112c)은 다중 게이트 전극(120a,120c) 아래에 p+ 도핑 영역(104b, 104c)이 오버랩될 수 있도록 형성된다.
도 5d를 참조하면, 다중 게이트 전극(120)을 마스크로 하여 활성층(104)에 자기 정렬 방식으로 p- 도핑을 수행하여 LDD 영역(104e,104f)을 형성한다. P- 도핑의 도펀트로 p+ 도핑과 마찬가지로 보론이 첨가될 수 있으며, 보론은 예를 들어 다이보레인(B2H6)을 이온도핑할 수 있다.
p- 도핑의 수행 후에 활성층(104)에는 소스 영역(104a) 및 드레인 영역(104d)이 다중 게이트 전극(120a, 120c)의 바깥쪽으로 형성되어 있고, 다중 게이트 전극(120a,120b,120c)의 각각의 아래에는 채널 영역(104g,104h,104i)이 형성되어 있다. 소스 영역(104a)과 채널 영역(104g)의 사이에 LDD 영역(104e)이, 드레인 영역(104d)과 채널 영역(104i)의 사이에 LDD 영역(104f)이 형성되어 있다. 채널 영역들(104g,104h,104i) 사이에는 고농도 도핑 영역(104b,104c)이 형성되어 있다. 고농도 도핑 영역(104b,104c)의 일부분은 다중 게이트 전극(120a,120b,120c)과 오버랩되어 있다.
도 5e를 참조하면, 다중 게이트 전극(120a,120b,120c) 위로 제1 층간 절연막(122)을 형성하고, 각각 소스 영역(104a) 및 드레인 영역(104d)과 접촉하도록 상기 제1 층간 절연막(122)을 관통하여 소스 전극(132)과 드레인 전극(134)을 형성한다. 제1 층간 절연막(122)은 실리콘 산화막, 실리콘 질화막과 같은 무기 절연막 또는 유기 절연막으로 형성될 수 있다. 소스 전극(132)과 드레인 전극(134)은 게이트 전극(120)과 마찬가지로 도전성 물질로 형성할 수 있으며, 예를 들어 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, W, Ti 또는 이들의 합금을 포함하여 다양한 재료로 형성할 수 있다.
도 6a 내지 도 6e는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위하여 공정 순서대로 도시한 단면도들이다.
본 실시예는 LDD 영역을 소스 영역과 드레인 영역의 한쪽, 바람직하게는 드레인 영역 쪽에만 형성하는 점에서 도 5a 내지 도 5e의 실시예와 다르다. 본 실시예에서 도 5a 내지 도 5e의 실시예와 동일한 부분의 설명은 생략하도록 한다.
도 6a를 참조하면, 기판(100)의 전면 위에 베이스층(102)을 형성한 후 베이스층(102) 위에 p형 반도체 막을 형성하고 패터닝하여 활성층(104)을 형성한다. 활성층(104) 위에 게이트 절연막(110)을 형성하고, 게이트 절연막(110) 위에 레지스트막(112: 112a, 112b, 112c)를 형성한다. 레지스트막(112a, 112b)은 채널영역과 그 사이의 고농도 도핑영역을 정의하도록 형성하고, 드레인 영역에 인접한 레지스트막(112c)은 채널영역과 LDD 영역을 포함하도록 상대적으로 넓게 형성 한다.
레지스트막(112)을 마스크로 하여 p+ 도핑을 수행하여 활성층(104) 내에 p+ 도핑 영역(104a, 104b, 104c, 104d)을 형성한다. p+ 도핑에 의하여 스토리지 커패시터 하부 전극(미도시)도 동시에 형성할 수 있다.
도 6b를 참조하면, 레지스트막(112)를 제거한 후 도전막을 형성하고 패터닝하여 다중 게이트 전극(120: 120a,120b,120c)을 형성한다. 다중 게이트 전극(120)은 고농도 도핑 영역(104b, 104c)이 다중 게이트 전극(120a,120b,120c)의 사이에 오도록 얼라인된다. p+ 도핑되지 않은 활성층(104) 부분은 다중 게이트 전극(120c)에 의하여 노출된다.
도 6c를 참조하면, 다중 게이트 전극(120)을 마스크로 하여 활성층(104)에 자기 정렬 방식으로 p- 도핑을 수행하여 LDD 영역(104f)을 형성한다.
p- 도핑의 수행 후에 활성층(104)에는 소스 영역(104a) 및 드레인 영역(104d)이 다중 게이트 전극(120a, 120c)의 바깥쪽으로 형성되어 있고, 다중 게이트 전극(120a,120b,120c)의 각각의 아래에는 채널 영역(104g,104h,104i)이 형성되어 있다. 드레인 영역(104d)과 채널 영역(104i)의 사이에만 LDD 영역(104f)이 형성되어 있다. 채널 영역들(104g,104h,104i) 사이에는 고농도 도핑 영역(104b,104c)이 형성되어 있다. 고농도 도핑 영역(104b,104c)의 일부분은 다중 게이트 전극(120a,120b,120c)과 오버랩될 수 있다.
도 6d를 참조하면, 다중 게이트 전극(120a,120b,120c) 위로 제1 층간 절연막(122)을 형성하고, 각각 소스 영역(104a) 및 드레인 영역(104b)과 접촉하도록 상기 제1 층간 절연막(122)을 관통하여 소스 전극(132)과 드레인 전극(134)을 형성한다.
위의 실시예들에서 소스 영역과 드레인 영역을 지정하여 도시하였으나, 이와 다르게 소스 영역과 드레인 영역은 걸리는 전압에 따라서 서로 바뀔 수 있다. 그리고 상기 실시예들에서 다중 게이트 전극이 3개의 개별 게이트 전극으로 이루어진 경우에 대하여 설명하였으나, 다중 게이트 전극은 2개 또는 4개 이상의 개별 게이트 전극으로 이루어질 수도 있다. 한편, 상기 실시예에서 PMOS 박막 트랜지스터에 관하여만 설명하였으나, NMOS 박막 트랜지스터를 사용하는 경우에도 본 발명을 동일하게 적용할 수 있다.
특성
도 7a 내지 도 7c는 비교예 및 본 발명의 실시예들의 박막 트랜지스터의 Id 대 Vg의 그래프이다. 도 7a 내지 도 7c의 각각의 그래프는 Vds 전압이 -0.1V, -5.1V 및 -10.1V에 대하여 측정되었으며, Vds 전압이 커지는 순서로 오프 전류의 크기도 커짐이 보인다.
도 7a는 다중 게이트 전극과 고농도 도핑 영역이 적용되고 LDD 구조는 적용되지 않은 비교예 박막 트랜지스터의 Id 대 Vg의 그래프이다. 도 7a를 참조하면, 비교예의 온전류의 크기는 10-5A의 차수이고, 오프 전류의 최소값은 10-11-10-13A의 범위를 가지며, 오프 전류의 크기가 Vg의 크기가 커질수록 높아지는 것이 보인다.
도 7b는 다중 게이트 전극, 고농도 도핑 영역 및 LDD 구조가 적용된 일 실시예의 박막 트랜지스터의 Id 대 Vg의 그래프이다. 도 7b의 실시예는 박막 트랜지스터에서는 고농도 도핑 영역이 다중 게이트 전극과 오버랩되도록 형성되어 있는 경우이다. 도 7b를 참조하면, 본 실시예의 온전류의 크기는 10-5A의 차수이고, 오프 전류의 최소값은 10-11-10-13A의 범위를 가져서 비교예와 온전류 크기와 오프 전류의 최소값이 비교예와 유사하지만, Vg가 커짐에 따라 오프 전류가 커지는 정도는 비교예보다 작음을 알 수 있다.
도 7c는 다중 게이트 전극, 고농도 도핑 영역 및 LDD 구조가 적용된 다른 일 실시예의 박막 트랜지스터의 Id 대 Vg의 그래프이다. 도 7c의 실시예는 박막 트랜지스터에서는 고농도 도핑 영역이 다중 게이트 전극과 오버랩되지 않는 경우이다. 도 7c를 참조하면, 본 실시예의 온전류의 크기는 10-5A 보다 작고, 오프 전류의 최소값은 10-11-10-13A의 범위를 가져서 비교예보다 온전류 크기는 작고 오프 전류의 최소값은 비교예와 유사한 것을 알 수 있다. 한편, Vg가 커짐에 따라 오프 전류가 커지는 정도는 비교예 및 도 7b의 실시예보다 작음을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 기판 102: 베이스층
104: 활성층 104a: 소스 영역
104d: 드레인 영역 104b,104c: 고농도 도핑 영역
104e,104f: LDD 영역 110: 게이트 절연막
112, 112a, 112b, 112c: 다중 게이트 122: 제1 층간 절연막
132: 소스 전극 134: 드레인 전극

Claims (20)

  1. 기판;
    양끝단의 소스 영역 및 드레인 영역, 상기 소스 영역 또는 상기 드레인 영역과 접하는 저농도 도핑영역, 복수의 채널영역, 상기 복수의 채널영역 사이에 있고, 상기 복수의 채널 영역과 접하는 고농도 도핑영역을 포함하는 상기 기판 위의 활성층;
    상기 활성층 위의 게이트 절연막;
    상기 게이트 절연막 위의 복수의 게이트 전극을 포함하는 다중 게이트 전극이되, 상기 복수의 게이트 전극 아래에 채널영역이 위치하고, 상기 다중 게이트 전극의 바깥쪽으로 상기 소스 영역 및 상기 드레인 영역이 위치한 다중 게이트 전극;
    상기 다중 게이트 전극 위의 제1 층간 절연막; 및
    상기 제1 층간 절연막을 관통하여 상기 소스 영역과 상기 드레인 영역에 각각 접촉하는 소스 전극 및 드레인 전극; 을 포함하는 박막 트랜지스터.
  2. 제1 항에 있어서, 상기 고농도 도핑 영역은 상기 복수의 게이트 전극과 부분적으로 오버랩되는 박막 트랜지스터.
  3. 제1 항에 있어서, 상기 저농도 도핑영역은 상기 드레인 영역에 접한 제1 저농도 도핑영역을 포함하는 박막 트랜지스터.
  4. 제3 항에 있어서, 상기 저농도 도핑영역은 상기 소스 영역에 접한 제2 저농도 도핑영역을 더 포함하는 박막 트랜지스터.
  5. 제1 항에 있어서, 상기 소스 영역, 상기 드레인 영역, 상기 고농도 도핑영역 및 상기 저농도 도핑영역은 p형 도펀트로 도핑된 박막 트랜지스터.
  6. 제1 항에 있어서, 상기 소스 영역, 상기 드레인 영역, 상기 고농도 도핑영역 및 상기 저농도 도핑영역은 n형 도펀트로 도핑된 박막 트랜지스터.
  7. 제1 항에 있어서, 상기 다중 게이트 전극은 2개의 상기 게이트 전극으로 이루어진 박막 트랜지스터.
  8. 제1 항에 있어서, 상기 다중 게이트 전극은 3개의 상기 게이트 전극으로 이루어진 박막 트랜지스터.
  9. 제1 항에 있어서, 상기 활성층은 다결정 실리콘으로 형성된 박막 트랜지스터.
  10. 제1 항 내지 제9 항의 어느 하나의 박막 트랜지스터를 포함하는 유기발광장치.
  11. 기판 위에 활성층을 형성하는 단계;
    상기 활성층 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 레지스트막을 형성하는 단계;
    상기 레지스트막을 마스크로 하여 상기 활성층을 고농도로 도핑하여 상기 활성층 내에 소스 영역, 드레인 영역 및 고농도 도핑영역을 형성하는 단계;
    상기 도핑 후 상기 레지스트막을 제거하고 복수의 게이트 전극을 포함하는 다중 게이트 전극을 형성하되, 상기 소스 영역 또는 상기 드레인 영역에 접한 부분에 상기 활성층의 도핑되지 않은 부분이 노출되도록 다중 게이트 전극을 형성하는 단계;
    상기 다중 게이트 전극에 의하여 노출된 상기 활성층의 도핑되지 않은 부분에 저농도 도핑영역을 형성하는 단계;
    상기 저농도 도핑영역을 형성한 후 제1 층간 절연막을 형성하는 단계; 및
    상기 제1 층간 절연막을 관통하고 상기 소스 영역과 상기 드레인 영역에 각각 접촉하는 소스 전극과 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 형성방법.
  12. 제11 항에 있어서, 상기 고농도 도핑 영역은 상기 게이트 전극과 부분적으로 오버랩되도록 형성되는 박막 트랜지스터의 형성방법.
  13. 제11 항에 있어서, 상기 활성층은 다결정 실리콘을 포함하는 박막 트랜지스터의 형성방법.
  14. 제11 항에 있어서, 상기 저농도 도핑영역은 상기 드레인 영역에 접한 제1 저농도 도핑 영역을 포함하는 박막 트랜지스터의 형성방법.
  15. 제14 항에 있어서, 상기 저농도 도핑영역은 상기 소스 영역에 접한 제2 저농도 도핑 영역을 더 포함하는 박막 트랜지스터의 형성방법.
  16. 제14 항 또는 제15 항에 있어서, 상기 저농도 도핑영역이 형성되는 부분에 대응되는 상기 레지스트막의 너비는 상기 다중 게이트 전극 중 상기 저농도 도핑영역이 형성되는 부분에 대응되는 게이트 전극의 너비보다 더 큰 박막 트랜지스터의 형성방법.
  17. 제11 항에 있어서, 상기 고농도 도핑 및 상기 저농도 도핑은 p형 도펀트로 도핑하는 박막 트랜지스터의 형성방법.
  18. 제11 항에 있어서, 상기 고농도 도핑 및 상기 저농도 도핑은 n형 도펀트로 도핑하는 박막 트랜지스터의 형성방법.
  19. 제11 항에 있어서, 상기 다중 게이트 전극은 3개의 게이트 전극을 포함하는 박막 트랜지스터의 형성방법.
  20. 제11 항에 있어서, 상기 기판과 상기 활성층 사이에 베이스층을 형성하는 단계를 더 포함하는 박막 트랜지스터의 형성방법.
KR1020100022944A 2010-03-15 2010-03-15 박막 트랜지스터 및 그 제조방법 Active KR101117739B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100022944A KR101117739B1 (ko) 2010-03-15 2010-03-15 박막 트랜지스터 및 그 제조방법
US12/926,210 US20110220878A1 (en) 2010-03-15 2010-11-02 Thin film transistor and method of manufacturing the same
TW100108601A TW201145521A (en) 2010-03-15 2011-03-14 Thin film transistor and method of manufacturing the same
CN2011100642156A CN102194890A (zh) 2010-03-15 2011-03-15 薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100022944A KR101117739B1 (ko) 2010-03-15 2010-03-15 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110103736A KR20110103736A (ko) 2011-09-21
KR101117739B1 true KR101117739B1 (ko) 2012-02-24

Family

ID=44559080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100022944A Active KR101117739B1 (ko) 2010-03-15 2010-03-15 박막 트랜지스터 및 그 제조방법

Country Status (4)

Country Link
US (1) US20110220878A1 (ko)
KR (1) KR101117739B1 (ko)
CN (1) CN102194890A (ko)
TW (1) TW201145521A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172648A1 (ko) * 2018-03-06 2019-09-12 오데레사 투 터미널 디바이스 및 그를 이용한 조명 장치
US11107933B2 (en) 2018-03-06 2021-08-31 Teresa Oh Two-terminal device and lighting device using the same
US11217696B2 (en) 2018-03-22 2022-01-04 Samsung Display Co., Ltd. Thin film transistor array panel

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014026342A1 (zh) * 2012-08-15 2014-02-20 中国科学院宁波材料技术与工程研究所 一种基于双电层电容的晶体管及其应用
KR102046997B1 (ko) 2013-04-04 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
KR102173707B1 (ko) 2013-05-31 2020-11-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR20150078155A (ko) * 2013-12-30 2015-07-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102298336B1 (ko) * 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
CN105097828B (zh) * 2015-06-09 2018-11-09 武汉华星光电技术有限公司 Tft基板结构的制作方法及tft基板结构
CN105762155A (zh) * 2016-03-07 2016-07-13 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
KR20190091336A (ko) * 2016-12-24 2019-08-05 선전 로욜 테크놀로지스 컴퍼니 리미티드 박막 트랜지스터 어레이 기판, 저온 폴리 실리콘 박막 트랜지스터 및 저온 폴리 실리콘 박막 트랜지스터의 제조 방법
CN108231869B (zh) * 2018-01-02 2021-04-30 京东方科技集团股份有限公司 晶体管、显示基板、显示装置及其制造方法
KR102739120B1 (ko) * 2018-10-25 2024-12-05 삼성전자주식회사 실리신 전자 소자
US11430888B2 (en) 2020-07-02 2022-08-30 Micron Technology, Inc. Integrated assemblies having transistors configured for high-voltage applications
CN114639738A (zh) * 2020-12-15 2022-06-17 深圳市柔宇科技股份有限公司 驱动薄膜晶体管及其制备方法、电路、显示屏、电子设备
CN112687706A (zh) * 2020-12-29 2021-04-20 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
GB2610946A (en) 2021-02-26 2023-03-22 Boe Technology Group Co Ltd Thin film transistor, display panel and display device
CN117525159A (zh) * 2023-01-30 2024-02-06 武汉华星光电技术有限公司 半导体器件和电子装置
TWI831682B (zh) * 2023-04-28 2024-02-01 友達光電股份有限公司 薄膜電晶體及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060084588A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 박막 트랜지스터 표시판
KR20070000840A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
KR20080048954A (ko) * 2006-11-29 2008-06-03 세이코 엡슨 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1234567A (en) * 1915-09-14 1917-07-24 Edward J Quigley Soft collar.
US5401994A (en) * 1991-05-21 1995-03-28 Sharp Kabushiki Kaisha Semiconductor device with a non-uniformly doped channel
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US6956324B2 (en) * 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
TWI231996B (en) * 2003-03-28 2005-05-01 Au Optronics Corp Dual gate layout for thin film transistor
CN100557512C (zh) * 2004-12-14 2009-11-04 中华映管股份有限公司 薄膜晶体管及其制造方法
US20060157711A1 (en) * 2005-01-19 2006-07-20 Samsung Electronics Co., Ltd. Thin film transistor array panel
US8648052B2 (en) * 2005-04-15 2014-02-11 The Regents Of The University Of California Prevention of chlamydia infection using SIRNA
TWI271868B (en) * 2005-07-08 2007-01-21 Au Optronics Corp A pixel circuit of the display panel
JP2007287945A (ja) * 2006-04-18 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ
CN101304047B (zh) * 2008-07-07 2015-03-11 友达光电股份有限公司 薄膜晶体管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060084588A (ko) * 2005-01-20 2006-07-25 삼성전자주식회사 박막 트랜지스터 표시판
KR20070000840A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터와 그 제조방법
KR20080048954A (ko) * 2006-11-29 2008-06-03 세이코 엡슨 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172648A1 (ko) * 2018-03-06 2019-09-12 오데레사 투 터미널 디바이스 및 그를 이용한 조명 장치
US11107933B2 (en) 2018-03-06 2021-08-31 Teresa Oh Two-terminal device and lighting device using the same
US11217696B2 (en) 2018-03-22 2022-01-04 Samsung Display Co., Ltd. Thin film transistor array panel
US12057509B2 (en) 2018-03-22 2024-08-06 Samsung Display Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
US20110220878A1 (en) 2011-09-15
KR20110103736A (ko) 2011-09-21
TW201145521A (en) 2011-12-16
CN102194890A (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101117739B1 (ko) 박막 트랜지스터 및 그 제조방법
US7491987B2 (en) Junction field effect thin film transistor
CN103403873B (zh) 偏移电极tft结构
CN104240633B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
CN110649101B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US9166181B2 (en) Hybrid junction field-effect transistor and active matrix structure
KR20130041711A (ko) 표시 장치용 박막 반도체 장치 및 그 제조 방법
US20170162710A1 (en) Method for Fabricating Enhancement-mode Field Effect Transistor Having Metal Oxide Channel Layer
US20180083142A1 (en) Manufacture method of tft substrate and manufactured tft substrate
US8278159B2 (en) Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
WO2016019654A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN114188304B (zh) 半导体装置
KR100815894B1 (ko) Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법
US9680030B1 (en) Enhancement-mode field effect transistor having metal oxide channel layer
KR101334177B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP5687448B2 (ja) 薄膜トランジスタ及びこれを用いた表示装置、並びに、薄膜トランジスタの製造方法
JP2009141145A (ja) 半導体素子及びその製造方法並びに表示装置
KR100623248B1 (ko) Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
KR100667077B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100811998B1 (ko) 박막 트랜지스터 및 이를 포함한 평판 표시 장치
KR100623230B1 (ko) 박막 트랜지스터의 제조 방법
JP2011187500A (ja) 半導体装置およびその製造方法
KR20200121478A (ko) 이중 소스층을 가지는 박막 트랜지스터 및 그 제조 방법
JP2007173741A (ja) Ｐ型薄膜トランジスタ、ｎ型薄膜トランジスタ及び半導体装置
KR20030081894A (ko) 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100315

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110523

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120127

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120213

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160129

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20170131

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 13

End annual number: 13