KR101117021B1

KR101117021B1 - Ｈ-ａｒｑ 처리 메모리 관리를 위한 방법 및 장치

Info

Publication number: KR101117021B1
Application number: KR1020117012389A
Authority: KR
Inventors: 조나단 시디; 삼슨 짐
Original assignee: 콸콤 인코포레이티드
Priority date: 2007-06-29
Filing date: 2008-06-27
Publication date: 2012-03-16
Also published as: JP2013017199A; US9160496B2; EP2424148A3; CA2690408A1; CN103427966B; IL202511A0; EP2424148A2; US20090006778A1; WO2009006344A1; BRPI0813642A2; KR20110067065A; EP2009832A3; KR20100027238A; JP5642744B2; TW200913561A; CN101720538A; CN103427966A; RU2010102903A; EP2424148B1; EP2009832A2

Abstract

H-ARQ 처리 동적 메모리 관리를 위한 방법들 및 장치들이 제시된다. H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 방법이 제시되며, 상기 방법은 H-ARQ 처리와 관련된 패킷들을 수신하고, H-ARQ 버퍼에 빈 메모리가 가용한지 여부를 결정하고, 패킷을 빈 메모리 위치에 할당하고, 패킷이 성공적으로 디코딩되었는지 여부를 결정하고, 그리고 패킷이 성공적으로 디코딩되지 않은 경우 뒤이은 패킷 재전송과의 결합을 위해 상기 할당된 메모리 위치에 패킷을 보유하는 단계들을 포함한다. 또한, 이러한 방법들을 수행하도록 구성된 로직을 구비한 장치들이 제시된다.

Description

Ｈ-ＡＲＱ 처리 메모리 관리를 위한 방법 및 장치{METHODS AND APPARATUS FOR H-ARQ PROCESS MEMORY MANAGEMENT}

본 발명은 일반적으로 사용자 장비(UE) 내에 제공되는 메모리들에 대한 메모리 관리 기술에 관한 것으로서, 특히 트래픽 데이터 전송을 위한 UE 및 네트워크 사이에서의 상호작용과 관련된 HSDPA(고속 다운링크 패킷 액세스) 하이브리드 자동 반복 요청(H-ARQ)을 관리하는 것에 관한 것이다.

무선 데이터 서비스들은 차후에 증가될 것으로 예상되고, 네트워크 서비스 제공자들에 대한 트래픽 및 수입의 중요한 소스가 될 것이다. 고속 다운링크 패킷 액세스(HSDPA) 표준이 이러한 증가하는 요구를 충족시키기 위해서 개발되었다. HSDPA는 다운링크 상에서의 고속 패킷 데이터 전송을 가능케 하는, 3GPP, 릴리스 5 및 차후 버전에서 지원되는 한 세트의 채널들 및 프로시져들로서 간주될 수 있다. HSDPA는 범용 이동 통신 시스템(UMTS) 기반 네트워크들의 데이터 전송 속도 및 용량을 증가시키기 위해서 범용 이동 통신 시스템(UMTS) 기반 네트워크들에 대한 로드맵을 제공할 수 있다. HSDPA는 다른 장점들 중에서도 특히, 추가적인 공유 데이터 채널들의 이용을 통해 광역 코드분할 다중 액세스(WCDMA) 기술을 개선하여, 사용자들 사이의 통계적 멀티플렉싱, 상이한 적응형 변조 및 코딩 기술의 적용, 및 기지국에서의 고속 채널 인지 스케줄링을 가능케 한다. HSDPA는 또한 중단 및 대기(SAW) 프로토콜을 구비한 하이브리드 자동 반복 요청(H-ARQ)으로 지칭되는 고속 재전송 메커니즘을 이용함으로써 에러 복원 속도를 개선할 수 있다.

도1은 WCDMA/HSDPA 네트워크(100)의 예시적인 엘리먼트들 사이의 상위 레벨 상호작용을 보여주며, 상기 WCDMA/HSDPA 네트워크(100)는 베이스 트랜시버 스테이션(105)(이하 "노드 B"로 지칭됨) 및 사용자 장비(UE) 다바이스(110)를 포함할 수 있다. UE(110)는 기존의 배열을 갖는 메모리 버퍼(115)를 포함한다. 네트워크(100) 내에 존재할 수 있는 다양한 다른 엘리먼트들은 간소화를 위해 도시되지 않는다. 노드 B(105)는 다양한 무선 인터페이스 또는 채널들을 통해 UE(110)와 통신할 수 있다. 고속 다운링크 공유 채널(HS-DSCH)은 노드 B(105) 및 UE(110) 사이에서 트래픽 데이터 패킷들을 전달할 수 있는 주(primary) 무선 베어러로서 사용될 수 있다. 2개의 추가적인 제어 채널들, 즉 고속 공유 제어 채널(HS-SCCH) 및 고속 전용 물리 제어 채널(HS-DPCCH)이 UE(110)의 HS-DSCH 동작을 지원하기 위해 포함될 수 있다. HS-SCCH는 H-ARQ 관련 파라미터 및 패킷이 새로운 전송인지 아니면 재전송인지에 대한 정보를 포함할 수 있는 시그널링 정보를 UE로 제공할 수 있다. HS-DPCCH는 채널 품질 표시자(CQI)를 포함할 수 있는 피드백 정보를 노드 B로 제공할 수 있다. HS-DPCCH는 (예를 들어, UE(110) 내의 순환 중복 검사에 기반할 수 있는) UE(110)에 의해 생성된 긍정확인응답(ACK)/부정확인응답(NACK)을 또한 제공할 수 있다.

H-ARQ 처리는 훼손된 패킷들을 버리는 것이 아니라, 훼손된 패킷들을 UE(110)에 저장함으로써 고속 복원을 달성할 수 있다. 훼손된 패킷이 수신되는 경우, UE(110)는 훼손된 패킷을 버퍼 메모리(115)에 포함된 H-ARQ 버퍼에 저장하고, 훼손된 패킷을 하나 이상의 뒤이은 재전송들과 결합하여 성공적인 디코딩 확률을 증가시킬 수 있다. 재전송된 패킷(들)이 에러들을 포함하더라도, 양호한 패킷이 이전에 수신된 훼손된 전송들과의 결합을 통해 유도될 수 있다. 이러한 처리는 소프트 결합으로 지칭될 수 있고, 체이스(Chase) 결합(CC) 및/또는 증분적 리던던시(IR)를 포함할 수 있다. CC는 기본적인 결합 방법으로서, 이 경우 노드 B는 원 패킷의 정확하게 동일한 코딩된 심벌들 세트를 단순히 재전송할 수 있다. IR이 사용되는 경우, 상이한 방식으로 패킷을 재코딩함으로써 상이한 리던던시 정보가 재전송들 동안 전송될 수 있고, 따라서 코딩 이득을 증분적으로 증가시킨다. H-ARQ 처리 속도를 개선하기 위해서, UE(110)의 물리/미디어 액세스 제어(L1) 계층에서 기능성이 직접 구현될 수 있다.

다양한 처리 기능 또는 서비스들을 위한 저장 공간을 제공하기 위해서, 메모리 버퍼(115)가 UE(110)에 존재할 수 있다. 메모리 버퍼의 고정된 부분이 예를 들어 멀티미디어 방송 멀티캐스트 서비스(MBMS)와 관련된 데이터와 같은 비-HSDPA 서비스들에 전용될 수 있다. 메모리(이하, H-ARQ 버퍼로 지칭됨)의 다른 부분은 특정된 수의 HSDPA H-ARQ 처리들과 관련된 데이터를 저장하기 위해서 고정된 영역에 전용될 수 있다. H-ARQ 처리 각각은 MAC-hs 계층에서 HSDPA 패킷들의 전달을 책임질 수 있다. 이러한 H-ARQ 처리들의 고정된 수는 이하 "N"으로 지칭되고, 여기서 N의 값은 네트워크 제공자에 따라 다를 수 있다. 도1에 제시된 기존의 H-ARQ 버퍼는 정적인 방법을 사용하여 H-ARQ 처리들과 관련된 데이터를 조직한다. H-ARQ 처리 각각에는 식별자(예를 들면, HSDPA H-ARQ1, HSDPA H-ARQ2, ...., HSDPA H-ARQN)가 할당될 수 있고, 각각이 고정된 사이즈를 갖는 고정된 메모리 위치에 영구적으로 할당될 수도 있다. 이러한 사이즈는 H-ARQ 처리들의 수 및 HS-DSCH 카테고리 지정에 의존할 수 있다.

도2는 노드 B(105) 및 UE(110) 사이의 상호작용을 보여주는 예시적인 타이밍 다이어그램(200)이다. 패킷 데이터는 시간 도메인 멀티플렉싱을 사용하여 HS-DSCH를 통해 전달될 수 있으며, 여기서 각 전송 시간 인터벌(TTI)은 3개의 시간 슬롯들로 구성되며, 또한 이러한 3개의 시간 슬롯들은 서브-프레임으로 알려진다(표준에 따르면 2ms 시간 기간, 하지만 다른 시간 기간이 고려될 수 있음). HS-DSCH에 대한 데이터는 각 TTI 내에서 코드 멀티플렉싱되는 HS-PDSCH(고속 물리 다운링크 공유 채널들)을 통해 전송된다. 각 데이터 패킷은 특정 H-ARQ ID에 대응할 수 있는 개별 H-ARQ 처리와 관련될 수 있다. 각 HS-DSCH 및 그에 대응하는 H-ARQ 처리와 관련된 정보는 UE(110)로 HS-SCCH를 통해 제공되고, 이러한 정보는 2 슬롯만큼 HS-DSCH에서 대응하는 서브 프레임들(TTI들)에 선행한다. 도2에 제시된 예에서, H-ARQ ID는 1-6의 범위를 가지며, 데이터 패킷(205)이 H-ARQ6(210)과 관련된다. 패킷이 UE(110)에 의해 수신되는 경우, UE는 패킷 디코딩을 시도할 것이다. 디코딩이 성공적인 경우, UE(110)는 관련된 H-ARQ에 대해 HS-DPCCH를 통해 노드 B(105)로 ACK를 전송할 것이다. 디코딩이 성공적이지 못하면, UE(110)는 동일한 채널을 통해 노드 B(105)로 NACK를 전송할 것이다. 확인응답들 사이의 대기 시간을 보다 양호하게 이용하기 위해서, 복수의 처리들이 개별적인 TTI들을 사용하여 UE(110)에서 실행될 수 있다. 이러한 기술은 N-"채널" SAW(제시된 예에서 N=6)로 지칭되고, 여기서 "채널"은 특정 H-ARQ 처리에 대응한다. 하나의 처리가 확인응답을 대기할 때, 나머지 N-1개의 처리들은 전송을 계속할 수 있다.

도2에 제시된 예에서, H-ARQ1과 관련된 수신 패킷의 종료 후 제1 TT1, 7.5 슬롯들 동안, NACK 표시가 H-ARQ1에 대해 HS-DPCCH 상에서 UE(110)에 의해 1 슬롯 동안 전송되었다. 그리고 나서, 동일한 H-ARQ(이 경우, H-ARQ1) 처리에 대한 가장 이른 (재)전송은 이전 전송의 시작 후 10ms(즉, 디코딩을 위해 허용되는 시간 갭들을 고려하면, 그 전송 종료 후 12 슬롯)에서 발생할 수 있다. 노드 B(105)는 가장 이른 기회에서 동일한 H-ARQ에 대한 재전송을 스케줄링하거나, 또는 ACK/NACK 표시와 무관하게 순차적인 방식으로 H-ARQ 처리를 스케줄링하거나, 또는 표준에서 설정된 전술한 시간 라인 제한을 충족하는 임의의 다른 방법을 사용하기 위해서 NACK 신호들에 우선순위를 제공할 수 있다.

각 H-ARQ 처리와 관련된 데이터를 저장하는 것은 UE(110) 내의 메모리 자원들을 사용하기 때문에, 지능적이고 유연한 방식으로 메모리를 이용하기 위해서 H-ARQ 처리 메모리 관리를 위한 방법 및 장치가 요구된다. H-ARQ 처리들을 위해 메모리를 보존하는 것은 비-HSDPA 서비스들을 위한 보다 많은 메모리를 제공할 수 있거나 및/또는 보다 적은 버퍼 메모리들을 갖는 UE들의 설계를 허용하고, 이를 통해 낮은 생산 비용 및/또는 감소된 UE(110) 전력 소모를 달성할 수 있다.

본 발명의 예시적인 실시예들은 H-ARQ 처리 메모리 관리를 위한 장치 및 방법에 관한 것이다.

일 실시예는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 방법을 포함한다. 상기 방법은 H-ARQ 처리와 관련된 패킷을 수신하는 단계; 빈(free) 메모리 위치가 H-ARQ 버퍼 내에서 가용한지를 결정하는 단계; 상기 패킷을 상기 빈 메모리 위치에 할당하는 단계; 상기 패킷이 성공적으로 디코딩되었는지를 결정하는 단계; 및 상기 패킷이 성공적으로 디코딩되지 않았다면, 뒤이은 패킷 재전송과의 결합을 위해 상기 패킷을 상기 할당된 메모리 위치에 유지하는 단계를 포함한다.

또 다른 실시예는 UE 디바이스의 메모리를 관리하기 위한 방법을 포함한다. 상기 방법은 HSDPA H-ARQ 처리들을 위한 가용 메모리 공간을 결정하는 단계; 각각의 H-ARQ 처리들을 위한 메모리 양을 결정하는 단계; 저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하는 단계; 주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지를 결정하는 단계; 상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하는 단계; 및 상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하는 단계를 포함한다.

제시되는 또 다른 실시예는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 장치를 포함한다. 상기 장치는 H-ARQ 처리와 관련된 패킷을 수신하기 위한 수단; 빈(free) 메모리 위치가 H-ARQ 버퍼 내에서 가용한지를 결정하기 위한 수단; 상기 패킷을 상기 빈 메모리 위치에 할당하기 위한 수단; 상기 패킷이 성공적으로 디코딩되었는지를 결정하기 위한 수단; 및 상기 패킷이 성공적으로 디코딩되지 않았다면, 뒤이은 패킷 재전송과의 결합을 위해 상기 패킷을 상기 할당된 메모리 위치에 유지하기 위한 수단을 포함한다.

제시되는 또 다른 실시예는 UE 디바이스의 메모리를 관리하기 위한 장치이다. 상기 장치는 HSDPA H-ARQ 처리들을 위한 가용 메모리 공간을 결정하기 위한 수단; 각각의 H-ARQ 처리들을 위한 메모리 양을 결정하기 위한 수단; 저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하기 위한 수단; 주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지를 결정하기 위한 수단; 상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하기 위한 수단; 및 상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하기 위한 수단을 포함한다.

또 다른 실시예는 H-ARQ 처리와 관련된 패킷을 수신하도록 구성된 로직 회로; 빈(free) 메모리 위치가 H-ARQ 버퍼 내에서 가용한지를 결정하도록 구성된 로직 회로; 상기 패킷을 상기 빈 메모리 위치에 할당하도록 구성된 로직 회로; 상기 패킷이 성공적으로 디코딩되었는지를 결정하도록 구성된 로직 회로; 및 상기 패킷이 성공적으로 디코딩되지 않았다면, 뒤이은 패킷 재전송과의 결합을 위해 상기 패킷을 상기 할당된 메모리 위치에 유지하도록 구성된 로직 회로를 포함하는 장치이다.

본 발명의 또 다른 실시예는 HSDPA H-ARQ 처리들을 위한 가용 메모리 공간을 결정하도록 구성된 로직 회로; H-ARQ 처리들 각각을 위한 메모리 양을 결정하도록 구성된 로직 회로; 저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하도록 구성된 로직 회로; 주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지를 결정하도록 구성된 로직 회로; 상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하도록 구성된 로직 회로; 및 상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하도록 구성된 로직 회로를 포함하는 장치를 포함할 수 있다.

본 발명의 또 다른 실시예는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 프로그램 코드가 저장되는 컴퓨터-판독가능한 매체에 관한 것으로서, 상기 프로그램 코드는 H-ARQ 처리와 관련된 패킷을 수신하기 위한 프로그램 코드; 빈(free) 메모리 위치가 H-ARQ 버퍼 내에서 가용한지를 결정하기 위한 프로그램 코드; 상기 패킷을 상기 빈 메모리 위치에 할당하기 위한 프로그램 코드; 상기 패킷이 성공적으로 디코딩되었는지를 결정하기 위한 프로그램 코드; 및 상기 패킷이 성공적으로 디코딩되지 않았다면, 뒤이은 패킷 재전송과의 결합을 위해 상기 패킷을 상기 할당된 메모리 위치에 유지하기 위한 프로그램 코드를 포함한다.

본 발명의 또 다른 실시예는 UE 디바이스의 메모리를 관리하기 위한 프로그램 코드가 저장되는 컴퓨터-판독가능한 매체에 관한 것으로서, 상기 프로그램 코드는 HSDPA H-ARQ 처리들을 위한 가용 메모리 공간을 결정하기 위한 프로그램 코드; 각각의 H-ARQ 처리들을 위한 메모리 양을 결정하기 위한 프로그램 코드; 저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하기 위한 프로그램 코드; 주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지 여부를 결정하기 위한 프로그램 코드; 상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하기 위한 프로그램 코드; 및 상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하기 위한 프로그램 코드를 포함한다.

첨부된 도면은 본 발명의 실시예들을 설명하는 것을 돕기 위해서, 그리고 본 발명의 실시예들을 단지 예시하기 위해서 제공되며, 따라서 본 발명이 이러한 실시예들로 제한되는 것은 아니다.

도1은 기존의 H-ARQ 버퍼 구조를 갖는 사용자 장비(UE) 디바이스 및 노드 B 사이의 예시적인 상위 레벨 상호작용을 보여주는 도이다.
도2는 HSDPA 동작을 위한 UE 및 노드 B 사이의 상호작용을 보여주는 예시적인 시간 다이어그램이다.
도3은 예시적인 UE 디바이스 및 UE의 관련 H-ARQ 버퍼 메모리 구조의 상위 레벨 블록도이다.
도4는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 예시적인 처리를 보여주는 상위레벨 흐름도이다.
도5는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 다른 예시적인 처리에 대한 흐름도이다.
도6은 UE에 의해 사용되는 메모리 관리 기술의 타입을 결정하기 위한 예시적인 처리를 보여주는 흐름도이다.

본 발명의 양상들이 하기 설명 및 본 발명의 특정 실시예들에 대한 관련 도면을 참조하여 제시된다. 대안적인 실시예들이 본 발명의 영역을 벗어남이 없이 착안될 수 있다. 또한, 본 발명의 공지된 엘리먼트들은 본 발명의 관련 설명들을 희석하는 것을 방지하기 위해서 간략히 기술되거나 생략될 것이다.

용어 "예시적인"은 "예로서 제공됨"을 의미하기 위해 사용된다. 여기서 예시적으로 설명되는 실시예는 다른 실시예들에 비해 반드시 선호되거나 유리한 것으로 해석될 필요는 없다. 유사하게, 용어 "본 발명의 실시예들"은 본 발명의 모든 실시예들이 논의된 특징, 장점 또는 동작 모드를 포함할 것을 필요로 하지 않는다.

또한, 많은 실시예들이 예를 들어 컴퓨팅 장치의 엘리먼트에 의해 수행되는 일련의 동작들의 관점에서 설명된다. 여기 제시되는 다양한 동작들은 특정 회로(예를 들면, 주문형 집적 회로(ASIC)), 하나 이상의 프로세서에 의해 실행되는 프로그램 명령들, 또는 이 둘의 조합에 의해 수행될 수 있음이 이해될 것이다. 또한, 여기 제시되는 일련의 동작들은 실행시에 관련된 프로세서로 하여금 여기 제시된 기능을 수행하도록 하는 대응하는 한 세트의 컴퓨터 명령들을 그 내부에 저장하는 임의의 형태의 컴퓨터 판독가능한 저장 매체 내에 전적으로 구현되는 것으로 간주될 수 있다. 따라서, 본 발명의 다양한 양상들은 다수의 상이한 형태로 구현될 수 있으며, 이러한 다수의 상이한 형태들 모두가 본 발명의 영역 내에 있는 것으로 간주된다. 또한, 여기 제시된 실시예들 각각에 대해서, 임의의 이러한 실시예들의 대응하는 형태는 예를 들어, 제시된 동작을 수행하도록 "구성된 로직"으로서 기술될 수 있다.

도3은 예시적인 UE(300) 및 UE의 관련된 하이브리드-ARQ(H-ARQ) 버퍼 메모리 구조(330)의 상위 레벨 블록도이다. UE(300)는 셀룰러 전화기의 형태로 도3에 제시되지만, 본 발명의 실시예들은 네트워크(100)를 통한 디지털 통신을 수행할 수 있는 임의의 형태의 UE(300)에서 실현될 수 있다. 예를 들어, UE는 무선 모뎀, PCMCIA 카드, 개인 컴퓨터, 전화기, 또는 이들의 임의의 조합 또는 서브 조합을 포함하는(하지만 이들로 제한되지는 않음) 무선 통신 능력을 구비한 임의의 장치일 수 있다.

UE(300)는 네트워크(100)를 통해 데이터 및/또는 명령들을 교환할 수 있는 플랫폼(310)을 가질 수 있다. 플랫폼(310)은 주문형 집적회로(ASIC)(320), 또는 다른 프로세서, 마이크로프로세서, 로직 회로, 또는 임의의 다른 데이터 처리 디바이스에 동작가능하게 연결되는 트랜시버(315)를 포함할 수 있다. ASIC(320) 또는 다른 프로세서는 UE(300)의 메모리(325)에 저장된 임의의 상주 프로그램들과 인터페이스하는 애플리케이션 프로그래밍 인터페이스(API)를 실행할 수 있다. 메모리(325)는 판독-전용 및/또는 랜덤-액세스 메모리(RAM 및 ROM), EEPROM, 플래쉬 카드, 또는 이러한 플랫폼들에 공통적인 임의의 메모리로 구성될 수 있다.

무선 네트워크(100)에 의해 사용되는 다양한 통신 프로토콜 계층들은 다양한 명령들을 실행하고 상이한 계층들(도3에서 미도시)에서 처리할 수 있는 플랫폼(310)에 또한 존재할 수 있다. 통신 프로토콜 계층들은 예를 들어, 무선 자원 제어(RRC) 계층, 무선 링크 제어(RLC) 계층, 매체 액세스 제어(MAC) 계층, 및 물리 계층(L1)을 포함할 수 있다. 물리 계층에 대해 수신되는 정보는 디코딩되어 다양한 계층들, 즉 MAC, RLC, 및 RRC 사이에서 전달될 수 있다. 3GPP 릴리스 5에서 도입된 HSDPA 표준에 따라, 상위 계층들은 고속 다운링크 공유 채널(HS-DSCH)을 사용하여 트래픽 데이터 패킷들을 전달할 수 있다. ACK/NACK 피드백 정보를 전달하는 업링크 고속 전용 물리 제어 채널(HS-DPCCH) 및 HS-DSCH와 관련된 제어 정보를 전달하는 다운링크 고속 공유 제어 채널(HS-SCCH)를 포함하는 다른 HSDPA 채널들에 대해서도 동일한 사항이 적용된다.

메모리(325)의 일부는 버퍼(330)에 전용될 수 있고, 버퍼(330)는 H-ARQ 기능을 사용하지 않는 비-HSDPA 서비스들 및 HSDPA H-ARQ 처리들과 관련된 데이터를 동시에 지원하도록 배분될 수 있다. 비-HSDPA 서비스들을 위해 비축된 버퍼(330) 공간의 양은 3GPP WCDMA 표준과 관련된 기존 기술들을 사용하여 네트워크에 의해 UE로 시그널링되는 정보로부터 획득될 수 있고, UE(300) 성능에 기반하여 준-정적인 방식으로 제공될 수 있다. 비-HSDPA 서비스들은 WCDMA 셀룰러 네트워크들에서의 오디오 및 비디오 스트림들을 지원하기 위해서, 상기 표준의 릴리스 6 버전에서 도입된, 멀티미디어 방송 멀티캐스트 서비스(MAMS)와 관련된 데이터를 포함할 수 있다. 비-HSDPA 서비스들에 전용되는 버퍼 공간(330) 부분은 예를 들어 공유된-공통 제어 물리 채널(S-CCPSCH)을 통해 전달되는 방송 데이터 및/또는 전용 물리 데이터 채널(DPDCH)을 통해 전달되며, 64kbps 또는 384kbps의 다운링크 무선 베어러들과 관련된 전용 데이터를 포함하는, WCDMA 다운링크 채널들의 구성가능한 풀(pool)을 위한 데이터를 저장할 수 있는 크기를 가질 수 있다.

동시적인 비-HSDPA 서비스들을 위한 메모리 요건들이 일단 고려되면, 버퍼(330)에 잔존하는 공간은 H-ARQ 처리들과 관련된 HS-DSCH 전송 블록 사이즈들의 소프트 비트들(패킷들로 또한 지칭됨)을 저장하도록 전용될 수 있다. 3GPP WCDMA (FDD) 표준의 기술 규격 25.306(릴리스 5 또는 차후 버전)에서 제공되는 HS-DSCH 물리 계층(L1) 카테고리들에 따라, H-ARQ 버퍼는 증분적 리던던시(IR) 재결합 처리를 위해 사용될 수 있는 보다 작은 버퍼들로 분할될 수 있고, 상기 보다 작은 버퍼들 각각은 하나의 처리에 전용된다. 기술 규격 25.212에 따라, 모든 H-ARQ 처리들에 포함된 정보는 집합적으로 노드 B(105)의 "가상 IR" 버퍼에 저장된다. 각 처리에서, 이러한 소프트 비트들은 HS-DSCH 물리 계층 레이트 매칭의 2 스테이지들 사이에 저장되는 H-ARQ 데이터를 나타내며, 상기 HS-DSCH 물리 계층 레이트 매칭의 버전은 각 전송 동안 전달된다. 전술한 각각의 버퍼들은 아래에서 H-ARQ 버퍼 메모리 위치로 지칭된다. H-ARQ 버퍼 메모리 위치 각각은 각 H-ARQ 처리에 대해 다수의 소프트 비트들 또는 사이즈를 가질 수 있으며, 총 n_T개의 H-ARQ 버퍼 메모리 위치들이 H-ARQ 버퍼에 상주할 수 있다.

본 발명의 다양한 실시예들에서, H-ARQ 처리들과 관련된 HS-DSCH 패킷들은 도1에서 설명한 버퍼(115)에서 제시된 바와 같이 각 H-ARQ 처리를 자신의 메모리 위치에 정적으로 할당하는 기존 방식과는 반대로, 동적인 방식으로 할당되는 H-ARQ 버퍼 메모리 위치들에 저장된다.

각 메모리 위치의 사이즈는 다른 파라미터들 중에서, 모든 H-ARQ 처리들에 대한 소프트 비트들의 총 수, 지원되는 변조 방식 및 코드-멀티플렉싱된 HS-PDSCH의 수를 특정할 수 있는 HS-DSCH UE 카테고리 지정, 및 H-ARQ 처리들(가상 IR 버퍼의 "묵시적(implicit) 분할"을 사용하는 경우)의 수에 의해 정해질 수 있다. 사용될 HS-DSCH 카테고리는 UE가 자신의 성능을 통보(advertise)한 후에, 네트워크(100)에 의해 UE (300)로 시그널링될 수 있다. 또한, H-ARQ 처리들의 총 수(이하에서 "N"으로 지칭됨)는 네트워크(100)에 의해 지정될 수 있고, 상위 계층들을 통해 시그널링될 수 있으며, 특정된 HS-DSCH 카테고리에 무관할 수 있다. 실제로, N은 일반적으로 6-8의 범위를 가지며, 이러한 범위는 본 발명의 실시예들에 따라 H-ARQ 버퍼의 메모리 위치들의 총 수보다 클 수 있다(즉, n_T < N). 이러한 실시예들에서 조차도, 네트워크로 통보되는 UE 성능(카테고리)은 변하지 않고 유지되어야함에 유의하라.

따라서, 이러한 소위 "묵시적 분할"을 사용하는 경우, 각 H-ARQ 버퍼 메모리 위치의 사이즈는 H-ARQ 처리들의 총 수로 소프트 비트들의 총 수를 나눔으로써 주어진 UE 카테고리에 대해 결정될 수 있다(즉, H-ARQ_Buffer_Mem_Loc_Size = Total_Num_Soft_Bits / N). 네트워크보다 "높은" 통보된 HS-DSCH 카테고리의 UE를 갖는 구성에서(즉, 보다 큰 소프트 비트들의 수 요건), 네트워크는 노드 B(105)의 것을 미러링(mirroring)하는 UE에서 2 스테이지 디(de)-레이트 매칭을 보장하기 위해서, 네트워크 카테고리에 대한 묵시적 분할을 통해 획득되는 (보다 작은) 값으로 각 H-ARQ 버퍼 메모리 위치의 공통 사이즈를 명시적으로 규정할 수 있다. 이는 이러한 실시예에 의해 커버되는 "명시적 분할"의 특정 예이다. 할당된 H-ARQ 버퍼 메모리 위치들의 수(n_T)는 H-ARQ 버퍼의 총 사이즈-대-H-ARQ 버퍼 메모리 위치의 사이즈의 비의 정수 부분을 취함으로써 결정될 수 있다(즉, n_T = int(Total_H-ARQ_Buffer_Size / H-ARQ_Buffer_Mem_Loc_Size)). H-ARQ 버퍼의 총 사이즈는 버퍼(330) 사이즈로부터 비-HSDPA 서비스들에 전용된 메모리 양을 감산함으로써 근사화될 수 있다. 비-HSDPA 서비스들에 전용되는 메모리 양은 네트워크(100)에 의해 UE(300)로 제공될 수 있고, 버퍼(330)의 사이즈는 일반적으로 공지된 설계 파라미터이다.

n_T에 대한 값은 상술한 바와 같이 초기에 계산될 수 있으며, 이러한 값은 네트워크(100)의 디코딩 성능에 기반하여 변경될 수 있다. UE(300)의 디코딩 성능이 완벽한 이상적인 상황에서(블록 에러율이 실질적으로 0임), 일 예에서, n_T의 최소 값은 3 이하이다. 예를 들어, 특정 시스템에서, 이러한 최소 값은 최대 7.5 슬롯들이 디코딩 시간 동안 사용될 수 있다는 사실, 즉 그 패킷에 대한 ACK 또는 NACK 피드백 표시에 대한 시간 라인 요건에 기반하여, H-ARQ 처리에 대한 단일 패킷 전송의 처리가 최대 2.5 TTI 이라는 사실에 기반할 수 있다. 따라서, 최대 3개의 H-ARQ 버퍼 메모리 위치들이 필요하다. 또한, 실제 하한은 실제 설계에서의 디코딩 시간에 의존할 수 있으며, 7.5 슬롯 미만이 사용되는 경우 보다 낮아질 수 있다. 그러나 실제 디코딩 성능은 거의 항상 이상적인 것보다 낮기 때문에(블록 에러율이 0이 아님), n_T는 시스템 설계에 기반한 미리 결정된 임계치(예를 들면, 전술한 예에서 3) 이상이 되어서는 안 된다. UE의 디코딩 성능이 수용가능하면, n_T 값이 미리 결정된 임계치(예를 들면, 3) 이하로 감소되지 않는 한, n_T 값은 초기에 계산된 값에서 감소될 수 있다. 대안적으로, UE 디코딩 성능이 열화되면, 비-HSDPA 서비스들에 할당되는 메모리 공간의 양을 감소시킴으로써 필요한 경우, n_T의 값이 증가될 수 있다. 이러한 처리는 아래 제시되는 도5의 설명에서 보다 자세히 설명된다. 이와 같이 저 빈도(low frequency)로 프로시져를 트리거링하는 것은 동시적인 비-HSDPA 및 HSDPA 서비스들, 및 UE에서 비-HSDPA 채널들의 처리를 위한 시스템 재구성의 성능 사이의 수용가능한 시스템 레벨 트레이드오프(tradeoff)에 의해 구동될 수 있다.

본 발명의 다양한 실시예들에서, H-ARQ 버퍼 메모리 위치들의 수(n_T)는 기존의 UE 버퍼(115)에서 사용되는 H-ARQ 버퍼들의 수(N) 보다 작을 수 있다. 따라서, 보다 적은 메모리가 H-ARQ 처리를 위해 사용될 수 있고, 이로 인해 다른 처리들을 위한 가용 메모리를 증가시킬 수 있다. 예를 들어, 보다 많은 메모리가 비-HSDPA 서비스들에 사용될 수 있다. 또한, 메모리 제한들의 감소는 보다 적은 버퍼 메모리를 갖는 UE를 설계할 수 있다는 추가적인 장점을 제공하고, 이를 통해 보다 적은 생산 비용들 및 감소된 UE 전력 소비가 달성될 수 있다.

도3을 참조하면, 예시적인 동적인 메모리 관리 방식의 개관이 메모리 매핑 테이블(335)을 사용하여 설명될 수 있다. 이러한 예에서, 총 5개의 H-ARQ 버퍼 메모리 위치들(n_T=5) 및 7개의 H-ARQ 처리들(N=7)이 존재한다. 특정 H-ARQ 처리와 관련된 인입하는 새로운 패킷이 UE(300)에 도달할 때, 인입하는 새로운 패킷은 빈(free) H-ARQ 버퍼 메모리 위치에 할당될 수 있다(빈 메모리 위치들의 추가적인 설명은 도4 및 5의 설명과 관련하여 아래에서 제공될 것이다). 매핑 테이블(325)에서, 다음 인입 패킷은 메모리 위치 m2에 저장될 수 있다. 패킷이 성공적으로 디코딩되면, 할당된 메모리 위치는 뒤이은 패킷에 의한 사용을 위해 클리어(clear)될 수 있다. 패킷이 성공적으로 디코딩되지 않으면, 패킷은 H-ARQ 물리 계층 기술로서 증분적 리던던시 또는 체이스 결합을 사용하는 동일한 H-ARQ 처리와 관련된 동일한 패킷의 뒤이은 버전과의 재결합을 위해 메모리 위치에 저장된 상태로 유지된다. 테이블(335)에서, H-ARQ1은 현재 H-ARQ 버퍼 위치 m1에 저장중이며, H-ARQ7은 H-ARQ 버퍼 메모리 위치 m4에 저장되며, H-ARQ5는 H-ARQ 버퍼 메모리 위치 m5에 저장된다. 이러한 경우, 이러한 H-ARQ 처리들의 디코딩 상태는 진행중이거나 실패 중 하나이다. H-ARQ 버퍼 메모리 위치 m2 및 m4는 뒤이은 인입 패킷들에 의한 사용을 위해 비워진다(freed). 아래에서 보다 상세히 설명되듯이, 다음의 새로운 인입 패킷이 UE(300)에 도달할 때 모든 H-ARQ 버퍼 메모리 위치들이 채워지면, 이러한 새로운 패킷은 버려지고 어떠한 디코딩도 시도되지 않을 것이며, UE가 피드백 대신에 불연속 전송(DTX) 신호를 전송함으로써 노드 B(105)는 스스로 디코딩 가능한 패킷(특히, 펑처링된 계통적인 비트들을 전혀 가지지 않는 패킷들의 제1 전송 버전)을 일반적으로 재전송할 것이다.

따라서, 본 발명의 실시예는 여기 제시된 기능들을 수행하는 능력을 포함하는 UE(300)를 포함할 수 있다. 다양한 로직 엘리먼트들이 이산 엘리먼트들, 프로세서에서 실행되는 소프트웨어 모듈, 또는 여기 제시된 기능을 달성하기 위한 소프트웨어 및 하드웨어의 임의의 조합을 통해 구현될 수 있다. 예를 들어, ASIC(320) 및 메모리(325)가 모두 협력적으로 사용되어 여기 제시된 다양한 기능들을 로딩, 저장 및 실행할 수 있고, 따라서 이러한 기능들을 수행하는 로직이 다양한 엘리먼트들에 걸쳐 분산될 수 있다. 대안적으로, 이러한 기능은 (예를 들어, ASIC/프로세서(320)의 내장 메모리의) 하나의 이산 컴포넌트 내에 통합될 수 있다. 따라서, 도3의 UE(300)의 특징들은 단지 일 예일 뿐이며, 본 발명이 이러한 특징 및 배열로 제한되는 것은 아니다.

도4는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 예시적인 처리(400)를 보여주는 상위-레벨 흐름도이다. 이러한 처리는 UE(300)의 ASIC(320)에 의해 실행될 수 있다. 설명을 용이하게 하기 위해서, 처리(400)는 주어진 H-ARQ 처리와 관련될 수 있는 연속적인 패킷들에 대한 일련의 처리로서 제시된다. 그러나 UE는 상이한 H-ARQ 처리들에 관련되며 연속적인 TTI들에서 수신되는 패킷들에 대해 비-동기적 방식으로 처리(400)의 다양한 블록들을 실행할 수 있음을 이해하여야 한다.

처리(400)는 노드 B(105)로부터 HS-DSCH를 통해 패킷이 UE(300)에 의해 수신될 때 개시된다(블록 405). 수신된 패킷은 특정 H-ARQ i와 관련될 수 있으며, H-ARQ 파라미터들이 HS-SCCH를 통해 UE(300)로 제공될 수 있다. 그리고 나서, UE(300)는 H-ARQ 버퍼에 빈 메모리 위치가 존재하는지 여부를 결정할 수 있다(블록 410). 빈 위치가 존재하지 않으면, 패킷은 결국 드롭 되고, UE(300)는 업링크 피드백(ACK 또는 NACK) 대신에 DTX 신호를 노드 B(105)로 전송할 수 있다(블록 415). DTX 신호를 수신하면, 노드 B(105)는 H-ARQ i와 관련된 스스로 디코딩 가능한 패킷을 처리 당 최소 재전송 인터벌이 경과한 시점에 재전송할 수 있다. 이러한 설계는 이러한 방식으로의 패킷들 드롭이 네트워크 스루풋 성능 또는 용량에 상당한 영향을 미치지 않도록 한다. 이러한 설계를 위해, 실패하였거나 현재 여전히 디코딩 중인 이전에 수신된 H-ARQ 처리들의 수가 n_T개의 버퍼 메모리 위치들을 채우기에 충분한 경우, 이와 같은 일이 발생한다는 것이 관측될 수 있다.

블록 410에서 빈 메모리 위치가 H-ARQ 버퍼에 존재한다고 결정되면, UE(300)는 수신된 패킷을 H-ARQ 버퍼의 빈 메모리 위치에 할당할 수 있다(블록 420). 비-HSDPA 메모리 버퍼가 차후에 확장되는 경우 패킷의 오버라이팅 또는 및 상실 가능성을 최소화하기 위해서, 수신된 패킷들은 비-HSDPA 메모리 위치의 말단(distal)에 존재하는 빈 메모리 위치에 할당될 수 있다. 그리고 나서, UE(300)는 수신된 패킷이 성공적으로 디코딩되었는지 여부를 결정할 것이다(블록 425). 이러한 결정은 예를 들어, L1에서 수행될 수 있는 순환 중복 검사(CRC)를 사용하여 이뤄질 수 있다. 패킷이 성공적으로 디코딩되면, UE(300)는 패킷을 폐기하고 H-ARQ 버퍼 메모리 위치를 비울 것이다(블록 430). 패킷이 성공적으로 디코딩되지 않았다면, 패킷은 H-ARQ ID i와 관련된 패킷의 뒤이은 재전송과의 소프트 결합을 위해 유지될 것이다(블록 435). 3GPP WCDMA/HSDPA 표준의 기술 규격 25.212에 따라, 재전송된 버전은 유효 코딩 이득 및 디코딩 효율을 증가시키기 위해서 상이하게 펑처링된 비트들(증분적 리던던시)을 가질 수 있다. 원래의(또는 이전에 전송된) 패킷들과 재전송된 패킷들의 재결합은 패킷의 신호 대 잡음 비를 개선하고, 성공적인 디코딩 연산 확률을 증가시킬 수 있다.

따라서, 본 발명의 일 실시예는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 방법을 포함할 수 있다. 이러한 방법은 H-ARQ 처리들과 관련된 패킷들을 수신하고(블록 405), 빈 메모리 위치가 H-ARQ 버퍼에서 사용가능한지 여부를 결정하고(블록 410), 패킷을 빈 메모리 위치에 할당하고(블록 420), 패킷이 성공적으로 디코딩되었는지 여부를 결정하고(블록 425), 그리고 패킷이 성공적으로 디코딩되지 않은 경우 뒤이은 패킷 재전송과의 결합을 위해 할당된 메모리 위치에 패킷을 유지하는(블록 435) 단계들을 포함할 수 있다. 이러한 방법 및 이러한 방법의 임의의 부분은 ASIC(320) 상에서의 실행을 위해 소프트웨어, 펌웨어, 및/또는 이들의 임의의 조합/서브-조합으로 구현될 수 있음을 이해하여야 한다. 물론, 이러한 방법이 ASIC 상에서의 실행으로 제한되지는 않지만, 임의의 타입의 프로세서 및/또는 하드웨어에서 실행될 수 있고, 실행이 다수의 프로세서들 및/또는 서브-프로세서들 사이에 나눠져서 이뤄질 수도 있다.

도5는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 다른 예시적인 처리(500)의 흐름도이다. 상술한 바와 같이, 처리(500)는 주어진 H-ARQ 처리와 관련될 수 있는 연속적인 패킷들에 대해 동작하는 일련의 처리로서 제시될 수 있다. 그러나, UE는 다른 병렬적인 H-ARQ 처리들과 관련된 수신 패킷들에 대해 비-동기적 방식으로 처리(500)의 다양한 블록들을 실행할 수 있다.

처리(500)는 패킷 저장을 위해 H-ARQ 버퍼 메모리를 초기화함으로써 개시될 수 있다(블록 503). 이는 처리 당 H-ARQ 버퍼 메모리 위치 사이즈 및 H-ARQ 버퍼 메모리 위치들의 총 수(n_T)를 결정하는 것을 수반할 수 있다. 이러한 결정은 도3과 관련하여 상술한 대로 수행될 수 있다. 그러나, H-ARQ 처리들을 위해 잔존하는 공간은 무작정 작아서는 안 되고, 총 H-ARQ 버퍼 사이즈가 수용가능한 디코딩 성능을 허용할 만큼의 충분한 버퍼(330) 내의 메모리가 제공되는 것을 보장하기 위해서 검사가 수행될 수 있다.

패킷이 노드 B(105)로부터 HS-DSCH를 통해 UE(300)에 의해 수신될 수 있다(블록 505). UE(300)는 수신된 패킷이 새로운 패킷인지를 파악하기 위해서 검사할 수 있다(블록 507). 패킷이 새로운 패킷이면, UE(300)는 빈 메모리 위치가 H-ARQ 버퍼에 존재하는지 여부를 결정한다(블록 510). 빈 위치가 존재하지 않으면, 패킷은 결국 드롭 되고, 어떠한 디코딩도 시도되지 않으며, UE(300)는 DTX 신호를 노드 B(105)로 전송한다(블록 515). 그리고 나서, UE(300)는 특정 시간 인터벌 동안 디코딩될 수신된 패킷들 중에서 드롭된 패킷들의 임계치 비율(threshold fraction)이 초과되었는지 여부를 결정한다(블록 547). 초과되었다면, UE(300)는 n_T를 1만큼 증가시킴으로써 H-ARQ 버퍼 사이즈를 증가시킬 수 있다(블록 549). 시간 인터벌 윈도우의 범위는 상당한 성능 저하를 피하면서 n_T에서의 변경들이 감소될 수 있도록 설계될 수 있다. DTX 신호 수신시에, 노드 B(105)는 H-ARQ ID i와 관련될 수 있는, 제1 전송에 대한 패킷의 일반적으로 스스로 디코딩 가능한 버전을 재전송 인터벌 후의 일 시점에서(예를 들면, 10ms) 재전송할 수 있다.

블록 510에서 빈 메모리 위치가 H-ARQ 버퍼에 존재한다고 결정되면, UE(300)는 수신된 패킷을 H-ARQ 버퍼의 빈 메모리 위치에 할당할 수 있다(블록 520). 비-HS 메모리 버퍼가 확장되는 경우 패킷의 오버라이팅 가능성을 최소화하기 위해서, 수신된 패킷들은 비-HSDPA 메모리 부분의 말단에 위치하는 빈 메모리 위치에 할당될 수 있다. UE(300)는 수신된 패킷을 디코딩할 수 있다(블록 522). 그리고 나서, UE(300)는 수신된 패킷이 성공적으로 디코딩되었는지 여부를 결정할 수 있다(블록 525).

패킷이 성공적으로 디코딩되었다면, UE(300)는 패킷을 폐기하고 H-ARQ 버퍼 메모리 위치를 비우며(블록 530), ACK 신호를 노드 B(105)로 전송할 수 있다(블록 517). 패킷이 성공적으로 디코딩되지 않았다면, 패킷은 H-ARQ ID i와 관련된 동일한 패킷의 뒤이은 재전송과의 결합을 위해 유지될 것이다(블록 535). NACK 신호가 노드 B로 또한 전송될 수 있다(블록 537). HSDPA 표준에 따라, 재전송된 블록은 디코딩 효율을 증가시키기 위해서 이전 버전과는 다른 한 세트의 펑처링된 비트들을 가질 수 있다. 원래(또는 이전에 전송된) 패킷과 재전송된 패킷의 재결합은 패킷의 신호 대 잡음비를 개선하고, 성공적인 디코딩 연산 확률을 증가시킬 수 있다.

수신된 패킷이 새로운 패킷이 아니라고 결정되면(블록 507), UE(300)는 H-ARQ ID i에 대한 이전 패킷이 성공적으로 디코딩되었는지 여부를 결정한다(블록 509). 성공적으로 디코딩되었다면, UE(300)는 ACK 신호를 노드 B로 전송하고(블록 517), 디코딩을 시도하지 않는다. H-ARQ ID i에 대한 이전 패킷이 성공적으로 디코딩되지 않았다고 결정되면(블록 509), UE(300)는 블록들(513,522, 및 525)을 실행할 것이다.

따라서, 본 발명의 실시예는 H-ARQ 처리들과 관련된 데이터를 저장하기 위한 메모리를 동적으로 관리하기 위한 방법을 포함할 수 있다. 이러한 방법은 패킷 저장을 위해 H-ARQ 버퍼를 초기화하고(블록 503), H-ARQ 처리와 관련된 패킷을 수신하고(블록 505), 수신된 패킷이 새로운 패킷인지 여부를 결정하고(블록 507), 수신된 패킷이 새로운 패킷이 아닌 경우 H-ARQ 처리와 관련된 이전 패킷이 성공적으로 디코딩되었는지 여부를 결정하고(블록 509), 그리고 H-ARQ와 관련된 이전 패킷이 성공적으로 디코딩된 경우 긍정확인응답(ACK) 신호를 노드B로 전송하는(블록 517) 단계들을 포함할 수 있다.

상기 방법은 또한 빈 메모리 위치가 H-ARQ 버퍼에서 사용가능한지 여부를 결정하고(블록 510), 패킷을 빈 메모리 위치에 할당하고(블록 520), 패킷을 디코딩하고(블록 522), 패킷이 성공적으로 디코딩되었는지 여부를 결정하고(블록 525), 패킷이 성공적으로 디코딩되지 않았다면 뒤이은 패킷 재전송과의 결합을 위해 할당된 메모리 위치에 패킷을 유지하고(블록 535), NACK를 노드 B로 전송하는(블록 537) 단계들을 더 포함할 수 있다.

상기 방법은 또한 H-ARQ 버퍼에 사용가능한 빈 메모리 위치가 존재하지 않는 경우 불연속 전송(DTX) 신호를 노드 B로 전송하고(블록 515), DTX 신호들과 관련된 임계치가 초과되었는지 여부를 결정하고(블록 547), DTX 신호들과 관련된 임계치가 초과된 경우에 H-ARQ 버퍼 메모리 사이즈 베이스를 수정하는(블록 549) 단계들을 더 포함할 수 있다. H-ARQ 처리와 관련된 이전 패킷이 성공적으로 디코딩되지 않았다고 결정되는 경우, 상기 방법은 H-ARQ 버퍼의 적절한 메모리 위치에 수신된 패킷을 저장하고(블록 513), 수신된 패킷을 디코딩하는(블록 522) 단계들을 더 포함할 수 있다. 상기 방법은 또한 할당된 메모리 위치로부터 수신된 패킷을 폐기하고 H-ARQ 버퍼의 할당된 메모리 위치를 비우며(블록 530), ACK 신호를 노드 B로 전송하는(블록 517) 단계들을 더 포함할 수 있다.

도6은 UE(300)에 의해 사용되는 메모리 관리 기술의 타입을 결정하기 위한 예시적인 처리를 보여주는 흐름도이다. 상기 처리는 모든 H-ARQ 처리들에 대해 버퍼(330)의 가용 메모리를 결정함으로써(예를 들면, 도3에 제시된 총 H-ARQ 버퍼 사이즈를 결정함) 개시될 수 있다(블록 605). 그리고 나서 UE(300)는 각 H-ARQ 처리에 의해 사용되는 메모리 양을 결정하고, 뒤이어 현재 HSDPA 카테고리와 관련된 H-ARQ 버퍼 메모리 위치들의 수(n_T)를 결정할 수 있다(블록 610). UE(300)는 H-ARQ 버퍼 메모리 위치들의 수(n_T)가 H-ARQ 처리들의 총 수보다 작은지 여부를 결정할 수 있다. H-ARQ 버퍼 메모리 위치들의 수(n_T)가 H-ARQ 처리들의 총 수보다 작다면, UE(300)는 동적인 H-ARQ 처리 관리를 수행할 것이다. n_T가 N과 동일하면, UE(300)는 기존의 정적인 H-ARQ 처리 관리를 수행할 수 있다. n_T 및 총 H-ARQ 버퍼 사이즈를 결정하기 위한 예시적인 기술들은 예를 들어 도3과 관련하여 위에서 설명되었다.

따라서, 본 발명의 실시예는 UE 디바이스의 메모리를 관리하기 위한 방법을 포함할 수 있다. 상기 방법은 HSDPA H-ARQ 처리들을 위한 가용 메모리 공간을 결정하고(블록 605), 각 H-ARQ 처리를 위한 메모리 양 및 저장될 수 있는 H-ARQ 처리들의 수(n_T)를 결정하고(블록 610), 주어진 UE 카테고리에 대해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지 여부를 결정하고(블록 615), 주어진 UE 카테고리에 대해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면 H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하는(블록 620) 단계들을 포함할 수 있다. 상술한 바와 같이, 전체 방법 또는 이러한 방법 중 일부는 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 수행될 수 있다.

정보 및 신호들이 임의의 다양한 상이한 기술들 및 기교들을 사용하여 표현될 수 있음을 잘 이해하여야 한다. 예를 들어, 본 명세서상에 제시된 데이터, 지령, 명령, 정보, 신호, 비트, 심벌, 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.

여기 제시된 실시예들과 관련하여 설명된 다양한 예시적인 논리블록, 모듈, 회로, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있음을 잘 이해하여야 한다. 하드웨어 및 소프트웨어의 상호 호환성을 명확히 하기 위해, 다양한 예시적인 소자들, 블록, 모듈, 회로, 및 단계들이 그들의 기능적 관점에서 기술되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 일반적으로 특정 애플리케이션 및 전체 시스템에 대해 부가된 설계 제한들에 의존한다. 제시된 기능들은 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수 있지만, 이러한 구현 결정이 본 발명의 영역을 벗어나는 것은 아니다.

여기 제시된 실시예들과 관련하여 기술된 상기 방법들, 시퀀스들 및/또는 알고리즘들은 하드웨어에서 직접, 프로세서의 의해 실행되는 소프트웨어 모듈에서, 또는 이 둘의 조합을 통해 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 탈착형 디스크, CD-ROM, 또는 공지된 임의의 다른 형태의 저장매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체로 정보를 기록할 수 있도록 프로세서에 연결된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.

따라서, 본 발명의 실시예는 여기 제시된 H-ARQ 처리 메모리 관리를 위한 방법들을 구현하는 컴퓨터 판독가능한 매체를 포함할 수 있다. 또한, 본 발명은 제시된 예들로 제한되지 않으며, 여기 제시된 기능을 수행하는 임의의 수단이 본 발명의 실시예들에 포함된다. 예를 들어, 여기 제시된 방법들, 시퀀스들, 및 /또는 알고리즘들은 제시된 기능들을 수행하도록 구성된 로직에 의해 수행될 수 있다.

전술한 설명은 본 발명의 예시적인 실시예들을 제시하지만, 이들의 다양한 변형 및 수정이 본 발명의 영역 내에서 이뤄질 수 있음을 이해하여야 한다. 여기 제시된 발명의 실시예들에 따른 방법 청구항들의 기능들, 단계들, 및/또는 동작들은 주어진 특정 순서로 수행될 필요가 없다. 또한, 비록 본 발명의 엘리먼트들이 단수 형태로 설명 또는 청구되더라도, 단수라고 명백히 특정하지 않는 한, 복수의 엘리먼트들이 사용될 수 있다.

Claims

사용자 장비(UE) 디바이스의 메모리를 관리하기 위한 방법으로서,
HSDPA(고속 다운링크 패킷 액세스) H-ARQ(하이브리드 자동 반복 요청) 처리(process)들을 위한 가용(available) 메모리 공간을 결정하는 단계;
각각의 H-ARQ 처리들을 위한 메모리 양을 결정하는 단계;
저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하는 단계;
주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지를 결정하는 단계;
상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하는 단계; 및
상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하는 단계를 포함하는, 메모리 관리 방법.
제1항에 있어서,
상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하지 않으면, H-ARQ 처리 저장을 위해 정적인 메모리 관리를 수행하는 단계를 더 포함하는, 메모리 관리 방법.
사용자 장비(UE) 디바이스의 메모리를 관리하기 위한 장치로서,
HSDPA(고속 다운링크 패킷 액세스) H-ARQ(하이브리드 자동 반복 요청) 처리들을 위한 가용 메모리 공간을 결정하기 위한 수단;
각각의 H-ARQ 처리를 위한 메모리 양을 결정하기 위한 수단;
저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하기 위한 수단;
주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지를 결정하기 위한 수단;
상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하기 위한 수단; 및
상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하기 위한 수단을 포함하는, 메모리 관리 장치.
제3항에 있어서,
상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하지 않으면, H-ARQ 처리 저장을 위해 정적인 메모리 관리를 수행하기 위한 수단을 더 포함하는, 메모리 관리 장치.
HSDPA(고속 다운링크 패킷 액세스) H-ARQ(하이브리드 자동 반복 요청) 처리들을 위한 가용 메모리 공간을 결정하도록 구성된 로직 회로;
각각의 H-ARQ 처리들을 위한 메모리 양을 결정하도록 구성된 로직 회로;
저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하도록 구성된 로직 회로;
주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지를 결정하도록 구성된 로직 회로;
상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하도록 구성된 로직 회로; 및
상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하도록 구성된 로직 회로를 포함하는, 장치.
제5항에 있어서,
상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하지 않으면, H-ARQ 처리 저장을 위해 정적인 메모리 관리를 수행하도록 구성된 로직 회로를 더 포함하는, 장치.
사용자 장비(UE) 디바이스의 메모리를 관리하기 위한 프로그램 코드가 저장되는 컴퓨터-판독가능한 매체로서, 상기 프로그램 코드는,
HSDPA(고속 다운링크 패킷 액세스) H-ARQ(하이브리드 자동 반복 요청) 처리들을 위한 가용 메모리 공간을 결정하기 위한 프로그램 코드;
각각의 H-ARQ 처리들을 위한 메모리 양을 결정하기 위한 프로그램 코드;
저장될 수 있는 H-ARQ 처리의 수(n_T)를 결정하기 위한 프로그램 코드;
주어진 UE 카테고리(category)를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하는지를 결정하기 위한 프로그램 코드;
상기 주어진 UE 카테고리를 위해 할당된 H-ARQ 처리들의 총 수가 n_T를 초과하면, H-ARQ 처리 저장을 위해 동적인 메모리 관리를 수행하기 위한 프로그램 코드; 및
상기 메모리 내에 가용한(available) 빈(free) 메모리 위치가 존재하지 않는다면, 불연속 전송(DTX) 신호를 노드 B로 전송하기 위한 프로그램 코드를 포함하는, 컴퓨터-판독가능한 매체.