KR101109030B1

KR101109030B1 - 클록 공급 방법 및 정보 처리 장치

Info

Publication number: KR101109030B1
Application number: KR1020100018360A
Authority: KR
Inventors: 히데하루 가나야; 아키코 오오토시; 다카시 고구치; 겐스케 이시다
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2009-03-05
Filing date: 2010-03-02
Publication date: 2012-02-06
Anticipated expiration: 2030-03-02
Also published as: KR20100100630A; JP5267218B2; CN101825917A; EP2226700B1; EP2226700A3; EP2226700A2; JP2010205154A; CN101825917B; US20100229034A1; US8140918B2

Abstract

본 발명은 클록 공급 방법 및 정보 처리 장치에서, 클록원의 고장에 의해 시스템 전체가 다운되게 되는 상황을 감소시킬 수 있게 하는 것을 목적으로 한다.
복수의 처리부에 클록을 공급하는 클록 공급 방법에 있어서, 제 1 클록 공급부로부터의 클록을 제 1 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에 제 2 그룹을 형성하는 처리부에 대기계의 클록으로서 공급하고, 제 2 클록 공급부로부터의 클록을 제 2 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에 제 1 그룹을 형성하는 처리부에 대기계의 클록으로서 공급하고, 제 1 또는 제 2 그룹 내의 처리부가 운용계의 클록의 이상을 검출하면, 이상을 검출한 처리부가 속하는 그룹 내의 각 처리부에 공급하는 클록을 운용계로부터 대기계로 스위칭한다.

Description

클록 공급 방법 및 정보 처리 장치{CLOCK SUPPLY METHOD AND INFORMATION PROCESSING APPARATUS}

본 발명은 클록 공급 방법 및 정보 처리 장치에 관한 것으로서, 특히 복수의 프로세서를 탑재한 복수의 시스템 보드에 클록을 공급하는 클록 공급 방법 및 정보 처리 장치에 관한 것이다.

도 1은 종래의 정보 처리 장치의 일례(一例)의 일부를 나타낸 블록도이다. 도 1에 나타낸 정보 처리 장치는, 소위 멀티프로세서 시스템이다.

멀티프로세서 시스템을 형성하는 서버 섀시(SC : Server Chassis)(1)는, 클록 보드(CB : Clock Board)(2), 복수의 시스템 보드(SB : System Board)(3-1 내지 3-4), 및 크로스바(XB : Crossbar)(4)를 갖는다. CB(2)는 클록(또는, 클록 신호)을 생성하는 클록원(21), 및 클록을 분배하는 클록 드라이버(CLK-DV : Clock Driver)(22)를 갖는다. 각 SB(3-1 내지 3-4)는 클록 드라이버(CLK-DV : Clock Driver)(31), CPU(32), 칩세트를 형성하는 ASIC(Application Specific Integrated Circuit)(35), 및 노스 브리지(NB : North-Bridge)(33)를 갖는다.

CLK-DV(22)는 클록을 각 SB(3-1 내지 3-4) 및 XB(4)에 분배하고, 각 SB(3-1 내지 3-4) 내에서는, CLK-DV(31)가 클록을 자기(自) SB 내의 CPU(32), ASIC(35), 및 NB(33)에 분배한다. 각 SB(3-1 내지 3-4) 내의 CPU(32)는 자기 SB 내의 NB(33) 및 XB(4)를 통하여 다른 SB 내의 CPU(32)와 접속된다. 도 1은 설명의 편의상, 분할수가 2인 파티션 분할을 행하여, SB(3-1, 3-2)가 파티션(Partition)(P1)을 형성하고, SB(3-3, 3-4)가 파티션(P2)을 형성한 상태를 나타낸다.

도 1의 멀티프로세서 시스템에서는, 파티션(P1, P2)에 관계없이 XB(4)는 공통으로 사용되기 때문에, XB(4)와 각 SB(3-1 내지 3-4) 내의 NB(33) 사이에서는 클록의 동기가 취해져 있을 필요가 있다. 이 때문에, 각 SB(3-1 내지 3-4) 및 XB(4)로는 단일의 CB(2), 즉, 단일의 클록원(21)으로부터 단일의 클록을 공급하고 있다. 그러나, 단일의 클록원(21)을 사용하기 때문에, 클록원(21)이 고장났을 경우에는 파티션(P1, P2)에 관계없이 멀티프로세서 시스템 전체가 다운되게 된다.

또한, 단일의 클록원으로부터의 클록을 2계통으로 분배하여 클록을 이중화하는 클록 공급 방식도 제안되어 있지만, 클록원이 고장났을 경우에는, 역시 파티션(P1, P2)에 관계없이 시스템 전체가 다운되게 된다.

또한, 멀티프로세서 시스템에서, 파티션 분할을 행한 클러스터 운용시에는, 클러스터를 형성하는 한쪽의 파티션에 장해가 발생하였을 때는 다른쪽의 파티션에서 업무를 이어받지만, 클록원의 고장에 의해 분할된 파티션이 동시에 다운되게 되면, 결과적으로 시스템 전체가 다운되게 된다.

일본국 특개평5-244132호 공보

종래의 클록 공급 방법에서는, 클록원이 고장나면 시스템 전체가 다운되게 된다는 문제가 있었다.

그래서, 본 발명은 클록원의 고장에 의해 시스템 전체가 다운되게 되는 상황을 감소시킬 수 있는 클록 공급 방법 및 정보 처리 장치를 제공하는 것을 목적으로 한다.

본 발명의 일관점에 의하면, 복수의 처리부에 클록을 공급하는 클록 공급 방법으로서, 제 1 클록 공급부로부터의 클록을 상기 복수의 처리부 중 제 1 그룹을 형성하는 처리부에 운용계(運用系)의 클록으로서 공급하는 동시에, 상기 복수의 처리부 중 제 2 그룹을 형성하는 처리부에 대기계(待機系)의 클록으로서 공급하고, 상기 제 1 클록 공급부와는 상이한 클록원을 갖는 제 2 클록 공급부로부터의 클록을 상기 제 2 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에, 상기 제 1 그룹을 형성하는 처리부에 대기계의 클록으로서 공급하고, 상기 제 1 그룹 또는 제 2 그룹 내의 처리부가 운용계의 클록의 이상을 검출하면, 상기 이상을 검출한 처리부가 속하는 그룹 내의 각 처리부에 공급하는 클록을 운용계로부터 대기계로 스위칭하고, 상기 제 1 및 제 2 클록 공급부는 동일한 주파수의 클록을 공급하고, 상기 제 1 그룹 내의 처리부와 상기 제 2 그룹 내의 처리부는 서로 중복되지 않는 클록 공급 방법이 제공된다.

본 발명의 일관점에 의하면, 동일한 주파수의 클록을 공급하는 제 1 및 제 2 클록 공급부와, 상기 제 1 클록 공급부로부터의 클록이 운용계의 클록으로서 공급되는 동시에, 상기 제 2 클록 공급부로부터의 클록이 대기계의 클록으로서 공급되는 제 1 그룹의 처리부와, 상기 제 2 클록 공급부로부터의 클록이 운용계의 클록으로서 공급되는 동시에, 상기 제 1 클록 공급부로부터의 클록이 대기계의 클록으로서 공급되는 제 2 그룹의 처리부를 구비하고, 각 처리부는, 운용계의 클록의 이상을 검출하는 검출 회로와, 상기 검출 회로가 이상을 검출하면 클록을 운용계로부터 대기계로 스위칭하는 스위칭 회로를 갖고, 상기 제 1 그룹 내의 처리부와 상기 제 2 그룹 내의 처리부는 서로 중복되지 않는 정보 처리 장치가 제공된다.

개시된 클록 공급 방법 및 정보 처리 장치에 의하면, 클록원의 고장에 의해 시스템 전체가 다운되게 되는 상황을 감소시킬 수 있게 된다.

도 1은 종래의 정보 처리 장치의 일례의 일부를 나타낸 블록도.
도 2는 본 발명의 제 1 실시예에서의 정보 처리 장치의 일부를 나타낸 블록도.
도 3은 파티션 분할의 분할수가 1인 경우를 설명하는 블록도.
도 4는 파티션 분할의 분할수가 2인 경우를 설명하는 블록도.
도 5는 파티션 분할의 분할수가 4인 경우를 설명하는 블록도.
도 6은 도 2의 정보 처리 장치의 구성을 더욱 상세히 나타낸 블록도.
도 7은 클록 검출 회로의 일례를 나타낸 도면.
도 8은 도 7의 클록 검출 회로의 동작을 설명하는 진리값 표를 나타낸 도면.
도 9는 도 7의 클록 검출 회로의 동작을 설명하는 타이밍 차트.
도 10은 본 발명의 제 2 실시예에서의 정보 처리 장치의 일부를 나타낸 블록도.
도 11은 도 10의 정보 처리 장치의 구성을 더욱 상세히 나타낸 블록도.

개시된 클록 공급 방법 및 정보 처리 장치에서는, 제 1 클록 공급부로부터의 클록을 제 1 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에 제 2 그룹을 형성하는 처리부에 대기계의 클록으로서 공급한다. 또한, 제 2 클록 공급부로부터의 클록을 제 2 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에 제 1 그룹을 형성하는 처리부에 대기계의 클록으로서 공급한다. 제 1 또는 제 2 그룹 내의 처리부가 운용계의 클록의 이상을 검출하면, 이상을 검출한 처리부가 속하는 그룹 내의 각 처리부에 공급하는 클록을 운용계로부터 대기계로 스위칭한다.

파티션 분할시에 파티션간의 클록은 비동기인 것이라고 하면, 파티션마다 운용계로서 사용하는 클록원을 나눔으로써, 한쪽의 클록원이 고장나도 고장나지 않은 클록원으로부터 운용계의 클록이 공급되는 파티션은 운용을 계속 가능하게 하여, 클록원의 고장에 의해 시스템 전체가 다운되게 되는 상황을 될 수 있는 한 피하는 것이 가능해진다.

이하에, 본 발명의 클록 공급 방법 및 정보 처리 장치의 각 실시예를, 도 2 이후와 함께 설명한다.

실시예

도 2는 본 발명의 제 1 실시예에서의 정보 처리 장치의 일부를 나타낸 블록도이다. 도 2에 나타낸 정보 처리 장치는, 소위 멀티프로세서 시스템이다.

멀티프로세서 시스템을 형성하는 서버 섀시(SC : Server Chassis)(11)는, 복수의 클록 보드(CB : Clock Board)(12-1, 12-2) 및 복수의 시스템 보드(SB : System Board)(13-1 내지 13-4)를 갖는다. 각 CB(12-1, 12-2)는 클록(또는, 클록 신호)을 생성하는 클록원(121), 및 클록을 분배하는 클록 드라이버(CLK-DV : Clock Driver)(122)를 갖는 클록 공급부(또는, 클록 공급 수단)를 형성한다. 각 SB(13-1 내지 13-4)는 클록 드라이버(CLK-DV : Clock Driver)(131), CPU(132), 칩세트를 형성하는 ASIC(Application Specific Integrated Circuit)(135), 멀티플렉서(MUX : Multiplexer)(133), 클록 검출 회로(134) 및 CPU(132)끼리를 1:1로 접속하는 배선(14) 등의 접속 수단을 갖는 처리부(또는, 처리 수단)를 형성한다.

각 CB(12-1, 12-2)의 CLK-DV(122)는 클록을 각 SB(13-1 내지 13-4)에 분배하고, 각 SB(13-1 내지 13-4) 내에서는, MUX(133)가 CB(12-1, 12-2)로부터의 클록 중 운용계의 CB로부터의 클록을 선택하여 CLK-DV(131)에 공급한다. CB(12-1, 12-2)가 출력하는 클록의 주파수는 동일하다. 각 SB(13-1 내지 13-4) 내에서는, CLK-DV(131)가 클록을 자기(自) SB 내의 CPU(132) 및 ASIC(135)에 분배하는 동시에, 클록 검출 회로(134)가 CLK-DV(131)에 공급된 클록이 올바른지의 여부, 또는, 이상이 있는지의 여부를 검출한다. 각 SB(13-1 내지 13-4) 내에서는, 클록 검출 회로(134)가 클록의 이상을 검출하면, MUX(133)가 선택하는 클록을 대기계의 CB로부터의 클록으로 스위칭한다. MUX(133)는 클록을 운용계로부터 대기계로 스위칭하는 스위칭 회로(또는, 스위칭 수단)를 형성한다. 도 2의 예에서는, CB(12-1)가 파티션(P1)의 운용계, 파티션(P2)의 대기계의 CB이며, CB(12-2)가 파티션(P1)의 대기계, 파티션(P2)의 운용계의 CB이다.

각 SB(13-1 내지 13-4) 내의 CPU(132)는 배선(14)을 통하여 다른 SB 내의 CPU(132)와 1:1로 접속된다. 도 2는 설명의 편의상, 분할수가 2인 파티션 분할을 행하여, SB(13-1, 13-2)가 파티션(Partition)(P1)을 형성하고, SB(13-3, 13-4)가 파티션(P2)을 형성한 상태를 나타낸다. 또한, 파티션 분할시에는 파티션간의 클록은 비동기이다.

도 2의 예에서는, CB(12-1)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P1)을 형성하는 SB(13-1, 13-2)에 공급되고, 대기계의 클록으로서 파티션(P2)을 형성하는 SB(13-3, 13-4)에 공급 가능하다. 또한, CB(12-2)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P2)을 형성하는 SB(13-3, 13-4)에 공급되고, 대기계의 클록으로서 파티션(P1)을 형성하는 SB(13-1, 13-2)에 공급 가능하다. CB(12-1)의 클록원(121)이 고장나는 등 해서 CB(12-1)가 고장났을 경우, SB(13-1, 13-2)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 CB(12-2)로부터의 클록을 SB(13-1, 13-2)에 공급할 수 있다. 마찬가지로 하여, CB(12-2)의 클록원(121)이 고장나는 등 해서 CB(12-2)가 고장났을 경우, SB(13-3, 13-4)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 CB(12-1)로부터의 클록을 SB(13-3, 13-4)에 공급할 수 있다.

이와 같이, 본 실시예에서는, CB의 이중화, 즉, 클록원의 이중화를 행하여, 각 CB(즉, 클록원)로부터 각 SB로 클록을 분배하고, 클록을 공급하는 CB를 운용계와 대기계로 나누어 둔다. 또한, 파티션마다 운용계로서 사용하는 CB를 나눔으로써, 운용계의 CB가 고장났을 경우라도, 고장나지 않은 CB로부터 운용계의 클록 신호가 공급되고 있는 파티션은 운용을 계속할 수 있어, 시스템 전체가 다운되지는 않는다. 다운된 파티션은 대기계의 CB로 스위칭함으로써 운용 가능하게 된다. 보수에 관해서는, CB를 복수개 설치함으로써, 운용계의 CB가 고장났을 때에, 대기계의 CB로 스위칭하고 있는 동안에 고장난 CB를 수리하거나 교환할 수 있어, 보수 시간을 단축하는 것이 가능해진다.

또한, CB의 수는 2개로 한정되지 않고, 3개 이상 설치되어 있어도 된다. 또한, SB의 수는 4개로 한정되지 않고, 2개 이상이면 된다. 각 SB 내의 CPU의 수는 1개로 한정되지 않고, 1개 이상이면 된다. 또한, 파티션 분할의 분할수는 2로 한정되지 않는다. 각 SB 내에 복수의 CPU가 설치되는 경우도, CPU끼리는 1:1로 접속되므로, 각 SB 내의 각 CPU는, 파티션에 관계없이, 자기 SB 내의 다른 각 CPU 및 다른 SB 내의 각 CPU와 1:1로 접속된다.

도 3은 파티션 분할의 분할수가 1인 경우를 설명하는 블록도이다. 도 3 중, 도 2와 동일 부분에는 동일 부호를 붙이고, 그 설명은 생략한다. 도 3 및 후술하는 도 4 및 도 5에서는, 설명의 편의상, 배선(14) 및 클록 검출 회로(134)의 도시는 생략하지만, 각 SB(13-1 내지 13-4) 내의 각 CPU(132)는, 파티션에 관계없이, 배선(14)을 통하여 다른 SB 내의 CPU(132)와 1:1로 접속된다.

파티션 분할수가 1인 경우, CB(12-1)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P1)을 형성하는 SB(13-1 내지 13-4)에 공급되고, CB(12-2)의 클록원(121)으로부터의 클록은, 대기계의 클록으로서 파티션(P1)을 형성하는 SB(13-1 내지 13-4)에 공급 가능하다. CB(12-1)의 클록원(121)이 고장나는 등 해서 CB(12-1)가 고장났을 경우, SB(13-1 내지 13-4)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 CB(12-2)로부터의 클록을 SB(13-1 내지 13-4)에 공급할 수 있다.

도 4는 파티션 분할의 분할수가 2인 경우를 설명하는 블록도이다. 도 4 중, 도 2와 동일 부분에는 동일 부호를 붙이고, 그 설명은 생략한다.

파티션 분할수가 2인 경우, CB(12-1)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P1)을 형성하는 SB(13-1, 13-2)에 공급되고, 대기계의 클록으로서 파티션(P2)을 형성하는 SB(13-3, 13-4)에 공급 가능하다. 또한, CB(12-2)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P2)을 형성하는 SB(13-3, 13-4)에 공급되고, 대기계의 클록으로서 파티션(P1)을 형성하는 SB(13-1, 13-2)에 공급 가능하다. CB(12-1)의 클록원(121)이 고장나는 등 해서 CB(12-1)가 고장났을 경우, SB(13-1, 13-2)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 CB(12-2)로부터의 클록을 SB(13-1, 13-2)에 공급할 수 있다. 마찬가지로 하여, CB(12-2)의 클록원(121)이 고장나는 등 해서 CB(12-2)가 고장났을 경우, SB(13-3, 13-4)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 CB(12-1)로부터의 클록을 SB(13-3, 13-4)에 공급할 수 있다.

도 5는 파티션 분할의 분할수가 4인 경우를 설명하는 블록도이다. 도 5 중, 도 2와 동일 부분에는 동일 부호를 붙이고, 그 설명은 생략한다. 여기서는, 설명의 편의상, 파티션(P1, P2) 및 파티션(P3, P4)이 각기 클러스터를 형성하는 것으로 한다.

파티션 분할수가 4인 경우, CB(12-1)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P1, P3)을 형성하는 SB(13-1, 13-3)에 공급되고, 대기계의 클록으로서 파티션(P2, P4)을 형성하는 SB(13-2, 13-4)에 공급 가능하다. 또한, CB(12-2)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P2, P4)을 형성하는 SB(13-2, 13-4)에 공급되고, 대기계의 클록으로서 파티션(P1, P3)을 형성하는 SB(13-1, 13-3)에 공급 가능하다. CB(12-1)의 클록원(121)이 고장나는 등 해서 CB(12-1)가 고장났을 경우, SB(13-1, 13-3)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 CB(12-2)로부터의 클록을 SB(13-1, 13-3)에 공급할 수 있다. 마찬가지로 하여, CB(12-2)의 클록원(121)이 고장나는 등 해서 CB(12-2)가 고장났을 경우, SB(13-2, 13-4)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 CB(12-1)로부터의 클록을 SB(13-2, 13-4)에 공급할 수 있다.

이와 같이, 본 실시예에서는, 동일한 CB로부터의 클록을 운용계로 하는 그룹 내의 각 SB는 동일한 파티션을 형성해도, 서로 상이한 파티션을 형성해도 된다. 파티션마다 운용계로서 사용하는 클록원을 나눔으로써, 한쪽의 클록원이 고장나도 고장나지 않은 클록원으로부터 운용계의 클록이 공급되는 파티션은 운용을 계속 가능하게 하여, 클록원의 고장에 의해 시스템 전체가 다운되게 되는 상황을 될 수 있는 한 피하는 것이 가능해진다.

도 6은 도 2의 정보 처리 장치의 구성을 더욱 상세히 나타낸 블록도이다. 도 6에서, 각 CB(12-1, 12-2)는 수정 발진기(XTAL : Crystal Oscillator)로 형성된 클록원(121), CLK-DV(122), 및 클록 제어용의 범용 입출력(GPIO : General Purposed Input and Output) 인터페이스(123)를 갖는다. SB(13-1)는 CLK-DV(131), CPU(132)(일례로서 1개 도시), MUX(133), 클록 검출 회로(134), 칩세트를 형성하는 ASIC(Application Specific Integrated Circuit)(135)(일례로서 2개 도시), 에러 상태용의 GPIO 인터페이스(136), 및 클록 제어용의 GPIO 인터페이스(137)를 갖는다. 다른 SB(13-2 내지 13-4)는 SB(13-1)와 동일한 구성이기 때문에, 도시를 생략한다. 각 CB(12-1, 12-2) 내의 GPIO 인터페이스(123) 및 각 SB(13-1 내지 13-4) 내의 GPIO 인터페이스(136, 137)는 SC(11) 내에 설치된 매니지먼트 보드(MMB : Management Board)(16)에 접속되어 있다. 이 MMB(16)는 SC(11), 즉, 시스템 전체의 제어 및 관리를 담당하는 관리부를 형성한다.

각 CB(12-1, 12-2) 내의 GPIO 인터페이스(123)는 MMB(16)로부터 시스템 매니지먼트 버스(SMBus : System Management Bus) 경유로 제어되며, CB(12-1, 12-2) 내의 CLK-DV(122)를 제어한다.

SB(13-1) 내의 CLK-DV(131)는 MUX(133)를 통하여 공급되는 클록(CLK)을 CPU(132), 클록 검출 회로(134), 및 ASIC(135)에 분배한다. GPIO 인터페이스(137)는 MMB(16)로부터 SMBus 경유로 제어되며, SB(13-1) 내의 MUX(133) 및 CLK-DV(131)의 제어를 담당한다. GPIO 인터페이스(136)는 MMB(16)로부터 SMBus 경유로 제어되며, SB(13-1) 내의 에러 상태를 보유하고, 클록 에러 비트가 세트되면 MMB(16)에 끼어들기(INT : Interrupt)를 발생시킨다. 클록 검출 회로(134)는 CLK-DV(131)로부터 클록(CLK)이 올바르게 출력되어 있는지의 여부, 즉, 클록(CLK)에 이상이 없는지의 여부를 검출하는 멀티 바이브레이터로 형성되어 있다.

CLK-DV(122)에는, 예를 들면 IDT(Integrated Device Technology) 회사제(製)의 칩 ICS932S421C를 사용할 수 있다. CLK-DV(131)에는, 예를 들면 IDT(Inte grated Device Technology) 회사제의 칩 ICS9EX21801A를 사용할 수 있다. MUX(133)에는, 예를 들면 IDT 회사제의 칩 ICS557-08을 사용할 수 있다. 또한, GPIO 인터페이스(123, 136, 137)에는, NXP 회사제의 칩 PCA9555를 사용할 수 있다. 이들 CLK-DV 및 MUX를 사용하는 경우에는, 클록(CLK)은 차동(Differential) 신호이기 때문에, 클록 검출 회로(134)에는 차동 신호로부터 싱글 엔드의 신호(Single-Ended Signal)로 변환하는 변환 회로가 필요해지지만, 이 변환 회로에는, 예를 들면 IDT 회사제의 칩 ICS830261을 사용할 수 있다.

또한, 멀티 바이브레이터의 최소 트리거 시간이 입력되는 클록 주파수를 만족할 수 없는 경우는, 플립플롭 등을 포함하는 분주(分周) 회로에 의해 분주를 행할 필요가 있다. 이러한 분주 회로에는, 예를 들면 TI(Texas Instruments) 회사제의 칩 SN74LVC74A를 사용할 수 있다.

다음에, 일례로서 SB(13-1)가 CB(12-1)로부터의 클록(CLK)을 운용계, CB(12-2)로부터의 클록을 대기계로서 사용하는 경우의 동작을, 이하의 스텝 S1 내지 S10을 포함하는 처리 순서에 따라 설명한다.

스텝 S1 : 운용계의 클록(CLK)을 선택하기 위하여, MMB(16)는 SB(13-1)의 GPIO 인터페이스(137)로부터 MUX(133)에 출력하는 셀렉트 신호(SEL)가, MUX(133)로 CB(12-1)로부터의 클록(CLK)을 선택하게 하도록 설정한다.

스텝 S2 : 운용계의 클록(CLK)을 출력하기 위하여, MMB(16)는 CB(12-1) 내의 GPIO 인터페이스(123)의 설정을 행하여, CB(12-1) 내의 CLK-DV(122)를 출력 이네이블(Enable) 상태로 제어한다. 여기서는, 시스템의 파워 온(on) 직후는, 운용계 및 대기계의 클록(CLK)은 함께 억지(抑止)되는 것으로 한다.

스텝 S3 : SB(13-1) 내의 각 CPU(132), 클록 검출 회로(134), 및 각 ASIC(135)로의 클록(CLK)의 출력을 개시하기 위하여, MMB(16)는 SB(13-1) 내의 GPIO 인터페이스(137)의 설정을 행하여, CLK-DV(131)를 출력 이네이블 상태로 제어한다.

스텝 S4 : 클록(CLK)의 이상은 클록 검출 회로(134)에 의해 검출된다. CB(12-1)의 고장 등에 의해 SB(13-1)에 클록(CLK)이 공급되지 않게 되면, 클록 검출 회로(134)에 입력되는 신호(클록(CLK))의 상승 에지가 없어지기 때문에, 클록 검출 회로(134)는 예를 들면 로(low) 레벨 신호(이하, L 레벨 신호라고 함)를 출력하여, 이 L 레벨 신호가 GPIO 인터페이스(136)에 클록 에러 비트로서 세트된다. 또한, 클록(CLK)의 공급이 정지함으로써, SB(13-1)는 정지 동작을 개시하여 운용 정지 상태로 되고, 클록(CLK)을 대기계로 스위칭하고 나서 시스템의 재기동 처리가 행해진다.

도 7은 클록 검출 회로(134)의 일례를 나타낸 도면이다. 도 7에 나타낸 클록 검출 회로(134)는 도시바 반도체 회사제의 칩(멀티 바이브레이터) HC123A이다.

도 8은 도 7의 클록 검출 회로(134)의 동작을 설명하는 진리값 표를 나타낸 도면이며, 도 9는 도 7의 클록 검출 회로(134)의 동작을 설명하는 타이밍 차트이다. 도 8 및 도 9에서는, 칩 HC123A의 입출력 신호 중, 클록 검출 회로(134)의 동작과 직접 관계되는 신호만을 나타내고, 직접 관계되지 않은 신호의 설명은 생략한다. 도 8 중, L은 신호의 로 레벨, H는 신호의 하이 레벨, X는 돈 케어(Don't Care), OUTPUT ENABLE은 출력 이네이블, INHIBIT은 금지, RESET은 리셋을 의미한다.

칩 HC123A의 입력 신호 중, /1A는 하강 에지의 트리거 신호, 1B는 상승 에지의 트리거 신호, /1CLR은 리셋 신호를 나타낸다. 또한, 칩 HC123A의 출력 신호 중, 1Q 및 /1Q는 각기 트리거 신호에 의한 트리거가 발생하면 일정 시간 안정 모드로 되는 신호이다. 여기서, 일정 시간은, 입력 1Cx, 1Rx/Cx에 접속되는 외장형 저항 및 콘덴서에 의해 결정된다.

도 9에 t1로 나타낸 바와 같이, 트리거 신호(/1A)가 입력되고 나서 외장형 저항 및 콘덴서에 의해 설정된 일정 시간(T)만큼 H 레벨의 출력 신호(1Q)가 출력된다. 또한, t2로 나타낸 바와 같이, 외장형 저항 및 콘덴서에 의해 설정된 일정 시간(T)보다 빨리 다음 트리거 신호(/1A)가 입력되면, 이 트리거 신호(/1A)가 유효해져, 최후의 트리거로부터 일정 시간(T)만큼 H 레벨의 출력 신호(1Q)가 출력된다. 그래서, 상기 t2의 동작을 이용하여, 출력 신호(1Q)의 H 레벨 기간을 클록(CLK)의 H 레벨 기간보다 길게 함으로써, 트리거 신호(/1A)로서 클록(CLK)이 입력되어 있는 동안, 출력 신호(/1Q)는 H 레벨로 되고, 클록(CLK)이 입력되지 않게 되면 L 레벨로 되도록 하면, 칩 HC123A에 의해 클록(CLK)의 이상을 검출할 수 있다.

스텝 S5 : SB(13-1) 내의 클록 검출 회로(134)에 의해 클록(CLK)의 이상이 검출되어, 클록 검출 회로(134)가 출력하는 검출 신호(CLK_DW)에 의해 GPIO 인터페이스(136)가 보유하는 에러 상태 중 클록 에러 비트가 세트되면, GPIO 인터페이스(136)는 MMB(16)에 끼어들기 신호(INT)를 발생시킴으로써, 에러 통지를 행한다.

스텝 S6 : MMB(16)는 끼어들기 신호(INT)에 의한 에러 통지를 수신하면, SB(13-1) 내의 GPIO 인터페이스(136)의 판독을 행하여, 에러 상태의 확인을 행한다.

스텝 S7 : MMB(16)는 SB(13-1) 내의 GPIO 인터페이스(136)가 보유하는 에러 상태 중에 클록 에러 비트가 세트되어 있는 것을 확인하면, 이 클록 에러 비트를 클리어하고, CB(12-1) 내의 GPIO 인터페이스(123)와 SB(13-1) 내의 GPIO 인터페이스(137)의 설정을 행하여, CB(12-1)와 SB(13-1)의 클록(CLK)을 억지한다.

스텝 S8 : MMB(16)는 SB(13-1) 내의 GPIO 인터페이스(137)로부터 MUX(133)에 출력하는 셀렉트 신호(SEL)가, MUX(133)로 CB(12-2)로부터의 클록(CLK)을 선택하게 하도록 설정함으로써, 클록(CLK)을 운용계로부터 대기계로 스위칭한다.

스텝 S9 : 대기계의 클록(CLK)을 출력하기 위하여, MMB(16)는 CB(12-2) 내의 GPIO 인터페이스(123)의 설정을 행하여, CB(12-2) 내의 CLK-DV(122)를 출력 이네이블 상태로 제어한다.

스텝 S10 : SB(13-1) 내의 각 CPU(132), 클록 검출 회로(134), 및 각ASIC(135)로의 클록(CLK)의 출력을 개시하기 위하여, MMB(16)는 SB(13-2) 내의 GPIO 인터페이스(137)의 설정을 행하여, CLK-DV(131)를 출력 이네이블 상태로 제어한다.

상기한 바와 같이 클록(CLK)을 운용계로부터 대기계로 스위칭한 후에, 시스템의 재기동 처리를 행함으로써, SB(13-1)는 대기계의 클록(CLK)에서의 운용이 재개된다. 클록원을 대기계의 CB(12-2)로 스위칭하고 있는 동안, 고장난 CB(12-1)는 정지하고 있기 때문에, 고장난 CB(12-1)를 수리하거나 교환할 수 있다.

도 10은 본 발명의 제 2 실시예에서의 정보 처리 장치의 일부를 나타낸 블록도이다. 도 10 중, 도 2와 동일 부분에는 동일 부호를 붙이고, 그 설명은 생략한다.

본 실시예에서는, 도 2에 나타낸 CB(12-1, 12-2)가 설치되어 있지 않고, 처리부(또는, 처리 수단)를 형성하는 각 SB(13A-1 내지 13A-4) 내에 대응하는 클록 공급부(또는, 클록 공급 수단)(12A-1 내지 12A-4)가 설치되어 있다. 각 클록 공급부(12A-1 내지 12A-4)는 클록원(121) 및 CLK-DV(122)를 갖는다.

각 클록 공급부(12A-1 내지 12A-4)의 CLK-DV(122)는, 클록을 각 SB(13A-1 내지 13A-4)에 분배하고, 각 SB(13A-1 내지 13A-4) 내에서는, MUX(133)가 클록 공급부(12A-1 내지 12A-4)로부터의 클록 중 운용계의 클록 공급부로부터의 클록을 선택하여 CLK-DV(131)에 공급한다. 도 10의 예에서는, SB(13A-1)에 대해서 보면, 클록 공급부(12A-1)가 운용계의 클록 공급부이며, 클록 공급부(12A-2 내지 12A-4)가 대기계의 클록 공급부이다. SB(13A-2)에 대해서 보면, 클록 공급부(12A-2)가 운용계의 클록 공급부이며, 클록 공급부(12A-1, 12A-3, 12A-4)가 대기계의 클록 공급부이다. SB(13A-3)에 대해서 보면, 클록 공급부(12A-3)가 운용계의 클록 공급부이며, 클록 공급부(12A-1, 12A-2, 12A-4)가 대기계의 클록 공급부이다. SB(13A-4)에 대해서 보면, 클록 공급부(12A-4)가 운용계의 클록 공급부이며, 클록 공급부(12A-1, 12A-2, 12A-3)가 대기계의 클록 공급부이다. 도 10은 설명의 편의상, 분할수가 4인 파티션 분할을 행하여, SB(13A-1 내지 13A-4)가 각기 파티션(P1 내지 P4)을 형성한 상태를 나타낸다.

도 10의 예에서는, SB(13A-1)의 클록 공급부(12A-1)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P1)을 형성하는 SB(13A-1)에 공급되고, 대기계의 클록으로서 파티션(P2 내지 P4)을 형성하는 SB(13A-2 내지 13A-4)에 공급 가능하다. 또한, SB(13A-2)의 클록 공급부(12A-2)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P2)을 형성하는 SB(13A-2)에 공급되고, 대기계의 클록으로서 파티션(P1, P3, P4)을 형성하는 SB(13A-1, 13A-3, 13A-4)에 공급 가능하다. SB(13A-3)의 클록 공급부(12A-3)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P3)을 형성하는 SB(13A-3)에 공급되고, 대기계의 클록으로서 파티션(P1, P2, P4)을 형성하는 SB(13A-1, 13A-2, 13A-4)에 공급 가능하다. 또한, SB(13A-4)의 클록 공급부(12A-4)의 클록원(121)으로부터의 클록은, 운용계의 클록으로서 파티션(P4)을 형성하는 SB(13A-4)에 공급되고, 대기계의 클록으로서 파티션(P1 내지 P3)을 형성하는 SB(13A-1 내지 13A-3)에 공급 가능하다.

SB(13A-1)의 클록 공급부(12A-1)의 클록원(121)이 고장나는 등 해서 클록 공급부(12A-1)가 고장났을 경우, SB(13A-1)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 클록 공급부(12A-2 내지 12A-4) 중 어느 하나로부터의 클록을 SB(13A-1)에 공급할 수 있다. SB(13A-2)의 클록 공급부(12A-2)의 클록원(121)이 고장나는 등 해서 클록 공급부(12A-2)가 고장났을 경우, SB(13A-2)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 클록 공급부(12A-1, 12A-3, 12A-4) 중 어느 하나로부터의 클록을 SB(13A-2)에 공급할 수 있다. SB(13A-3)의 클록 공급부(12A-3)의 클록원(121)이 고장나는 등 해서 클록 공급부(12A-3)가 고장났을 경우, SB(13A-3)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 클록 공급부(12A-1, 12A-2, 12A-4) 중 어느 하나로부터의 클록을 SB(13A-3)에 공급할 수 있다. 마찬가지로 하여, SB(13A-4)의 클록 공급부(12A-4)의 클록원(121)이 고장나는 등 해서 클록 공급부(12A-4)가 고장났을 경우, SB(13A-4)에 클록을 공급하는 계를 운용계로부터 대기계로 스위칭하여 시스템을 재기동함으로써, 고장나지 않은 클록 공급부(12A-1 내지 12A-3) 중 어느 하나로부터의 클록을 SB(13A-4)에 공급할 수 있다.

본 실시예의 경우, 클록을 공급하는 각 운용계에 대한 대기계가 3계통 있으므로, 실질적으로 클록을 4중화한 경우와 같은 효과를 얻을 수 있다. 이 때문에, 상기 제 1 실시예의 경우와 비교하면, 시스템 전체가 다운될 확률을 더욱 감소시킬 수 있게 된다.

도 11은 도 10의 정보 처리 장치의 구성을 더욱 상세히 나타낸 블록도이다. 도 11 중, 도 6과 동일 부분에는 동일 부호를 붙이고, 그 설명은 생략한다.

도 11에 나타낸 바와 같이, 클록 공급부(12A-1)는 SB(13A-1) 내에 설치되어 있고, 클록원(121), CLK-DV(132), 및 GPIO 인터페이스(138)를 갖는다. 이 GPIO 인터페이스(138)는, 도 6에 나타낸 CB(12-1) 내의 GPIO 인터페이스(123)의 기능과, SB(13-1) 내의 GPIO 인터페이스(136)의 기능을 갖는다. 또한, SB(13A-1) 내의 MUX(133)는 3개의 MUX로 형성되어 있지만, 1개 이상의 MUX로 형성 가능한 것은 말할 필요도 없다. 다른 SB(13A-2 내지 13A-4)는 SB(13A-1)와 동일한 구성이기 때문에, 도시를 생략한다.

도 10의 제 2 실시예의 변형예로서, 예를 들면 SB(13A-1, 13A-2)가 파티션(P1)에 포함되고, SB(13A-3, 13A-4)가 파티션(P2)에 포함되는 경우이면, 각 파티션(P1, P2)을 형성하는 한쪽의 SB에만 클록 공급부를 설치하도록 해도 된다. 즉, 도 2에 나타낸 CB(12-1)의 기능을 예를 들면 SB(13A-1) 내에만 설치하고, CB(12-2)의 기능을 예를 들면 SB(13A-3) 내에만 설치한 형태로 해도 된다. 이 경우, 도 10의 경우와 비교하면 구성이 간단해져서, 그만큼 비용도 저감 가능하다. 마찬가지로 하여, 동일한 CB를 운용계로 하는 그룹 내의 적어도 1개의 SB 내에 CB의 기능을 설치하도록 해도 된다.

이상의 실시예를 포함하는 실시형태에 관하여, 이하의 부기를 더 개시한다.

(부기 1)

복수의 처리부에 클록을 공급하는 클록 공급 방법으로서,

제 1 클록 공급부로부터의 클록을 상기 복수의 처리부 중 제 1 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에, 상기 복수의 처리부 중 제 2 그룹을 형성하는 처리부에 대기계의 클록으로서 공급하고,

상기 제 1 클록 공급부와는 상이한 클록원을 갖는 제 2 클록 공급부로부터의 클록을 상기 제 2 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에, 상기 복수의 처리부 중 제 1 그룹을 형성하는 처리부에 대기계의 클록으로서 공급하고,

상기 제 1 그룹 또는 제 2 그룹 내의 처리부가 운용계의 클록의 이상을 검출하면, 상기 이상을 검출한 처리부가 속하는 그룹 내의 각 처리부에 공급하는 클록을 운용계로부터 대기계로 스위칭하고,

상기 제 1 및 제 2 클록 공급부는 동일한 주파수의 클록을 공급하고, 상기 제 1 그룹 내의 처리부와 상기 제 2 그룹 내의 처리부는 서로 중복되지 않는 클록 공급 방법.

(부기 2)

부기 1에 있어서,

상기 스위칭은, 상기 이상을 검출한 처리부가 속하는 그룹 내의 각 처리부 내에서 행해지는 클록 공급 방법.

(부기 3)

부기 1 또는 2에 있어서,

상기 제 1 그룹 내의 각 처리부는 제 1 파티션을 형성하고, 상기 제 2 그룹 내의 각 처리부는 제 2 파티션을 형성하는 클록 공급 방법.

(부기 4)

부기 1 또는 2에 있어서,

상기 제 1 그룹 내의 처리부는, 서로 상이한 파티션을 형성하는 클록 공급 방법.

(부기 5)

부기 1 내지 4 중 어느 한 항에 있어서,

상기 복수의 처리부와는 별도로 제 1 및 제 2 클록 공급부를 배치하는 클록 공급 방법.

(부기 6)

부기 1 내지 4 중 어느 한 항에 있어서,

상기 제 1 그룹 내의 적어도 1개의 처리부 내에 상기 제 1 클록 공급부를 배치하고, 상기 제 2 그룹 내의 적어도 1개의 처리부 내에 상기 제 2 클록 공급부를 배치하는 클록 공급 방법.

(부기 7)

동일한 주파수의 클록을 공급하는 제 1 및 제 2 클록 공급부와,

상기 제 1 클록 공급부로부터의 클록이 운용계의 클록으로서 공급되는 동시에, 상기 제 2 클록 공급부로부터의 클록이 대기계의 클록으로서 공급되는 제 1 그룹의 처리부와,

상기 제 2 클록 공급부로부터의 클록이 운용계의 클록으로서 공급되는 동시에, 상기 제 1 클록 공급부로부터의 클록이 대기계의 클록으로서 공급되는 제 2 그룹의 처리부를 구비하고,

각 처리부는, 운용계의 클록의 이상을 검출하는 검출 회로와, 상기 검출 회로가 이상을 검출하면 클록을 운용계로부터 대기계로 스위칭하는 스위칭 회로를 갖고,

상기 제 1 그룹 내의 처리부와 상기 제 2 그룹 내의 처리부는 서로 중복되지 않는 정보 처리 장치.

(부기 8)

부기 7에 있어서,

상기 제 1 그룹 내의 각 처리부는 제 1 파티션을 형성하고, 상기 제 2 그룹 내의 각 처리부는 제 2 파티션을 형성하는 정보 처리 장치.

(부기 9)

부기 7에 있어서,

상기 제 1 그룹 내의 처리부는, 서로 상이한 파티션을 형성하는 정보 처리 장치.

(부기 10)

부기 7 내지 9 중 어느 한 항에 있어서,

상기 제 1 및 제 2 클록 공급부는, 상기 제 1 및 제 2 그룹 내의 각 처리부에 대하여 외부 접속되어 있는 정보 처리 장치.

(부기 11)

부기 7 내지 9 중 어느 한 항에 있어서,

상기 제 1 클록 공급부는, 상기 제 1 그룹 내의 적어도 1개의 처리부 내에 설치되어 있고, 상기 제 2 클록 공급부는, 상기 제 2 그룹 내의 적어도 1개의 처리부 내에 설치되어 있는 정보 처리 장치.

(부기 12)

부기 7 내지 11 중 어느 한 항에 있어서,

각 처리부는,

상기 스위칭 회로를 통하여 클록이 공급되는 클록 드라이버와,

상기 클록 드라이버로부터 상기 클록이 분배되는 복수의 프로세서를 갖는 정보 처리 장치.

(부기 13)

부기 12에 있어서,

상기 정보 처리 장치 전체의 제어 및 관리를 담당하는 관리부를 더 구비하고,

상기 검출 회로는, 상기 이상을 검출하면 상기 관리부에 에러 통지를 행하고,

상기 관리부는, 상기 에러 통지를 수신하면, 상기 이상이 검출된 그룹 내의 각 처리부에 운용계의 클록을 공급하고 있는 클록 공급부와, 상기 이상이 검출된 그룹 내의 각 처리부에서의 운용계의 클록을 억지하는 정보 처리 장치.

이상, 본 발명을 실시예에 의해 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 범위 내에서 여러가지 변형 및 개량이 가능한 것은 말할 필요도 없다.

11, 11A : SC
12-1, 12-2 : CB
12A-1 내지 12A-4 : 클록 공급부
13-1 내지 13-4, 13A-1 내지 13A-4 : SB
14 : 배선
16 : MMB
121 : 클록원
122, 131 : CLK-DV
132 : CPU
133 : MUX
134 : 클록 검출 회로
P1 내지 P4 : 파티션

Claims

복수의 처리부에 클록을 공급하는 클록 공급 방법으로서,
제 1 클록 공급부로부터의 클록을 상기 복수의 처리부 중 제 1 그룹을 형성하는 처리부에 운용계(運用系)의 클록으로서 공급하는 동시에, 상기 복수의 처리부 중 제 2 그룹을 형성하는 처리부에 대기계(待機系)의 클록으로서 공급하고,
상기 제 1 클록 공급부와는 상이한 클록원을 갖는 제 2 클록 공급부로부터의 클록을 상기 제 2 그룹을 형성하는 처리부에 운용계의 클록으로서 공급하는 동시에, 상기 제 1 그룹을 형성하는 처리부에 대기계의 클록으로서 공급하고,
상기 제 1 그룹 또는 제 2 그룹 내의 처리부가 운용계의 클록의 이상을 검출하면, 상기 이상을 검출한 처리부가 속하는 그룹 내의 각 처리부에 공급하는 클록을 운용계로부터 대기계로 스위칭하고,
상기 제 1 및 제 2 클록 공급부는 동일한 주파수의 클록을 공급하고, 상기 제 1 그룹 내의 처리부와 상기 제 2 그룹 내의 처리부는 서로 중복되지 않는 클록 공급 방법.
제 1 항에 있어서,
상기 스위칭은, 상기 이상을 검출한 처리부가 속하는 그룹 내의 각 처리부 내에서 행해지는 클록 공급 방법.
제 1 항 또는 제 2 항에 있어서,
상기 복수의 처리부는, 복수로 분할된 파티션 중 어느 하나에 속하며, 상기 제 1 그룹 내의 각 처리부는 제 1 파티션을 구성하고, 상기 제 2 그룹 내의 각 처리부는 제 2 파티션을 구성하는 클록 공급 방법.
제 1 항 또는 제 2 항에 있어서,
상기 복수의 처리부는, 복수로 분할된 파티션 중 어느 하나에 속하며, 상기 제 1 그룹 내의 처리부 및 제 2 그룹 내의 처리부는, 서로 상이한 파티션을 구성하는 클록 공급 방법.
동일한 주파수의 클록을 공급하는 제 1 및 제 2 클록 공급부와,
상기 제 1 클록 공급부로부터의 클록이 운용계의 클록으로서 공급되는 동시에, 상기 제 2 클록 공급부로부터의 클록이 대기계의 클록으로서 공급되는 제 1 그룹의 처리부와,
상기 제 2 클록 공급부로부터의 클록이 운용계의 클록으로서 공급되는 동시에, 상기 제 1 클록 공급부로부터의 클록이 대기계의 클록으로서 공급되는 제 2 그룹의 처리부를 구비하고,
각 처리부는, 운용계의 클록의 이상을 검출하는 검출 회로와, 상기 검출 회로가 이상을 검출하면 클록을 운용계로부터 대기계로 스위칭하는 스위칭 회로를 갖고,
상기 제 1 그룹 내의 처리부와 상기 제 2 그룹 내의 처리부는 서로 중복되지 않는 정보 처리 장치.
제 5 항에 있어서,
상기 각 처리부는, 복수로 분할된 파티션 중 어느 하나에 속하며, 상기 제 1 그룹 내의 각 처리부는 제 1 파티션을 구성하고, 상기 제 2 그룹 내의 각 처리부는 제 2 파티션을 구성하는 정보 처리 장치.
제 5 항에 있어서,
상기 각 처리부는, 복수로 분할된 파티션 중 어느 하나에 속하며, 상기 제 1 그룹 내의 처리부 및 상기 제 2 그룹 내의 처리부는, 서로 상이한 파티션을 구성하는 정보 처리 장치.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 제 1 및 제 2 클록 공급부는, 상기 제 1 및 제 2 그룹 내의 각 처리부에 대하여 외부 접속되어 있는 정보 처리 장치.
제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 제 1 클록 공급부는, 상기 제 1 그룹 내의 적어도 1개의 처리부 내에 설치되어 있고, 상기 제 2 클록 공급부는, 상기 제 2 그룹 내의 적어도 1개의 처리부 내에 설치되어 있는 정보 처리 장치.