[go: up one dir, main page]

KR101108516B1 - 비휘발성 저장 장치와 방법 - Google Patents

비휘발성 저장 장치와 방법 Download PDF

Info

Publication number
KR101108516B1
KR101108516B1 KR1020080104044A KR20080104044A KR101108516B1 KR 101108516 B1 KR101108516 B1 KR 101108516B1 KR 1020080104044 A KR1020080104044 A KR 1020080104044A KR 20080104044 A KR20080104044 A KR 20080104044A KR 101108516 B1 KR101108516 B1 KR 101108516B1
Authority
KR
South Korea
Prior art keywords
storage means
energy
volatile
designed
energy storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080104044A
Other languages
English (en)
Other versions
KR20080099223A (ko
Inventor
얀 오테르스테트
크리스티안 페테르
디르크 라베
홀게르 세드라크
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20080099223A publication Critical patent/KR20080099223A/ko
Application granted granted Critical
Publication of KR101108516B1 publication Critical patent/KR101108516B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G06K19/07381Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit with deactivation or otherwise incapacitation of at least a part of the circuit upon detected tampering
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1441Resetting or repowering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55Detecting local intrusion or implementing counter-measures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/22Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

조건이 있었음을 나타내는 상태 값의 비휘발성 저장 장치(100)는, 비휘발성 저장 수단(110), 공급 전압을 인가할 때 에너지를 저장하는 에너지 저장 수단(130, 140), 및 상기 조건이 발생하면 상기 에너지 저장 수단(130, 140)을 상기 비휘발성 저장 수단(110)에 연결시켜 상기 상태 값을 기록하도록 설계된 스위칭 수단(120, 150)을 포함한다.

Description

비휘발성 저장 장치와 방법{DEVICE AND METHOD FOR NON-VOLATILE STORAGE OF A STATUS VALUE}
본 발명은 상태 값의 비휘발성 저장 장치에 관한 것으로, 보다 상세하게는 보안관련 시스템, 예를 들면, 칩 카드 또는 스마트 카드와 같은 보안관련 시스템의 분야에 관한 것이다.
통합 보안 회로들(integrated security circuits), 예를 들면, 칩 카드 또는 스마트 카드, 특히 보안관련 응용 분야, 예를 들면, 비공공 영역, 컴퓨터 시스템 혹은 비밀 정보에 대한 접근 보호의 분야에서 사용되는 통합 보안 회로들은 부정한 목적으로 행해진 공격을 방어하는 목적이 있다. 이러한 공격의 목적은 흔히 정당하지 않은 방법으로 특권을 얻기 위하여 칩 카드의 통합 보안 회로에 저장된 정보를 취득하는 것이다.
여러 특허 문헌과 특허출원에는 뜻하지 않게 일어나는 사건(incidents)을 계수하는 장치 및 방법을 개시하고 있으며 개인의 식별번호(personal identification number : PIN)를 입력하는 시간 지연을 예시적으로 소개하고 있다. 프랑스 특허 문헌 FR 2493564 또는 독일 특허 문헌 DE 3041109 또는 미국 특허 문헌 US 4484067 은 집적 회로, 예를 들면 식별 카드 및 유사 데이터 이송 매체용과 같은 통합 회로의 형태로 된 식별 요소를 개시하고 있다. 본 명세서에서 식별 요소는 카드의 적법 소유자만이 알고 있고 통합 회로 내에서 코드 입력과 비교되는 비밀 코드를 포함한다. 카드의 부당한 사용을 방지하기 위하여, 식별 요소는 통합회로의 나머지 부분으로부터 분리되어서 부정확한 코드 입력을 검출하고 기설정 기간 동안 카드를 동작하지 않게 하는 독립된 회로를 가지고 있다. 스위치-오프(switch-off) 기간은 카드가 정상적으로 유효하게 지속되는 기간 내에 공격자가 정확한 코드를 찾는 것이 실제로 불가능하도록 잠재적인 코드 변경(permutation)의 함수로 선택될 수 있다. 이러한 회로는 정확한 코드가 입력된다면 더 이상의 입력을 요구하지 않고도 기설정 기간 동안 카드의 기능이 달성되게 하는데에도 또한 사용될 수도 있다. 이러한 기능은 적법한 소유자가 다른 사람에게 방해받지 않고 실제로 카드를 사용하기 전에 코드를 입력할 수 있도록 한다.
프랑스 특허 문헌 FR 2311360 또는 독일 특허 문헌 DE 2621271 또는 미국 특허 문헌 US 4092524 은 데이터 전달 수단으로 전달될 기밀 정보를 저장하고 전송하도록 설계된 휴대형의 독립적 전자 장치를 개시하고 있다. 용이하게 이송이 가능한 형태의 상기 휴대형 장치는 인에이블 데이터를 갖는 데이터를 저장하는 적어도 하나의 메모리 모듈과, 휴대형 장치의 외부에서 액세스 가능하여 휴대형 장치를 일시적으로 이송 유니트에 연결해주는 연결 수단과, 연결 수단과 메모리 사이에 연결되어 메모리를 제어하는 회로를 포함한다. 메모리 및 제어 회로는 논리 마이크로구조체의 형태로 생산된다. 휴대형 장치는 메모리와 연결 수단에 연결된 식별 비교기를 추가로 포함하며, 식별 비교기는 메모리에 저장된 인에이블 데이터를 이송가능 장치의 적법한 소유자에 의해 이용가능하게 만들어져 있으면서 전달 유니트를 통하여 이송가능 객체로 전달된 기밀 코드와 비교하는 기능을 수행한다. 이송가능한 대상물은 식별 비교기와 연관되어 있으며 기밀 코드에서의 에러를 저장하는 회로를 추가로 포함하며 기밀 코드에서의 에러를 계속하여 추적하는 기능을 수행한다. 본 발명에서 메모리 회로는 영구 기억장소를 갖는 적어도 하나의 메모리 소자를 포함한다.
미국 특허 US 5594227은 인간 또는 전자 머신의 조작을 통해 스마트 카드의 데이터 콘텐츠로의 권한없는 접근에 대항하는 보호책으로서의 스마트 카드 보호 시스템을 개시하고 있다. 스마트 카드 보호 시스템은 연관된 데이터에 대한 정당한 패스워드를 저장하는 스마트 카드 및 그 스마트 카드에 저장된 데이터에 액세스하기 위한 패스워드 입력을 전달하는 스마트 카드 단자를 포함한다. 또한, 스마트 카드는 입력된 패스워드와 저장된 패스워드를 비교하는 비교기 및 두 개의 카운터, 즉 에러 카운터와 지연 카운터를 포함한다. 에러 카운터는 입력된 패스워드와 저장된 패스워드가 일치하지 않은 경우의 개수를 나타내는 에러 계수를 저장한다. 에러 카운터는 입력된 패스워드가 저장된 패스워드와 일치하지 않은 경우 증가되며, 입력된 패스워드가 저장된 패스워드와 성공적으로 일치하는 경우 감소된다. 지연 카운터는 비교기가 입력된 패스워드와 저장된 패스워드를 비교할 때마다 일치 여부와 무관하게 증가되는 지연 계수를 저장한다. 에러 카운터가 고유값 '0'와 일치하지 않은 경우에, 스마트 카드는 데이터 콘텐츠로의 액세스를 거절한다. 데이터로의 액세스는 처음의 비일치 이후에 일치가 이루어질지라도 거절되는데, 이것은 이 경우에는 에러 카운터가 제로가 아니기 때문이다. 또한, 접근이 거절되면 스마트 카드 단자를 통해 입력 및 수신된 다음번 패스워드가 비교되기 전에 시스템에 지연 기간이 부여된다. 지연 시간은 지연 계수의 함수로서 항상 증가될 것이다.
특허 문헌 WO 88/10479 는 데이터를 유실할 수 없는 또는 예기치 않게 판독되지 못하는 위치에 있는 고도로 신뢰성있는 집적회로(IC) 및 기술적으로 구조가 간단한 IC 카드의 수명을 모니터하는 신뢰성 있고 유효한 장치를 개시하고 있다. IC 카드는 배터리의 처음 사용 날짜를 저장하는 메모리 수단과, 각각의 IC 카드가 사용된 횟수를 저장하는 메모리 수단과, 둘 중 어느 것이 수명이 짧은가에 따라 상기 메모리 매체 또는 상기 IC 카드용 에너지원의 수명을 저장하는 메모리 수단과, 특정 IC 카드의 정당한 사용 횟수를 저장하는 메모리 수단을 포함한다. IC 카드의 수명을 모니터하는 장치에서, 메모리의 콘텐츠는 IC 카드가 사용될 때 마다 IC 카드의 사용 횟수가 갱신될 것이며 갱신된 사용 횟수와 처음 사용으로부터의 기간은 허용된 사용 횟수와 특수 IC 카드의 수명과 비교된다. 처음에 언급한 값들 중의 하나가 두 번째 언급한 각각의 값을 초과할 때마다, 장치는 이 정보를 나타낼 것이다.
특허 문헌 WO 99/56253 또는 EP 1075681호는 칩 카드 인터페이스에 존재하는 정당 절차의 부정한 사용을 방지하는 방법을 개시하고 있는데, 이 방법에서는 실행 된 정당 절차의 횟수가 검출되며 임계값에 도달할 때 칩 카드의 추가 사용을 방지하는 최종 목적에 따른 추가 절차가 트리거된다.
특허 문헌 EP 1249003 또는 US 2003005315 또는 DE 50006022D 는 통합 보안 회로, 예를 들면, 보안 기능을 실행하는 기능적 유니트를 포함하는 스마트 카드용 마이크로컨트롤러와 같은 보안 회로를 개시하고 있다. 제어 시스템은 보안 회로가 시간 단위당 실행될 횟수를 결정한다. 보안 기능의 연속적인 실행은 임계값을 초과하는 경우 방지될 것이다. 이를 성취하기 위하여, 공급 전위가 연결되지 않아도 지나간 시간을 계측하는 전하 저장소를 갖는 아날로그 시간 계측 수단이 사용되는 것이 바람직하다. 보안 기능이 호출된다면 사용 카운터는 갱신된다. 그래서 이 보안 회로는 통계적 공격에 대항하여 향상된 보호를 제공한다. 구현에 대한 복잡도는 정당할 만큼 미미하다. 이 보안 회로는 기존 시스템과 호환가능하다.
이러한 종래 기술과 달리, 본 발명의 목적은 공격에 대하여 보안을 증가시킨 장치를 제공하는 것이다.
이러한 목적은 청구범위의 제 1항에 따른 장치와 제 15항에 따른 방법에 의해 달성된다.
본 발명은 조건이 있었음을 나타내는 상태 값의 비휘발성 저장 장치를 제공하는 것으로, 이 장치는 비휘발성 저장 수단, 공급 전압을 인가할 때 에너지를 저장하는 에너지 저장 수단, 및 상기 조건이 발생하면 상기 에너지 저장 수단을 상기 비휘발성 저장 수단에 연결시켜 상기 상태 값을 기록하도록 설계된 스위칭 수단을 포함한다.
본 발명은 조건이 있었음을 나타내는 상태 값의 비휘발성 저장 방법을 제공하는 것으로, 이 방법은 공급 전압이 인가될 때 에너지 저장 수단에 에너지를 저장하는 단계와, 상기 조건이 일어나면 상기 상태 값을 상기 비휘발성 저장 수단에 기록하기 위하여 상기 에너지 저장 수단을 상기 비휘발성 저장 수단에 연결하는 단계를 포함한다.
본 발명은 본 발명의 바람직한 실시예에서 공급 전압이 중단되는 조건이 일어날 때 상태값을 비휘발성 방식으로 저장하면 공격에 대한 보안이 증가된다는 사 실의 발견에 근거한다. 본 발명의 바람직한 실시예에서, 이것은 어떤 기간 동안, 예를 들면, 공급 전압의 예기치 않은 중단 이후 비휘발성 메모리 셀(NVM 셀)의 상태를 바꾸기까지 유용하게 남아있는 제한된 양의 에너지를 에너지 저장소에 저장함으로써 성취될 수 있다. 제한된 혹은 무한한 양의 에너지 또는 잔여 에너지를 보유함으로써, 미래의 재시작 이후에 유효해질 수 있도록 휘발성 정보가 비휘발성 방식으로 저장될 수 있다. 이것은 에너지 공급이 동시에 중단되거나 기록 과정의 적시에 차단되는 경우에 정보가 비휘발성 방식으로 저장된다는 특별한 장점을 갖는다.
본 발명의 바람직한 실시예에서, 에너지 저장 수단을 비휘발성 저장 수단에 자동으로 연결하기 위한 스위칭 수단은 제어 입력에 따라 공급 전압으로부터 유도된 전압에 연결된 스위치에 의해 구현된다. 여기서, 본 출원과 관련하여, 공급 전압으로부터 유도된 전압은 공급 전압이 중단될 때 더 이상 유용하지 않은 전기적 전압을 의미한다. 여기서, 유도된 전압은 공급 전압에 비해 크거나 작은 크기를 가질 수 있거나 공급 전압의 부호와 반대의 부호를 가질 수 있다.
본 발명의 다른 바람직한 실시예에서, 스위칭 수단은 제어 입력에 따라, 예를 들면, 예상된 스위치-오프의 경우에 에너지 저장 수단을 비휘발성 저장 수단에의 연결을 방지하는 제어 신호를 발생하는 수단에 연결된다.
상태값의 비휘발성 저장을 위한 본 발명의 장치의 장점은 새로운 방식의 응용을 제안하는 것이다. 그래서, 보안 인증이라고도 지칭되는 보안 입증은, 예를 들면, 알람 정보가 상태값으로서 저장된다는 사실에 의해 쉽게 이루어진다. 상태 값, 또는 이 경우에는 알람 정보는, 예를 들면, 시스템의 후속 재시작을 지연시키는데 사용될 수도 있고 또는 카운터 및 알람 정보의 상응하는 평가값을 이용하여 기설정된 알람 상태의 횟수 이후에 본 발명의 비휘발성 저장 장치가 연결되는 프로세서 수단을 차단 또는 중단 또는 사용불능으로 만드는데 사용될 수도 있다.
그래서, 다른 장점으로서, 예를 들면, 필요한 시간에 비해 매우 많을 수 있는 기설정 기간 내 잠재적인 공격 시도의 횟수가 제한될 수 있다. 다른 장점으로서, 본 발명에 의해 어떤 장치로의 공격 횟수를 제한하는 것이 가능하다.
흔히 일어나는 칩 카드의 마이크로컨트롤러로의 공격의 변동은 각각의 칩 카드를 매우 빈번하게 작동시키고 있으며 그때마다 칩 카드로의 접근을 정당한 것으로 허용하는지 아니면 비정당한 것으로 차단하는지를 결정한다. 이러한 공격은 또한 대개의 경우 칩 카드의 공급 전압 또는 에너지 공급의 정당한 목적의 중단과 병행하여 진행한다. 여기서 휘발성 방식으로 저장된 정보는 에너지 공급을 끊음으로써 없어져서, 본 발명의 장치에 연결된 프로세서 수단, 예를 들면, 중앙처리장치(CPU), 칩, 크립토-프로세서(crypto-processor), 프로세서 또는 다른 집적 회로의 다음번 시스템 시작에 따라 적절한 정보처리가 더 이상 가능하지 않게 된다.
본 발명에 따른 비휘발성 저장 장치의 또 다른 장점은 외부 에너지 공급이 중단된 직후인 "무전력 상태(power-less state)"에서 단일 프로그래밍 동작 또는 저장 프로세스를 실행하는 것이 가능하다는 것이고, 이것은 한편으로는 완충된 양의 에너지를 유지하며, 한편으로는 회로에 관한 한 복잡도가 낮다는 것이다. 기록 프로세스(writing process)는 대개의 경우 트리거 이벤트가 발생함으로써 시작되므 로, 이러한 기록 프로세스는 "무전력 이벤트 저장(power-less event storage)"이라고 지칭되기도 한다. 외부 공급 전압이 다시 이용가능해져서 이 경우에는 아무런 에너지가 저장되어 있지 않은 정상 동작 모드에서, 이벤트 저장은 판독 동작 또는 소거 동작에 의해 판독 또는 소거될 수도 있다.
예를 들면, 공급 전압의 중단과 병행하여 진행하는 전술한 공격 변동의 문제에 대한 아무런 해결책은 없다. 그래서, 본 발명은 기본적으로 기존 시스템의 단점의 해결책을 제공한다.
본 발명의 바람직한 실시예들은 첨부한 도면을 참조하여 보다 상세히 설명될 것이다.
본 발명에 따른 상태 값의 비휘발성 저장 장치의 제 1 실시예는 도 1 내지 도 4를 참조하여 설명될 것이다.
도 1은 본 발명에 따른 상태 값의 비휘발성 저장 장치(100)의 제 1 실시예를 도시하는 부분적 회로도를 도시한다. 장치(100)는 표준 프로팅 게이트 NVM (non-volatile memory) 셀(110)을 갖는데, 이 셀은 도 1에서 NVM 셀이라 지칭되기도 하며 예시적으로 비휘발성 저장 수단으로서 EEPROM (electrically erasable read-only memory) 메모리에서 사용된다. 이러한 이유 때문에, NVM 셀(110)은 EEPROM 셀이라고도 지칭된다. NVM 셀(110)은 소스 단자(110s) 및 기준 전위 (예를 들면, 접지)에 연결된 기판 혹은 벌크 단자(110b)를 포함한다. NVM 셀(110)의 제어 게이트에 보다 명시적으로 연결된 게이트 단자(110g)는 제 1 스위칭 수단(120)의 제 1 단자에 연결된다. 제 1 스위칭 수단(120)의 제 2 단자는 제 1 에너지 저장 수단(130)의 출력에 연결된다. 제 1 에너지 저장 수단(130)의 입력은 도 1에 도시된 실시예에서 10V의 전압값을 에너지 저장 수단(130)에 대해 이용가능하게 하는 전압 U1에 연결된다. 공급 전압이 인가될 때마다 전압 U1 이 인가될 것이다. 본 발명의 의미에서 보면, 공급 전압은 프로세서 수단, 예를 들면, 본 발명의 장치가 연결되는 칩, CPU 또는 다른 집적회로와 같은 프로세서 수단의 공급 전압이다. 그래서 본 발명의 장치는 전기 또는 전자 장치의 일부로서 형성될 수도 있다.
상태값의 비휘발성 저장을 위한 장치(100)는, 제 1 에너지 저장 수단(130)과는 별도로, 4V 값의 전압 U2 에 연결된 입력을 갖는 제 2 에너지 저장 수단(140)을 또한 포함한다. 전압 U2 는 공급 전압이 인가될 때마다 공급될 것이다. 공급 전압으로부터 유도된 전압 U1 및 U2 는 전압의 크기와 부호와 관련하여 공급 전압과 상이할 수도 있다. 그래서, 이러한 유도된 전압은 공급 전압보다 크거나 작은 크기를 가질 수도 있으며, 그 부호와 관련해서는 반대 부호를 가질 수 있다. 보다 작은 전압 크기는, 예를 들면, 분압기를 이용하여 생성될 수도 있고, 보다 높은 전압 크기는, 예를 들면, 차지 펌프(charge pump)를 이용하여 생성될 수도 있다. 여기서 유도된 전압 U1 및 U2 는 아무런 공급 전압이 인가되지 않는 경우에는 공급되지 않을 것이다. 이 문맥에서는, 본 명세서에서 언급한 전압값이 예시적인 것으로만 이해되어야 하고, 본 발명에 관한 어떠한 제한도 아니며, 이러한 사항은 본 발명의 다른 과정에서의 예시적인 전압값에 대해서도 그러하다는 점에 유의해야 한다.
제 2 에너지 저장 수단(140)의 출력은 제 2 스위칭 수단(150)의 제 1 단자에 연결된다. 제 2 스위칭 수단(150)은 제 2 단자를 통해 NVM 셀의 드레인 단자(110d)에 연결된다. 두 개의 에너지 저장 수단(130, 140)은 각기 두 개의 에너지 저장 수단(130, 140)의 입력에 애노우드 단자가 연결된 다이오드(160, 160')를 각기 구비한다. 두 개의 다이오드(160, 160')는 캐소우드 단자를 통해 두 에너지 저장 수단(130, 140)의 출력에 각기 연결된다. 또한, 두 개의 에너지 저장 수단(130, 140)은 캐패시터(capacity)(170, 170')를 가지고 있으며, 각각의 캐패시터는 제 1 단자를 통해서는 에너지 저장 수단(130, 140)의 출력 및 다이오드(160, 160')의 캐소우드 단자에 연결되며, 제 2 단자를 통해서는 기준 전위에 연결된다.
제 1 및 제 2 스위치(120, 150)는 각기 제어 수단(175)에 연결된 제어 입력을 포함한다. 제어 수단(175)은 두 개의 스위치(120, 150)에 각각의 제어 신호를 제공하여 두 스위치(120, 150)가 그 제어 신호에 응답하여 닫히게 한다.
정상 동작 상태에서, 두 개의 스위칭 수단(120, 150)은 두 개의 에너지 저장소(130, 140)를 NVM 셀(110)로부터 분리시킨다. 이 경우, 즉 공급 전압으로부터 유도된 두 전압(U1 및 U2)이 두 개의 에너지 저장 수단(130, 140)의 입력에 각기 인가될 때, 두 개의 캐패시터(170, 170')는 순방향으로 바이어스된 방식으로 동작되는 두 다이오드(160, 160')를 통하여 충전된다. 여기서 두 개의 캐패시터(170, 170')를 충전하는 일은 두 개의 캐패시터(170, 170')의 캐패시터 값 및 순방향으로 바이어스된 방식으로 동작하는 두 개의 다이오드(160, 160')의 전기 저항값으로 만들어지는 RC 시상수인 특정 시상수를 이용하여 이루어진다. 순바이어스 방식으로 동작된 전기 저항은 일반적으로 매우 작기 때문에, 두 캐패시터(170, 170')는 각 캐패시터 값을 고려하여, 인가되는 공급 전압에 기본적으로 대응하는 전하를 매우 빠르게 충전할 것이다. 두 에너지 수단(130, 140)의 짧은 RC 시상수에 기인하여, 본 발명의 장치(100)는 수 RC 시상수 범위의 짧은 기간 경과 후 알람 신호에 응답하여 비휘발성 방식으로 상태 값을 저장할 수 있다. 그래서, 본 발명의 장치(100)는 매우 짧은 기간 경과 후에 사용할 준비가 된다.
예를 들면, 보안 알람의 의미에서 알람 조건 또는 어느 다른 알람 조건일 수도 있는 조건이 있다면, 스위치(120 및 150)는 닫히게 될 것이다. 여기서 조건은 원칙상 다수의 이벤트, 예를 들면, 전압 공급의 브레이크다운(breakdown), 즉 공급전압이 기설정 값의 아래로 떨어질 때 트리거될 수도 있다. 이러한 조건이 발생할 때, 트랜지스터로 구성될 수도 있는 스위치(120, 150)를 닫히게 하는 제어 신호가 제어 수단(175)에 의해 발생될 수 있다. 두 개의 스위치를 닫히게 함으로써, 두 개의 에너지 저장 수단(130, 140)이 NVM 셀(110)에 연결되어 NVM 셀(110)이 소위 채널 열 전자 프로그래밍(channel hot electron programming)에 의해 프로그램되게 한다. 본 발명의 장치(100)에 연결된 프로세서 수단의 스위치-오프를 예측하게 하기 위하여, 제어 수단(175)은 그러한 예측된 스위치-오프를 나타내는 신호 혹은 플래그를 받는다면 제어신호를 제공하지 않도록 설계될 수도 있다. 가능한 예로는 프로세서 수단을 실행하는 프로그램을 차단하는 것이다. 이 경우, 조건을 나타내는 알람 조건 또는 상태 값의 저장이 필요하지 않아서 스위치(120, 150)는 닫힐 필요가 없다.
여기서 NVM 셀(110)을 프로그램하는데 필요한 전압의 전기적 에너지는 두개의 에너지 저장 수단(130, 140)의 두 개의 캐패시터(170, 170')에 의해 유보 또는 제공된다. 외부 전압이 이미 약해진 경우, 즉 기설정 전압값의 아래로 떨어진 경우에도 에너지 저장이 이루어질 수 있는데, 이것은 다이오드(160, 160')가 이제는 역바이어스된 방식으로 동작하는 것에 의해, 두 캐패시터(170, 170')가 전혀 방전할 수 없거나 두 에너지 저장 수단(130, 140)의 입력에 연결된 구성 성분(도 1에서 미도시)을 통하여 매우 느리게 방전하기 때문이다. 이러한 이유는 역바이어스 방식으로 동작되는 다이오드의 매우 높은 전기적 저항 때문인 것으로, 이것은 NVM 셀(110)을 프로그램하는데 필요한 기간에 비하여 RC 시상수가 매우 큰 값으로 만든다.
두 에너지 저장 수단(130, 140)에 저장된 제한된 에너지는 두 다이오드(160, 160')로 인하여 예기치 않은 공급 전압의 브레이크다운 이후 기설정 기간동안 유효하게 유지될 것이며 그래서 NVM 셀(110)의 상태를 변경시키는데 사용될 수도 있다. 상태값의 비휘발성 저장을 위한 본 발명의 장치는, 전자 시스템으로의 공급 전압이 완전히 중단 또는 소멸되었을 지라도, 이러한 일이 상태값의 비휘발성 저장을 위한 본 발명의 장치(100)를 포함하는 칩에서 발생한 직후에 알람 정보가 저장되게 해준다. 그래서 도 1에 도시된 본 발명의 장치의 실시예는, 예를 들면, 통합 보안 기능을 갖는 칩 카드, 스마트 카드 및 다른 집적 회로(보안 IC)에서 사용될 수도 있는 무전력 이벤트 저장의 예시적인 구현을 나타낸다. 알람 상태를 나타내면서 NVM 셀(110)에 저장된 비트는, 아래에서 보다 상세히 설명되는 판독 프로세스 이후, 시스템의 차후 재시작을 지연시키는 가능한 용도로서 예시적으로 사용될 수도 있고, 또는 알람 상태의 기설정된 횟수 이후 칩을 차단 혹은 부동작하게 하는 제어 유니트 및 카운터와 함께 사용될 수도 있다.
도 2는 상태 값의 비휘발성 저장 장치의 제 2 실시예의 부분적 회로도를 도시한다. 도 2에 도시된 실시예는 도 1에 도시된 두 스위칭 수단(120, 150)이 두개의 증보형(enhancement-type) PMOS 트랜지스터(180, 190)로 대체된 것만 도 1에 도시된 본 발명의 장치(100)의 실시예와 다르다. 그래서 도 2에 도시된 실시예는 스위칭 수단이 트랜지스터로서 실현된 실시예를 도시한다. 두 증보형 PMOS 트랜지스터(180, 190)의 각각의 소스 단자 및 기판 단자 혹은 벌크 단자가 두 에너지 저장 수단(130, 140) 중 하나의 출력에 연결되도록 두 트랜지스터들의 연결이 이루어진다. 증보형 PMOS 트랜지스터(180)는 도 2에서도 NVM 셀이라 지칭되는 NVM 셀(110)의 게이트 단자(110g)에서 드레인 단자에 연결된다. 증보형 PMOS 트랜지스터(190)는 드레인 단자를 통하여 NVM 셀(110)의 드레인 단자에 연결된다.
두 증보형 PMOS 트랜지스터(180, 190)는 게이트 단자를 통하여 각기 두 에너지 저장 수단(130, 140)의 입력에 연결되어서 정상 동작 모드에서 PMOS 트랜지스터(180)의 게이트 단자에는, 예를 들면, 공급 전압으로부터 유도된 10V의 전압 U1 이 공급되며, PMOS 트랜지스터(190)의 게이트 단자에는, 예를 들면, 공급 전압으로부터 유도된 4V의 전압 U2 이 공급될 수 있다. 그래서 도 1의 제어 수단(175)은 도 2에 도시된 실시예에서는 두 증보형 PMOS 트랜지스터(180, 190)의 두 게이트 단 자가 각기 두 전압 U1 및 U2 에 연결된 것으로 구현된다. 도 2에 도시된 실시예에서, 두 가지 전압 U1및 U2 은 공급 전압이 인가될 때 정확히 공급될 것이다.
도 2에 도시된 상태값의 비휘발성 저장을 위한 장치(100)의 기능 모드는 도 1에 도시된 실시예의 기능 모드와 약간 다를 뿐이다. 본 명세서에서 도시된 실시예에서, 순바이어스된 다이오드(160, 160')의 전기적 저항이 작기 때문에, 두 캐패시터(170, 170')의 두 캐패시터 값을 고려하면, 공급 전압으로부터 유도된 두 전압 U1 및 U2 을 인가한 직후 두 캐패시터(170, 170')는 공급 전압으로부터 유도된 전압 U1 및 U2 에 기본적으로 대응하는 전하를 포함한다. 정상 동작 모드에서, 두 게이트 전극이 각각의 공급 전압에 연결되어 있는 까닭에, NVM 셀(110)의 게이트 단자(110g) 및 드레인 단자(110d)에서 NVM 셀(110)의 상태의 변화를 가져오는 전압값이 없도록 두 증보형 PMOS 트랜지스터(180, 190)가 차단된다. 이 실시예에서, 조건 또는 알람 조건은 공급 전압이 소멸 또는 기설정 전압 아래로 떨어지는 경우에 충족될 것이다.
이 경우에, 두 캐패시터(170, 170')가 충전된 후, 두 증보형 PMOS 트랜지스터(180, 190)는 게이트 단자에 인가된 전위가 감소함에 따라 통전상태로 연결되어서, 두 PMOS 트랜지스터(180, 190) 및 두 캐패시터(170, 170')의 적합한 구성을 가정하면, NVM 셀(110)의 상태의 변경을 가져오는 전압이 NVM 셀(110)에 인가될 것이다.
외부 공급 전압이 약해질 때, 도 2에 도시된 상태값의 비휘발성 저장을 위한 본 발명의 장치(100)는, 그렇지 않았으면 그 휘발성 성질로 인하여 유실되었을 것 이고 고려되지 않았을 알람 신호 또는 상태 신호를 저장할 것이다.
예측된 것으로 공급 전압을 스위치 오프하기 위하여, 도 2에 도시된 에너지 저장 수단(130, 140)은 도 2의 파선으로 표시된 선택적 구성요소로서 각기 상시 닫힘 스위치(194, 194')를 포함하며, 각각의 스위치는 다이오드(160, 160')와 캐패시터(170, 170')의 캐소우드 단자들 사이에 연결되어 있다. 추가적인 선택적 구성요소로서, 두 에너지 저장 수단(130, 140)은 캐패시터(170, 170')에 병렬로 연결되고 기준전위, 즉 접지에 연결된 상시 개방 스위치(196, 196')를 포함한다. 캐패시터(170, 170')에 직렬로 연결된 스위치(194, 194')에 의해, 도 2의 화살표로 표시된 바와 같이, 캐패시터는 결정된 방식으로 나머지 부분의 회로로부터 격리될 수 있다. 이 경우에 두 캐패시터는 차후 두 상시 개방 스위치(196, 196')를 통하여 방전될 수 있어서, NVM 셀(110)의 상태의 변동을 가져오는 어떠한 에너지도 두 에너지 저장 수단(130, 140)에 저장되지 않는다.
에너지 저장 구성요소로서 두 캐패시터(170, 170')를 구비하는 도 1 및 도 2에 도시된 두 에너지 저장 수단의 실시예와 별개로, 두 에너지 저장 수단(130, 140)은, 예를 들면, 에너지 저장 구성요소로서 코일 또는 코일의 개개 턴(turn)과 같은 인덕티브티(inductivities)를 포함할 수도 있다.
기본적으로, 도 1 및 도 2에 도시된 상태값의 비휘발성 저장을 위한 본 발명의 장치(100)의 실시예에서는 두 에너지 저장 수단(130, 140) 대신 단지 하나의 변경된 에너지 저장 수단을 사용하는 것이 가능하다. 에너지 또는 저장을 제공하는 캐패시터 또는 다수의 캐패시터의 대응하는 구성과는 별개로, 비휘발성 저장 수단으로서 작용하는 NVM 셀(110)에 한가지 이상의 전압값을 이용할 수 있게 해주는 분압기를 사용하는 것이 필요할 수도 있다. 게다가, 도 1 및 도 2에 도시된 실시예와 달리, 제 2 스위칭 수단이 불필요할 수도 있다.
NVM 셀로서 EEPROM 셀의 채널 열 전자 프로그래밍을 통하여, 예를 들면, 공격을 나타낼 수도 있는 도 1 및 도 2의 두 실시예들에서 도시된 상태 신호의 비휘발성 저장의 가능성과 별개로, 채널 열 정공 또는 포울러-노드하임 터널링 효과를 이용하는 EEPROM 셀의 프로그래밍이 대응 배선과 함께 사용될 수도 있다. 더욱이, 비휘발성 저장 수단은, 예를 들면, 직접 기록이 에너지 소비를 낮출 수 있는 고속의 비휘발성 저장을 이용할 수도 있다.
무전력 이벤트 저장 프로세스 내 상태값 또는 알람 정보의 실제 저장과 별개로, 상태값의 비휘발성 저장을 위한 본 발명의 장치(100)를 포함하는 시스템은 판독하는 것이 가능하며, 적용가능하다면, 소거, 예를 들면, 재시작 후에 비휘발성 저장 수단, 즉 NVM 셀(110)을 원래의 상태로 다시 설정하는 것이 가능하다. 이러한 목적을 위하여, 시스템은 한편으로는 판독 동작을 다른 한편으로는 NVM 셀(110)의 소거 동작을 허용하는 회로 구성요소를 더 포함한다. 도 3 및 도 4는 각기 NVM 셀(110)을 판독 및 소거하는데 이용가능한 회로의 부분적 회로도를 개략적으로 도시한다.
도 3 및 도 4에 예시된 두 실시예의 셋업 및 기능 모드는 다음과 같이 설명될 것이다.
도 3은 NVM 셀이라 지칭될, 도 1 및 도 2에 도시된 NVM 셀(110)을 판독하기 위한 판독 회로의 실시예의 개략적인 부분적 회로도를 도시한다. NVM 셀(110)의 드레인 단자(110d)는 제 1 판독 스위치(200)를 통하여 예시적으로 1.5V의 전위를 갖는 제 1 판독 전압 Ur1 에 연결된다. NVM 셀(110)의 게이트 단자(110g)는 예시적으로 1.5V의 전위를 갖는 제 2 판독 전압 Ur2 에 연결된다. 그 다음 NVM 셀(110)의 기판 단자 또는 벌크 단자(110b)는 제 2 판독 스위치(210)를 통하여 기준 전위에 연결된다. 또한, 소스 단자(110s)는 도 3에서 "출력(out)"이라고 지칭되기도 한 판독 캐패시터(220) 및 판독 단자(230)에 연결된다. 소스 단자(110s)에의 연결은 별개로, 판독 캐패시터(220)는 기준 전위에 연결된다.
도 3에서 화살표로 표시된 바와 같이, NVM 셀(110)을 판독하기 위하여, 제 1 판독 스위치(200)는 닫히고 제 2 판독 스위치(210)는 개방된다. 제 2 판독 스위치(210)를 개방시킴으로써, 판독 캐패시터(220)의 양 단자들을 기준 전위에 연결하는 것이 차단되어서, 필요하다면, NVM 셀(110)의 게이트 단자(110g) 및 드레인 단자(110d)에 판독 전압을 인가함으로써 소스 단자(110s)와 드레인 단자(110d)와의 사이 부분이 도통상태로 연결될 때, 판독 캐패시터(220)는 NVM 셀(110)을 통하여 흐르는 전류로 인하여 충전될 수 있다. 한편으로는 판독 캐패시터(220)의 캐패시터 값에 의해 결정되고, 다른 한편으로는 기본적으로 NVM 셀(110)의 전기 저항에 의해 결정되는 시간 이후, NVM 셀(110)이 도통상태로 연결된 경우에 판독 전압은 기본적으로 판독 단자(230)에 인가된다. 그러나, 판독 전압을 게이트 단자(110g) 및 드레인 단자(110d)에 공급함으로써 도통으로 전환된 상태(switched-through state)에 있지 않으면, 즉 NVM 셀(110)이 차단되면, 판독 단자(230)에 인가된 전위는 기본적으로 기준 전위와 동일하다. 편차는 예를 들면, NVM 셀(110)을 통한 누설 전류에 의해 기본적으로 발생한다. NVM 셀(110)의 상태에 따라서, 판독 단자(230) 또는 각각의 충전 노드를 충전할 수도 있고 아니할 수도 있다.
일반적으로 비휘발성 저장 수단(110), 즉 NVM 셀(110)의 판독은 정상 동작 상태에서 수행되어야만 하기 때문에, 에너지 저장 수단을 이용하여 버퍼링하는 에너지 또는 전압은 필요치 않다.
판독 프로세스가 종료되면, 제 1 및 제 2 판독 스위치(200, 210)는 이들의 원 상태로 다시 돌아가서 제 1 판독 스위치(200)는 개방되고 제 2 판독 스위치(210)는 닫혀진다. 판독 캐패시터(220)에 축적된 전하는 기준 전위를 통하여 방전되어서 기준 전위가 NVM 셀(110)의 상태에 무관하게 판독 단자(210)에서 유효해질 것이다.
NVM 셀(110)을 다시 소거할 수 있기 위하여, 즉, 필요하다면, NVM 셀을 다시 원래 상태로 만들기 위하여, NVM 셀(110)을 소거할 수 있는 회로를 제공하는 것이 필요하다. 도 4는 NVM 셀(110)을 소거하기 위한 대응 회로의 실시예의 개략적인 부분적 회로도를 도시한다. NVM 셀(110)은 그의 드레인 단자(110d)를 통하여 제 1 소거 스위치(240)에 연결된다. 또한, NVM 셀(110)은 그의 기판 단자 혹은 벌크 단자(110b)를 통하여, 예를 들면, 4V의 전압을 가질 수도 있는 제 1 소거 전압 Ue1 에 연결되고, 그의 소스 단자(110s)를 통하여, 예를 들면, 4V의 전압을 가질 수도 있는 제 2 소거 전압 Ue2 에 연결되며, 그의 게이트 단자(110g)를 통하여, 예를 들면, -11V의 전압을 가질 수도 있는 제3 소거 전압 Ue3 에 연결된다. 또한, 판독 동작의 경우와 마찬가지로, 소거 동작은 정상 동작 조건 중에 실행되어야 하기 때문에, 아무런 에너지 또는 전압 버퍼링은 필요하지 않다.
NVM 셀(110)을 소거하기 위하여, 즉, NVM 셀을 그의 원래 상태로 복귀시키기 위하여, NVM 셀(110)의 드레인 단자(110d)를 도 4에 도시하지 않은 추가 회로로부터 격리시키는 방법을 나타내는 도 4에서 화살표로 표시된 바와 같이 제 1 소거 스위치(240)가 개방된다. 더욱이, 도 4에서 화살표로 표시된 바와 같이, 제 2 소거 스위치(250)는 제 2 소거 전압이 NVM 셀(110)의 게이트 단자(110g)에 인가되도록 닫힌다. 본 실시예에서, 이것은 포울러-노드하임 터널링이라 지칭되는 프로세스에 의해 NVM 셀(110)을 소거하는 결과를 가져온다.
이러한 상황에 따라서, 상태값의 비휘발성 저장을 위한 본 발명의 방법은 하드웨어나 소프트웨어로 구현될 수도 있다. 이것은 상태값의 비휘발성 저장을 위한 본 발명의 방법이 실행되도록 프로그램가능 컴퓨터 시스템과 연동할 수 있는 전기적으로 판독될 수도 있는 제어 신호를 갖는 디지털 저장 매체, 특히, 디스크, CD 또는 DVD에서 구현될 수도 있다. 그래서, 본 발명은 소프트웨어 프로그램 제품이 컴퓨터 또는 프로세서를 실행시킬 때 본 발명의 방법을 실행하기 위한 머신-판독가능 운반체에 저장된 프로그램 코드를 갖는 소프트웨어 프로그램 제품 또는 컴퓨터 프로그램 제품 또는 프로그램 제품에 존재하는 것이 일반적이다. 달리 말해서, 본 발명은 프로그램이 프로세서를 실행시킬 때 본 발명의 방법을 실행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램 또는 소프트웨어 프로그램 또는 프로그램으로서 실현될 수도 있다. 여기서 프로세서는 컴퓨터, 칩 카드 (스마트 카드) 또는 다른 집적 회로에 의해 형성될 수도 있다.
도 1은 본 발명에 따른 상태 값의 비휘발성 저장 장치의 제 1 실시예를 도시하는 부분적 회로도,
도 2는 본 발명에 따른 상태 값의 비휘발성 저장 장치의 제 2 실시예를 도시하는 부분적 회로도,
도 3은 본 발명의 상태 값의 비휘발성 저장 장치를 판독하는 회로의 실시예를 도시하는 개략적인 부분적 회로도,
도 4는 본 발명의 상태 값의 비휘발성 저장 장치를 소거하는 회로의 실시예를 도시하는 개략적인 부분적 회로도.
도면의 주요 부분에 대한 부호의 설명
100 : 비휘발성 저장 장치 110 : 셀
110b : 벌크 단자 110d : 드레인 단자
110g : 게이트 단자 110s : 소스 단자
120 : 제 1 스위칭 수단 130 : 제 1 에너지 저장 수단
140 : 제 2 에너지 저장 수단 150 : 제 2 스위칭 수단

Claims (18)

  1. 조건(condition)이 있었음을 나타내는 상태 값을 비휘발성으로 저장하는 장치(100)에 있어서,
    비휘발성 저장 수단(110)과,
    공급 전압을 인가할 때 에너지를 저장하는 에너지 저장 수단(130, 140)과,
    상기 조건이 발생하면 상기 상태 값을 기록하기 위하여 상기 에너지 저장 수단(130, 140)을 상기 비휘발성 저장 수단(110)에 연결하도록 설계된 스위칭 수단(120, 150)을 포함하며,
    상기 에너지 저장 수단(130, 140)에 저장된 상기 에너지는 외부 에너지 공급 없이 상기 상태 값을 기록하는데 충분한
    비휘발성 저장 장치.
  2. 제 1 항에 있어서,
    상기 조건은 상기 공급 전압이 기설정 값 아래로 떨어지면 존재하는
    비휘발성 저장 장치.
  3. 제 1 항에 있어서,
    상기 조건은 상기 공급 전압이 기설정 값 아래로 떨어지고 예측되는 스위치-오프를 나타내는 신호가 없으면 존재하는
    비휘발성 저장 장치.
  4. 제 1 항에 있어서,
    상기 스위칭 수단(120, 150)은 상기 공급 전압으로부터 유도된 전압이 인가되는 제어 단자를 포함하는
    비휘발성 저장 장치.
  5. 제 1 항에 있어서,
    상기 조건이 존재하면 상기 스위칭 수단(120, 150)을 위한 제어 신호를 발생하는 수단(175)을 포함하며, 상기 제어 신호는 상기 비휘발성 저장 수단(110)을 상기 에너지 저장 수단(130, 140)에 연결하기 위해 상기 스위칭 수단(120, 150)을 제어하는
    비휘발성 저장 장치.
  6. 조건이 있었음을 나타내는 상태 값을 비휘발성으로 저장하는 장치(100)에 있어서,
    비휘발성 저장 수단(110)과,
    공급 전압을 인가할 때 에너지를 저장하는 에너지 저장 수단(130, 140)과,
    상기 조건이 발생하면 상기 상태 값을 기록하기 위하여 상기 에너지 저장 수단(130, 140)을 상기 비휘발성 저장 수단(110)에 연결하도록 설계된 스위칭 수단(120, 150)을 포함하며,
    상기 에너지 저장 수단(130, 140)은 상기 스위칭 수단(120, 150)의 단자와 기준 전위와의 사이에 연결된 캐패시터(170, 170') 및 상기 캐패시터를 충전하기 위한 상기 에너지 저장 수단(130, 140)의 전압 단자와 상기 캐패시터(170, 170')와의 사이에 연결된 다이오드(160, 160')를 포함하는
    비휘발성 저장 장치.
  7. 제 1 항에 있어서,
    상기 스위칭 수단(120, 150)은 트랜지스터(180, 190)를 포함하는
    비휘발성 저장 장치.
  8. 제 1 항에 있어서,
    상기 스위칭 수단(120, 150)은 증보형 PMOS 트랜지스터(180, 190)를 포함하는
    비휘발성 저장 장치.
  9. 조건이 있었음을 나타내는 상태 값을 비휘발성으로 저장하는 장치(100)에 있어서,
    비휘발성 저장 수단(110)과,
    공급 전압을 인가할 때 에너지를 저장하는 에너지 저장 수단(130, 140)과,
    상기 조건이 발생하면 상기 상태 값을 기록하기 위하여 상기 에너지 저장 수단(130, 140)을 상기 비휘발성 저장 수단(110)에 연결하도록 설계된 스위칭 수단(120, 150)을 포함하고,
    상기 에너지 저장 수단(130, 140)은 제 1 에너지 저장 수단(130)과 제 2 에너지 저장 수단(140)으로 분할되며, 상기 스위칭 수단(120, 150)은 제 1 스위치(120)와 제 2 스위치(150)를 포함하고, 상기 제 1 스위치는 상기 제 1 에너지 저장 수단(130)을 상기 비휘발성 저장 수단(110)에 연결하도록 설계되며, 상기 제 2 스위치는 상기 제 2 에너지 저장 수단(140)을 상기 비휘발성 저장 수단(110)에 연결하도록 설계되는
    비휘발성 저장 장치.
  10. 제 1 항에 있어서,
    상기 장치(100)는 지연 수단에 연결되고, 상기 지연 수단은 상기 장치(100)가 연결된 프로세서 수단의 재시작을 지연시키도록 설계되어 있는
    비휘발성 저장 장치.
  11. 제 2 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 비휘발성 저장 수단(110)은 열전하 캐리어(hot charge carriers) 또는 포울러-노드하임(Fowler-Nordheim) 터널링 효과에 의해 프로그램가능하도록 설계된 EEPROM 셀(110), 또는 에너지를 낮춤으로써 프로그램가능하도록 설계된 고속 비휘발성 메모리 셀을 포함하는
    비휘발성 저장 장치.
  12. 제 2 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 장치(100)는 카운터 및 카운터 제어 수단에 연결되며, 상기 카운터 제어 수단은 상기 상태 값에 따라 상기 카운터를 증가시키거나 또는 감소시키도록 설계된
    비휘발성 저장 장치.
  13. 조건이 있었음을 나타내는 상태 값을 비휘발성으로 저장하는 장치(100)에 있어서,
    비휘발성 저장 수단(110)과,
    공급 전압을 인가할 때 에너지를 저장하는 에너지 저장 수단(130, 140)과,
    상기 조건이 발생하면 상기 상태 값을 기록하기 위하여 상기 에너지 저장 수단(130, 140)을 상기 비휘발성 저장 수단(110)에 연결하도록 설계된 스위칭 수단(120, 150)을 포함하되,
    상기 비휘발성 저장 수단(110)은 열전하 캐리어 또는 포울러-노드하임 터널링 효과에 의해 프로그램가능하도록 설계된 EEPROM 셀(110), 또는 에너지를 낮춤으로써 프로그램가능하도록 설계된 고속 비휘발성 메모리 셀을 포함하고,
    상기 장치(100)는 카운터 및 카운터 제어 수단에 연결되며, 상기 카운터 제어 수단은 상기 상태 값에 따라 상기 카운터를 증가시키거나 또는 감소시키도록 설계되며,
    상기 에너지 저장 수단(130, 140)에 저장된 상기 에너지는 외부 에너지 공급 없이 상기 상태 값을 기록하는데 충분한
    비휘발성 저장 장치.
  14. 제 13 항에 있어서,
    상기 카운터 제어 수단은, 상기 카운터의 계수가 기설정 조건을 만족하는 경우, 상기 장치(100), 상기 카운터 및 상기 카운터 제어 수단을 포함하는 프로세서 수단을 차단하도록 설계되는
    비휘발성 저장 장치.
  15. 조건이 있었음을 나타내는 상태 값을 비휘발성으로 저장하는 방법에 있어서,
    공급 전압이 인가될 때 에너지 저장 수단(130, 140)에 에너지를 저장하는 단계와,
    상기 조건이 발생하면 상기 상태 값을 비휘발성 저장 수단(110)에 기록하기 위하여 상기 에너지 저장 수단(130, 140)을 상기 비휘발성 저장 수단(110)에 연결하는 단계를 포함하며,
    상기 에너지 저장 수단(130, 140)에 저장된 상기 에너지는 외부 에너지 공급 없이 상기 상태 값을 기록하는데 충분한
    비휘발성 저장 방법.
  16. 제 15 항에 있어서,
    상기 조건은 공급 전압이 기설정 값 아래로 떨어지면 존재하는
    비휘발성 저장 방법.
  17. 제 15 항에 있어서,
    상기 조건은 공급 전압이 기설정 값 아래로 떨어지고 예측되는 스위치-오프 를 나타내는 신호가 없으면 존재하는
    비휘발성 저장 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 비휘발성 저장 수단(110)은 열전하 캐리어 또는 포울러-노드하임 터널링 효과에 의해 프로그램가능하도록 설계된 EEPROM 셀(110), 또는 에너지를 낮춤으로써 프로그램가능하도록 설계된 고속 비휘발성 메모리 셀을 포함하는
    비휘발성 저장 방법.
KR1020080104044A 2005-11-29 2008-10-23 비휘발성 저장 장치와 방법 Active KR101108516B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005056940.4 2005-11-29
DE102005056940.4A DE102005056940B4 (de) 2005-11-29 2005-11-29 Vorrichtung und Verfahren zum nicht-flüchtigen Speichern eines Statuswertes

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060119253A Division KR100883457B1 (ko) 2005-11-29 2006-11-29 비휘발성 저장 장치와 방법 및 디지털 저장 매체

Publications (2)

Publication Number Publication Date
KR20080099223A KR20080099223A (ko) 2008-11-12
KR101108516B1 true KR101108516B1 (ko) 2012-01-30

Family

ID=38047517

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060119253A Active KR100883457B1 (ko) 2005-11-29 2006-11-29 비휘발성 저장 장치와 방법 및 디지털 저장 매체
KR1020080104044A Active KR101108516B1 (ko) 2005-11-29 2008-10-23 비휘발성 저장 장치와 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060119253A Active KR100883457B1 (ko) 2005-11-29 2006-11-29 비휘발성 저장 장치와 방법 및 디지털 저장 매체

Country Status (3)

Country Link
US (1) US7660169B2 (ko)
KR (2) KR100883457B1 (ko)
DE (1) DE102005056940B4 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008084016A1 (fr) * 2007-01-05 2008-07-17 Proton World International N.V. Protection d'informations contenues dans un circuit electronique
WO2008084018A1 (fr) * 2007-01-05 2008-07-17 Proton World International N.V. Verrouillage temporaire d'un circuit electronique
WO2008084017A1 (fr) * 2007-01-05 2008-07-17 Proton World International N.V. Limitation d'acces a une ressource d'un circuit electronique
FR2924262B1 (fr) * 2007-11-26 2009-12-11 Sagem Securite Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
US20100013631A1 (en) * 2008-07-16 2010-01-21 Infineon Technologies Ag Alarm recognition
US8274828B2 (en) * 2010-12-15 2012-09-25 Fs Semiconductor Corp., Ltd. Structures and methods for reading out non-volatile memory using referencing cells
US8670277B2 (en) * 2011-07-27 2014-03-11 Infineon Technologies Ag Memory and method for programming memory cells
US9577009B1 (en) 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244384A (ja) * 1993-02-19 1994-09-02 Sony Corp Dramセルと不揮発性メモリセルが複合された複合メモリセル及びその作製方法
US20030005315A1 (en) * 2000-01-19 2003-01-02 Helmut Horvat Integrated security circuit
KR100471147B1 (ko) * 2002-02-05 2005-03-08 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777626A (en) * 1984-12-22 1988-10-11 Tokyo Electric Co., Ltd. Memory device having backup power supply
JPS63316191A (ja) 1987-06-19 1988-12-23 Fanuc Ltd Icカ−ドの寿命管理装置
US4962484A (en) * 1988-01-25 1990-10-09 Hitachi, Ltd. Non-volatile memory device
US5691947A (en) * 1992-12-18 1997-11-25 Motorola Inc. Multiplexed programming voltage and status over single conductor
JP3151123B2 (ja) * 1995-04-24 2001-04-03 シャープ株式会社 不揮発性半導体記憶装置
DE19610070A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Chipkarte
AT408925B (de) * 1996-10-22 2002-04-25 Posch Reinhard Dr Anordnung zum schutz von elektronischen recheneinheiten, insbesondere von chipkarten
DE19818830A1 (de) 1998-04-27 1999-10-28 Deutsche Telekom Mobil Verfahren und Anordnung zur Verhinderung der mißbräuchlichen Verwendung der auf einem Chipkarten-Interface vorhandenen Authentifizierungsprozeduren
JP4439683B2 (ja) * 1999-06-03 2010-03-24 三星電子株式会社 リダンダンシ選択回路を備えたフラッシュメモリ装置及びテスト方法
US6598165B1 (en) 1999-06-18 2003-07-22 Phoenix Technologies Ltd. Secure memory
DE19942437A1 (de) * 1999-09-06 2001-03-15 Giesecke & Devrient Gmbh Selbstlöschende Speicherzelle
DE19947574A1 (de) 1999-10-01 2001-04-12 Giesecke & Devrient Gmbh Verfahren zur Sicherung eines Datenspeichers
JP3604991B2 (ja) * 2000-03-14 2004-12-22 Necエレクトロニクス株式会社 低電源電圧検知回路
US6426910B1 (en) * 2000-08-30 2002-07-30 Micron Technology, Inc. Enhanced fuse configurations for low-voltage flash memories
JP3875153B2 (ja) 2002-07-04 2007-01-31 Necエレクトロニクス株式会社 不揮発性半導体記憶装置およびその書き換え禁止制御方法
KR20040044023A (ko) * 2002-11-20 2004-05-27 엘지엔시스(주) 메모리 데이터 관리장치 및 방법
KR20040091205A (ko) 2003-04-19 2004-10-28 엘지전자 주식회사 다채널 유체 조작 장치
DE10327285A1 (de) 2003-06-17 2005-01-13 Infineon Technologies Ag Schaltungsanordnung
KR100560665B1 (ko) * 2003-07-02 2006-03-16 삼성전자주식회사 독출 방지 기능을 갖는 반도체 메모리 장치
JP2005243143A (ja) * 2004-02-26 2005-09-08 Pioneer Electronic Corp 情報記録装置、情報再生装置、情報記録方法及び情報記録プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244384A (ja) * 1993-02-19 1994-09-02 Sony Corp Dramセルと不揮発性メモリセルが複合された複合メモリセル及びその作製方法
US20030005315A1 (en) * 2000-01-19 2003-01-02 Helmut Horvat Integrated security circuit
KR100471147B1 (ko) * 2002-02-05 2005-03-08 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로

Also Published As

Publication number Publication date
KR20080099223A (ko) 2008-11-12
KR20070057032A (ko) 2007-06-04
DE102005056940A1 (de) 2007-06-06
DE102005056940B4 (de) 2016-06-30
KR100883457B1 (ko) 2009-02-16
US20070136529A1 (en) 2007-06-14
US7660169B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
KR101108516B1 (ko) 비휘발성 저장 장치와 방법
JP5070297B2 (ja) 電子回路に含まれる情報の保護
US7483328B2 (en) Voltage glitch detection circuits and methods thereof
US8316242B2 (en) Cryptoprocessor with improved data protection
US20060062070A1 (en) Method and apparatus for protecting an integrated circuit from erroneous operation
US4962484A (en) Non-volatile memory device
US8453261B2 (en) Systems and methods for securing the power supply of command means of a microcircuit card in case of attack
US8564324B2 (en) Monitoring of the activity of an electronic circuit
US7450451B2 (en) Nonvolatile memory system and method for controlling nonvolatile memory
US7398554B1 (en) Secure lock mechanism based on a lock word
US10147033B2 (en) Electronic component suitable for detecting attacks by delivering energy
US20050041803A1 (en) On-device random number generator
US7787315B2 (en) Semiconductor device and method for detecting abnormal operation
US7436702B2 (en) Integrated circuit with a data memory protected against UV erasure
US8918610B2 (en) Protection of chips against attacks
EP4576096A1 (en) Secure non-volatile memory
US20240203480A1 (en) Memory power control unit
EP4576097A1 (en) Secure non-volatile memory
US20230099825A1 (en) Power supply device, method and secure system
US7194570B2 (en) Method and device for selecting the operating mode of an integrated circuit
JP2006172384A (ja) 半導体装置
Handschuh et al. From Secure Memories to Smart Card Security
JPH02171984A (ja) 半導体集積回路
JPH01243149A (ja) 不揮発性記憶装置
JPS63182757A (ja) 不揮発性記憶装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20081023

Patent event code: PA01071R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110131

Comment text: Request for Examination of Application

Patent event code: PA02011R04I

Patent event date: 20081023

Comment text: Divisional Application of Patent

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110301

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111021

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150109

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160108

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170106

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180105

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190107

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20200103

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20210108

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230106

Start annual number: 12

End annual number: 12