[go: up one dir, main page]

KR101101112B1 - 소스 드라이버의 감마기준전압 출력 회로 - Google Patents

소스 드라이버의 감마기준전압 출력 회로 Download PDF

Info

Publication number
KR101101112B1
KR101101112B1 KR1020100004652A KR20100004652A KR101101112B1 KR 101101112 B1 KR101101112 B1 KR 101101112B1 KR 1020100004652 A KR1020100004652 A KR 1020100004652A KR 20100004652 A KR20100004652 A KR 20100004652A KR 101101112 B1 KR101101112 B1 KR 101101112B1
Authority
KR
South Korea
Prior art keywords
gamma
reference voltage
terminal
gamma reference
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100004652A
Other languages
English (en)
Other versions
KR20110085064A (ko
Inventor
안용성
이종수
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020100004652A priority Critical patent/KR101101112B1/ko
Priority to EP11150883A priority patent/EP2355088A1/en
Priority to TW100101284A priority patent/TW201126489A/zh
Priority to CN2011100078500A priority patent/CN102129847A/zh
Priority to US13/008,313 priority patent/US20110175942A1/en
Priority to JP2011007710A priority patent/JP5356422B2/ja
Publication of KR20110085064A publication Critical patent/KR20110085064A/ko
Application granted granted Critical
Publication of KR101101112B1 publication Critical patent/KR101101112B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 액정표시장치의 소스 드라이버에서 감마기준전압을 출력할 때 전압강하 현상이 방지되고 스위치 사이즈를 최소화할 수 있게 한 기술에 관한 것이다.
이러한 본 발명은, 내부의 스위칭 동작을 통해 TN 감마전압 발생부에서 요구되는 감마기준전압이나 IPS 감마전압 발생부에서 요구되는 감마기준전압을 선택적으로 출력하는 다수의 감마버퍼로 이루어진 감마버퍼부를 구비하는 것에 의해 달성된다.

Description

소스 드라이버의 감마기준전압 출력 회로{CIRCUIT FOR GENERATING GAMMA REFERENCE VOLTAGE OF SOURCE DRIVER}
본 발명은 액정표시장치의 소스 드라이버에서 감마기준전압을 출력하는 기술에 관한 것으로, 특히 감마버퍼에서 감마기준전압을 출력할 때 선택된 모드에 따라 IPS 감마전압 발생부나 TN 감마전압 발생부 등에 선택적으로 감마기준전압을 출력할 수 있도록 한 소스 드라이버의 감마기준전압 출력 회로에 관한 것이다.
일반적으로, 액정표시장치는 외부로부터 입력되는 R,G,B 데이터에 따라 액정디스플레이패널의 데이터라인을 구동하는 소스드라이버 집적소자를 구비한다.
도 1은 종래 기술에 의한 소스 드라이버 회로에 대한 블록도로서 이에 도시한 바와 같이, 기준전압 발생부(11), 감마버퍼부(12), 스위치부(13), TN 감마전압 발생부(14A), IPS 감마전압 발생부(14B), 멀티플렉서(15) 및 디지털(D)/아날로그(A) 변환기(16)로 구성된다.
기준전압 발생부(11)는 직렬접속된 저항(R_r)을 구비하고, 이를 이용하여 전원전압(Vin1),(Vin2) 간의 차전압을 분압하여 다수개의 감마기준전압(Vref0~Vref6)을 발생한다.
감마버퍼부(12)는 다수의 감마퍼버(GB1~GB7)를 구비하여 상기 기준전압 발생부(11)에서 출력되는 감마기준전압(Vref0~VHref6)을 안정화시켜 출력한다.
상기 감마퍼버(GB1~GB7)는 일반적으로 연산증폭기(Operational Amplifier)로 구현되는데, 도 2는 그 연산증폭기의 출력단(output stage)의 회로를 나타낸 것이다. 즉, 모스 트랜지스터(M1)의 소스단자가 전원단자(VDDP)에 접속되고, 모스 트랜지스터(M2)의 소스단자가 접지단자(VSS)에 접속되며, 이들의 드레인 단자가 출력단자(OUT)에 공통접속된다. 상기 모스 트랜지스터(M1),(M2)의 게이트 단자에는 앞단의 서밍 스테이지(summing stage)에서 출력되는 전압(V1),(V2)이 공급된다.
스위치부(13)는 다수의 스위치(SW1~SW7)를 구비하여, 상기 감마버퍼부(12)에서 출력되는 감마기준전압(Vref0~VHref6)을 TN 감마전압 발생부(14A)의 입력단이나 IPS 감마전압 발생부(14B)의 입력단에 전달한다.
예를 들어, 제어부(예:타이밍콘트롤러)로부터 스위칭제어신호(CS)가 '로우'로 입력될 때 상기 스위치(SW1~SW7)의 가동단자(a1~a7)가 고정단자(b1~b7)에 각기 단락된다. 이에 따라, 상기 감마퍼버(GB1~GB7)에서 출력되는 감마기준전압(Vref0~VHref6)이 TN 감마전압 발생부(14A)의 입력단으로 전달된다.
그러나, 상기 제어부로부터 스위칭제어신호(CS)가 '하이'로 입력될 때에는 상기 스위치(SW1~SW7)의 가동단자(a1~a7)가 고정단자(c1~c7)에 각기 단락된다. 이에 따라, 상기 감마퍼버(GB1~GB7)에서 출력되는 감마기준전압(Vref0~VHref6)이 IPS 감마전압 발생부(14B)의 입력단으로 전달된다.
TN 감마전압 발생부(14A)와 IPS 감마전압 발생부(14B)는 직렬접속된 저항(R_s)을 각기 구비하여, 상기 스위치부(13)를 통해 상기 감마버퍼부(12)로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 TN(Twisted Nematic) 모드와 IPS(In-Plane Switching) 모드에 적당하게 분압하여 그 분압된 감마전압(V_TN<255:0>), (V_IPS<255:0>)을 출력한다.
멀티플렉서(15)는 모드선택신호(IPSEN)에 따라 상기 TN 감마전압 발생부(14A)에서 출력되는 감마전압(V_TN<255:0>) 또는 IPS 감마전압 발생부(14B)에서 출력되는 감마전압(V_IPS<255:0>)을 선택하여 출력한다.
D/A 변환기(16)는 상기 제어부로부터 입력되는 R,G,B 데이터에 대응하여 상기와 같은 경로를 통해 생성된 아날로그의 감마전압(V_TN<255:0>),(V_IPS<255:0>)을 선택하여 출력한다.
이와 같이, 종래의 소스 드라이버 회로에서는 감마버퍼부의 출력단 외부에 스위치부를 구비하여 구동모드에 따라 감마기준전압을 TN 감마전압 발생부의 입력단이나 IPS 감마전압 발생부의 입력단에 전달하도록 되어 있었다.
이로 인하여, 스위치 저항에 의해 전압 드롭현상이 발생되므로 목적한 레벨의 감마기준전압을 전달하는데 어려움이 있었다.
이를 감안하여 스위치 사이즈를 크게 하면 전압 드롭현상을 어느 정도 완화시킬 수 있지만 레이아웃을 많이 차지하게 되는 문제점이 있었다.
더욱이, 감마전압 발생부의 스트링 저항값이 작게 설계되는 경우 전압드롭으로 인하여 정확한 감마전압값을 생성하는데 어려움이 있었다.
따라서, 본 발명의 목적은 감마버퍼에서 감마기준전압을 출력할 때 전압강하를 유발하지 않고, IPS 감마전압 발생부나 TN 감마전압 발생부 등에 감마기준전압을 선택적으로 출력할 수 있도록 하는데 있다.
본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은, 직렬접속된 저항을 이용하여 전원전압을 분압하여 다수개의 감마기준전압을 발생하는 기준전압 발생부와; 내부의 스위칭 동작을 통해 TN 감마전압 발생부에서 요구되는 감마기준전압이나 IPS 감마전압 발생부에서 요구되는 감마기준전압을 출력하는 다수의 감마버퍼를 구비한 감마버퍼부와; 직렬접속된 저항을 이용하여 상기 감마버퍼부로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 TN 모드와 IPS 모드에 적당하게 각기 분압하여 출력하는 TN 감마전압 발생부 및, IPS 감마전압 발생부를 포함하여 구성함을 특징으로 한다.
삭제
삭제
삭제
바람직하게, 상기 감마버퍼부는 제1,2모스 트랜지스터로 구성되어 IPS 모드의 감마기준전압을 출력하는 IPS 감마기준전압 출력부와; 제3,4모스 트랜지스터로 구성되어 TN 모드의 감마기준전압을 출력하는 TN 감마기준전압 출력부와; 상기 IPS 감마기준전압 출력단이 선택되어 동작하도록 하기 위한 제1~4스위치와; 상기 TN 감마기준전압 출력단이 선택되어 동작하도록 하기 위한 제5~8스위치로 구성된다.
삭제
삭제
삭제
삭제
본 발명은 감마버퍼에서 감마기준전압을 출력할 때 선택된 모드에 따라 IPS 감마전압 발생부나 TN 감마전압 발생부 등에 선택적으로 감마기준전압을 출력할 수 있도록 함으로써, 출력되는 감마기준전압의 전압강하 현상이 발생되지 않아 요구된 레벨의 전압을 출력할 수 있는 효과가 있다.
또한, IPS/TN 감마기준전압을 선택적으로 출력하기 위한 스위치가 감마버퍼의 외부에 존재하지 않고 감마버퍼의 내부에 존재하므로 그 스위치들을 최소 사이즈로 설계할 수 있는 효과가 있다.
도 1은 종래 기술에 의한 소스 드라이버 회로에 대한 블록도.
도 2는 종래 기술에 의한 감마버퍼 출력단의 회로도.
도 3은 본 발명에 의한 소스 드라이버의 감마기준전압 출력 회로의 블록도.
도 4는 본 발명에 의한 감마버퍼 출력단의 회로도.
도 5는 IPS 감마전압 모드에서 도 4의 등가회로도.
도 6은 TN 감마전압 모드에서 도 4의 등가회로도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 소스 드라이버의 감마기준전압 출력 회로의 블록도로서 이에 도시한 바와 같이, 기준전압 발생부(31), 감마버퍼부(32), TN 감마전압 발생부(33A), IPS 감마전압 발생부(33B), 멀티플렉서(34) 및 D/A 변환기(35)로 구성된다.
도 3을 참조하면, 기준전압 발생부(31)는 직렬접속된 저항(R_r)을 구비하고, 이를 이용하여 전원전압(Vin1),(Vin2) 간의 차전압을 분압하여 다수개의 감마기준전압(Vref0~Vref6)을 발생한다.
삭제
감마버퍼부(32)는 다수의 감마퍼버(GB1~GB7)를 구비하여 상기 기준전압 발생부(31)에서 출력되는 감마기준전압(Vref0~Vref6)을 안정화시켜 출력한다. 상기 감마퍼버(GB1~GB7)는 TN 감마전압 발생부(33A)와 IPS 감마전압 발생부(33B)에 연결되는 두 개의 출력단자를 가진다. 감마버퍼(GB1~GB7)에 하나의 입력단자만 표시되어 있지만, 입력단자가 비반전입력단자에 접속되고 출력단자가 반전입력단자에 접속된 연산증폭기로 구현될 수 있다.
TN 감마전압 발생부(33A)와 IPS 감마전압 발생부(33B)는 직렬접속된 저항(R_s)을 각기 구비하여, 상기 감마버퍼부(32)로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 TN(Twisted Nematic) 모드와 IPS(In-Plane Switching) 모드에 적당하게 분압하여 그 분압된 감마전압(V_TN<255:0>),(V_IPS<255:0>)을 출력한다.
멀티플렉서(34)는 모드선택신호(IPSEN)에 따라 상기 TN 감마전압 발생부(33A)에서 출력되는 감마전압(V_TN<255:0>) 또는 IPS 감마전압 발생부(33B)에서 출력되는 감마전압(V_IPS<255:0>)을 선택하여 출력한다. 모드선택신호(IPSEN)는 액정표시장치가 IPS 모드 또는 TN 모드로 동작하는지를 표시하는 신호로서, 동작 모드에 따라 논리상태가 변화될 수 있다. 예를 들면, 액정표시장치가 ISP 모드로 동작하는 경우 모드선택신호(IPSEN)는 인에이블되고, TN 모드로 동작하는 경우 모드선택신호(IPSEN)는 디스에이블될 수 있다. 모드선택신호바(IPSENB)는 모드선택신호(IPSEN)와 반대되는 논리상태를 가진 모드선택신호이다.
D/A 변환기(35)는 제어부로부터 입력되는 R,G,B 데이터에 대응하여 상기와 같은 경로를 통해 생성된 아날로그의 감마전압(V_TN<255:0>),(V_IPS<255:0>)을 선택하여 출력한다.
한편, 상기 감마버퍼부(32)의 감마퍼버(GB1~GB7)는 내부의 스위칭 동작을 통해 상기 TN 감마전압 발생부(33A)나 IPS 감마전압 발생부(33B)로 요구되는 감마기준전압을 출력하게 되는데, 이에 대해 상세히 설명하면 다음과 같다.
상기 감마퍼버(GB1~GB7)는 연산증폭기로 구현되는데 도 4는 그 연산증폭기의 출력단(output stage)의 회로를 나타낸 것으로 출력단 전단에 입력단(Input stage)과 서밍 스테이지(Summing stage)가 구비될 수 있다. 본 실시예는 연산증폭기의 출력단에서 IPS 감마기준전압 출력부(41), TN 감마기준전압 출력부(42) 및 스위치들(SW1~SW8)의 구성으로 구현될 수 있으며, 이에 대한 설명으로부터 당업자가 용이하게 이해할 수 있는 것이므로 출력단 전단의 회로인 입력단과 서밍 스테이지에 대한 상세한 설명은 생략한다.
도 4를 참조하면, 감마버퍼(GB1~GB7)는 모스 트랜지스터(M1),(M2)로 구성되어 IPS 감마전압 발생부(33B)로 감마기준전압을 출력하는 IPS 감마기준전압 출력부(41)와; 모스 트랜지스터(M3),(M4)로 구성되어 TN 감마전압 발생부(33A)로 감마기준전압을 출력하는 TN 감마기준전압 출력부(42)와; 상기 IPS 감마기준전압 출력부(41)가 선택되어 동작하도록 하기 위한 제1~4스위치(SW1~SW4)와; 상기 TN 감마기준전압 출력부(42)가 선택되어 동작하도록 하기 위한 제5~8스위치(SW5~SW8)와; 상기 IPS 감마기준전압 출력부(41)에 연결된 출력단자(OUT_IPS)와; TN 감마기준전압 출력부(42)에 연결된 출력단자(OUT_TN)를 포함한다.
IPS 감마기준전압 출력부(41)는, 소스 단자가 전원단자(VDDP)에 접속되고 드레인 단자가 감마기준전압의 출력단자(OUT_IPS)에 접속되며 게이트 단자가 서밍 스테이지의 제1출력단자(V1)에 접속된 제1모스트랜지스터(M1)와; 드레인 단자가 상기 감마기준전압의 출력단자(OUT_IPS)에 접속되고, 소스 단자가 전원단자(VSS)에 접속되며, 게이트 단자가 상기 서밍 스테이지의 제2출력단자(V2)에 접속된 제2모스트랜지스터(M2)를 포함한다. 서밍 스테이지의 제1출력단자(V1) 및 제2출력단자(V2)는 입력단에 입력되는 감마기준전압과 피드백전압의 신호차를 이용하여 IPS 감마기준전압 출력부(41)와 TN 감마기준전압 출력부(42)의 PMOS, NMOS를 푸쉬 또는 풀(push or pull) 동작시키기 위한 신호를 제공한다.
TN 감마기준전압 출력부(42)는, 소스 단자가 전원단자(VDDP)에 접속되고, 드레인 단자가 감마기준전압(OUT_TN)의 출력단자에 접속되며, 게이트 단자가 서밍 스테이지의 제1출력단자(V1)에 접속된 제3모스트랜지스터(M3)와; 드레인 단자가 상기 감마기준전압의 출력단자(OUT_TN)에 접속되고, 소스 단자가 전원단자(VSS)에 접속되며, 게이트 단자가 상기 서밍 스테이지의 제2출력단자(V2)에 접속된 제4모스트랜지스터(M4)를 포함한다.
제1스위치(SW1)는 전원단자(VDDP)와 제3모스 트랜지스터(M3)의 게이트 단자 사이에 접속되고, 제2스위치(SW2)는 제4모스 트랜지스터(M4)의 게이트 단자와 전원단자(VSS)의 사이에 접속되고, 제3스위치(SW3)는 제1모스 트랜지스터(M1)의 게이트 단자와 서밍 스테이지의 제1출력단자(V1)의 사이에 접속되고, 제4스위치(SW4)는 제2모스 트랜지스터(M2)의 게이트 단자와 서밍 스테이지의 제2출력단자(V2)의 사이에 접속된다.
제5스위치(SW5)는 전원단자(VDDP)와 제1모스 트랜지스터(M1)의 게이트 사이에 접속되고, 제6스위치(SW6)는 제2모스 트랜지스터(M2)의 게이트 단자와 전원단자(VSS)의 사이에 접속되고, 제7스위치(SW7)는 서밍 스테이지의 제1출력단자(V1)와 제3모스 트랜지스터(M3)의 게이트 단자 사이에 접속되고, 제8스위치(SW8)는 서밍 스테이지의 제2출력단자(V2)와 제4모스 트랜지스터(M4)의 게이트 단자 사이에 접속된다. 제1~8스위치(SW1~SW8)는 모스트랜지스터로 구현될 수 있다.
삭제
삭제
삭제
삭제
이하 본 발명의 일실시예에 따른 감마버퍼(GB1~GB7)의 구동방법에 대하여 설명한다. 반전모드선택신호(IPSSENB)는 모드선택신호(IPSEN)와 반대되는 논리상태를 가진 모드선택신호이다.
먼저, IPS 감마전압 모드에 따라 제어부(예:타이밍콘트롤러)로부터 모드선택신호(IPSEN)가 '하이'로 인에이블되어 출력되면, 제1~4스위치(SW1~SW4)가 턴온되고 제5~8스위치(SW5~SW8)가 턴오프된다. 이에 따라, 도 4의 회로가 도 5와 같이 IPS 감마전압 발생부(33B)로 감마기준전압을 출력하는 IPS 감마기준전압 출력부(41)의 회로가 동작하게 된다. 따라서, 상기 감마버퍼부(32)의 감마퍼버(GB1~GB7)로부터 출력단자(OUT_IPS)를 통하여 IPS 감마전압 발생부(33B)로 감마기준전압이 각기 출력된다.
TN 감마전압 모드에 따라 상기 제어부로부터 모드선택신호(IPSEN)가 '로우'로 디스에이블되어 출력되면, 상기 제1~4스위치(SW1~SW4)가 턴온오프되고 반전모드선택신호(IPSENB)에 의해 제5~8스위치(SW5~SW8)가 턴온된다. 이에 따라, 도 4의 회로가 도 6과 같이 TN 감마전압 발생부(33A)로 감마기준전압을 출력하는 TN 감마기준전압 출력부(42)의 회로가 동작하게 된다. 따라서, 상기 감마버퍼부(32)의 감마퍼버(GB1~GB7)로부터 출력단자(OUT_TN)를 통하여 TN 감마전압 발생부(33A)로 감마기준전압이 각기 출력된다.
상기 제1~4스위치(SW1~SW4) 및 제5~8스위치(SW5~SW8)는 모스 트랜지스터로 구현하는 것이 바람직하지만 이에 한정되는 것은 아니다.
본 실시 예에서는 액정표시장치가 IPS 모드 또는 TN 모드로 동작하는 경우 필요한 감마전압을 발생하는 예를 설명하였지만, 본 발명은 이에 한정되지 아니하며, 동작모드에 따라 다른 감마전압특성을 가지는 경우 동작모드에 따라 감마기준전압을 감마버퍼부에서 스위칭하여 해당 모드 감마전압 발생부로 제공하는 다른 표시장치에 적용될 수 도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
31 : 기준전압 발생부
32 : 감마버퍼부
33A : TN 감마전압 발생부
33B : IPS 감마전압 발생부
34 : 멀티플렉서
35 : D/A 변환기

Claims (9)

  1. 직렬접속된 저항을 이용하여 전원전압을 분압하여 다수개의 감마기준전압을 발생하는 기준전압 발생부와;
    내부의 스위칭 동작을 통해 복수의 감마전압 발생부에서 요구하는 감마기준전압을 선택적으로 출력하는 다수의 감마버퍼를 구비한 감마버퍼부와;
    직렬접속된 저항을 이용하여 상기 감마버퍼부로부터 입력되는 감마기준전압들을 다시 분압함에 있어서 TN(Twisted Nematic) 모드 또는 IPS(In-Plane Switching) 모드에서 요구되는 값으로 분압하여 출력하는 상기 복수의 감마전압 발생부를 포함하여 구성한 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  2. 제1항에 있어서, 복수의 감마전압 발생부는 TN 모드 동작시 필요한 감마전압을 발생하는 감마전압 발생부와 IPS 모드 동작시 필요한 감마전압을 발생하는 감마전압 발생부를 포함하는 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  3. 제1항에 있어서, 감마버퍼는
    제1,2모스 트랜지스터(M1),(M2)로 구성되어 IPS 모드의 감마기준전압을 출력하는 IPS 감마기준전압 출력부와;
    제3,4모스 트랜지스터(M3),(M4)로 구성되어 TN 모드의 감마기준전압을 출력하는 TN 감마기준전압 출력부와;
    상기 IPS 감마기준전압 출력부가 선택되어 동작하도록 하기 위한 제1~4스위치(SW1~SW4)와;
    상기 TN 감마기준전압 출력부가 선택되어 동작하도록 하기 위한 제5~8스위치(SW5~SW8)로 구성된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  4. 제3항에 있어서, IPS 감마기준전압 출력부는
    소스 단자가 전원단자(VDDP)에 접속되고, 드레인 단자가 감마기준전압의 출력단자(OUT_IPS)에 접속되며, 게이트 단자가 서밍 스테이지의 제1출력단자에 접속된 제1모스트랜지스터(M1)와;
    드레인 단자가 상기 감마기준전압의 출력단자(OUT_IPS)에 접속되고, 소스 단자가 전원단자(VSS)에 접속되며, 게이트 단자가 상기 서밍 스테이지의 제2출력단자에 접속된 제2모스트랜지스터(M2)로 구성된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  5. 제3항에 있어서, TN 감마기준전압 출력부는
    소스 단자가 전원단자(VDDP)에 접속되고, 드레인 단자가 감마기준전압의 출력단자(OUT_TN)에 접속되며, 게이트 단자가 서밍 스테이지의 제1출력단자에 접속된 제3모스트랜지스터(M3)와;
    드레인 단자가 상기 감마기준전압의 출력단자(OUT_TN)에 접속되고, 소스 단자가 전원단자(VSS)에 접속되며, 게이트 단자가 상기 서밍 스테이지의 제2출력단자에 접속된 제4모스트랜지스터(M4)로 구성된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  6. 제3항에 있어서, 제1스위치(SW1)는 전원단자(VDDP)와 제3모스 트랜지스터(M3)의 게이트 단자 사이에 접속되고,
    제2스위치(SW2)는 제4모스 트랜지스터(M4)의 게이트 단자와 전원단자(VSS)의 사이에 접속되고,
    제3스위치(SW3)는 제1모스 트랜지스터(M1)의 게이트 단자와 서밍 스테이지의 제1출력단자의 사이에 접속되고,
    제4스위치(SW4)는 제2모스 트랜지스터(M2)의 게이트 단자와 서밍 스테이지의 제2출력단자의 사이에 접속된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  7. 제3항에 있어서,
    제5스위치(SW5)는 전원단자(VDDP)와 제1모스 트랜지스터(M1)의 게이트 사이에 접속되고,
    제6스위치(SW6)는 제2모스 트랜지스터(M2)의 게이트 단자와 전원단자(VSS)의 사이에 접속되고,
    제7스위치(SW7)는 서밍 스테이지의 제1출력단자와 제3모스 트랜지스터(M3)의 게이트 단자 사이에 접속되고,
    제8스위치(SW8)는 서밍 스테이지의 제2출력단자와 제4모스 트랜지스터(M4)의 게이트 단자 사이에 접속된 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  8. 제3항에 있어서, 제1~8스위치(SW1~SW8)는 모스트랜지스터인 것을 특징으로 하는 소스 드라이버의 감마기준전압 출력 회로.
  9. 삭제
KR1020100004652A 2010-01-19 2010-01-19 소스 드라이버의 감마기준전압 출력 회로 Active KR101101112B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020100004652A KR101101112B1 (ko) 2010-01-19 2010-01-19 소스 드라이버의 감마기준전압 출력 회로
EP11150883A EP2355088A1 (en) 2010-01-19 2011-01-13 Gamma reference output of a display data driver
TW100101284A TW201126489A (en) 2010-01-19 2011-01-13 Gamma reference voltage output circuit of source driver
CN2011100078500A CN102129847A (zh) 2010-01-19 2011-01-14 源极驱动器的伽玛参考电压输出电路
US13/008,313 US20110175942A1 (en) 2010-01-19 2011-01-18 Gamma Reference Voltage Output Circuit of Source Driver
JP2011007710A JP5356422B2 (ja) 2010-01-19 2011-01-18 ソースドライバーのガンマ基準電圧出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100004652A KR101101112B1 (ko) 2010-01-19 2010-01-19 소스 드라이버의 감마기준전압 출력 회로

Publications (2)

Publication Number Publication Date
KR20110085064A KR20110085064A (ko) 2011-07-27
KR101101112B1 true KR101101112B1 (ko) 2011-12-30

Family

ID=44144889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100004652A Active KR101101112B1 (ko) 2010-01-19 2010-01-19 소스 드라이버의 감마기준전압 출력 회로

Country Status (6)

Country Link
US (1) US20110175942A1 (ko)
EP (1) EP2355088A1 (ko)
JP (1) JP5356422B2 (ko)
KR (1) KR101101112B1 (ko)
CN (1) CN102129847A (ko)
TW (1) TW201126489A (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952667B1 (ko) * 2012-05-22 2019-02-27 삼성전자주식회사 감마 전압 생성 회로 및 그것을 포함하는 표시 장치
KR102017827B1 (ko) * 2013-01-11 2019-10-21 엘지디스플레이 주식회사 감마전압 발생부 및 이를 포함하는 액정표시장치
TWI506609B (zh) * 2013-02-08 2015-11-01 Hung Ta Liu 伽碼曲線調整方法與其伽碼電壓產生器和顯示控制系統
TWI521496B (zh) * 2014-02-11 2016-02-11 聯詠科技股份有限公司 緩衝電路、面板模組及顯示驅動方法
CN107680547B (zh) * 2014-02-13 2021-04-13 联咏科技股份有限公司 缓冲电路、面板模块及显示驱动方法
US10730584B2 (en) 2014-09-11 2020-08-04 Stacyc, Inc. Convertible motorized running cycle
CN104240665A (zh) * 2014-09-16 2014-12-24 深圳市华星光电技术有限公司 一种源极驱动电路及显示装置
CN105761655B (zh) * 2014-12-16 2019-07-26 奇景光电股份有限公司 源极驱动电路
US9772756B2 (en) 2015-06-01 2017-09-26 Novatek Microelectronics Corp. Display driver and method for adjusting color temperature of image
KR102604457B1 (ko) * 2015-12-30 2023-11-20 엘지디스플레이 주식회사 데이터 구동회로 및 이를 포함하는 표시 장치
CN107665670B (zh) * 2017-10-10 2019-10-18 深圳市华星光电半导体显示技术有限公司 Oled显示装置
KR102539963B1 (ko) 2018-05-03 2023-06-07 삼성전자주식회사 감마 전압 생성 회로 및 이를 포함하는 디스플레이 구동 장치
US11276370B2 (en) 2019-03-07 2022-03-15 Samsung Display Co., Ltd. Gamma voltage generating circuit, source driver and display device including the same
US12067954B2 (en) * 2019-06-27 2024-08-20 Lapis Semiconductor Co., Ltd. Display driver, semiconductor device, and amplifier circuit having a response-speed increase circuit
US10878738B1 (en) 2019-07-30 2020-12-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display product and drive chip for driving display panel
CN110491344B (zh) * 2019-07-30 2020-11-06 武汉华星光电半导体显示技术有限公司 用于驱动显示面板的驱动芯片及显示产品
KR102714287B1 (ko) * 2019-12-20 2024-10-10 주식회사 엘엑스세미콘 디스플레이 장치의 감마 기준 전압 출력 회로
JP7642221B2 (ja) * 2020-02-28 2025-03-10 深▲セン▼通鋭微電子技術有限公司 駆動回路および表示装置
US11603165B2 (en) 2021-03-04 2023-03-14 StaCyc, LLC Bike frame having a drive module enclosure
TWI857537B (zh) * 2022-03-30 2024-10-01 聯詠科技股份有限公司 伽瑪電壓產生器、源極驅動器和顯示裝置
KR20240002564A (ko) 2022-06-29 2024-01-05 삼성전자주식회사 가변 탭 감마 증폭기, 감마 전압 발생기 및 그것을 포함하는 표시 구동 집적 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366112A (ja) * 2001-06-07 2002-12-20 Hitachi Ltd 液晶駆動装置及び液晶表示装置
JP2004354625A (ja) * 2003-05-28 2004-12-16 Renesas Technology Corp 自発光表示装置及び自発光表示用駆動回路
JP2005345808A (ja) * 2004-06-03 2005-12-15 Silicon Works Co Ltd Ｌｃｄモジュールのソース駆動集積回路及びこれを用いたソース駆動システム
JP4258453B2 (ja) * 2004-08-09 2009-04-30 トヨタ自動車株式会社 内燃機関の吸気制御装置
JP4643954B2 (ja) * 2004-09-09 2011-03-02 ルネサスエレクトロニクス株式会社 階調電圧生成回路及び階調電圧生成方法
JP4306763B2 (ja) * 2007-04-19 2009-08-05 セイコーエプソン株式会社 ガンマ補正回路
JP4457143B2 (ja) * 2007-11-19 2010-04-28 株式会社ルネサステクノロジ 表示装置

Also Published As

Publication number Publication date
EP2355088A1 (en) 2011-08-10
KR20110085064A (ko) 2011-07-27
JP5356422B2 (ja) 2013-12-04
US20110175942A1 (en) 2011-07-21
TW201126489A (en) 2011-08-01
CN102129847A (zh) 2011-07-20
JP2011150342A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
KR101101112B1 (ko) 소스 드라이버의 감마기준전압 출력 회로
JP3942595B2 (ja) 液晶パネルの駆動回路
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
KR101732741B1 (ko) 레벨 이동 회로 및 디스플레이 드라이버회로
US10262575B2 (en) Semiconductor device
KR101155550B1 (ko) 오버 드라이버 기능을 갖는 출력 버퍼 및 이를 구비한 소오스 드라이버
EP1465147A2 (en) Drive circuit for display apparatus with selective inactivation of amplifier units for reducing power consumption
CN105590596B (zh) 驱动器以及电子设备
KR102087186B1 (ko) 증폭기 오프셋 보상 기능을 갖는 소스 구동 회로 및 이를 포함하는 디스플레이 장치
CN108696251B (zh) 驱动电路及其使用的运算放大器电路
JP6216129B2 (ja) ゲートドライバ回路及び表示装置
CN101533624B (zh) 液晶驱动装置
KR102740919B1 (ko) 디스플레이 구동 장치 및 그의 전류 바이어스 회로
JP2018036348A (ja) 表示ドライバ及び半導体装置
CN100505017C (zh) 转换电压位准电路以及方法
CN101315753A (zh) 液晶显示装置的驱动装置
CN118430471A (zh) 输出驱动器及显示装置
CN106782269B (zh) 多路复用选择电路及栅极驱动电路
CN101739924B (zh) 驱动器装置
JP4116003B2 (ja) 電流駆動回路
CN108540101A (zh) 运算放大器
JP2009258237A (ja) 液晶駆動装置
CN112150973B (zh) 用于驱动显示面板的设备和方法
CN110473505B (zh) 输出缓冲器与源极驱动器
JP5937168B2 (ja) ゲートドライバ及び関連する回路バッファ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100119

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110413

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110927

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111226

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140917

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150901

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160922

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170907

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200911

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210908

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20220906

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20230908

Start annual number: 13

End annual number: 13