[go: up one dir, main page]

KR101100091B1 - 구동용 집적회로, 표시패널 및 표시장치 - Google Patents

구동용 집적회로, 표시패널 및 표시장치 Download PDF

Info

Publication number
KR101100091B1
KR101100091B1 KR1020110045941A KR20110045941A KR101100091B1 KR 101100091 B1 KR101100091 B1 KR 101100091B1 KR 1020110045941 A KR1020110045941 A KR 1020110045941A KR 20110045941 A KR20110045941 A KR 20110045941A KR 101100091 B1 KR101100091 B1 KR 101100091B1
Authority
KR
South Korea
Prior art keywords
electrode
input
dummy
control circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110045941A
Other languages
English (en)
Other versions
KR20110057115A (ko
Inventor
켄이찌 코무라사키
아키오 니시노
히로유키 오오노
신지 아사쿠라
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20110057115A publication Critical patent/KR20110057115A/ko
Application granted granted Critical
Publication of KR101100091B1 publication Critical patent/KR101100091B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 표시부재층을 표시 구동하기 위한 구동용 집적회로(7)를 갖는 표시장치이다. 구동용 집적회로(7)는, 투명기판(2) 상에 형성된 입력용 배선 도체(81)에 접속하는 입력 전극 패드(72)와, 출력용 배선 도체(82)에 접속하는 출력 전극 패드(73)를 구비하고, 입력 전극 패드(72)의 근방에 형성된 입력신호 제어회로부(75)와, 출력 전극 패드(73)의 근방에 형성된 출력신호 제어회로부(76)를 내장한다. 구동용 집적회로(7)의 실장면에 있어서, 상기 입력신호 제어회로부(75)와 출력신호 제어회로부(76) 사이의 위치에, 더미 범프(94)를 설치했다.
[특허문헌] 일본 특허공개 평9-68715호 공보

Description

구동용 집적회로, 표시패널 및 표시장치{INTEGRATED CIRCUIT FOR DRIVING, DISPLAY PANEL AND DISPLAY DEVICE}
본 발명은, 액정표시장치, EL 디스플레이 등의 표시장치에 관한 것으로서, 특히, 그 표시장치를 표시 구동하기 위한 구동용 집적회로의 실장구조에 관한 것이다.
표시장치의 일종인 액정장치의 액정표시패널은, 유리 등으로 이루어지는 2장의 투명기판 상에 각각, 표시 화소를 형성하는 표시 전극, 배향막을 순차 형성하고, 이들의 기판 사이에, 스페이서를 분산시켜서, 열경화성 밀봉부재로 맞붙인 것이다. 이 1쌍의 기판 사이에 액정주입구를 통해 액정을 주입하고, 그 후 주입구를 밀봉한다.
또한, 표시장치의 다른 일종인 EL 장치의 표시 패널도, 상기 액정표시패널과 마찬가지의 구조를 갖는다. 액정표시패널과 다른 곳은, 2장의 기판의 사이에 개재하는 액정층 대신에, 유기 또는 무기 EL층으로 이루어지는 발광층이 설치되는 것이다.
그러나, 2장의 기판 사이에, 표시에 관여하는 층이 존재하는 점에서 공통되고 있으므로, 이러한 층을 총칭하여, 「표시부재층」이라고 하기로 한다.
상기 표시부재층을 끼우는 2장의 기판에는, 각각 평행한 복수의 배선으로 이루어지는 표시 전극이, 서로 직각인 각도로 되도록 하여 설치되어 있다.
그리고, 한쪽 기판의 표시 전극과 다른쪽 기판의 표시 전극이 대향해서 표시 화소가 형성되고, 이 표시 화소가 종횡으로 배열되어 표시 화소영역을 구성한다.
표시 화소영역에서 표시 구동시키기 위해서는, 소정 표시 전극에 소정 신호를 공급할 필요가 있지만, 이 소정 신호는 구동용 집적회로에 의해 생성된다.
구동용 집적회로는, 표시 전극을 구동하는 것이며, 한쪽의 투명기판의 주위에 돌출된 소정 배선 도체에 범프를 통해서 직접 실장하는 구성이 알려져 있다[칩 온 글래스(COG) 방식].
이 COG방식에 의하면, 구동용 집적회로의 실장면에는, 외부의 제어회로로부터 화상신호나 클럭 등의 타이밍 신호, 전원전압신호 등을 입력하는 입력 전극 패드와, 표시 전극에 소정 표시신호를 출력하는 출력 전극 패드가 형성되고 있고, 이들 전극 패드에 금 등으로 이루어지는 범프를 형성하고 있다.
이하, 범프가 형성된 전극 패드를 단지 「전극」이라고 하는 경우가 있다.
그리고, 이들 전극에 대응하도록, 기판에는 배선 도체가 형성되어 있고, 전극과 배선 도체를, 이방성 도전막(ACF)을 통해서 가열 압착하여, 전기적 접속 및 기계적인 접합을 행하고 있다.
또한, 입력 전극의 근방에는, 외부의 제어회로로부터 공급되는 신호를 처리하는 입력신호 제어회로부가 형성되고, 또한, 출력 전극의 근방에는 입력신호 제어회로부로부터 공급되는 각종 내부신호를 처리하여 출력 전극에 표시 전압을 공급하는 출력신호 제어회로부가 형성되어 있다.
이와 같은 구성의 구동용 집적회로에 있어서는, 입력 전극과 출력 전극이, 구동용 집적회로의 실장면의 대향하는 변에 형성되어 있다.
그런데, 구동용 집적회로에 있어서는, 입력 전극수와 출력 전극수가 크게 다르다.
따라서, 구동용 집적회로의 실장면에는, 복수개의 전극을 균일하게 배치 형성하는 것이 어렵다. 즉, 구동용 집적회로의 실장면에 있어서, 대향하는 1쌍의 변에서 전극 배치 밀도가 불균일하게 된다.
이 때문에, 구동용 집적회로를 기판 상에 실장하기 위해서, 이방성 도전막을 통해 압착할 때에는, 범프마다 걸리는 압력이 불균일하게 되고, 구동용 집적회로의 전기적 접속불량을 초래하며, 응력 변형에 의해, 구동용 집적회로가 손상을 받아 파손돼 버린다라는 문제가 있었다.
그래서, 입력 전극 패드 상의 범프와 출력 전극 패드 상의 범프의 배치의 불균일을 완화하기 위해서, 입력 전극 패드 상의 범프 열(列)에, 더미 범프(보조 범프)를 개재시켜서, 균등하게 되도록 배치하는 구조도 제안되어 있었다(문헌[1] 참조).
[1] 일본 특허공개 평9-68715호 공보
그러나, 상술한 종래의 구동용 집적회로는, 전기적 접속에 관여하는 범프 열에, 전기적으로 관여하지 않는 더미 범프를, 동일한 열에 추가하여 설치하고 있기 때문에, 구동용 집적회로의 면적이 대개 증가하게 되어, 구동용 집적회로가 커져 버린다.
이 결과, 구동용 집적회로(칩)의 웨이퍼 면적당 점유(占有)수가 감소하고, 비용이 높게 된다. 또한, 구동용 집적회로의 실장 면적이 커져 버리므로, 표시장치 전체의 외형 치수도 커져 버리고, COG 방식에서 장점인 협액연화(狹額緣化)를 달성할 수 없게 되어 버린다.
본 발명의 목적은, 범프 배치 밀도의 불균일성에 기인하는 구동용 집적회로의 접속 불량이나 손상을 저감하고, 또한 외형 치수를 작게 할 수 있고, 또한 신뢰성의 높고, 소형화 가능한 표시장치를 제공하는 것에 있다.
본 발명의 표시장치는, 제 1 표시 전극이 형성된 제 1 기판과, 제 2 표시 전극이 형성된 제 2 기판과, 상기 제 1, 제 2 기판 사이에 개재된 표시부재층과, 상기 제 2 기판에 형성되고, 상기 제 2 표시 전극에 접속되는 출력용 배선 도체와, 상기 제 2 기판에 형성되고, 외부제어회로의 신호가 공급되는 입력용 배선 도체와, 상기 제 2 기판에 실장되고, 상기 입력용 배선 도체 및 출력용 배선 도체에 접합되는 구동용 집적회로를 구비하는 것이다.
상기 구동용 집적회로는, 그 제 2 기판에의 실장면에, 상기 입력용 배선 도체에 접속하는 입력 전극과, 출력용 배선 도체에 접속하는 출력 전극과, 입력 전극의 근방에 형성된 입력신호 제어회로부와, 출력 전극의 근방에 형성된 출력신호 제어회로부를 구비하고, 상기 구동용 집적회로의 실장면에는, 상기 입력신호 제어회로부와 출력신호 제어회로부 사이의 위치에, 소정의 높이를 가진 더미 범프가 형성되어 있다.
본 발명의 구성에서는, 더미 범프를, 입력신호 제어회로부와 출력신호 제어회로부의 간극의 공간을 이용해서 배치할 수 있기 때문에, 구동용 집적회로의 대형화를 방지할 수 있다.
이것에 의해, 소정 면적의 웨이퍼로부터 취출하는 구동용 집적회로의 점유수가 증가하여, 저비용화가 가능하게 된다. 이것에 의해, 소형이며 값싼 표시장치가 실현된다.
또한, 더미 범프를 설치했기 때문에, 출력 전극 패드에 형성한 범프와, 입력 전극 패드에 형성한 범프의 배치의 불균일성이 해소되고, 구동용 집적회로를 기판에 실장함에 있어서 가압시의 응력에 대해서도 전기적인 접속 불량이나 파손 등도 해소할 수 있고, 또한 신뢰성이 높은 표시장치가 된다.
또한, 상기 구동용 집적회로의 출력 전극이 상기 구동용 집적회로의 대향하는 1쌍의 변의 한쪽 변을 따라 배열되어 있음과 아울러, 입력 전극이 다른쪽 변을 따라 배열되어 있는 구조이면, 입력신호 제어회로부를 입력 전극의 근방에 형성할 수 있다.
상기 입력신호 제어회로부는, 상기 다른쪽 변을 따라 배열된 입력 전극이 2개로 분단되는 위치에 배치하고 있는 구조이면, 다음 효과가 있다. 예컨대, 출력신호로부터 동일 전압 레벨의 신호가 출력되었을 때, 전압 강하에 의해, 출력신호의 레벨에 불균일이 고려된다. 이러한 불균일을 해소하기 위해서, 특히, 입력 전원 전압을 구동용 집적회로에 2계통 공급할 수 있다. 즉, 2계통 공급되는 입력 전원 전압을, 입력신호 제어회로에서 2분된 양측에 각각 배치할 수 있고, 각 입력 전원 전압이 공급되는 입력 전극으로부터 입력신호 제어회로까지의 사이를 최단 거리로 설정할 수 있다.
상기 입력 전극 및 더미 범프의 평면형상의 면적의 합계는, 상기 출력 전극의 면적에 대해서, 70~130%로 설정하는 것이 바람직하다. 이것에 의해, 상기 입력 전극의 범프 및 더미 범프가 배선 등의 도체 혹은 기판 표면에 접촉하는 총면적과, 상기 출력 전극의 범프가 배선 도체에 접촉하는 총면적에 차이가 나지 않도록 할 수 있고, 구동용 집적회로의 한쪽 변측과 다른쪽 변측에서의 범프의 배치의 불균일을 방지할 수 있다. 따라서, 실장시의 가압 응력에 의한 신뢰성이 크게 향상된다.
상기 더미 범프를 복수개 설치하고, 인접하는 더미 범프와의 간격이 1㎜ 이하로 되도록 설정하면, 더미 범프를 고밀도로 배치할 수 있다.
본 발명에 있어서의 상술의, 또는 또 다른 이점, 특징 및 효과는, 첨부도면을 참조해서 다음에 서술하는 실시형태의 설명에 의해 명확하게 된다.
본 발명의 표시장치는, 범프 배치 밀도의 불균일성에 기인하는 구동용 집적회로의 접속 불량이나 손상을 저감하고, 또한 외형 치수를 작게 할 수 있고, 또한 신뢰성의 높고, 소형화 가능한 것이다.
도 1은 본 발명의 표시장치의 일례인 액정표시장치의 개략 단면도이다.
도 2는 액정표시장치의 외관사시도이다.
도 3은 액정표시장치에 포함되는 액정표시패널을 나타내는 단면도이다.
도 4는 구동용 집적회로가 실장되어 있는 상태의 액정표시패널을 나타내는 평면도이다.
도 5는 기판상의 구동용 집적회로의 실장 영역에 형성된 배선 도체를 확대해서 나타내는 평면도이다.
도 6은 구동용 집적회로의 실장면을 나타내는 평면도이다.
도 7은 액정표시패널의 구동용 집적회로 실장 부분을 확대해서 나타내는 측단면도이다.
도 8은 액정표시패널의 구동용 집적회로 실장 부분을 나타내는 측면도이다.
이하의 설명에 있어서, 본 발명의 표시장치로서, 2장의 전극 사이에 액정층을 개재시킨 액정표시장치를 이용하여 설명한다.
< 전체 구조 >
도 1은, 본 발명의 액정표시장치의 개략 단면도이며, 도 2는 액정표시장치의 외관사시도이다.
본 발명의 액정표시장치는, 제 1 기판인 투명기판(1) 및 제 2 기판인 투명기판(2)을 포함하는 액정표시패널(LC)과, 그 하측에는 도광판(D) 및 광원(L)을 포함하는 백라이트(BL)와, 양자를 수용하는 상측 케이스체(P1) 및 하측 케이스체(P2)로 이루어지는 용기로 주로 구성되어 있다.
백라이트(BL)는, LED 모듈, 냉음극관 등의 광원(L)과 도광판(D)으로 이루어지고, 도광판(D)의 한쪽의 측면으로부터 입사된 광이, 액정표시패널(LC)에 균일하게 출사되어, 액정표시패널(LC)의 표시 화소영역에 광이 조사되게 되어 있다.
이러한 액정표시패널(LC)과, 백라이트(BL)는, 2개의 케이스체(P1,P2)로 이루어지는 용기에 수용 및 배치되어 있다.
상측 케이스체(P1)는 액정표시패널(LC)을 지지하는 것이며, 하측 케이스체(P2)는 백라이트(BL)를 보호함과 아울러, 열을 외부로 방출하는 히트싱크 기판을 겸하는 것이다.
<액정표시패널>
도 3은, 본 발명의 액정표시장치에 이용되는 액정표시패널의 단면도이다.
액정표시패널(LC)은, 도 3에 나타내는 바와 같이, 제 1 기판인 투명기판(1), 제 2 기판인 투명기판(2), 양 투명기판(1,2) 사이에 끼워진 액정층(3)을 갖고 있다. 투명기판(1)과 투명기판(2)은, 액정층(3)을 둘러싸도록 밀봉부재(4)에 의해 맞붙여지고, 그 사이에 액정층(3)이 배치되어 있다.
또한, 투명기판(1)의 내면[액정층(3)에 접하는 면]에는, 예컨대, 표시 전극, 배향막 등의 내부 구조물(5)이 형성되어 있고, 또한, 투명기판(2)의 내면에도 표시 전극, 배향막 등의 내부 구조물(6)이 형성되어 있다.
이 투명기판(1)의 내부 구조물(5)을 구성하는 표시 전극과 투명기판(2)의 내부 구조물(6)을 구성하는 표시 전극은, 서로 대향해서 매트릭스상으로 배열되고, 이것에 의해 표시 화소영역을 형성하고 있다.
또한, 투명기판(1) 및 투명기판(2)의 내면 이외의 부위에는, 도면에서는 생략하고 있지만, 편광판, 위상차 필름, 필요에 따라서 확산 필름 등이 배치되어 있다.
또한, 이 액정표시장치가 투과형 액정표시장치일 경우에 있어서는, 표시 전극은, 모두 투명전극으로 구성되고, 표시 화소영역은, 백라이트(BL)로부터의 광을 표시면측에 투과시킨다.
반투과형 액정표시장치일 경우에 있어서는, 표시 화소영역은, 일부가 반사 금속막으로 구성된 광반사부와, 일부가 백라이트(BL)의 광을 투과할 수 있는 광투과부로 구성되어 있다.
이 반투과형 액정표시장치에서는, 표시면측으로부터 입사한 외부의 광을, 화소영역의 광반사부에서 반사하고, 표시면측으로 되돌림과 아울러, 백라이트(BL)의 광을 광투과부에서 투과시킨다.
이것에 의해, 외광이 강할 경우에는, 반사형 모드로 표시하고, 외광이 약한 때에는, 투과형 모드로 표시를 행할 수 있다.
또한, 컬러 표시를 달성하기 위해서, 투명기판(2) 또는 투명기판(1) 중 어느 하나의 화소영역에, 칼라필터를 형성해도 된다.
또한, 표시 구동방식에 따라서는, 투명기판(2)의 내부 구조물(6)의 각 화소영역에 스위칭 수단(TFT소자)을 형성하고, 화소영역마다 표시를 제어하도록 하여도 좋다.
또한, 투명기판(2)은, 투명기판(1)에 비교해서, 형상이 큰 기판으로 되어 있고, 투명기판(2)의 외주영역에는, 구동용 집적회로(7)가 실장되어 있다. 이 때, 투명기판(2)의 내부 구조물(6)로서는, 표시 전극이나 스위칭소자에 접속하는 배선 도체, 투명기판(1)의 표시 전극에 접속하는 배선 도체, 구동용 집적회로에 소정 전압이나 디지털 화상신호를 공급하는 배선 도체가 형성된다.
또한, 투명기판(1)의 표시 전극과, 투명기판(2)의 배선 도체의 접속구조(S)는, 예컨대, 밀봉부재(4)에 도전성 입자를 첨가해 두고, 이 밀봉부재(4)를 통해서 투명기판(1)의 표시 전극과 투명기판(2)의 소정 배선 도체를 대향시켜서 전기적인 접속을 행한다. 또한, 별도의 접속방법으로서는, 투명기판(1)의 표시 전극에 접속하는 배선 도체와, 투명기판(2)의 배선 도체를 서로 대향시켜서, 그 사이에 접속 범프(접속전위점)를 설치하여 접속해도 상관없다.
또한, 배선패턴을 형성하지 않은 측의 기판, 예컨대 투명기판(1)의 표시 전극은, 양 기판(1,2) 사이의 외주에 배치한 도전성 필러를 통해서, 상기 배선패턴에 접속해도 상관없다.
투명기판(2)이나 투명기판(1)의 재질은, 유리, 투광성 플라스틱 등을 예시할 수 있다. 내부 구조물(5,6)의 표시 전극은, 투명 도전재료인 ITO나 산화주석 등으로 형성된다. 또한, 광반사부를 구성하는 반사 금속막은 알루미늄이나 티타늄 등으로 구성된다. 또한, 배향막은 러빙(rubbing) 처리한 폴리이미드 수지로 이루어진다. 칼라필터를 설치할 경우에는, 수지에 염료나 안료 등 첨가하여, 화소영역마다 빨강, 초록, 파랑의 각 색의 필터를 형성한다. 또한 각 필터간이나 화소영역의 주위에는, 차광하는 목적으로 흑색수지를 사용해도 된다.
이러한 투명기판(2)과 투명기판(1)을, 밀봉부재(4)를 끼워 맞붙여서 압착하고, 그 밀봉부재(4)의 일부의 개구보다 네마틱 액정 등으로 이루어지는 액정재를 주입하고, 그런 뒤에, 그 주입구(41)를 밀봉한다. 또한, 이 2장의 기판(1,2)을 맞붙임에 있어서, 양 기판(1,2)의 갭을 제어하는 갭 재(스페이서)가 첨가되어 있다.
이 맞붙임에 있어서, 양 투명기판(1,2)에 배열한 쌍방의 내부 구조물(5,6)의 표시 전극은, 양자가 직교하도록 된다. 표시 전극의 교차부분이 각 화소영역으로 되고, 이 화소영역이 집합해서 표시 화소영역이 된다.
이와 같이 하여, 액정표시패널(LC)이 구성된다.
<구동용 집적회로>
도 4는, 액정표시 제어의 동작을 행하는 구동용 집적회로(7)가 탑재되어 있는 상태를 나타내는 액정표시패널의 평면도이다.
또한, 도 5는, 투명기판(2) 상의, 구동용 집적회로(7)의 실장 영역을 나타내는 평면도이다.
도 6은 구동용 집적회로(7)의 실장면을 본 평면도이다. 도 6에 있어서, 사선부로 나타내는 영역은, 제어회로부가 형성되어 있는 영역을 나타내고 있다.
도 4를 참조하여, 구동용 집적회로(7)는, 투명기판(1)과의 접합 영역을 제외한, 투명기판(2)의 하측영역과 좌측영역에 각각 배치되어 있다.
그리고, 구동용 집적회로(7)는, 투명기판(2)의 하단 가까이에 형성된 입력용의 배선 도체(81)와, 투명기판(2)의 화면영역에 형성된 표시 전극에 연결되는 배선 도체(82)에 접속되어 있다.
배선 도체(81)는, 외부의 제어회로로부터의 신호를 구동용 집적회로(7)에 공급하기 위한 신호입력용의 배선 도체다.
배선 도체(82)는, 표시 전극에 접속하기 위한 출력신호전송용 배선 도체이며, 구동용 집적회로(7)에서 처리된 신호를 표시내용에 따라 출력하는 것이다.
이들 배선 도체(81,82)는, 도 5에 나타내는 바와 같이, 투명기판(2) 상에, 구동용 집적회로(7)의 형상에 따라서, 구동용 집적회로(7)의 실장 영역의 일부에까지 연장해서 형성되어 있다.
구동용 집적회로(7)는, 크게 나누어 2종류의 회로부를 갖고 있다. 즉, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)이다.
입력신호 제어회로부(75)는, 도 6에 나타내는 바와 같이, 구동용 집적회로(7)의 도면의 하측[배선 도체(81)측]의 변(V)의 근방에서, 중앙부근에 형성되어 있다.
출력신호 제어회로부(76)는, 구동용 집적회로(7)의 대략 중앙영역에 형성되고, 구동용 집적회로(7)의 대부분을 차지하도록 배치되어 있다.
2개의 제어회로부(75,76)의, 구동용 집적회로(7) 중에 차지하는 면적비율은, 출력신호 제어회로부(76)가 압도적으로 큰 면적을 갖고 있다.
입력신호 제어회로부(75)와 출력신호 제어회로부(76)는, 내부의 배선패턴에 서로 접속되어 있다.
또한, 구동용 집적회로(7)의 실장면의 실리카나 질화규소 등의 절연층막으로 덮여진 면에는, 도 6에 나타내는 바와 같이, 2종류의 전극 패드(72,73)와, 더미 범프를 형성하기 위한 금속도체, 예컨대 크롬, 알루미늄으로 형성된 영역(이하 「더미 전극 패드」라고 함)(74)이 형성되어 있다.
입력 전극 패드(72)는, 배선 도체(81)에 접속되고, 출력 전극 패드(73)는 배선 도체(82)에 접속된다.
입력 전극 패드(72)는, 내부배선패턴을 통해서 입력신호 제어회로부(75)에 연결되는 전극이며, 구동용 집적회로(7)의 실장면에 있어서, 직사각형상의 구동용 집적회로(7)의 도면의 하측의 변(V)을 따라 형성되어 있다.
출력 전극 패드(73)는, 내부배선패턴을 통해서 출력신호 제어회로부(76)에 연결되는 전극이며, 입력 전극 패드(72)의 배치된 측과 반대측의 변(U)을 따라 배치되어 있다.
입력신호 제어회로부(75)는, 입력 전극 패드(72)로부터 공급되는 전원전압이나 클럭 신호, 화상신호를 받아서 처리하는 것이며, 처리한 결과인 출력신호를 출력신호 제어회로부(76)에 내부신호로서 공급한다.
출력신호 제어회로부(76)는, 클럭 신호를 기초로 하여 형성된 표시 타이밍 신호와, 화상신호에 기초하여, 소정 전위의 표시신호를 작성 처리하여, 타이밍 신호에 기초하여 출력 전극 패드(73)에 출력하는 것이다. 이 표시신호는, 배선 도체(82)를 통해서 액정표시패널의 표시 전극에 공급된다.
한편, 더미 전극 패드(74)는, 더미 범프(94)를 형성하기 위한 영역이며, 입력신호 제어회로부(75)에도 출력신호 제어회로부(76)에도 접속되어 있지 않다. 따라서, 회로적으로 전혀 동작하는 전극이 아니다.
더미 전극 패드(74)는, 도 6에 나타내는 바와 같이, 구동용 집적회로(7)의 도면의 하측의 변(V)의 중앙부, 또한 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극영역에 배치되어 있다.
따라서, 더미 범프(94)를, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극의 공간을 이용해서 배치할 수 있다. 이 때문에, 구동용 집적회로(7)를 소형으로 설계할 수 있다.
또한, 도 6에 나타나 있는 바와 같이, 구동용 집적회로(7)의 도면의 하측의 변(V)에 형성된 입력 전극 패드(72)가, 중앙부 부근에 형성된 입력신호 제어회로부(75)에 의해 좌우로 분단되어서 배치되어 있다.
이 입력 전극 패드(72)가, 입력신호 제어회로부(75)에 의해 2개로 분단되는 것은, 구동용 집적회로를 소형화하기 위해서 유효하다.
종래, 이 하측의 변(V)에 필요한 수의 입력 전극 패드를 균등하게 배치하고 있었지만, 이것에서는 하측의 변(V)의 데드 스페이스가 커져 버린다. 그래서, 종래, 하측의 변(V)의 근방에까지 형성될 일이 없었던 입력신호 제어회로부(75)를, 하측의 변(V)의 근방에 배치함으로써, 하측의 변(V)의 근방에 발생하는 데드 스페이스를 삭감하여, 구동용 집적회로(7)의 소형화를 도모하고 있다.
또한, 입력 전극 패드(72)에 공급되는 신호의 하나에 전원전압이 있다. 출력신호가 일제히 동작하면 출력신호의 전압이 변동해버려, 표시 얼룩이 발생해버린다.
그래서, 입력 전원 전압을 2계통 형성하여, 각 계통으로부터 전원을 공급함으로써, 전압강하를 억제하고 있다. 이 입력 전원 전압 2계통을, 입력신호 제어회로부(75)를 사이에 두고 양측에 각각 1계통씩 설치함으로써, 이 입력 전극 패드(72)로부터 입력신호 제어회로부(75)에의 배선패턴의 드로잉이 최단 또한 용이하게 되고, 패턴 설계가 매우 간단하게 된다.
도 7은, 구동용 집적회로 실장부분(C)을 확대해서 나타내는 단면도이다.
도 8은, 투명기판(2)에 실장된 구동용 집적회로를 나타내기 위한, 도 7의 방향(B)으로부터 본 측면도이다.
구동용 집적회로(7)는, 금의 도금 등에 의한 범프(92,93)를 통해서, 투명기판(2) 상에 실장되어 있다. 바꿔 말하면 구동용 집적회로(7)의 입력 전극 패드(72), 출력 전극 패드(73)와 배선 도체(81,82)가 범프(92,93)를 통해서 접속되어 있다. 범프에서 접속된 내부공간에는, 이방성 도전수지부재(9)가 충전되고, 또한 구동용 집적회로(7)의 전체가 보호 수지(10)로 덮어져 있다.
또한, 도 8에 있어서, 이방성 도전수지부재(9), 보호 수지(10)는 도시하지 않고 있다.
여기서, 구동용 집적회로(7)의 실장면에 설치된 더미 전극 패드(74)에 대해서 설명한다.
더미 전극 패드(74)는, 구동용 집적회로(7)의 실장면에 있어서, 입력신호 제어회로부(75)에 근접해서, 더미 범프(94)를 형성하기 위한 영역이다.
이 더미 전극 패드(74)에도, 입력 전극 패드(72), 출력 전극 패드(73)와 마찬가지로, 금의 도금 등에 의한 더미 범프(94)가 형성되어 있다. 더미 범프(94)를 형성하는 이유는, 다음과 같다.
전술한 바와 같이, 본 발명에서는, 도 6의 도면의 하측의 변(V)에서 입력신호 제어회로부(75)를 중앙부 부근에 형성했기 때문에, 더미 범프(94)가 존재하지 않으면, 구동용 집적회로(7)를 투명기판(2)에 실장할 때에 가해지는 응력에 의해서, 구동용 집적회로(7)의 중앙부가 아래로 볼록한 상태로 휠 우려가 있다.
휨이 발생하면, 입력 전극 패드(72)와 배선 도체(81)의 접속상태가 불안정하게 되고, 또한, 구동용 집적회로(7)의 중앙부 부근이 파손되어 버린다.
이것을 해소하기 위해서, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극영역에, 입력 전극 패드(72)나 출력 전극 패드(73)에 형성되는 범프와 실질적으로 동일한 높이, 또는 약간 낮은 더미 범프(94)를 형성하고 있다.
이 더미 범프(94)의 평면형상은, 원형이여도, 가로로 긴 원형이여도, 정사각형이여도, 가로로 긴 직사각형이여도, 가로로 긴 다이아몬드형이여도 상관없다. 도 6이나 도 8에서는, 가로로 긴 직사각형의 것을 예시하고 있다.
그리고, 더미 범프(94)의 수는, 그 형상에 따라서, 입력신호 제어회로부(75)와 출력신호 제어회로부(76)의 간극을 충족할 정도로 형성한다.
범프수의 목표로서, 도 6의 도면 상변측의 변(U)을 따라 형성되는 출력 전극 패드(73) 상의 범프(93)의 평면형상의 면적의 합계[실질적으로는 출력 전극 패드(73)의 합계 면적]를 100으로 했을 때, 입력 전극 패드(72) 상의 범프(91) 및 더미 전극 패드(74) 상의 더미 범프(94)의 평면형상의 면적의 합계[실질적으로는 입력 전극 패드(72) 및 더미 전극 패드(74)의 합계 면적]가, 70~130의 비율로 되도록 설정하는 것이 바람직하다.
이것에 의해, 구동용 집적회로(7)를 투명기판(2)에 실장할 때, 구동용 집적회로(7)의 상부로부터 가압했을 때의 응력이, 서로 대향하여 만나는 상변(U)측과 하변(V)측에서 대략 균등하게 되고, 구동용 집적회로(7)를 안정해서 실장할 수 있다. 또는 입력 전극 패드(72)와 배선 도체(81)의 접속 신뢰성을 확보할 수 있다.
또한, 입력 전극 패드(72)나 출력 전극 패드(73)에 형성된 범프(92,93)는 기판(2)의 배선 도체(81,82)에 접합되는 것에 대해서, 더미 전극 패드(74)에 형성된 더미 범프(94)는, 배선 도체에 전기적으로 접속되지 않는다. 이 때문에, 배선 도체의 두께분만큼, 더미 범프(94)가 기판(2)으로부터 떠버리게 된다.
그래서, 투명기판(2) 상에, 더미의 배선 도체를 형성한다라는 구성도 고려된다. 이것에 의해, 더미 전극 패드(74)도, 입력 전극 패드(72)나 출력 전극 패드(73)와 마찬가지로, 투명기판(2)에 고정할 수 있다.
그러나, 더미의 배선 도체는 절대로 필요한 것은 아니고, 투명기판(2) 상에 더미 배선 도체가 형성되어 있지 않은 경우이여도, 구동용 집적회로(7)의 중앙부가 휘었을 때에 더미 범프(94)가 기판(2)에 압접되어, 구동용 집적회로(7)의 휨량을 억제하기 때문에, 접속 신뢰성을 확보하고, 구동용 집적회로의 파손을 유효하게 방지할 수 있게 된다.
또한, 복수의 더미 범프(94)는, 서로 인접하는 간격이 1㎜이하가 되도록 설정하면 된다. 이것에 의해, 더미 범프(94)를 고밀도로 형성할 수 있다.
이상과 같이, 구동용 집적회로(7)의 실장면에 있어서, 입력신호 제어회로부(75)와 출력신호 제어회로부(76) 사이(데드 스페이스의 간극)에, 더미 범프(94)를 갖는 더미 전극 패드(74)를 형성함으로써, 더미 범프 배치용 공간을 준비하지 않아도, 범프의 배치의 불균일을 개선할 수 있다.
이 결과, 구동용 집적회로의 웨이퍼로부터의 점유수를 손상시키는 일이 없게 되고, 값싸고 소형의 구동용 집적회로를 사용하는 것이 가능하게 되고, 이것에 의해 표시장치를 소형화할 수 있다.
또한, 범프 배치 밀도의 불균일성에 기인하는 전기적 및 기계적인 접속 불균형을 저감할 수 있고, 신뢰성이 높은 플립 칩방식의 표시장치를 제공할 수 있다.
이상에서, 본 발명의 실시형태를 설명했지만, 본 발명의 실시는, 상기 형태에 한정되는 것은 아니다. 예컨대, 지금까지, 표시장치로서, 2장의 전극 간에 표시부재층으로서 액정층을 개재시킨 액정표시장치를 이용하여 실시예를 설명해 왔지만, 표시부재층, 유기 또는 무기 EL층으로 이루어지는 발광층을 개재시킨 EL 표시장치이여도 본 발명을 적용할 수 있다.
1 … 제 1 기판 2 … 제 2 기판
3 … 표시부재층(액정층) 4 … 밀봉부재
7 … 구동용 집적회로 71 … 범프
72 … 입력 전극 패드 73 … 출력 전극 패드
74 … 더미 범프 75 … 입력신호 제어회로부
76 … 출력신호 제어회로부 81,82 … 배선 도체
9 … 이방성 도전수지부재 10 … 보호 수지

Claims (15)

  1. 표시패널의 기판에 실장되는 실장면을 갖는 구동용 집적회로로서:
    상기 실장면에 형성된 입력 전극;
    상기 실장면에 형성된 출력 전극;
    상기 실장면에 형성되고 또한 상기 실장면의 장변의 중앙부에 위치하는 입력신호 제어회로부;
    상기 실장면에 형성된 출력신호 제어회로부; 및
    상기 실장면에 형성된 더미 전극을 구비하고,
    상기 더미 전극은 상기 입력신호 제어회로부와 상기 출력신호 제어회로부의 사이에 위치하고 있는 것을 특징으로 하는 구동용 집적회로.
  2. 제1항에 있어서, 상기 입력 전극은 복수개 구비하고, 상기 복수의 입력 전극은 제 1 입력 전극군과, 상기 입력신호 제어회로부를 사이에 두고 상기 제 1 입력 전극군과 나란히 배치되는 제 2 입력 전극군을 갖고 있는 것을 특징으로 하는 구동용 집적회로.
  3. 제1항에 있어서, 상기 더미 전극 상에 더미 범프가 형성되어 있는 것을 특징으로 하는 구동용 집적회로.
  4. 제3항에 있어서, 상기 더미 전극 및 상기 더미 범프는 복수개 형성되고, 인접하는 상기 더미 범프의 간격은 1mm 이하로 설정되어 있는 것을 특징으로 하는 구동용 집적회로.
  5. 제1항에 있어서, 상기 입력 전극 및 상기 더미 전극의 평면형상의 면적의 합계는, 상기 출력 전극의 평면형상의 면적에 대해서, 70~130%로 설정되어 있는 것을 특징으로 하는 구동용 집적회로.
  6. 제 1 표시 전극을 갖는 제 1 기판;
    제 2 표시 전극을 갖는 제 2 기판;
    상기 제 1 기판과 상기 제 2 기판 사이에 개재된 표시부재;
    상기 제 2 표시 전극에 접속된 출력용 배선 도체;
    외부제어회로에 접속된 입력용 배선 도체; 및
    실장면을 갖는 구동용 집적회로를 구비하고,
    상기 구동용 집적회로는,
    상기 실장면에 형성되고 또한 상기 입력용 배선 도체에 접속된 입력 전극;
    상기 실장면에 형성되고 또한 상기 출력용 배선 도체에 접속된 출력 전극;
    상기 실장면에 형성되고 또한 상기 실장면의 장변의 중앙부에 위치하는 입력신호 제어회로부;
    상기 실장면에 형성된 출력신호 제어회로부; 및
    상기 실장면에 형성된 더미 전극을 구비하고,
    상기 더미 전극은 상기 입력신호 제어회로부와 상기 출력신호 제어회로부의 사이에 위치하고 있는 것을 특징으로 하는 표시패널.
  7. 제6항에 있어서, 상기 입력 전극은 복수개 구비하고, 상기 복수의 입력 전극은 제 1 입력 전극군과, 상기 입력신호 제어회로부를 사이에 두고 상기 제 1 입력 전극군과 나란히 배치되는 제 2 입력 전극군을 갖고 있는 것을 특징으로 하는 표시패널.
  8. 제6항에 있어서, 상기 더미 전극 상에 더미 범프가 형성되어 있는 것을 특징으로 하는 표시패널.
  9. 제8항에 있어서, 상기 더미 전극 및 상기 더미 범프는 복수개 형성되고, 인접하는 상기 더미 범프의 간격은 1mm 이하로 설정되어 있는 것을 특징으로 하는 표시패널.
  10. 제6항에 있어서, 상기 입력 전극 및 상기 더미 전극의 평면형상의 면적의 합계는, 상기 출력 전극의 평면형상의 면적에 대해서, 70~130%로 설정되어 있는 것을 특징으로 하는 표시패널.
  11. 제 1 표시 전극을 갖는 제 1 기판;
    제 2 표시 전극을 갖는 제 2 기판;
    상기 제 1 기판과 상기 제 2 기판 사이에 개재된 표시부재;
    상기 제 2 표시 전극에 접속된 출력용 배선 도체;
    외부제어회로에 접속된 입력용 배선 도체;
    실장면을 갖는 구동용 집적회로; 및
    상기 제 1 기판 또는 상기 제 2 기판에 대향하여 배치된 백라이트를 구비하고,
    상기 구동용 집적회로는,
    상기 실장면에 형성되고 또한 상기 입력용 배선 도체에 접속된 입력 전극;
    상기 실장면에 형성되고 또한 상기 출력용 배선 도체에 접속된 출력 전극;
    상기 실장면에 형성되고 또한 상기 실장면의 장변의 중앙부에 위치하는 입력신호 제어회로부;
    상기 실장면에 형성된 출력신호 제어회로부; 및
    상기 실장면에 형성된 더미 전극을 구비하고,
    상기 더미 전극은 상기 입력신호 제어회로부와 상기 출력신호 제어회로부의 사이에 위치하고 있는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서, 상기 입력 전극은 복수개 구비하고, 상기 복수의 입력 전극은 제 1 입력 전극군과, 상기 입력신호 제어회로부를 사이에 두고 상기 제 1 입력 전극군과 나란히 배치되는 제 2 입력 전극군을 갖고 있는 것을 특징으로 하는 표시장치.
  13. 제11항에 있어서, 상기 더미 전극 상에 더미 범프가 형성되어 있는 것을 특징으로 하는 표시장치.
  14. 제13항에 있어서, 상기 더미 전극 및 상기 더미 범프는 복수개 형성되고, 인접하는 상기 더미 범프의 간격은 1mm 이하로 설정되어 있는 것을 특징으로 하는 표시장치.
  15. 제11항에 있어서, 상기 입력 전극 및 상기 더미 전극의 평면형상의 면적의 합계는, 상기 출력 전극의 평면형상의 면적에 대해서, 70~130%로 설정되어 있는 것을 특징으로 하는 표시장치.
KR1020110045941A 2004-09-28 2011-05-16 구동용 집적회로, 표시패널 및 표시장치 Expired - Fee Related KR101100091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004281667A JP4748963B2 (ja) 2004-09-28 2004-09-28 表示装置
JPJP-P-2004-281667 2004-09-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090421A Division KR101056031B1 (ko) 2004-09-28 2005-09-28 표시장치

Publications (2)

Publication Number Publication Date
KR20110057115A KR20110057115A (ko) 2011-05-31
KR101100091B1 true KR101100091B1 (ko) 2011-12-29

Family

ID=36238412

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050090421A Expired - Fee Related KR101056031B1 (ko) 2004-09-28 2005-09-28 표시장치
KR1020110045941A Expired - Fee Related KR101100091B1 (ko) 2004-09-28 2011-05-16 구동용 집적회로, 표시패널 및 표시장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050090421A Expired - Fee Related KR101056031B1 (ko) 2004-09-28 2005-09-28 표시장치

Country Status (3)

Country Link
JP (1) JP4748963B2 (ko)
KR (2) KR101056031B1 (ko)
CN (2) CN100416351C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2487435C1 (ru) * 2009-06-16 2013-07-10 Шарп Кабусики Кайся Полупроводниковый кристалл и его монтажная структура
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
JP2014053597A (ja) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd チップ型電子部品及び接続構造体
KR102540732B1 (ko) 2018-07-20 2023-06-08 주식회사 엘엑스세미콘 소스 드라이브 ic 및 이를 포함하는 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237038B2 (ja) * 1993-06-01 2001-12-10 カシオ計算機株式会社 液晶表示装置
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JPH1116948A (ja) * 1997-06-24 1999-01-22 Seiko Epson Corp 半導体装置
JP3482826B2 (ja) * 1997-08-01 2004-01-06 セイコーエプソン株式会社 Ic実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置
JP3548682B2 (ja) * 1998-03-25 2004-07-28 シャープ株式会社 半導体チップおよびそれを備えるテープキャリアパッケージ
JP2002217237A (ja) * 2001-01-17 2002-08-02 Toshiba Corp 平面表示装置
JP4747426B2 (ja) * 2001-03-14 2011-08-17 日本テキサス・インスツルメンツ株式会社 駆動回路
KR100857494B1 (ko) * 2002-04-30 2008-09-08 삼성전자주식회사 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치

Also Published As

Publication number Publication date
KR20110057115A (ko) 2011-05-31
KR20060051747A (ko) 2006-05-19
JP2006098496A (ja) 2006-04-13
CN101329483A (zh) 2008-12-24
CN1758096A (zh) 2006-04-12
JP4748963B2 (ja) 2011-08-17
CN101329483B (zh) 2012-04-25
KR101056031B1 (ko) 2011-08-10
CN100416351C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
KR100473010B1 (ko) 전기 광학 장치, 그 검사 방법 및 전자기기
US6963385B2 (en) Electrooptic device, driving IC, and electronic apparatus
US9360719B2 (en) Display device
US20060290871A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
EP2357512B1 (en) Electro-optical device and electronic apparatus
JP2002040472A (ja) 液晶装置の製造方法および液晶装置と電子機器
US20180004030A1 (en) Mounting substrate and display device
JP2018112692A (ja) 表示装置
KR101100091B1 (ko) 구동용 집적회로, 표시패널 및 표시장치
US9110323B2 (en) Liquid crystal display device
US20080186293A1 (en) Display device including wiring board
US20190162994A1 (en) Electronic device
KR100885378B1 (ko) 액정표시장치
JP2008083206A (ja) 液晶装置及び電子機器
US20040222272A1 (en) Solder printing mask, wiring board and production method thereof, electrooptical apparatus and production method thereof and electronic device and production method thereof
JP2009031464A (ja) 液晶装置及び電子機器
JP2004363171A (ja) 配線基板及びその製造方法、チップモジュール、電気光学装置及びその製造方法、並びに電子機器
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
KR100839149B1 (ko) 액정표시장치 및 그 제조방법
KR100774578B1 (ko) 액정표시장치
KR100544817B1 (ko) 엘씨디 모듈
JP2009088096A (ja) 実装構造体、電気光学装置、電子部品の実装方法
US20230411324A1 (en) Display device and driver
JP4941203B2 (ja) 実装構造体、実装構造体の検査方法及び電気光学装置
KR100642856B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 4

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20151111

Year of fee payment: 5

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 7

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

Fee payment year number: 10

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 11

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PC1903 Unpaid annual fee

Not in force date: 20221223

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20221223

St.27 status event code: N-4-6-H10-H13-oth-PC1903