KR101097688B1 - 기판과 기판의 일 면에 증착되는 층을 포함하는 구조체를 제조하는 방법 - Google Patents
기판과 기판의 일 면에 증착되는 층을 포함하는 구조체를 제조하는 방법 Download PDFInfo
- Publication number
- KR101097688B1 KR101097688B1 KR1020107009126A KR20107009126A KR101097688B1 KR 101097688 B1 KR101097688 B1 KR 101097688B1 KR 1020107009126 A KR1020107009126 A KR 1020107009126A KR 20107009126 A KR20107009126 A KR 20107009126A KR 101097688 B1 KR101097688 B1 KR 101097688B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- brittle
- deposition
- cleavage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 178
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 78
- 238000000151 deposition Methods 0.000 claims abstract description 74
- 230000008021 deposition Effects 0.000 claims abstract description 57
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 43
- 230000007017 scission Effects 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000003287 optical effect Effects 0.000 claims abstract description 4
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 18
- 239000002131 composite material Substances 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 11
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 8
- 229910003460 diamond Inorganic materials 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910003465 moissanite Inorganic materials 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 229910002059 quaternary alloy Inorganic materials 0.000 claims description 4
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 239000002994 raw material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 100
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000002513 implantation Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000000407 epitaxy Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 241000894007 species Species 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002787 reinforcement Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- -1 InGaN Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 231100000925 very toxic Toxicity 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
본 발명은 전자 장치, 광학 장치, 광전자 장치 또는 광발전 장치용의 구조체(1)를 제조하는 방법으로서, 상기 구조체(1)는 기판(10)과 상기 기판(10)의 면들 중 하나에 재료를 증착시킴으로써 형성되는 층(20)을 포함하며, 이 방법은: - 한편으로는 상기 기판(10)과 다른 한편으로는 나머지를 정의하는 취성 구역(11)을 포함하는 취성 기판(12)의 형성 단계, - 상기 취성 기판(12)의 2개의 면의 각각에 상기 재료의 층(20, 21)의 증착 단계, - 상기 취성 기판(12)의 분열 단계를 포함하여, 상기 기판(10)의 한 면(1B)은 증착된 재료의 층(20)으로 덮이는 한편 다른 면(1A)은 노출되는, 상기 구조체(1)를 형성하는 것을 특징으로 한다.
Description
본 발명은 전자 장치, 광학 장치, 광전자 장치 또는 광발전 장치용의 구조체의 제조 방법에 관한 것으로, 상기 구조체는 기판과 기판의 면들 중 하나 상에 재료를 퇴적시킴으로써 형성되는 층을 포함한다.
최첨단 기술은 PECVD("플라즈마 강화 화학 기상 증착(Plasma-Enhanced Chemical Vapour Deposition)"의 머리글자)와 같은 적응된 기술에 따라 얇은 층이 퇴적될 기판의 면을 선택하는 것이 가능하다는 것을 나타낸다. 그럼에도 불구하고, 프로세스가 복잡하여, 금속 오염을 유발할 수 있고 퇴적된 층이 갈라질 수 있다.
미선택 기술의 이용은 기판의 양면 상에 퇴적을 야기한다. 그러면, 원하지 않는 면 상에 퇴적된 층을 제거하는 것도 가능해진다. 이러한 목적으로, 예를 들면, 다른 재료 보호를 위해 다른 재료 상에 유지하고, 그 후 보호되지 않은 면상의 층을 제거하기 위해 에칭을 실행하기를 원하는 층을 접착할 수 있다. 그러나, 이 층(특히, SiN, AlN 또는 다이아몬드인 경우)의 성질에 따라, 그 회수(withdrawal)는 종종 기판의 재료와 비교하여 매우 어려워 선택되지 않는다.
또한, 저작물 즉, "Silicon Processing for the VLSI Era, Vol. 1 : Process Technology" by Stanley Wolf and Richard N. Tauber, Lattice Press; 2nd edition (November 1 , 1999), ISBN-10: 0961672161 in Chapter "14, Dry Etching for VLSI"에 설명이 기재되어 있는 RIE 에칭("반응성 이온 에칭(Reactive Ion Etching)"의 머리글자)을 사용하는 것도 가능하다. 이러한 플라즈마에 의해 지원되는 건식 에칭은 다른 면을 보호할 필요 없이 세정할 면의 선택을 가능하게 하지만, 그 효율성은 제거할 재료에 의존한다. 또, 이러한 비교적 어려운 기술은 NF3 또는 SF6와 같은 매우 유독성의 가스 및 오염물질의 사용을 필요로 한다. 따라서, 그러한 기술은 특별한 동작 조건 특히, 특별 제한을 수반한다.
이 문제의 특정 예는 SopSiC("Silicon on Polycrystalline SiC"의 머리글자) 또는 SiCopSiC("Silicon Carbide On Polycrystalline SiC"의 머리글자) 기판의 후면 상에 다결정 실리콘의 층을 형성하는 동안 조우된다.
SopSiC 기판은 적외선을 주로 투과하므로, 전면에서 분자 빔 에피택시(MBE)의 실현에 적합한 온도를 얻기 위해 이 기판의 후면을 통해 이 기판을 충분히 가열하는 것은 불가능하다.
적외선을 흡수하는 후면에 증착되는 다결정 실리콘의 층이 고온으로 가열될 수 있으며, 그에 의해 에피택시를 달성하는 데 필요한 온도에 도달하기 위해 전도에 의해 SopSiC 기판의 가열이 가능하게 된다.
이에 대하여, 공보 US 5,296,385호 US 2004/0152312, EP 0 449 524호 WO 2006/082467호 및 FR 07 54172호를 참고할 수 있다.
현재, 실현 방법은, 원하지 않는 면 상에 형성된 층을 제거하기 위해 에칭을 실행하도록, SopSiC 기판에서 면의 선택 없이 즉, 기판의 양 면에 다결정 실리콘을 증착하는 데 있다.
도 1a를 참조하면, 층(500)의 범위를 정하는 취성 구역(510)이 다결정 실리콘인 기판(520)에 주입에 의해 형성된다.
도 1b를 참조하면, SopSiC로 지정된 구조체(100)가 SiO2인 접착층(300)으로 인해, 다결정 실리콘은 기판(520)을 다결정 SiC(또한 p-SiC로도 표기)인 지지부(400)에 접착함으로써, 그리고 층(500)을 지지부(400) 상에 이동시킴으로써 형성된다.
도 1c를 참조하면, 구조체(100)의 접착은 약 800 내지 1200℃의 온도에서 수증기의 분위기 하에서 어닐링에 의해 안정화되며, 실리콘 및 SiC의 열 산화에 의해 즉, 층들(400 및 500)의 표면 상의 실리콘의 소모에 의해 구조체(100)의 양면 상의 SiO2의 층들(110 및 120)의 형성에 기여한다.
도 1d를 참조하면, 이어서, 다결정 실리콘(또한 p-Si로도 표기)의 층(200)이 앞서 획득된 기판 상에 면의 구별 없이 실행된다. 이를 위해, LPCVD(Low Pressure Chemical Vapor Deposition) 기술이 620℃의 온도에서 사용될 수 있다.
도 1e를 참조하면, 단결정 실리콘(500)인 층의 면에 위치하는 p-Si의 층(200)이 RIE 에칭에 의해 SopSiC 구조체에서 제거된다.
도 1f를 참조하면, 단결정 실리콘층(500)의 면에 위치하는 SiO2의 층(110)이 SiO2를 선택적으로 용해하고 실리콘을 그대로 두는 HF의 용액의 작용에 의해 SopSiC 구조체로부터 제거된다.
마지막으로, 다결정 실리콘인 층(500)의 구조체가 MBE에 의해 에피택시용으로 준비하도록 세정된다.
이 방법은 다수의 단계를 포함하고, 선택적 에칭을 실행하기 위해 구현하는 데 복잡하고 고가의 기술을 이용하는 것으로 이해된다.
또, 강한 열 절연체인 SiO2인 층이 SiC 다결정인 층(400)과 실리콘 다결정인 후방층(200) 사이에 형성되어, 이 후방층에 의한 가열의 효율을 저하시킨다. 이 SiO2의 층(120)의 억제는 구현하기에 매우 고가인 보충적인 에칭 단계를 필요하게 만든다.
따라서, 본 발명의 목적 중 하나는 재료의 층이 구현하는데 많은 비용이 들지 않고, RIE 타입의 에칭에 의지하는 것을 회피하는, 구현하는 데 간단하고 비용이 저렴한 미선택 증착 기술을 사용하여 기판의 한 면에만 증착되는 구조체를 제조하는 방법을 제안하는 것이다.
본 발명에 따르면, 전자 장치, 광학 장치, 광전자 장치 또는 광발전 장치용의 구조체를 제조하는 방법으로서, 상기 구조체는 기판과 상기 기판의 면들 중 하나에 재료를 증착시킴으로써 형성되는 층을 포함하며, 상기 방법은:
- 한편으로는 상기 기판과 다른 한편으로는 나머지를 정의하는 취성 구역을 포함하는 취성 기판의 형성 단계,
- 상기 취성 기판의 2개의 면의 각각에 상기 재료의 층의 증착 단계,
- 상기 취성 기판의 분열 단계를 포함하여,
상기 기판의 한 면은 증착된 재료의 층으로 덮이는 한편 다른 면은 노출되는, 상기 구조체를 형성하는 것을 특징으로 하는 구조체의 제조 방법을 제공하는 것이 제안된다. 이 문맥에서 노출된이 의미하는 것은 기판의 상기 면이 층으로 덮이지 않은 사실이다.
일 실시예에 따르면, 상기 분열의 써멀 버짓(thermal budget)은 증착에 의해 제공되는 써멀 버짓보다 크다. 상기 증착 단계는 따라서, 상기 분열 단계 이전에 실행된다.
제2 실시예에 따르면, 상기 분열의 써멀 버짓은 증착에 의해 제공되는 써멀 버짓보다 작다.
상기 분열 단계는 따라서, 상기 증착 단계 동안 실행된다. 상기 취성 기판은 분열된 부분이 상기 증착 단계 동안 서로 떨어져서 이동하지 않도록 유지되는 것이 바람직하며; 특히 유리한 방법으로는, 상기 취성 기판은 상기 증착 단계 동안 수평으로 유지된다.
바람직한 실시예에 따르면, 상기 분열 단계는 상기 층의 재료의 증착실 내에서 실행된다.
본 발명의 구현의 변형에 따르면, 상기 방법은
- 취성 기판의 양면 상에 비결정 형태의 재료의 증착 단계
- 상기 취성 기판의 분열 단계
- 상기 재료를 결정화하는 데 적합한 온도에서 어닐링하는 단계의 연속적인 단계들을 포함한다.
본 발명의 다른 가능한 특징에 따르면,
- 상기 취성 구역은 상기 기판에 이온 종들의 주입에 의해 형성되고;
- 상기 기판은 지지 기판 및 시드층을 포함하는 합성 기판이며;
- 상기 기판은 이하의 재료: Al2O3, ZnO, Ⅲ/Ⅴ족의 재료와 그 3원 및 4원 합금, Si, SiC, 다결정 SiC, 다이아몬드, Ge 및 그 합금 중 하나를 포함하고;
- 증착된 재료는 이하의 재료: 비결정 Si, 단결정 Si, 다결정 Si, Ge, SiC, 다결정 SiC, 비결정 SiC, Ⅲ/Ⅴ족의 재료와 그 3원 및 4원 합금, Al2O3, SiO2, Si3N4 및 다이아몬드 중에서 선택되며;
- 상기 기판은 타입 SopSiC 또는 SiCopSiC의 합성 구조체이고, 증착된 재료의 층은 다결정 실리콘으로 되고;
- 상기 방법은 그에 따라 형성된 상기 구조체의 기판의 노출된 면에 분자 빔 에피택시의 실행 단계를 더 포함한다.
본 발명에 의하면, 재료의 층이 구현하는데 많은 비용이 들지 않고, RIE 타입의 에칭에 의지하는 것을 회피하는, 구현하는 데 간단하고 비용이 저렴한 미선택 증착 기술을 사용하여 기판의 한 면에만 증착되는 구조체를 제조하는 방법을 얻을 수 있다.
도 1a 내지 1f는 종래 기술의 미선택 증착 방법의 단계들을 도시하는 도면이다.
도 2a 내지 2c는 소스 기판 내에서의 취성 구역의 형성을 도시하는 도면이다.
도 3a 및 3b는 본 발명의 제1 실시예의 단계들을 도시하는 도면이다.
도 4a 및 4b는 본 발명의 제2 실시예의 단계들을 도시하는 도면이다.
도 5a 내지 5c는 본 발명의 제3 실시예의 단계들을 도시하는 도면이다.
도 6은 본 발명에 따른 방법에 의해 얻어지는 구조체 및 그 구조체와 잔여 구조체를 나타내는 도면이다.
도 7a 내지 7h는 제1 변형에 따르는, SopSiC 기판 상의 p-Si 내에서 후방 층의 증착의 본 발명의 적용의 제1 예를 도시하는 도면이다.
도 8a 내지 8d는 SopSiC 기판 상의 p-Si 내에서 후방 층의 증착의 본 발명의 적용의 제2 변형을 도시하는 도면이다.
도 9a 내지 9d는 SopSiC 기판 상의 p-Si 내에서 후방 층의 증착의 본 발명의 적용의 일례를 도시하는 도면이다.
도 2a 내지 2c는 소스 기판 내에서의 취성 구역의 형성을 도시하는 도면이다.
도 3a 및 3b는 본 발명의 제1 실시예의 단계들을 도시하는 도면이다.
도 4a 및 4b는 본 발명의 제2 실시예의 단계들을 도시하는 도면이다.
도 5a 내지 5c는 본 발명의 제3 실시예의 단계들을 도시하는 도면이다.
도 6은 본 발명에 따른 방법에 의해 얻어지는 구조체 및 그 구조체와 잔여 구조체를 나타내는 도면이다.
도 7a 내지 7h는 제1 변형에 따르는, SopSiC 기판 상의 p-Si 내에서 후방 층의 증착의 본 발명의 적용의 제1 예를 도시하는 도면이다.
도 8a 내지 8d는 SopSiC 기판 상의 p-Si 내에서 후방 층의 증착의 본 발명의 적용의 제2 변형을 도시하는 도면이다.
도 9a 내지 9d는 SopSiC 기판 상의 p-Si 내에서 후방 층의 증착의 본 발명의 적용의 일례를 도시하는 도면이다.
일반적인 방법에서, 본 발명은 벌크나 합성물일 수 있는(즉, 상이한 재료의 복수의 층들을 포함하는) 기판(12)의 제조를 포함하고, 기판(12)은 취성 구역(11)을 포함하며, 그에 따라 기판(12)이 갈라질 수 있다.
초기의 기판의 표면에 평행한 면을 따라 기판을 2개의 층으로 분할하는 동작을 의미하는 "분열(cleavage)"이나 "균열"에 의해, 이후의 제거나 분리를 가능하게 하며, 그에 따라 형성된 2개의 층은 독립적이지만, 모세관 현상 또는 흡입 효과가 그들 층 사이에 일정한 부착을 생성할 수 있다. 따라서, 제거의 단계는 분열의 뒤쪽의 단계이고 분열과 구별되는 것으로 지정된다. 이어지는 설명에서, 분열된 기판이 언급될 때, 2개의 층들이 서로 여전히 접촉하고 있는 것을 이해해야 한다.
취성 구역의 형성 후에, 부서지기 쉬운 기판의 2개의 면 위에 재료의 증착 및 부서지기 쉬운 기판의 분열이 일어난다.
아래에 상세히 설명되는 예들에 따르면, 분열의 단계는 증착 단계 동안 또는 그 후에 일어날 수 있다.
마지막으로, 상술한 증착 및 분열의 단계는 기판(12)으로부터 2개의 분열된 부분의 제거가 후속하여, 기판(12)의 부분(10)으로부터 형성되는 구조체(1)를 획득하며, 주입이 이루어지는 면은 노출되고 다른 면은 증착된 재료에 의해 덮여진다. 노출된 면은 이후에 예컨대, 에피택시를 사용하기 위해 준비될 수 있다.
본 발명에 따르는 방법의 다른 단계들을 이하 상세히 설명할 것이다.
본 발명은 벌크 기판(10)뿐만 아니라 적어도 2개의 상이한 재료의 층으로부터 형성되거나, 상이한 결정 특성을 갖는 재료들로 형성되는 합성 기판에도 적용 가능하다.
벌크 기판의 경우, 이 기판의 면은 이후에 증착된 층에 의해 덮이지 않게 선택된다. 선택의 문제는 기판의 재료가 극성일 때 또는 예컨대, 에폭시와 같은 이후의 의도된 용법에 따라 제기될 수 있다. 예컨대, 거칠기, 또는 밀도나 결함에 따라, 당업자는 기판의 면들 중 하나 또는 나머지를 선택할 것이다. 아래의 후속하는 텍스트에서, "전면"은 계속 노출된 상태이어야 하는 기판의 면을 지칭하고, "후면"은 증착된 재료로 덮여지는 면을 지칭한다.
지지 기판과 시드(seed)층을 포함하는 합성 기판 상의 에피택시의 경우에, 전면은 에피택시된 재료의 것에 적응된 격자 파라미터에 의해 일반적으로 선택되는 재료에서 시드층의 자유 표면이 된다.
기판(10)은 아래의 재료들: Al2O3, ZnO, Ⅲ/Ⅴ족의 재료(예를 들면, GaAs, InP, InSb, GaSb, InN, GaN, AlN, p-Aln; P-BN, BN 및 InGaN, AlGaN, InAlGaN과 같은 그들의 3원 및 4원 합금) 중에서, 또는 Si, SiC, p-SiC, Ge와 같은 Ⅳ족의 재료 및 그들의 합금으로부터도 선택될 수 있다. 합성 기판 중에서, GaN, AlN, AlGaN 및 InGaN과 같은 Ⅲ/N 2원, 3원, 4원 재료들의 에피택시용으로 특히 잘 적응된 것으로서 타입 SopSiC 또는 SiCopSiC의 기판을 예컨대, 인용할 수 있다.
기판(10)이 벌크일 때, 주입이 실행되고 분리를 용이하게 하기 위해 제거되도록 의도된 면 상에 보강재의 기능을 갖는 기판을 접착하는 것이 바람직하다.
증착될 재료는 아래의 재료: Si 비결정성, 단결정 또는 다결정 Si, 비결정 SiC, 단 또는 다결정 SiC, Ge, Ⅲ/Ⅴ족(InP, GaAs, AlN, p-AlN …)의 재료, Al2O3, SiO2, Si3N4, 다이아몬드 중에서 선택될 수 있다.
본 발명이 적외선을 MBE에 사용하도록 의도된 적외선을 투과하는 기판에 관한 것일 때, 증착된 재료는 흡수하도록 선택된다. 일반적으로, 이후의 열 처리 동안 기판에 더 나은 접착을 보증하기 위해 비결정층보다는 증착된 결정층을 얻는 것이 추구된다.
바람직하게는, 본 발명은 MBE에 의해 에피택시를 실현하기 위해 주로 적외선을 투과하는 기판에 관한 것이다.
이들 기판의 재료는 예를 들면, SiC, 사파이어(Al2O3), GaN, AlN(단결정뿐만 아니라 다결정), BN, ZnO, InSb 또는 다이아몬드 중에서 선택될 수 있다. 이들 재료는 합성 기판(10)의 경우에 지지 기판을 형성한다.
실제로, 시드층이 흡수 재료 내에 형성될지라도, 합성 기판(10)의 어셈블리는 주로 적외선을 투과시키는 상태로 남는다. 그 후, 에피택시의 역할을 하는 면에 대향하는 기판(10)의 면상에 증착되는 재료가 실리콘(비결정, 단결정, 다결정), Ge, InP 및 GaAs와 같은 적외선을 흡수하는 재료 중에서 선택된다.
취성
구역의 형성
도 2a를 참조할 때, 벌크 기판(12)에 대해, 면들 중 하나 상에 재료의 층을 증착하기를 원하는 기판의 준비 후에, 방법의 제1 단계는 이 기판(12) 내에 취성 구역(11)을 생성하는 단계로 이루어지고, 그에 따라 기판이 분열될 수 있다.
일반적으로, 취성 구역의 생성은 기판에 이온 종의 주입에 의해 실행된다. 당업자는 주입하려는 기판, 주입되는 종 및 취성 구역에 필요한 깊이에 따라, 주입의 조건(도즈량(dose) 및 에너지)을 결정할 수 있다.
취성 구역의 깊이는 노출된 상태를 유지하도록 의도된 기판의 면 상에 증착된 재료의 층으로 제거될 기판의 두께를 정의한다. 결국, 주입은 바람직하게는, 증착된 층에 의해 종단에서 덮여질 필요가 없는 기판의 면을 통해 실행된다. 당업자는 일반적으로, 초기 기판의 재료의 손실을 제한하기 위해 얕은 깊이의 취성 구역을 실현하는 데 관심이 있다.
취성 구역은 기판(12)(즉, 최종 구조에 속하는 기판(10) 및 나머지)에 2개의 층을 형성할 수 있게 하지만, 이들 2개의 층은 이 단계에서 독립적인 것은 아니다.
본 발명의 범위 내에서, 분열을 허용하는 것은 적절한 써멀 버짓(thermal budget)의 인가이다. 써멀 버짓에 의해, 한정된 시간 동안 정해진 온도 범위를 적용하는 것을 이해한다.
분열의 써멀 버짓은 앞서 실행된 고려된 재료 상으로의 주입의 조건에 의존한다. 일반적으로, 주입된 종의 도즈량을 감소시키면, 분열을 실행하기 위해 더 큰 써멀 버짓을 인가할 필요가 있다. 써멀 버짓의 결정은 당업자의 권한 내에 있다.
도 2a에 기재 및 예시된 앞선 예에서, 기판(10)은 벌크이고 기판(12)도 동등하게 벌크이다.
인식의 변화에 따라, 벌크 기판(10)을 획득하기 위해, 도 2b를 참조할 때, 벌크 기판(10A)에 증착된 층이 덮여질 필요가 없는 종단에서 기판의 면 상에 보강재(10B)를 접착함으로써 합성 기판(12)을 먼저 형성하는 것이 유리할 수 있다.
이 경우에, 취성 구역(11)은 노출된 주입에 의해, 즉, 벌크 기판을 형성하기 위해 주입에 의해 가로지르기 어려울 만큼 두꺼운 보강재의 접착 이전에 기판(10A) 내에 생성된다. 보강재의 존재는 증착된 층으로 제거될 기판(10A)의 미세 층을 경화시킴으로써 기판(12)으로부터 분열된 부분의 분리를 용이하게 한다.
기판(10)이 합성인 경우에, 기판(12)은 또한 합성이고 도 2C를 참조할 때 지지 기판(10C)과 시드층(10D)을 형성하기 위해 사전에 취성화된 소스 기판(10E)을 포함하여 형성된다. 주입은 접착하기 전에, 지지 기판(10C) 상에 소스 기판(10E)을 접착하는 역할을 하는 산화물 층(10F)에 의해 실행된다(이에 대해, 예 1 및 2의 상세한 설명 참조).
첫 번째 경우: 증착에 의해 제공되는 써멀
버짓이
분열에 필요한 써멀
버
짓 미만이다.
증착에 의해, 이 텍스트에서 분자빔 에피택시(MBE)나 명칭 CVD: LPCVD("저압 화학적 기상 증착"), PECVD("플라즈마 강화 화학적 기상 증착") 또는 MOCVD("금속유기 화학 기상 증착) 하에 알려진 기술이 이해된다.
재료의 증착에 의해 제공되는 써멀 버짓이 분열의 써멀 버짓 미만인 경우에, 방법은 연속적으로:
- 취성의 기판 상으로의 재료의 증착: 도 3a를 참조할 때, 층(21)이 기판(12)의 전면 상에 증착되고 층(20)이 후면 상에 증착된다;
- 취성의 기판의 분열(도 3b에 취성 구역(11)의 위치에 두꺼운 점선에 의해 개략적으로 도시됨);
- 분열된 기판의 2개의 부분의 분리를 포함한다.
분열은 써멀 버짓의 인가에 의해 주로 실행되지만, 블레이드의 삽입 또는 기계적 압력의 인가에 의해 완결될 수 있다.
두 번째 경우: 증착에 의해 제공되는 써멀
버짓은
분열에 필요한 써멀
버
짓보다 크다
분열에 필요한 써멀 버짓이 재료의 증착에 의해 제공되는 써멀 버짓 미만인 경우에, 2개의 상이한 방식의 동작이 가능하다:
■ 제1 옵션은 아래의 단계를 연속적으로 실행하는 것이다:
- (도 4a에 개략적으로 예시된 바와 같이) 필요한 써멀 버짓을 제공함으로써 취성의 기판(12)의 분열을 실현하는 단계;
- 전면에 층(21)을 그리고 후면에 층(20)을 증착하는 방식에 적응된 온도에서 면의 선택 없이 재료를 증착하는 단계(도 4b);
- 분열된 기판의 2개의 부분을 분리하는 단계
증착 단계 동안 분열이 일어나는 경우를 고려한다; 실제로, 증착 자체만을 고려하여 적용되고 분열에 필요한 써멀 버짓을 제공하는 온도의 램프(ramp)가 증착 단계의 일부인 것으로 고려된다.
재료의 증착 전에 분열이 일어날 때, 이 경우에 균열 후에, 2개의 분열된 부분이, 재료가 틈새 내에 정착하는 것을 피하기 위해 분리하지 않도록 취성의 기판을 유지하는 것이 바람직하다. 이에 대하여, 기판(12)은 바람직하게는, 상부 부분의 무게로, 2개의 부분이 증착 단계 동안 서로 접촉한 상태로 있도록 수평으로 위치한다.
■ 제2 옵션은 아래의 순서로 단계들을 실행하는 것으로 이루어진다:
- 취성의 기판 상에 비결정 형태 하에 재료를 증착하는 단계.
이를 위해, 써멀 버짓이 분열에 필요한 것보다 적게 인가된다. 도 5a를 참조하면, 비결정 층(21A)이 전면에 형성되고 비결정 층(20A)이 후면에 형성된다.
- 분열용의 써멀 버짓을 제공함으로써 비결정 재료로 덮여진 취성의 기판의 분열을 실현하는 단계(도 5b)
- 온도를 상승시킴으로써 증착된 재료 결정을 생성하는 단계: 도 5c를 참조할 때, 기판의 전면 및 후면에 각각 결정층(21 및 20),
- 분열된 기판의 2개의 부분을 분리하는 단계.
증착 및 분열의 단계의 순서가 어떻든, 재료의 증착 시에 제공된 써멀 버짓이 취성 기판의 균열에 기여한다. 또한, 증착 및 분열의 동작은 온도의 램프 및 인가되는 써멀 버짓의 간단한 적응에 의해, 동일한 엔클로저(enclosure) 내에서 실행될 수 있다. 이로써, 1층으로만 덮여진 기판(10)을 획득하는 데 필요한 단계들의 수를 제한할 수 있게 된다. 그러나, 균열이 있는 재료가 증착실을 오염시킬 수 있는 입자들을 생성하는 경우에, 증착실의 외부에서 분열을 실현하는 것이 바람직하다. 분열이 증착 전에 실현되면, 취성 기판(12)은 증착시까지 분열되는 부분을 접촉시킨 상태를 유지하도록 조작된다.
분리
마지막으로, 모든 경우에, 분열된 기판의 2개의 부분이 분리된다. 이를 위해, 2개의 핀셋이 사용될 수 있어, 흡입 시스템과 함께, 기판을 조작할 수 있게 한다. 도 6을 참조하면, 한편으로 증착된 층(20)의 원하는 면(후면(1B))에 덮여진 기판(10)을 포함하는 최종 구성(1)과, 다른 한편으로, 다른 면 상에 증착되는 층(21)에 의해 덮이는 기판(12)의 나머지를 포함하는 잔여 구성(2)이 획득된다. 이 잔여 구성(2)은 제거될 수 있지만 증착된 증(21)을 제거하고 소스 기판(12)의 나머지를 재사용하기 전에 연마함으로써 재활용될 수도 있다.
이후의 단계들
증착된 층(21)이 없어진 최종 구성(1)의 전면(1A)이 이후의 사용(예컨대, 분자빔 에피택시)을 고려하여 준비될 수 있다.
합성 기판(1)의 제조의 경우에, 상이한 층들 사이에 접착 에너지를 강화시키도록 의도된 이 구성의 안정화 어닐링을 실행하는 것이 바람직하다.
덮이지 않은 전사층(10D)이 공기와 접촉하여 천연 산화물을 형성하는 재료(예컨대, 실리콘과 같은)로 된 경우(도 2c와 비교)에, 안정화 어닐링 중에 SiO2의 형성 동안 그 부분적인 소모를 고려하여 원하는 층(10D)의 최종 두께를 획득하기 위해 소스 기판(10E) 내의 주입의 깊이를 한정하는 것이 필요하며: 산화물의 회수 후에 전사되는 층(10D)의 최종 두께는 따라서 전사되는 초기 두께보다 더 얇다. 유사하게, 증착된 층(20)의 재료가 천연 산화물을 형성하는 재료로 된 경우에, 산화물의 형성에 의해 소모될 두께를 제공하여 그 결과 재료의 더 큰 두께를 증착하는 것이 필요하다.
발명에 따르는 방법의 실시의 상이한 예들을 이하 설명한다.
예 1: 합성 기판
SopSiC
상의 p-
Si
에 후방 층의 형성
변형 1: 분열이 증착 단계 동안 실행된다
도 7a를 참조하면, 단결정 실리콘인 소스 기판(1200)이 산화되어 약 2000Å 두께의 SiO2의 층(3000)을 형성한다.
도 7b를 참조하면, 취성 구역(1100)이 시드층(1000)을 형성하기 위해 층(3000)을 통해 이 소스 기판(1200) 내에 주입에 의해 생성된다. 주입 에너지는 획득되기를 원하는 깊이에 따라 당업자에 의해 조정되며; 주입의 도즈량은 5.10e16 atoms/㎠로 된다.
도 7c를 참조하면, 표면이 적절한 방법으로 준비되어 있는 취성 구성(12)을 형성하기 위해 SiO2의 층(3000)을 통해 취성 소스 기판(1200)을 다결정 SiC인 지지부(4000)와 접촉시킴으로써 친수성 접착이 실행된다.
이 취성 구성(12)은 분열 후에 2개의 부분이 서로 멀리 이동하지 않도록 증착실 내에 놓이며, 그 후 취성 구성이 다결정 Si와 p-SiC 사이에서 접착의 제1 안정화에 영향을 주도록 350℃로 가열된다.
도 7d를 참조하면, 350°∼620℃의 온도를 유도하도록 의도된 온도의 램프가 램프의 중에 500 ℃ 아래에서 일어날 수 있도록 적용된다.
도 7e를 참조하면, 620℃에서 면의 선택 없이 6시간30분 동안 다결정 실리콘의 증착을 진행한다. 따라서, 2개의 층(20 및 21)이 구성(12)의 각각의 면 상에 5㎛ 두께로 형성된다.
온도는 증착실의 개방 전에 적절한 램프만큼 감소된다.
도 7f를 참조하면, 분열된 부분은 예를 들면, 핀셋의 도움으로 구성(12)으로부터 분리된다. 기판 SopSiC(10)의 단결정 실리콘의 면이 그에 따라 노출된다.
도 7g를 참조하면, 그 후 2개의 면의 각각 상에서 SiO2의 층(50)의 형성을 유발하는 900℃에서 수증기의 대기 하에서 제2 안정화 어닐링이 실행된다. 산화물의 형성은 SopSiC 기판의 2개의 면 상에 존재하는 실리콘, 특히 결함이 풍부한 취성 구역을 제거하는데 기여하는 주입에 의해 취성 구역의 레벨로 악화되는 단결정 실리콘의 소모에 의해 이루어진다.
도 7h를 참조하면, SiO2의 층(50)이 HF의 용액의 도움으로 제거되며, HF는 SiO2에 대해 선택적이지만 실리콘을 공격하지는 않는다.
마지막으로, SopSiC의 단결정 실리콘의 표면이 이후의 에피택시용으로 준비하기 위해 세정된다.
단결정 실리콘의 나머지 기판은 예를 들면, 그들의 2개의 표면의 연마에 의해 재활용될 수 있다.
변형 2: 분열이 증착 후에 실행된다
방법은 제1 변형의 도 7a 내지 7c를 참조하여 설명된 것과 동일한 단계들에서 시작한다.
도 8a를 참조하면, 취성 기판이 증착실 내에 놓인다.
증착 후에 분열이 실행되면, 분열된 부분의 간격의 문제가 부과되지 않고 기판이 예컨대, 수직으로 놓일 수 있다. 기판은 350℃로 가열되어 단결정 실리콘과 p-SiC 사이의 접착제 접착의 제1 안정화를 실행한 후, 기판의 각 측면에 2개의 층(20A 및 21A)을 형성하기 위해 350℃ 비결정 형태인 실리콘을 증착시킨다.
도 8b를 참조하면, 최대 620℃까지 가열의 램프가 적용되어 취성 구역에 따라 기판(12)의 균열을 허용한다.
도 8c를 참조하면, 최대 620℃까지 온도의 램프가 그 후, 층(20 및 21) 내에서 층(20A 및 21A)의 실리콘을 결정화시키도록 실행된다.
도 8d를 참조하면, 상기 구성의 분열된 부분들은 증착실의 외부에서 분리되어, SopSiC(10)의 단결정 실리콘인 전면은 증착에서 자유롭다.
방법은 앞의 변형의 도 7g 및 7h를 참조하여 설명한 바와 같은 단계들로 완성된다.
2개의 변형의 실현이 바로 앞에 설명되어 있는, 기판 SopSiC의 후면에 p-Si인 층의 형성의 특정 예에서, 방법은 도 1a 내지 1f를 참조하여 설명한 공지된 방법과 반대로, 기판 SopSiC와 p-Si 사이에 SiO2의 어떠한 절연층도 존재하지 않기 때문에(도 1f의 층(120)과 비교), p-Si인 후방층에 의해 SopSiC의 적외선 흡수의 효율을 향상시킬 수 있다. 이러한 이점은 지지 기판이 공기로 천연 산화물을 형성하는 모든 합성 기판의 제조에 대해 일반적인 방법으로 확인될 수 있다.
또, SopSiC를 제조하기 위한 분열에 대한 재료가 실리콘이면, 분열 중에 형성된 입자들은 실리콘으로 된다. 분열이 증착실 내에서 유리하게 실현되도록 입자들이 실리콘의 증착실을 오염시키지 않는다.
예 2: 합성 기판
SiCopSiC
상에
다결정
Si
인
후방층의
형성
도 9a를 참조하면, 단결정 SiC인 기판(1200)이 한편으로, 2시간 동안 1150℃에서 산소 하에서 산화되어 5000Å의 두께의 SiO2의 층(3000)을 형성한다.
그 후, 취성 구역(1100)이 5.10e16 atoms/㎠의 영역에서의 도즈량으로 이 층을 통해 주입에 의해 이 기판에 생성되며, 에너지는 원하는 주입의 깊이에 따라 당업자에 의해 파라미터된다.
한편, 5000Å 두께의 산화물 SiO2의 층(6000)이 SiC 다결정인 지지부(4000)의 전면에 증착된다.
이어서, 산화물의 층들(3000 및 6000)의 표면이 접착을 고려하여 활성화된다. 이를 위해, 산화물(3000)의 연마가 실행되어 500Å 제거하고 거칠기를 감소시킨다. 유사하게, 산화물(6000)의 연마가 실행되어 2500Å 제거하고 그 표면을 평탄하게 한다. 연마의 기술은 당업자에게 잘 공지되어 있고, 특히 당업자는 화학-기계적 연마(CMP)를 실시할 수 있다.
SiC인 기판(1200)과 p-SiC인 지지부(4000)는 2개의 준비된 면에 접촉하는 산화물층(3000 및 6000)으로 인해 접착된다. 획득된 구성은 도 9a에 도시되어 있다.
도 9b를 참조하면, 이 취성 구성(12)은 증착실에 놓인다. 상기 구성(12)은 수직으로 또는 수평으로 배치될 수 있다. 최대 620℃까지의 온도 램프가 적용된 후, 다결정 실리콘이 상기 구성(12)의 각 면 상에 5㎛ 두께의 2개의 층(20 및 21)을 형성하도록 6시간 30분 동안 증착된다.
도 9c를 참조하면, 단결정 SiC인 기판(1200)의 분열을 유도하는 1000℃로 가열을 진행한다.
도 9d를 참조하면, 2개의 분열된 부분이 증착실의 외부에서 분리된다. 그에 의해 기판(10)(SiCopSiC로 표기)이 획득되며, 단결정 SiC인 기판의 전면이 노출된다.
아래의 단계들은 제1 예의 변형 1의 도 7g 및 7h를 참조하여 설명한 것과 동일하다.
다결정 SiC의 소스 기판(1200)의 나머지는 증착된 실리콘(층(21))을 벗겨내고 표면을 연마함으로써 재활용될 수도 있다.
예 3: 단결정
SiC
인 벌크
기판 상의
다결정
Si
인
후방층의
형성
도 2를 참조하면, SiC의 기판(12)의 표면 부근에 위치한 취성 구역은 5.10e16 atoms/㎠의 영역에서의 도즈량으로 주입에 의해 생성되고, 취성 기판은 증착실 내에 놓인다.
도 3a를 참조하면, 면의 구별 없이 620℃의 온도에서 다결정 Si의 증착으로 진행한다. 그에 의해, 2개의 층(20 및 21)이 취성 기판(12) 상에 형성된다.
도 3b를 참조하면, 온도의 램프가 취성 구역(11)을 따라 기판(12)을 분열시키기 위해 최대 900℃까지 적용된다.
도 6을 참조하면, 2개의 분열된 부분이 증착실의 외부에서 분리되고, 기판(10)이 회복되어, 그 면(1B)은 증착된 다결정 Si(층(20))로 덮이며, 다른 면(1A)은 이후의 에피택시를 고려하여 준비될 수 있다.
Claims (15)
- 전자 장치, 광학 장치, 광전자 장치 또는 광발전 장치용의 구조체(1)를 제조하는 방법으로서, 상기 구조체(1)는 기판(10)과 상기 기판(10)의 면들 중 하나의 면(1B)에 재료를 증착시킴으로써 형성되는 층(20)을 포함하며, 상기 방법은:
- 취성 구역(11)을 포함하는 취성 기판(12)의 형성 단계로서, 상기 취성 구역(11)은, 상기 취성 구역(11)의 한쪽 측에는 상기 기판(10)을, 그리고 상기 취성 구역(11)의 다른쪽 측에는 상기 취성 기판(12)의 나머지를 정의하는, 상기 형성 단계,
- 상기 취성 기판(12)의 2개의 면의 각각에서의 상기 재료의 증착 단계로서, 상기 기판(10)의 상기 면(1B)에 상기 재료의 층(20)을 증착하고 상기 나머지의 면에 상기 재료의 층(21)을 증착하기 위한 것인, 상기 증착 단계,
- 상기 취성 구역을 따른 상기 취성 기판(12)의 분열(cleavage) 단계를 포함하여,
상기 기판(10)의 상기 면(1B)은 증착된 재료의 층(20)으로 덮이는 한편 반대쪽 면(1A)은 노출되는, 상기 구조체(1)를 형성하는 것을 특징으로 하는 구조체의 제조 방법. - 청구항 1에 있어서, 상기 분열의 써멀 버짓(thermal budget)은 증착에 의해 제공되는 써멀 버짓보다 큰 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 2에 있어서, 상기 증착 단계는 상기 분열 단계 이전에 실행되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1에 있어서, 상기 분열의 써멀 버짓은 증착에 의해 제공되는 써멀 버짓보다 작은 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 4에 있어서, 상기 분열 단계는 상기 증착 단계 동안 실행되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 5에 있어서, 상기 취성 기판(12)은 분열된 부분이 상기 증착 단계 동안 서로 떨어져서 이동하지 않도록 유지되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 6에 있어서, 상기 취성 기판(12)은 상기 증착 단계 동안 수평으로 유지되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1 내지 7 중 어느 한 항에 있어서, 상기 분열 단계는 상기 층(20, 21)의 재료의 증착실 내에서 실행되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1에 있어서,
- 취성 기판(12)의 양면 상에 비결정 형태의 재료(20)의 증착 단계
- 상기 취성 기판(12)의 분열 단계
- 상기 재료(20)를 결정화하기 위한 온도에서 어닐링하는 단계의 연속적인 단계들을 포함하는 것을 특징으로 하는 구조체의 제조 방법. - 청구항 1 내지 7 중 어느 한 항에 있어서, 상기 취성 구역(11)은 상기 취성 기판(12)에 이온 종들을 주입하는 것에 의해 형성되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1 내지 7 중 어느 한 항에 있어서, 상기 기판(10)은 지지 기판(10C) 및 시드층(10D)을 포함하는 합성 기판인 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1 내지 7 중 어느 한 항에 있어서, 상기 기판(10)은 이하의 재료: Al2O3, ZnO, Ⅲ/Ⅴ족의 재료와 그 3원 및 4원 합금, Si, SiC, 다결정 SiC, 다이아몬드, Ge 및 그 합금 중 하나를 포함하는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1 내지 7 중 어느 한 항에 있어서, 증착된 재료는 이하의 재료: 비결정 Si, 단결정 Si, 다결정 Si, Ge, SiC, 다결정 SiC, 비결정 SiC, Ⅲ/Ⅴ족의 재료와 그 3원 및 4원 합금, Al2O3, SiO2, Si3N4 및 다이아몬드 중에서 선택되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1 내지 7 중 어느 한 항에 있어서, 상기 기판(10)은 타입 SopSiC 또는 SiCopSiC의 합성 구조체이고, 증착된 재료의 층(20)은 다결정 실리콘으로 되는 것을 특징으로 하는 구조체의 제조 방법.
- 청구항 1 내지 7 중 어느 한 항에 있어서, 상기 구조체(1)의 기판(10)의 노출된 면(1A)에 분자 빔 에피택시가 실현되는 것을 특징으로 하는 구조체의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0757891A FR2921749B1 (fr) | 2007-09-27 | 2007-09-27 | Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces. |
| FR0757891 | 2007-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100067117A KR20100067117A (ko) | 2010-06-18 |
| KR101097688B1 true KR101097688B1 (ko) | 2011-12-22 |
Family
ID=39678859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107009126A Active KR101097688B1 (ko) | 2007-09-27 | 2008-09-23 | 기판과 기판의 일 면에 증착되는 층을 포함하는 구조체를 제조하는 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20110192343A1 (ko) |
| EP (1) | EP2203932A1 (ko) |
| JP (1) | JP5722038B2 (ko) |
| KR (1) | KR101097688B1 (ko) |
| CN (1) | CN101809710B (ko) |
| FR (1) | FR2921749B1 (ko) |
| WO (1) | WO2009040337A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6061251B2 (ja) * | 2013-07-05 | 2017-01-18 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
| JP6661191B2 (ja) * | 2015-12-18 | 2020-03-11 | 株式会社テンシックス | 半導体基板の製造方法 |
| WO2018153434A1 (de) * | 2017-02-21 | 2018-08-30 | Ev Group E. Thallner Gmbh | Verfahren und vorrichtung zum bonden von substraten |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| FR3099637B1 (fr) * | 2019-08-01 | 2021-07-09 | Soitec Silicon On Insulator | procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin |
| FR3108774B1 (fr) * | 2020-03-27 | 2022-02-18 | Soitec Silicon On Insulator | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229751A (ja) | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 赤外線検知素子の製造方法 |
| US5296385A (en) | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
| WO2006082467A1 (en) | 2005-02-01 | 2006-08-10 | S.O.I.Tec Silicon On Insulator Technologies | Substrate for crystal growing a nitride semiconductor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01220458A (ja) * | 1988-02-29 | 1989-09-04 | Fujitsu Ltd | 半導体装置 |
| JPH02175688A (ja) * | 1988-12-28 | 1990-07-06 | Asahi Chem Ind Co Ltd | 化合物半導体薄膜の成長法 |
| JPH11251563A (ja) * | 1997-12-26 | 1999-09-17 | Canon Inc | Ｓｏｉ基板の熱処理方法及び熱処理装置並びにそれを用いたｓｏｉ基板の作製方法 |
| US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| JP2000332021A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | Ｓｏｉ基板およびその製造方法ならびに半導体装置およびその製造方法 |
| JP4450126B2 (ja) * | 2000-01-21 | 2010-04-14 | 日新電機株式会社 | シリコン系結晶薄膜の形成方法 |
| KR20020036916A (ko) * | 2000-11-11 | 2002-05-17 | 주승기 | 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자 |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP4802380B2 (ja) * | 2001-03-19 | 2011-10-26 | 株式会社デンソー | 半導体基板の製造方法 |
| JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Sumco | 貼り合わせｓｏｉ基板の製造方法および半導体装置 |
| DE10250915B4 (de) * | 2002-10-31 | 2009-01-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Abscheidung eines Materials auf einem Substratwafer |
| JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
-
2007
- 2007-09-27 FR FR0757891A patent/FR2921749B1/fr active Active
-
2008
- 2008-09-23 JP JP2010526267A patent/JP5722038B2/ja not_active Expired - Fee Related
- 2008-09-23 EP EP08804589A patent/EP2203932A1/en not_active Withdrawn
- 2008-09-23 CN CN200880108693.9A patent/CN101809710B/zh not_active Expired - Fee Related
- 2008-09-23 KR KR1020107009126A patent/KR101097688B1/ko active Active
- 2008-09-23 WO PCT/EP2008/062670 patent/WO2009040337A1/en active Application Filing
- 2008-09-23 US US12/672,797 patent/US20110192343A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229751A (ja) | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | 赤外線検知素子の製造方法 |
| US5296385A (en) | 1991-12-31 | 1994-03-22 | Texas Instruments Incorporated | Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing |
| WO2006082467A1 (en) | 2005-02-01 | 2006-08-10 | S.O.I.Tec Silicon On Insulator Technologies | Substrate for crystal growing a nitride semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100067117A (ko) | 2010-06-18 |
| WO2009040337A1 (en) | 2009-04-02 |
| CN101809710A (zh) | 2010-08-18 |
| EP2203932A1 (en) | 2010-07-07 |
| FR2921749A1 (fr) | 2009-04-03 |
| JP2010541230A (ja) | 2010-12-24 |
| CN101809710B (zh) | 2012-01-11 |
| US20110192343A1 (en) | 2011-08-11 |
| FR2921749B1 (fr) | 2014-08-29 |
| JP5722038B2 (ja) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100805469B1 (ko) | 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 | |
| JP5031364B2 (ja) | エピタキシャル成長層の形成方法 | |
| KR100746179B1 (ko) | 에피택셜 기판의 준비 방법 | |
| KR100825532B1 (ko) | 에피택셜 성장층을 제조하는 방법 | |
| KR100746182B1 (ko) | 합성재료 웨이퍼의 제조 방법 | |
| US6867067B2 (en) | Methods for fabricating final substrates | |
| KR101097688B1 (ko) | 기판과 기판의 일 면에 증착되는 층을 포함하는 구조체를 제조하는 방법 | |
| JP2008537341A (ja) | 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術 | |
| KR20080078679A (ko) | 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판 | |
| KR20080080571A (ko) | 대면적의 반도체-온-글래스 인슐레이터 | |
| KR20030061833A (ko) | 가스종의 도입을 포함하는 박막층의 제조방법 | |
| JP2010514185A (ja) | 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法 | |
| KR20220107174A (ko) | SiC 캐리어 기재 상에 단결정 SiC의 박층을 포함하는 복합 구조체를 제조하기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0105 | International application |
Patent event date: 20100426 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110723 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110927 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20111215 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20111215 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20141201 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151201 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161201 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171211 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171211 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee |