[go: up one dir, main page]

KR101092590B1 - 전자기 밴드갭 구조를 구비하는 인쇄회로기판 - Google Patents

전자기 밴드갭 구조를 구비하는 인쇄회로기판 Download PDF

Info

Publication number
KR101092590B1
KR101092590B1 KR1020090090166A KR20090090166A KR101092590B1 KR 101092590 B1 KR101092590 B1 KR 101092590B1 KR 1020090090166 A KR1020090090166 A KR 1020090090166A KR 20090090166 A KR20090090166 A KR 20090090166A KR 101092590 B1 KR101092590 B1 KR 101092590B1
Authority
KR
South Korea
Prior art keywords
plate
conductor
conductor portion
bandgap structure
circuit board
Prior art date
Application number
KR1020090090166A
Other languages
English (en)
Other versions
KR20110032601A (ko
Inventor
정효직
김한
한미자
봉강욱
박대현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090090166A priority Critical patent/KR101092590B1/ko
Priority to US12/654,361 priority patent/US8242377B2/en
Publication of KR20110032601A publication Critical patent/KR20110032601A/ko
Application granted granted Critical
Publication of KR101092590B1 publication Critical patent/KR101092590B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

전자기 밴드갭 구조를 구비하는 인쇄회로기판이 개시된다. 상기 인쇄회로기판은, 노이즈를 차폐하는 전자기 밴드갭 구조물이 내부에 삽입되는 인쇄회로기판으로서, 상기 밴드갭 구조물은, 서로 상이한 평면 상에 배치되는 제1 및 제2 도전체부; 상기 제2 도전체부와 상이한 평면 상에 배치되는 제3 도전체부; 상기 제2 도전체부가 배치된 평면을 경유하여 상기 제1 도전체부와 상기 제3 도전체부를 연결하고, 상기 제2 도전체부와는 전기적으로 분리되는 제1 스티칭 비아부를 포함한다. 상기 제1 도전체부는, 제1 플레이트; 상기 제1 플레이트와 이격되는 제2 플레이트; 상기 제1 플레이트 및 상기 제2 플레이트와 상이한 평면을 경유하여, 상기 제1 플레이트와 상기 제2 플레이트를 전기적으로 연결하는 제2 스티칭 비아부를 포함한다.
기판, 노이즈, 전자기 밴드갭 구조, 차폐

Description

전자기 밴드갭 구조를 구비하는 인쇄회로기판{printed circuit board having electromagnetic bandgap structure}
본 발명은 기판에 관한 것으로서, 보다 구체적으로는 전자기 밴드갭 구조(EBG structure)를 이용하여 노이즈(noise)를 저감시킬 수 있는 노이즈 저감 기판에 관한 것이다.
EMI(Electromagnetic interference) 문제는 전자제품의 동작주파수가 고속화되면서 고질적인 노이즈 문제로 인식되어 왔다. 특히, 최근 들어 전자제품의 동작주파수가 수십 MHz ~ 수 GHz 대로 되면서 이러한 EMI 문제는 더더욱 심각해져서 해결책이 절실히 필요한 상황이다. 특히, 기판에서의 EMI 문제 중에서 기판 에지(edge)에서 발생하는 노이즈의 해결책에 대한 연구가 이루어지지 않아, 기판에서의 노이즈를 전면적으로 차단하는데 한계를 가지고 있다.
EMI 노이즈는 어느 하나의 전자회로, 소자, 부품 등에서 발생한 전자기파(EM wave)가 다른 회로, 소자, 부품 등으로 전달됨으로써 간섭에 의한 노이즈 문제를 발생시키는 원인이 되는 노이즈를 말한다. 이와 같은 EMI 노이즈를 크게 분류하면, 도 1에 도시된 바와 같이, 방사 노이즈(radiation noise)와 전도 노이즈(conduction noise)로 나눌 수 있다.
이 중, 기판의 상부(즉, 전자부품의 탑재면)로 방사되는 방사 노이즈의 경우에는 메탈 캡 등의 전자기 차폐용 캡으로 기판 상부 영역을 쉴드(shield)함으로써 해결하는 방식이 일반적이지만, 전도 노이즈의 저감을 위한 방법을 찾는 것은 매우 어려운 일이다. 또한, 이러한 문제는 디지털 전자기기의 동작주파수가 증가하면서, 점점 복잡해져 해결이 더욱 더 어려워 지고 있다.
본 발명은 인덕터 소자를 활용하여 보다 다양한 주파수 대역의 노이즈를 용이하게 저감시켜 공간 활용도, 제조 비용, 소비 전력 등의 측면에서도 유리한 이점을 갖는 EMI 노이즈 저감 인쇄회로기판을 제공한다.
본 발명의 일 측면에 따르면, 노이즈를 차폐하는 전자기 밴드갭 구조물이 내부에 삽입되는 인쇄회로기판으로서, 상기 밴드갭 구조물은, 서로 상이한 평면 상에 배치되는 제1 및 제2 도전체부; 상기 제2 도전체부와 상이한 평면 상에 배치되는 제3 도전체부; 상기 제2 도전체부가 배치된 평면을 경유하여 상기 제1 도전체부와 상기 제3 도전체부를 연결하고, 상기 제2 도전체부와는 전기적으로 분리되는 제1 스티칭 비아부를 포함하되, 상기 제1 도전체부는, 제1 플레이트; 상기 제1 플레이트와 이격되는 제2 플레이트; 상기 제1 플레이트 및 상기 제2 플레이트와 상이한 평면을 경유하여, 상기 제1 플레이트와 상기 제2 플레이트를 전기적으로 연결하는 제2 스티칭 비아부를 포함하는 것을 특징으로 하는 인쇄회로기판이 제공된다.
상기 제2 스티칭 비아부는, 상기 제1 플레이트 및 상기 제2 플레이트와 상이한 평면에 마련되는 연결 패턴; 및 상기 연결 패턴의 양단과 상기 제1 플레이트 및 상기 제2 플레이트를 각각 연결하는 한 쌍의 비아를 포함할 수 있으며, 상기 연결 패턴은 상기 제2 도전체부와 동일한 평면 상에 마련될 수 있다.
한편, 상기 제2 플레이트는 상기 제1 플레이트를 둘러싸는 형상일 수 있다.
본 발명의 바람직한 실시예에 따르면, 보다 낮은 주파수 대역의 노이즈를 용이하게 차폐할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
본 발명의 일 실시예에 따른 인쇄회로기판은, 도 1에 도시된 바와 같이 어느 하나의 전자회로, 소자 등(예를 들면 디지털 칩)에서 발생한 전자기파가 다른 회로, 소자 등(예를 들면 RF 칩)으로 전달되는 현상을 방지하기 위해, 그 내부에 전자기 밴드갭 구조물이 구비된다. 즉, 인쇄회로기판 내부에 삽입된 전자기 밴드갭 구조물이 노이즈를 차폐하는 것이다.
본 실시예에 따른 전자기 밴드갭 구조물을 구비하는 인쇄회로기판을 설명하기에 앞서, 도 2를 참조하여 본 실시예에 따른 인쇄회로기판의 기본적인 구조 및 원리에 대해 설명하도록 한다.
도 2는 스티칭 비아 타입의 전자기 밴드갭 구조물을 나타내는 사시도이다. 도 2를 참조하면, 스티칭 비아 타입의 전자기 밴드갭 구조물은, 제1 도전체부(10)와, 상기 제1 도전체부(10)와 상이한 평면 상에 배치되는 제2 도전체부(20); 상기 제2 도전체부(20)과 상이한 평면 상에 배치되는 제3 도전체부(30); 및 상기 제2 도전체부(20)가 배치되는 평면을 경유하여 상기 제1 도전체부(10)과 상기 제3 도전체부(30)을 연결하는 제1 스티칭 비아부(90)를 포함한다. 여기서 제1 스티칭 비아부(90)는 제2 도전체부(20)에 형성된 클리어런스 홀(22)에 의해 제2 도전체부(20) 와 전기적으로 분리되며, 제1 도전체부(10)와 제2 도전체부(20) 사이에는 유전층(5)이 개재된다.
한편, 도 2 및 도 3에 도시된 바와 같이, 상기 제1 스티칭 비아부(90)는 제2 도전체부(20)와 동일 평면 상에 배치되는 연결 패턴(93)과, 상기 연결 패턴(93)의 양단과 상기 제1 도전체부(10) 및 제2 도전체부(20)와 각각 연결하는 한 쌍의 비아(91, 92)를 포함할 수 있다.
여기서, 도 2 및 도 3은 도면 도시의 편의상 전자기 밴드갭 구조물을 구성하는 구성요소만(즉, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물을 구성하는 부분만)을 도시한 것에 불과하다. 따라서, 도 2 및 도 3에 도시된 제1 도전체(10), 제2 도전체부(20), 제3 도전체부(30)는 다층 인쇄회로기판의 내부에 존재하는 임의의 2개의 금속층일 수 있다. 즉, 제2 도전체부(20)의 하부에는 다른 금속층들이 더 존재할 수 있음은 물론, 제1 및 제3 도전체부(10, 30)의 상부에도 다른 금속층들이 더 존재할 수 있음은 자명하다.
예를 들어, 도 2 및 도 3에 도시된 전자기 밴드갭 구조물은 전도 노이즈를 차폐하기 위하여, 다층 인쇄회로기판 내에서 각각 전원층(power layer)과 접지층(ground layer)을 구성하는 임의의 2개의 금속층 사이에 배치될 수 있는 것이다. 또한, 전도 노이즈 문제는 반드시 전원층과 접지층의 사이에서만 문제되는 것은 아니므로, 전자기 밴드갭 구조물은 다층 인쇄회로기판 내에서 상호간 층을 달리하는 어느 2개의 접지층(ground layer)들 사이 혹은 어느 2개의 전원층(power layer)들 사이에도 배치될 수 있는 것임은 물론이다.
제2 도전체부(20)는 전기적 신호의 전달을 위해 인쇄회로기판 내에 존재하는 임의의 일 금속층일 수 있다. 예를 들어, 제2 도전체부(20)는 전원층(power layer) 또는 접지층(ground layer)으로 기능하는 금속층이거나 또는 신호라인을 구성하는 신호층(signal layer)으로 기능하는 금속층일 수도 있다.
한편, 제2 도전체부(20)가 전원층(power layer)인 경우 제1 및 제3 도전체부(10, 30)는 접지층(ground layer)과 전기적으로 연결되며, 제2 도전체부(20)가 접지층인 경우 제1 및 제3 도전체부(10, 30)는 전원층과 전기적으로 연결될 수 있다. 또는 제2 도전체부(20)가 신호층(signal layer)인 경우 제1 및 제3 도전체부(10, 30)는 접지층(ground layer)과 전기적으로 연결되며, 제2 도전체부(20)가 접지층인 경우 금속판들은 신호층과 전기적으로 연결될 수 있는 것이다.
이러한 전자기 밴드갭 구조물은, 전도되는 노이즈를 차폐할 필요가 있는 곳에 적절히 배치될 수 있으며, 필요에 따라 1열 또는 2열 이상으로 배치될 수도 있다.
도 2를 통해 도시된 구조물이 특정 주파수 대역의 신호를 차폐하는 전자기 밴드갭 구조물로서 기능할 수 있는 원리는 다음과 같다.
제2 도전체부(20)과 제1 및 제3 도전체부(10, 30) 사이에는 유전층(5)이 개재되며, 이에 의해 제2 도전체부(20)과 제1 및 제3 도전체부(10, 30) 간 그리고 이웃하는 제1 도전체부(10)와 제3 도전체부(30) 간에 형성되는 캐패시턴스(capacitance) 성분이 존재한다. 또한, 제1 스티칭 비아부(90)에 의하여 이웃하는 2개의 도전체부(10, 30) 간에는 비아(91) -> 연결 패턴(93) -> 비아(92)를 경유 하는 인덕턴스(inductance) 성분도 존재하게 된다.
이때, 캐패시턴스 성분은 제2 도전체부(20)와 제1 및 제3 도전체부(10, 30) 간, 및 이웃하는 제1 및 제3 도전체부(10, 30) 간의 이격 간격, 유전층(5)을 구성하는 유전 물질의 유전율, 도전체부의 크기, 형상, 면적 등과 같은 팩터에 의해 그 값이 변화된다.
인덕턴스 성분 또한 비아(91, 92)와 연결 패턴(243a)의 형상, 길이, 두께, 폭, 단면적 등과 같은 팩터에 의해 그 값이 변화된다. 따라서, 상술한 다양한 팩터들을 적절히 조정, 설계하게 되면, 도 2 및 도 3에 도시된 구조물을 목적 주파수 대역의 특정 신호 또는 특정 노이즈의 제거 또는 차폐를 위한 전자기 밴드갭 구조(electro bandgap structure)로서 활용할 수 있다. 이는 도 4의 등가회로도를 통해 쉽게 이해할 수 있을 것이다.
도 4의 등가회로도를 도 3의 전자기 밴드갭 구조물과 비교하여 설명하면, 인덕턴스 성분인 L1은 좌측 비아(91)에 해당되고, 인덕턴스 성분인 L2는 우측 비아(92)에 해당되며, 인덕턴스 성분인 L3는 연결 패턴(93)에 해당된다. C1은 제1 및 제3 도전체부(10, 30)와 그 상부에 위치할 다른 임의의 유전층 및 제2 도전체부(20)에 의한 캐패시턴스 성분이고, C2 및 C3는 연결 패턴(93)을 기준으로 그와 동일 평면에 위치한 제2 도전체부(20)와 그 하부에 위치할 다른 임의의 유전층 및 제2 도전체부(20)에 의한 캐패시턴스 성분이다. 위와 같은 등가회로도에 도시된 바와 같이, 도 2 및 도 3의 전자기 밴드갭 구조물은 특정 주파수 대역의 신호를 차폐하는 필터회로로서의 기능을 수행하게 된다.
즉, 도 4에 도시된 바와 같이, 저주파수 대역의 신호(도 4의 참조부호 (x) 참조) 및 고주파수 대역의 신호(도 4의 참조부호 (y) 참조)는 전자기 밴드갭 구조물을 통과하고, 그 중간의 특정 주파수 대역의 신호(도 4의 참조부호 (z1), (z2), (z3) 참조)는 전자기 밴드갭 구조물에 의해 차폐된다.
이때, 주목하여야 할 것은 도 2 및 도 3의 전자기 밴드갭 구조물의 경우에는 제1 스티칭 비아부(90)를 포함하는 2층 구조를 가지고 있기 때문에, 각각 3개의 인덕턴스 성분과 3개의 캐패시턴스 성분에 의한 복수개의 차폐 경로(도 4의 참조부호 (z1), (z2), (z3) 참조)를 통해 보다 넓고 다양한 밴드갭 주파수 대역을 가질 수 있다는 것이다.
이하 도 5를 참조하여, 본 실시예에 따른 전자기 밴드갭 구조물이 내부에 삽입되는 인쇄회로기판의 구조에 대해 보다 구체적으로 설명하도록 한다. 본 실시예에 따른 인쇄회로기판은 내부에 전술한 스티칭 비아 타입의 전자기 밴드갭 구조물이 삽입된다. 이 때, 전자기 밴드갭 구조물을 구성하는 제1 도전체부(10) 및/또는 제3 도전체부(30)가 그 내에 스티칭 비아 구조를 갖는다.
즉, 제1 도전체부(10)가 제1 플레이트(11); 상기 제1 플레이트와 이격되는 제2 플레이트(12); 상기 제1 플레이트(11) 및 상기 제2 플레이트(12)와 상이한 평면을 경유하여, 상기 제1 플레이트(11)와 상기 제2 플레이트(12)를 전기적으로 연결하는 제2 스티칭 비아부(16)를 포함한다.
이 때, 제2 스티칭 비아부는, 상기 제1 플레이트(11) 및 상기 제2 플레이트(12)와 상이한 평면에 마련되는 연결 패턴(15); 및 상기 연결 패턴(15)의 양단과 상기 제1 플레이트(11) 및 상기 제2 플레이트(12)를 각각 연결하는 한 쌍의 비아(13, 14)를 포함할 수 있다. 이 때, 상기 연결 패턴(15)은 상기 제2 도전체부(20)와 동일한 평면 상에 마련될 수 있으며, 이 경우 전체적으로 2층 구조를 유지할 수 있다. 연결 패턴(15)은 클리어런스 홀(22)에 의해 제2 도전체부(20)와는 전기적으로 분리된다.
한편, 도 5에는 제2 플레이트(12)가 제1 플레이트(11)를 둘러싸는 형상을 갖는 모습이 도시되어 있으나, 반드시 이에 한정되는 것은 아니고, 제1 플레이트(11)와 제2 플레이트(12)가 제1 도전체부(10)의 공간을 좌우로 양분하는 구조를 가질 수도 있을 것이다.
이러한 스티칭 비아 구조가 제1 도전체부(10)뿐만 아니라 제3 도전체부(30)에도 적용될 수 있음은 물론이다. 도 5에는 제3 도전체부(30)가 두 개의 플레이트(31, 32)로 나뉘어 있는 모습이 도시되어 있다.
한편, 도 5에는 제1 도전체부가 두 개의 플레이트로 구성되는 모습이 도시되어 있으나, 도 6에 도시된 바와 같이 4개의 플레이트(10a, 10b, 10c, 10d)로 구성될 수도 있고, 그 이상의 플레이트로 구성될 수도 있다. 이 경우, 서로 이웃하는 플레이트들이 전술한 스티칭 비아 구조에 의해 서로 연결될 수 있음은 물론이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변 경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 인쇄회로기판에서 노이즈가 발생하는 모습을 나타내는 도면.
도 2는 스티칭 비아 타입의 전자기 밴드갭 구조물을 나타내는 사시도.
도 3은 스티칭 비아 타입의 전자기 밴드갭 구조물을 나타내는 단면도.
도 4는 도 3의 전자기 밴드갭 구조물의 등가회로도.
도 5는 본 발명의 일 실시예에 따른 전자기 밴드갭 구조물을 나타내는 사시도.
도 6은 본 발명의 다른 실시예에 따른 전자기 밴드갭 구조물을 나타내는 평면도.
<도면의 주요부분에 대한 부호의 설명>
10: 제1 도전체부
20: 제2 도전체부
30: 제3 도전체부
90: 제1 스티칭 비아부
16: 제2 스티칭 비아부

Claims (4)

  1. 노이즈를 차폐하는 전자기 밴드갭 구조물이 내부에 삽입되는 인쇄회로기판으로서,
    상기 밴드갭 구조물은,
    서로 상이한 평면 상에 배치되는 제1 및 제2 도전체부;
    상기 제2 도전체부와 상이한 평면 상에 배치되는 제3 도전체부;
    상기 제2 도전체부가 배치된 평면을 경유하여 상기 제1 도전체부와 상기 제3 도전체부를 연결하고, 상기 제2 도전체부와는 전기적으로 분리되는 제1 스티칭 비아부를 포함하되,
    상기 제1 도전체부는,
    제1 플레이트;
    상기 제1 플레이트와 이격되는 제2 플레이트;
    상기 제1 플레이트 및 상기 제2 플레이트와 상이한 평면을 경유하여, 상기 제1 플레이트와 상기 제2 플레이트를 전기적으로 연결하는 제2 스티칭 비아부를 포함하고, 상기 제2 플레이트는 상기 제1 플레이트를 둘러싸는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제2 스티칭 비아부는,
    상기 제1 플레이트 및 상기 제2 플레이트와 상이한 평면에 마련되는 연결 패턴; 및
    상기 연결 패턴의 양단과 상기 제1 플레이트 및 상기 제2 플레이트를 각각 연결하는 한 쌍의 비아를 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 연결 패턴은 상기 제2 도전체부와 동일한 평면 상에 마련되는 것을 특징으로 하는 인쇄회로기판.
  4. 삭제
KR1020090090166A 2009-09-23 2009-09-23 전자기 밴드갭 구조를 구비하는 인쇄회로기판 KR101092590B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090090166A KR101092590B1 (ko) 2009-09-23 2009-09-23 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US12/654,361 US8242377B2 (en) 2009-09-23 2009-12-17 Printed circuit board having electromagnetic bandgap structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090166A KR101092590B1 (ko) 2009-09-23 2009-09-23 전자기 밴드갭 구조를 구비하는 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20110032601A KR20110032601A (ko) 2011-03-30
KR101092590B1 true KR101092590B1 (ko) 2011-12-13

Family

ID=43755655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090166A KR101092590B1 (ko) 2009-09-23 2009-09-23 전자기 밴드갭 구조를 구비하는 인쇄회로기판

Country Status (2)

Country Link
US (1) US8242377B2 (ko)
KR (1) KR101092590B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
CN103081576B (zh) * 2010-09-30 2015-11-25 日本电气株式会社 配线基板和电子设备
US20160141232A1 (en) * 2014-11-19 2016-05-19 Cambridge Silicon Radio Limited Integrated circuit package
JP6611065B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板
TWI645774B (zh) * 2018-05-18 2018-12-21 瑞昱半導體股份有限公司 立體電磁能隙電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871346B1 (ko) 2007-06-22 2008-12-01 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009044151A (ja) 2007-08-07 2009-02-26 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
JP3055136B2 (ja) * 1998-03-16 2000-06-26 日本電気株式会社 プリント回路基板
US6215372B1 (en) * 1999-06-02 2001-04-10 Sun Microsystems, Inc. Method and apparatus for reducing electrical resonances in power and noise propagation in power distribution circuits employing plane conductors
JP3669219B2 (ja) * 1999-08-10 2005-07-06 日本電気株式会社 多層プリント配線板
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
TW517276B (en) * 2002-01-18 2003-01-11 Advanced Semiconductor Eng Substrate
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7190315B2 (en) * 2003-12-18 2007-03-13 Intel Corporation Frequency selective surface to suppress surface currents
JP2007515794A (ja) * 2003-12-22 2007-06-14 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で遮蔽されたエネルギー調節器
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
KR100651358B1 (ko) * 2005-06-22 2006-11-29 삼성전기주식회사 Ｒｆ모듈의 전력단 회로를 내장한 인쇄회로기판
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
TWI286049B (en) * 2006-04-04 2007-08-21 Advanced Semiconductor Eng Circuit substrate
US8159413B2 (en) * 2006-11-01 2012-04-17 Agency For Science, Technology And Research Double-stacked EBG structure
US7586444B2 (en) * 2006-12-05 2009-09-08 Delphi Technologies, Inc. High-frequency electromagnetic bandgap device and method for making same
US8310840B2 (en) * 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8169790B2 (en) * 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100913363B1 (ko) * 2007-09-18 2009-08-20 삼성전기주식회사 멀티 비아를 포함하는 전자기 밴드갭 구조물 및인쇄회로기판
US8159832B2 (en) * 2007-09-21 2012-04-17 Nokia Corporation Electromagnetic band gap structures and method for making same
TWI375499B (en) * 2007-11-27 2012-10-21 Asustek Comp Inc Improvement method for ebg structures and multi-layer board applying the same
KR100998720B1 (ko) 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
US8077000B2 (en) * 2008-01-21 2011-12-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8237520B2 (en) * 2008-02-29 2012-08-07 Industrial Technology Research Institute Capacitor devices with a filter structure
US8164006B2 (en) * 2008-03-19 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
TWI345874B (en) * 2008-05-09 2011-07-21 Advanced Semiconductor Eng Band pass filter
TWI333829B (en) * 2008-05-22 2010-11-21 Univ Nat Taiwan Apparatus for silencing electromagnetic noise signal
JP5380919B2 (ja) * 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
KR100956689B1 (ko) * 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101046716B1 (ko) * 2008-11-28 2011-07-06 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101176800B1 (ko) * 2008-12-23 2012-08-27 한국전자통신연구원 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871346B1 (ko) 2007-06-22 2008-12-01 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009044151A (ja) 2007-08-07 2009-02-26 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板

Also Published As

Publication number Publication date
US20110067914A1 (en) 2011-03-24
KR20110032601A (ko) 2011-03-30
US8242377B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
KR100998723B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR101021548B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR101007288B1 (ko) 인쇄회로기판 및 전자제품
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
KR101038236B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US8258408B2 (en) Electromagnetic interference noise reduction board using electromagnetic bandgap structure
US8330048B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
KR101023541B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
US8699234B2 (en) EMI noise shield board including electromagnetic bandgap structure
US9468089B2 (en) EBG structure, semiconductor device, and circuit board
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101092590B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP2009044151A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100998718B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR101018796B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
US8035036B2 (en) Complementary mirror image embedded planar resistor architecture
US20100134213A1 (en) Electromagnetic bandgap structure and circuit board
KR101021551B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021552B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090923

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110408

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20161209