KR101081718B1 - 전도 노이즈 억제 구조체 및 배선 회로 기판 - Google Patents
전도 노이즈 억제 구조체 및 배선 회로 기판 Download PDFInfo
- Publication number
- KR101081718B1 KR101081718B1 KR1020107001861A KR20107001861A KR101081718B1 KR 101081718 B1 KR101081718 B1 KR 101081718B1 KR 1020107001861 A KR1020107001861 A KR 1020107001861A KR 20107001861 A KR20107001861 A KR 20107001861A KR 101081718 B1 KR101081718 B1 KR 101081718B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- layer
- line
- supply line
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title description 3
- 230000008054 signal transmission Effects 0.000 claims abstract description 121
- 230000001629 suppression Effects 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims description 21
- 238000005240 physical vapour deposition Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 305
- 230000000052 comparative effect Effects 0.000 description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 239000000758 substrate Substances 0.000 description 18
- 239000011889 copper foil Substances 0.000 description 17
- 230000004907 flux Effects 0.000 description 15
- 239000010409 thin film Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 230000005291 magnetic effect Effects 0.000 description 13
- 239000004020 conductor Substances 0.000 description 12
- 230000008859 change Effects 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000005672 electromagnetic field Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- UPHIPHFJVNKLMR-UHFFFAOYSA-N chromium iron Chemical compound [Cr].[Fe] UPHIPHFJVNKLMR-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000005298 paramagnetic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- INZDTEICWPZYJM-UHFFFAOYSA-N 1-(chloromethyl)-4-[4-(chloromethyl)phenyl]benzene Chemical compound C1=CC(CCl)=CC=C1C1=CC=C(CCl)C=C1 INZDTEICWPZYJM-UHFFFAOYSA-N 0.000 description 1
- QIJNJJZPYXGIQM-UHFFFAOYSA-N 1lambda4,2lambda4-dimolybdacyclopropa-1,2,3-triene Chemical compound [Mo]=C=[Mo] QIJNJJZPYXGIQM-UHFFFAOYSA-N 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019819 Cr—Si Inorganic materials 0.000 description 1
- 229910017061 Fe Co Inorganic materials 0.000 description 1
- 229910017060 Fe Cr Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910002544 Fe-Cr Inorganic materials 0.000 description 1
- 229910002060 Fe-Cr-Al alloy Inorganic materials 0.000 description 1
- 229910017082 Fe-Si Inorganic materials 0.000 description 1
- 229910017133 Fe—Si Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910039444 MoC Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- LGLOITKZTDVGOE-UHFFFAOYSA-N boranylidynemolybdenum Chemical compound [Mo]#B LGLOITKZTDVGOE-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- UFGZSIPAQKLCGR-UHFFFAOYSA-N chromium carbide Chemical compound [Cr]#C[Cr]C#[Cr] UFGZSIPAQKLCGR-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- -1 nickel nitride Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005596 polymer binder Polymers 0.000 description 1
- 239000002491 polymer binding agent Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910003470 tongbaite Inorganic materials 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- UONOETXJSWQNOL-UHFFFAOYSA-N tungsten carbide Chemical compound [W+]#[C-] UONOETXJSWQNOL-UHFFFAOYSA-N 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09318—Core having one signal plane and one power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
전원 선로를 통하여 전달되는 전도 노이즈를 억제할 수 있고, 전원 전압의 안정화를 도모함과 아울러, 전원 선로 또는 그라운드층을 개재하여 전달되는 신호 전송 선로 혼선을, 저항층에 영향받지 않고 저감할 수 있는 전도 노이즈 억제 구조체 및 배선 회로 기판을 제공한다. 동일면 상에 서로 이간하여 설치된 전원 선로(11) 및 신호 전송 선로(12)와, 전원 선로(11) 및 신호 전송 선로(12)와 이간하여 대향 배치된 그라운드층(13)과, 상기 전원 선로(11) 및 상기 그라운드층(13)과 이간하여 대향 배치된 저항층(14)을 가지고, 저항층(14)이 전원 선로(11)와 대향하고 있는 영역 (I) 및 전원 선로(11)와 대향하고 있지 않은 영역 (II)를 가지고, 저항층(14)과 신호 전송 선로(12)가 이간하여 있는 전도 노이즈 억제 구조체(10).
Description
본 발명은 전도 노이즈(noise) 억제 구조체 및 이것을 구비한 배선 회로 기판에 관한 것이다.
본원은 2007년 8월 2일에 일본에 출원된 특허출원 2007-202121호 및 2007년 10월 25일에 일본에 출원된 특허출원 2007-277769호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
근년 들어, 유비쿼터스(ubiquitous) 사회가 도래하여 정보 처리 기기(서버(server), 워크스테이션(workstation), PC, 게임 기기 등), 통신 기기(휴대전화 등) 등의 전자 기기에 있어서는, 광모듈(optical module)에 의한 광/전기 변환에 의한 신호 전송 속도의 향상, 소형화가 진행되고 있다. 또, 서버, 워크스테이션, PC, 휴대전화, 게임 기기 등에 있어서는, MPU(마이크로프로세서 유닛(microprocessor unit))의 고속화, 다기능화, 복합화, 및 기록 장치(메모리 등)의 고속화가 진행되고 있다.
그러나, 이들 기기로부터 방사되는 노이즈, 또는 기기 내의 도체를 전도하는 노이즈가 가져오는 자신 또는 다른 전자 기기에의 오작동이 문제로 되어 오고 있다. 이들 노이즈로서는, 레이저 다이오드(laser diode), 포토다이오드(photodiode), MPU, 전자 부품 등에 있어서의 배선 회로 기판 내의 신호 전송 선로 등의 임피던스(impedance) 부정합에 기초하는 노이즈, 각 선로간의 혼선(crosstalk), MPU 등의 반도체 소자의 동시 스위칭(switching)에 의한 전원층과 그라운드층(ground layer)의 층간의 평행 평판 공진에 의해 야기되는 노이즈 등이 있다.
이들 노이즈를 억제하는 배선 회로 기판으로서는 하기의 것이 제안되어 있다.
(i) 표면에 탑재된 전자 부품에 전원을 공급하기 위해 이용되는, 전원층과 그라운드층을 가지는 배선 회로 기판에 있어서, 전원층을, 배선 회로화한 저저항 도체층과 고저항 도체층의 적층체로 구성한 배선 회로 기판(특허문헌 1).
(ii) 전원층과 그라운드층의 평행 평판 구조를 가지는 배선 회로 기판(프린트 배선 기판)에 있어서, 전원층 또는 그라운드층을, 저항성 도체막과 전자 부품 전류 공급 패턴(pattern)의 일체화물로 구성하고, 저항성 도체막의 두께를 전자 부품 전류 공급 패턴의 1/10 이하로 한 배선 회로 기판(특허문헌 2).
(i), (ii)의 배선 회로 기판은 모두, 전원층에 고저항의 손실층(상기 고저항 도체층 또는 저항성 도체막)을 접속시킴으로써, 전원층 중에 흐르는 고주파 노이즈 전류(전도 노이즈)를 손실시켜, 전원층과 그라운드층의 평행 평판 공진을 억제하여 전원 전압의 변동을 억제하려고 하는 것이다.
그러나, 전원층에 접속된 고저항의 손실층은 큰 면적을 점유해 버린다. 실제의 전자 기기의 배선 회로 기판은 실장 밀도가 높기 때문에, 전원층을 회로 패턴화한 전원 선로의 근방에도 신호 전송 선로가 존재한다. 이 때문에 전원 선로에 고저항의 손실층을 접속하여 설치하면, 신호 전송 선로에의 혼선, 신호 전달의 지연, 전압이 저하되어 역치(threshold value)를 넘을 수가 없는 등, 신호 파형의 품질이 저하되기 쉬운 문제가 있다. 그 때문에 (i), (ii)의 배선 회로 기판은 실용화에 이르고 있지 않다.
본 발명은 전원 선로를 통하여 전달되는 전도 노이즈를 억제할 수 있고, 전원 전압의 안정화를 도모함과 아울러, 전원 선로 또는 그라운드층을 개재하여 전달되는 신호 전송 선로 혼선을 저항층에 영향을 받지 않고 저감할 수 있는 전도 노이즈 억제 구조체, 및 당해 전도 노이즈 억제 구조체를 구비한 배선 회로 기판을 제공한다.
본 발명의 전도 노이즈 억제 구조체는, 동일면 상에 서로 이간하여 설치된 전원 선로 및 신호 전송 선로와, 상기 전원 선로 및 상기 신호 전송 선로와 이간하여 대향 배치된 그라운드층과, 상기 전원 선로 및 상기 그라운드층과 이간하여 대향 배치된 저항층을 가지고, 상기 저항층이, 상기 전원 선로와 대향하고 있는 영역 (I) 및 상기 전원 선로와 대향하고 있지 않은 영역 (II)를 가지고, 상기 전원 선로의 폭 방향에 있어서, 상기 저항층과 상기 신호 전송 선로가 이간하여 있는 것을 특징으로 한다.
본 발명의 전도 노이즈 억제 구조체는, 또한 상기 전원 선로의 폭 방향에 있어서의 상기 전원 선로의 폭(W1)과, 상기 전원 선로의 폭 방향에 있어서의 상기 저항층의 폭(W2)이 하기 식 (1-1)
W1<W2···(1-1)
을 만족하든지, 또는
상기 전원 선로의 폭 방향에 있어서의 상기 전원 선로의 폭(W1)과, 상기 전원 선로의 폭 방향에 있어서의 상기 저항층의 폭(W2)이 하기 식 (1-2)
W1≥W2···(1-2)
를 만족하는 것이 바람직하다.
본 발명의 전도 노이즈 억제 구조체는, 서로 이웃하는 전원 선로와 신호 전송 선로 사이에 설치된 그라운드 선로를 더 가지고 있어도 좋고, 이때 전원 선로의 폭 방향에 있어서의 저항층과 신호 전송 선로의 간극의 폭(D)과, 전원 선로의 폭 방향에 있어서의 그라운드 선로와 신호 전송 선로의 선간 거리(L2)가 하기 식 (2)를 만족하는 것이 바람직하다.
D>L2 ···(2)
본 발명의 전도 노이즈 억제 구조체에 있어서는, 전원 선로의 폭 방향에 있어서의 저항층과 신호 전송 선로의 간극의 폭(D)과, 전원 선로의 두께 방향에 있어서의 전원 선로와 저항층의 거리(T)와, 전원 선로의 폭(W1)과, 전원 선로의 폭 방향에 있어서의 전원 선로와 신호 전송 선로의 거리(L)가 하기 식 (3)을 만족하는 것이 바람직하다.
3T≤D<(L+W1)···(3)
저항층은 전원 선로와 그라운드층 사이에 설치되고, 전원 선로의 두께 방향에 있어서의 전원 선로와 저항층의 거리(T)와, 전원 선로의 두께 방향에 있어서의 그라운드층과 저항층의 거리(Tg)가 하기 식 (4)를 만족하는 것이 바람직하다.
T<Tg···(4)
전원 선로의 두께 방향에 있어서의 전원 선로와 저항층의 거리(T)는 2~100μm인 것이 바람직하다.
저항층은 물리적 증착에 의해 형성된 두께 5~300nm의 층인 것이 바람직하다.
본 발명의 배선 회로 기판은 본 발명의 전도 노이즈 억제 구조체를 구비하는 것이다.
본 발명의 전도 노이즈 억제 구조체 및 배선 회로 기판에 의하면, 전원 선로의 전도 노이즈를 억제할 수 있고, 전원 전압의 안정화를 도모함과 아울러, 전원 선로 또는 그라운드층을 개재하여 전달되는 신호 전송 선로 혼선을, 저항층에 영향을 받지 않고 저감할 수 있다.
도 1은 본 발명의 전도 노이즈(noise) 억제 구조체의 제1의 실시 형태를 나타내는 단면 사시도이다.
도 2는 본 발명의 전도 노이즈 억제 구조체의 제2의 실시 형태를 나타내는 단면 사시도이다.
도 3은 저항층의 표면을 관찰한 원자간력 현미경상이다.
도 4는 실시예 1에 있어서의 전도 노이즈 억제 구조체의 사시도이다.
도 5는 비교예 1에 있어서의 양면 기판의 사시도이다.
도 6은 실시예 1, 비교예 1에 있어서의 전도 노이즈 억제 효과 (S21)을 나타내는 그래프이다.
도 7은 실시예 1, 비교예 1에 있어서의 근단(近端) 혼선 (S31)을 나타내는 그래프이다.
도 8은 실시예 1, 비교예 1에 있어서의 원단(遠端) 혼선 (S41)을 나타내는 그래프이다.
도 9는 본 발명의 전도 노이즈 억제 구조체의 제3의 실시 형태를 나타내는 단면도이다.
도 10은 본 발명의 전도 노이즈 억제 구조체의 제3의 실시 형태를 나타내는 상면도이다.
도 11은 본 발명의 전도 노이즈 억제 구조체의 제4의 실시 형태를 나타내는 단면도이다.
도 12는 본 발명의 전도 노이즈 억제 구조체의 제4의 실시 형태를 나타내는 상면도이다.
도 13은 본 발명의 전도 노이즈 억제 구조체의 제5의 실시 형태를 나타내는 단면도이다.
도 14는 본 발명의 전도 노이즈 억제 구조체의 제6의 실시 형태를 나타내는 단면도이다.
도 15는 실시예 2에 있어서의 전도 노이즈 억제 구조체의 단면도이다.
도 16은 실시예 2에 있어서의 전도 노이즈 억제 구조체의 상면도이다.
도 17은 비교예 2에 있어서의 양면 기판의 단면도이다.
도 18은 실시예 2, 비교예 2에 있어서의 전도 노이즈 억제 효과 (S21)을 나타내는 그래프이다.
도 19는 실시예 2, 비교예 2에 있어서의 근단 혼선 (S31)을 나타내는 그래프이다.
도 20은 실시예 2, 비교예 2에 있어서의 원단 혼선 (S41)을 나타내는 그래프이다.
도 21은 실시예 3에 있어서의 전도 노이즈 억제 구조체의 단면도이다.
도 22는 실시예 3에 있어서의 전도 노이즈 억제 구조체의 상면도이다.
도 23은 비교예 3에 있어서의 양면 기판의 단면도이다.
도 24는 실시예 3, 비교예 3에 있어서의 전도 노이즈 억제 효과 (S21)을 나타내는 그래프이다.
도 25는 실시예 3, 비교예 3에 있어서의 근단 혼선 (S31)을 나타내는 그래프이다.
도 26은 실시예 3, 비교예 3에 있어서의 원단 혼선 (S41)을 나타내는 그래프이다.
도 2는 본 발명의 전도 노이즈 억제 구조체의 제2의 실시 형태를 나타내는 단면 사시도이다.
도 3은 저항층의 표면을 관찰한 원자간력 현미경상이다.
도 4는 실시예 1에 있어서의 전도 노이즈 억제 구조체의 사시도이다.
도 5는 비교예 1에 있어서의 양면 기판의 사시도이다.
도 6은 실시예 1, 비교예 1에 있어서의 전도 노이즈 억제 효과 (S21)을 나타내는 그래프이다.
도 7은 실시예 1, 비교예 1에 있어서의 근단(近端) 혼선 (S31)을 나타내는 그래프이다.
도 8은 실시예 1, 비교예 1에 있어서의 원단(遠端) 혼선 (S41)을 나타내는 그래프이다.
도 9는 본 발명의 전도 노이즈 억제 구조체의 제3의 실시 형태를 나타내는 단면도이다.
도 10은 본 발명의 전도 노이즈 억제 구조체의 제3의 실시 형태를 나타내는 상면도이다.
도 11은 본 발명의 전도 노이즈 억제 구조체의 제4의 실시 형태를 나타내는 단면도이다.
도 12는 본 발명의 전도 노이즈 억제 구조체의 제4의 실시 형태를 나타내는 상면도이다.
도 13은 본 발명의 전도 노이즈 억제 구조체의 제5의 실시 형태를 나타내는 단면도이다.
도 14는 본 발명의 전도 노이즈 억제 구조체의 제6의 실시 형태를 나타내는 단면도이다.
도 15는 실시예 2에 있어서의 전도 노이즈 억제 구조체의 단면도이다.
도 16은 실시예 2에 있어서의 전도 노이즈 억제 구조체의 상면도이다.
도 17은 비교예 2에 있어서의 양면 기판의 단면도이다.
도 18은 실시예 2, 비교예 2에 있어서의 전도 노이즈 억제 효과 (S21)을 나타내는 그래프이다.
도 19는 실시예 2, 비교예 2에 있어서의 근단 혼선 (S31)을 나타내는 그래프이다.
도 20은 실시예 2, 비교예 2에 있어서의 원단 혼선 (S41)을 나타내는 그래프이다.
도 21은 실시예 3에 있어서의 전도 노이즈 억제 구조체의 단면도이다.
도 22는 실시예 3에 있어서의 전도 노이즈 억제 구조체의 상면도이다.
도 23은 비교예 3에 있어서의 양면 기판의 단면도이다.
도 24는 실시예 3, 비교예 3에 있어서의 전도 노이즈 억제 효과 (S21)을 나타내는 그래프이다.
도 25는 실시예 3, 비교예 3에 있어서의 근단 혼선 (S31)을 나타내는 그래프이다.
도 26은 실시예 3, 비교예 3에 있어서의 원단 혼선 (S41)을 나타내는 그래프이다.
본 명세서에 있어서 「대향」하고 있다는 것은, 상면으로부터 보았을 때에 적어도 일부가 서로 겹치는 상태를 말한다.
또, 본 명세서에 있어서는, 전원 선로의 폭 방향을 「X 방향」, 전원 선로의 길이 방향을 「Y 방향」, 전원 선로의 두께 방향을 「Z 방향」이라고 기재한다.
<전도 노이즈 억제 구조체>
(제1의 실시 형태)
도 1은 본 발명의 전도 노이즈(noise) 억제 구조체의 제1의 실시 형태를 나타내는 단면 사시도이다.
전도 노이즈 억제 구조체(10)는, 이른바 양면 기판이고, 당해 기판의 표면(동일면) 상에 서로 이간하여 Y 방향으로 나란히 뻗어 설치된 전원 선로(11) 및 2개의 신호 전송 선로(12)와, 절연층(15)을 개재함으로써 전원 선로(11) 및 신호 전송 선로(12)와 이간하여 대향 배치된, 기판의 이면 전체를 덮는 표면 그라운드층(ground layer)(13)과, 절연층(15)을 개재함으로써 전원 선로(11) 및 그라운드층(13)과 이간하여 대향 배치된, Y 방향으로 뻗어 있는 2개의 저항층(14)을 가진다.
2개 저항층(14)은 동일면 상에 서로 이간하여 설치되고, 각각의 저항층(14)은 전원 선로(11)와 대향하고 있는 영역 (I) 및 전원 선로(11)와 대향하고 있지 않은 영역 (II)를 가지고, 또한 저항층(14)은 X 방향에 있어서 신호 전송 선로(12)와 이간하여 있다.
전도 노이즈 억제 구조체(10)에 있어서는, X 방향에 있어서의 전원 선로(11)의 폭(W1)과, X 방향에 있어서의 각 저항층(14)의 폭(W2)은 하기 식 (1-2)를 만족한다.
W1≥W2 ···(1-2)
저항층(14)은 그 일부가 영역 (I)에서 전원 선로(11)와 대향하면, 전원 선로(11)의 전도 노이즈를 억제할 수 있기 때문에, 배선 회로 기판의 실장 밀도를 높이기 위해서, 저항층(14)은 가능한 한 면적을 작게 하는 것이 바람직하다. 따라서, 각 저항층(14)의 폭은 전원 선로(11)의 폭 이하로 하는 것이 바람직하다.
전도 노이즈 억제 구조체(10)에 있어서는, 전원 선로(11)를 흐르는 고주파 노이즈 전류(전도 노이즈)를 이하와 같이 억제하는 것이라고 생각된다.
즉, 전원 선로(11)를 흐르는 고주파 노이즈 전류는, 전원 선로(11)의 가장자리 단부에 집중하여 흐르고 있기 때문에, 당해 전류에 의해 발생하는 자속은 전원 선로(11)의 가장자리 단부로부터 바깥쪽으로 퍼져, 당해 자속의 일부는 저항층(14)과 쇄교한다. 이에 의해 저항층(14)과 전원 선로(11)가 전자(電磁) 결합하기 때문에, 저항층(14)과 쇄교하는 자속 밀도가 변화하면, 당해 자속 밀도의 변화를 제거하는 역의 자속 밀도가 생기도록 저항층(14) 중에 와전류가 발생한다. 저항층(14) 중에 흐르는 전류는 저항에 의해 열로 변화하고, 결과적으로 전원 선로(11)를 흐르는 원래의 고주파 노이즈 전류의 에너지를 손실시키는 것이라고 생각된다.
상기 메커니즘(mechanism)으로부터, 저항층(14)은 전원 선로(11)의 가장자리 단부(즉, 자속 밀도의 변화가 생기고 있는 곳)에 대향하여 배치하는 것이 필요하고, 전원 선로(11)의 중앙 부분의 직하(예를 들면, 도 1 중 저항층(14)이 분단되어 있는 곳)에 저항층(14)을 설치해도, 전도 노이즈 억제 효과에 전혀 기여하지 않는다.
따라서, 저항층(14)이 전원 선로(11)의 가장자리 단부에 대향하여 배치되도록 하기 위해서는, 저항층(14)은 전원 선로(11)와 대향하고 있는 영역 (I) 및 전원 선로(11)와 대향하고 있지 않은 영역 (II)를 가질 필요가 있다.
이때 저항층(14)이 신호 전송 선로(12)와 그라운드층(13) 사이에 존재하면, 신호 전송 선로(12)를 통하여 전달되는 신호도 억제하는 것으로 되기 때문에, 도 1에 나타내듯이, 신호 전송 선로(12)와 대향하는 위치에 저항층(14)을 설치하는 것은 피하지 않으면 안 된다. 또, 저항층(14)에는 고주파 노이즈 전류가 흐르고, 당해 저항층(14)으로부터, 특히 그 가장자리 단부로부터, 전자계 방사가 행해지고 있기 때문에, 저항층(14)의 근처에 신호 전송 선로(12)가 있으면, 전원 선로(11)의 고주파 노이즈 전류가 저항층(14)을 통하여 신호 전송 선로(12)에 영향을 줄 우려가 있다. 이 때문에 저항층(14)의 가장자리 단부와 신호 전송 선로(12)의 가장자리 단부를 이간시키는 것이 필요하게 된다.
전도 노이즈 억제 구조체(10)에 있어서는, X 방향에 있어서의, 신호 전송 선로(12)에 가까운 쪽의 저항층(14)과 저항층(14)에 가까운 쪽의 신호 전송 선로(12)의 간극의 폭(D)과, Z 방향에 있어서의 전원 선로(11)와 저항층(14)의 거리(T)와, X 방향에 있어서의 전원 선로(11)의 폭(W1)과, X 방향에 있어서의 전원 선로(11)와 전원 선로(11)에 가까운 쪽의 신호 전송 선로(12)의 거리(L)가 하기 식 (3)을 만족하는 것이 바람직하다.
3T≤D<(L+W1)···(3)
D가 3T보다 작으면, 전원 선로(11)를 통하여 전달되는 전도 노이즈가 신호 전송 선로(12)로 전달되기 쉬워진다. 신호 전송 선로(12)는 마이크로스트립(microstrip) 구조를 가지고, 결정된 임피던스를 가지도록 구조가 결정되어 있고, 저항층(14)이 가까워지면, 신호 전송 선로(12)의 임피던스가 변화하기 때문에, 그 영향을 최소로 하기 위해서도, D를 3T 이상으로 하는 것이 바람직하다.
D가 (L+W1) 이상이면, 전원 선로(11)와 저항층(14)이 대향하지 않게 된다. 그렇게 되면, 전원 선로(11)의 가장자리 단부로부터 생기는 자속 밀도의 변화를 저항층(14)에서 포착할 수가 없게 되기 때문에, 저항층(14)을 설치하는 것에 의한 전도 노이즈 억제 효과는 완전히 없어진다.
전도 노이즈 억제 효과의 점에서는, D는 L보다 작은 편이 바람직하다.
전도 노이즈 억제 구조체(10)에 있어서는, Z 방향에 있어서의 전원 선로(11)와 저항층(14)의 거리(T)와, Z 방향에 있어서의 그라운드층(13)과 저항층(14)의 거리(Tg)가 하기 식 (4)를 만족하는 것이 바람직하다.
T<Tg···(4)
전원 선로(11)와 그라운드층(13) 사이에 존재하는 절연층(15)에 있어서, 저항층(14)이 그라운드층(13)보다 전원 선로(11)에 가까워지도록 저항층(14)을 설치함으로써, 전도 노이즈 억제 효과가 높아진다.
T는 기판의 두께에도 따르지만, 2~100μm가 바람직하고, 5~50μm가 보다 바람직하다. T가 2μm 미만에서는 절연성의 보지(保持)가 곤란하게 되고, 예를 들면 전압이 다른 전원 선로가 인접하여 설치되어 있는 경우에는 누설(leak)이 발생하여 부적당하게 된다. T가 100μm를 넘으면, 전원 선로(11)로부터의 자속 밀도의 변화가 약해지기 때문에 전도 노이즈 억제 효과가 약해진다.
L은 개별의 패턴 설계에 따르지만, 10~5000μm가 바람직하고, 100~1000μm가 보다 바람직하다.
(제2의 실시 형태)
도 2는 본 발명의 전도 노이즈 억제 구조체의 제2의 실시 형태를 나타내는 단면 사시도이다.
전도 노이즈 억제 구조체(20)는 이른바 양면 기판이고, 당해 기판의 표면(동일면) 상에 서로 이간하여 Y 방향으로 나란히 뻗어 설치된 전원 선로(11) 및 2개의 신호 전송 선로(12)와, 절연층(15)을 개재함으로써 전원 선로(11) 및 신호 전송 선로(12)와 이간하여 대향 배치된, 기판의 이면 전체를 덮는 표면 그라운드층(13)과, 절연층(15)을 개재함으로써 전원 선로(11) 및 그라운드층(13)과 이간하여 대향 배치된 Y 방향으로 뻗어 있는 저항층(14)과, 서로 이웃하는 전원 선로(11)와 신호 전송 선로(12) 사이에, 이들과 이간하여 Y 방향으로 나란히 뻗어 설치된 2개의 그라운드 선로(16)를 가진다.
저항층(14)은 전원 선로(11)와 대향하고 있는 영역 (I) 및 전원 선로(11)와 대향하고 있지 않은 영역 (II)를 가지고, 또한 저항층(14)은 X 방향에 있어서 신호 전송 선로(12)와 이간하여 있다.
전도 노이즈 억제 구조체(20)에 있어서는, 전도 노이즈 억제 구조체(10)에 있어서의 이유와 동일한 이유로부터, X 방향에 있어서의 전원 선로(11)의 폭(W1)과, X 방향에 있어서의 저항층(14)의 폭(W2)은 하기 식 (1-2)를 만족한다. 즉, 저항층(14)의 폭은 전원 선로(11)의 폭보다 좁다.
W1≥W2···(1-2)
전도 노이즈 억제 구조체(20)에 있어서는, 전원 선로(11)를 흐르는 고주파 노이즈 전류(전도 노이즈)를 전도 노이즈 억제 구조체(10)와 동일한 메커니즘에 의해 억제하는 것이라고 생각된다.
전도 노이즈 억제 구조체(20)에 있어서는, X 방향에 있어서의 저항층(14)과 저항층(14)에 가까운 쪽의 신호 전송 선로(12)의 간극의 폭(D)과, X 방향에 있어서의 그라운드 선로(16)와 신호 전송 선로(12)의 선간 거리(L2)가 하기 식 (2)를 만족하는 것이 바람직하다.
D>L2 ···(2)
D가 L2 이하로 되면, 전원 선로(11)와 신호 전송 선로(12) 사이의 혼선이 강해져, 전원 선로(11)를 타고 있는 고주파 노이즈가 신호 전송 선로(12)로 전반(傳搬)된다.
전도 노이즈 억제 구조체(20)에 있어서는, 전도 노이즈 억제 구조체(10)에 있어서의 이유와 동일한 이유로부터, X 방향에 있어서의 저항층(14)과 저항층(14)에 가까운 쪽의 신호 전송 선로(12)의 간극의 폭(D)과, Z 방향에 있어서의 전원 선로(11)와 저항층(14)의 거리(T)와, X 방향에 있어서의 전원 선로(11)의 폭(W1)과, X 방향에 있어서의 전원 선로(11)와 전원 선로(11)에 가까운 쪽의 신호 전송 선로(12)의 거리(L)가 하기 식 (3)을 만족하는 것이 바람직하다.
3T≤D<(L+W1)···(3)
신호 전송 선로(12)는 코플레이너(coplanar) 구조를 가지고, 결정된 임피던스를 가지도록 구조가 결정되어 있고, 저항층(14)이 그라운드(ground) 선로(16)를 넘어 신호 전송 선로(12)에 가까워지면, 신호 전송 선로(12)의 임피던스가 변화할 우려가 있다. 그 영향을 최소로 하기 위해서도 D를 3T 이상으로 하는 것이 바람직하다.
전도 노이즈 억제 구조체(20)에 있어서는, 전도 노이즈 억제 구조체(10)에 있어서의 이유와 동일한 이유로부터, Z 방향에 있어서의 전원 선로(11)와 저항층(14)의 거리(T)와, Z 방향에 있어서의 그라운드층(13)과 저항층(14)의 거리(Tg)가 하기 식 (4)를 만족하는 것이 바람직하다.
T<Tg···(4)
(제3의 실시 형태)
도 9, 10은 본 발명의 전도 노이즈 억제 구조체의 제3의 실시 형태를 나타내는 것으로, 도 10은 상면도, 도 9는 도 10의 A-A＇선을 따르는 단면도이다.
본 실시 형태의 전도 노이즈 억제 구조체(110)는, 표면 상에 전원 선로(11)와 신호 전송 선로(12)가 설치되고, 이면에 그라운드층(13)이 설치된 양면 기판이다. 전원 선로(11)와 신호 전송 선로(12)는 동일면 상에 있어서 서로 이간하여 나란히 뻗어 있다. 전원 선로(11)와 그라운드층(13) 사이에는 저항층(14)이 설치되어 있다.
그라운드층(13)은 전원 선로(11) 및 신호 전송 선로(12)의 각각과 이간하여 대향 배치되어 있고, 저항층(14)은 전원 선로(11) 및 그라운드층(13)의 각각과 이간하여 대향 배치되어 있다. 구체적으로 본 실시 형태에서는, 전원 선로(11)와 저항층(14)은 제1의 절연층(19a)을 개재하여 대향 적층되어 있고, 그라운드층(13)과 저항층(14)은 제2의 절연층(19b)을 개재하여 대향 적층되어 있다. 본 발명에 있어서 「대향」하고 있다는 것은 상면으로부터 보았을 때에 적어도 일부가 서로 겹치는 상태를 말한다. 또 전원 선로(11)와 그라운드층(13)은 제1의 절연층(19a), 저항층(14), 및 제2의 절연층(19b)을 개재하여 대향 적층되어 있고, 신호 전송 선로(12)와 그라운드층(13)은 제1의 절연층(19a) 및 제2의 절연층(19b)을 개재하여 대향 적층되어 있다.
본 실시 형태에 있어서, 전원 선로(11)의 폭 방향을 X 방향, 길이 방향을 Y 방향, 두께 방향을 Z 방향이라고 한다(이하, 마찬가지). X 방향에 있어서, 저항층(14)의 폭(도 중 W2로 나타낸다)은 전원 선로(11)의 폭(도 중 W1로 나타낸다)보다도 넓다. X 방향에 있어서 저항층(14)과 신호 전송 선로(12)는 이간하여 있다. 즉 X 방향에 있어서 저항층(14)의 가장자리 단부(14a)와 신호 전송 선로(12)의 가장자리 단부(12a) 사이에는 간극(115)이 존재한다. X 방향에 있어서의 당해 간극(115)의 폭을 저항층(14)과 신호 전송 선로(12)의 거리(D)로 한다.
전도 노이즈 억제 구조체(110)에 있어서는, 전원 선로(11) 또는 그라운드층(13)에 흐르는 고주파 노이즈 전류를 이하와 같이 억제하는 것이라고 생각된다.
즉 저항층(14)이 전원 선로(11)와 전자 결합하고 있고, 전원 선로(11)에 흐르는 고주파 전류에 의해 발생하는 자속 밀도(전속(電束) 밀도)의 변화에 대해, 이것을 제거하도록 역의 방향으로 자속이 발생하도록, 저항층(14) 중에 와전류가 발생하고, 당해 전류가 저항에 의해 손실되어, 결과적으로 전원 선로(11) 및 그라운드층(13)의 각각에 있어서 고주파 노이즈 전류를 줄이는 것이다. 효율적으로 억제 효과를 가져오기 위해서는, 전원 선로(11)의 가장자리 단부에 집중하는 전자계의 강도 분포(자속 밀도 또는 전속 밀도)를 그라운드층으로 향하게 하여 저항층(14)에 집중시키는 것이 바람직하다.
이때 저항층(14)이 신호 전송 선로(12)와 그라운드층(13) 사이에 존재하면, 신호를 억제하는 것으로 되기 때문에, 도 9에 나타내듯이, 신호 전송 선로(12)와 대향하는 위치에 저항층(14)을 설치하는 것은 피하지 않으면 안 된다. 또 저항층(14)에는 고주파 전류가 흐르고, 당해 저항층(14)으로부터, 특히 그 가장자리 단부로부터, 전자계 방사가 행해지고 있기 때문에, 저항층(14)의 근처에 신호 전송 선로(12)가 있으면, 전원 선로(11) 중의 고주파 노이즈가 저항층(14)을 통하여 신호 전송 선로(12)에 영향을 줄 우려가 있다. 이 때문에 저항층(14)의 가장자리 단부(14a)와 신호 전송 선로(12)의 가장자리 단부(12a)를 이간시켜 간극(115)을 설치하는 것이 필요하게 된다.
간극(115)의 폭(D)(X 방향에 있어서의 저항층(14)과 신호 전송 선로(12)의 거리(D))은, 전원 선로(11)의 두께 방향(Z 방향)에 있어서의 전원 선로(11)와 저항층(14)의 떨어져 있는 거리를 T로 하면, 3T 이상으로 하는 것이 바람직하다. D가 이것보다 작으면 전원 선로(11) 중의 노이즈가 신호 전송 선로(12)로 전달되기 쉬워진다. 신호 전송 선로(12)는 마이크로스트립(microstrip) 구조를 가지고, 결정된 임피던스를 가지도록 구조가 결정되어 있고, 저항층(14)이 가까워지면, 임피던스도 변화하기 때문에, 그 영향을 최소로 하기 위해서도 간극(115)의 폭(D)을 3T 이상으로 하는 것이 바람직하다. 또, X 방향에 있어서의 전원 선로(11)와 신호 전송 선로(12)의 선간 거리를 L로 하면, 간극(115)의 폭(D)은 당해 선간 거리(L)와 전원 선로(11)의 폭(W1)의 합(L+W1)보다 작다. 즉 3T≤D<(L+W1)을 만족하는 것이 바람직하다.
D가 (L+W1) 이상이면, 전원 선로(11)와 저항층(14)이 대향하지 않게 된다. 그렇게 되면, 전원 선로(11)의 가장자리 단부로부터 생기는 자속 밀도(전속 밀도)의 변화를 저항층(14)에서 포착할 수가 없게 되기 때문에, 저항층(14)을 설치하는 것에 의한 전도 노이즈 억제 효과는 완전히 없어진다. 전도 노이즈 억제 효과의 점에서는, 간극(115)의 폭(D)은 선간 거리(L)보다 작은 편이 바람직하다.
전원 선로(11)와 저항층(14)의 떨어져 있는 거리(T)는, 기판 두께에도 따르지만, 2~100μm가 바람직하다. 2μm 미만에서는 절연성의 보지(保持)가 곤란하게 되고, 예를 들면 전압이 다른 전원 선로가 인접하여 설치되어 있는 경우에는 누설이 발생하여 부적당하게 된다. 100μm를 넘으면, 전원 선로로부터의 자속 밀도의 변화가 약해지기 때문에 전도 노이즈 억제 효과가 약해진다. 당해 떨어져 있는 거리(T)의 보다 바람직한 범위는 5~50μm이다.
또, 본 실시 형태와 같이 저항층(14)이 전원 선로(11)와 그라운드층(13) 사이에 설치되어 있는 경우, 전원 선로(11)와 저항층(14)의 떨어져 있는 거리(T)는, Z 방향에 있어서의 그라운드층(13)과 저항층(14)의 거리(Tg)보다 작은 쪽이 전도 노이즈 억제 효과의 효율이 좋다. 즉 전원 선로(11)와 그라운드층(13) 사이에 존재하는 절연층 중에 있어서, 저항층(14)이 그라운드층(13)보다 전원 선로(11)에 가까워지도록 저항층(14)을 설치하는 쪽이 전도 노이즈 억제 효과가 높다.
전원 선로(11)와 신호 전송 선로(12)의 선간 거리(L)는, 개별의 패턴 설계에 따르지만, 10~5000μm 정도가 바람직하다. 선간 거리(L)의 보다 바람직한 범위는 100~1000μm이다.
(제4의 실시 형태)
도 11, 12는 본 발명의 전도 노이즈 억제 구조체의 제4의 실시 형태를 나타내는 것으로, 도 12는 상면도, 도 11은 도 12의 B-B＇선을 따르는 단면도이다. 이하, 동일 구성 요소에는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시 형태의 전도 노이즈 억제 구조체(120)가 제3의 실시 형태와 크게 다른 점은, 전원 선로(11) 및 신호 전송 선로(22)가 설치되어 있는 면과 동일면 상으로서, 서로 이웃하는 전원 선로(11)와 신호 전송 선로(22) 사이에 그라운드 선로(16)가 설치되어 있는 점이다. 전원 선로(11)와 신호 전송 선로(22)와 그라운드 선로(16)는 서로 이간하여 나란히 뻗어 있다.
또, 제3의 실시 형태에 있어서의 신호 전송 선로(12)는, 상면으로부터 보았을 때 도 10에 나타내듯이 직선이 아니라 변곡부를 가지는 형상인데 대해, 본 실시 형태에 있어서의 신호 전송 선로(22)는 도 12에 나타내듯이 직선 모양이다. 또한 제3의 실시 형태에 있어서의 저항층(14)의 일방의 단부(14a)는, 도 10에 나타내듯이 상면으로부터 보았을 때에 직선 모양이 아니라, 신호 전송 선로(12)의 변곡부에 추종하는 변곡부를 가지는 형상인데 대해, 본 실시 형태에 있어서의 저항층(24)의 일방의 단부(24a)는 도 12에 나타내듯이 직선 모양이다.
저항층(24)의 폭(W2)은 전원 선로(11)의 폭(W1)보다 넓다. X 방향에 있어서 저항층(24)과 신호 전송 선로(22)는 이간하여 있다. 신호 전송 선로(22)는 코플레이너(coplanar) 구조를 가지고, 결정된 임피던스를 가지도록 구조가 결정되어 있고, 저항층(24)이 그라운드 선로(16)를 넘어 신호 전송 선로(22)에 가까워지면, 임피던스도 변화할 우려가 있다. 그 영향을 최소로 하기 위해서도, X 방향에 있어서의 저항층(24)과 신호 전송 선로(22)의 거리(D)(간극의 폭(D))을 3T 이상으로 하는 것이 바람직하다.
또 X 방향에 있어서의 그라운드 선로(16)와 신호 전송 선로(22)의 선간 거리를 L2로 하면, 저항층(24)과 신호 전송 선로(22)의 간극의 폭(D)은 L2보다 큰(D>L2) 것이 바람직하다.
또 제3의 실시 형태와 마찬가지로, X 방향에 있어서의 전원 선로(11)와 신호 전송 선로(22)의 선간 거리를 L로 하면, 간극의 폭(D)은 선간 거리(L)와 전원 선로(11)의 폭(W1)의 합(L+W1)보다 작은 것이 바람직하다.
(제5의 실시 형태)
도 13은 본 발명의 전도 노이즈 억제 구조체의 제5의 실시 형태를 나타내는 단면도이다.
본 실시 형태의 전도 노이즈 억제 구조체(30)는, 나란히 뻗어 있는 2개의 신호 전송 선로(12)의 외측에 각각 전원 선로(11)가 설치되어 있고, 저항층(24)은 전원 선로(11)의 하부로부터 외측에 걸쳐 설치되어 있다. 즉 본 실시 형태에 있어서, 저항층(24)과 신호 전송 선로(12)의 간극의 폭(D)은, 전원 선로(11)와 신호 전송 선로(12)의 선간 거리(L)보다 크고, 저항층(24)의 일부가 전원 선로(11)와 대향하고 있다. 도 13은 간극(D)=(L+W1)/2의 상태를 나타내고 있다.
(제6의 실시 형태)
도 14는 본 발명의 전도 노이즈 억제 구조체의 제6의 실시 형태를 나타내는 단면도이다.
본 실시 형태의 전도 노이즈 억제 구조체(40)는, 동일면 상에 전원 선로(11), 신호 전송 선로(12), 및 그라운드 선로(16)가 설치되어 있고, 전원 선로(11)에 대해서 그라운드층(13)과는 반대측에 저항층(44)이 제3의 절연층(18)을 개재하여 대향 적층되어 있다.
본 실시 형태에 있어서, 전원 선로(11), 그라운드 선로(16) 및 신호 전송 선로(12)의 각각과 그라운드층은 제4의 절연층(19)을 개재하여 대향하고 있다. 또 저항층(44)과 그라운드층(13)은 제3의 절연층(18), 전원 선로(11) 및 제4의 절연층(19)을 개재하여 대향하고 있다. 저항층(44) 상에 보호층을 설치해도 좋다.
상기 제1~6의 실시 형태에 의하면, 동일면 상에 서로 이간하여 설치된 전원 선로 및 신호 전송 선로와, 전원 선로 및 신호 전송 선로와 이간하여 대향 배치된 그라운드층과, 전원 선로 및 그라운드층과 이간하여 대향 배치된 저항층을 가지고, 저항층이 전원 선로와 대향하고 있는 영역 (I) 및 전원 선로와 대향하고 있지 않은 영역 (II)를 가지기 때문에, 전원 선로를 통하여 전달되는 전도 노이즈를 억제할 수 있다. 또, 그라운드층을 통하여 전달되는 전도 노이즈도 억제된다.
또, 전원 선로를 통하여 전달되는 전도 노이즈가 억제됨으로써, 전원 전압이 안정화되고, 그 결과 전원계로부터의 방사 노이즈의 발생도 억제된다.
또한, X 방향에 있어서 저항층과 신호 전송 선로가 이간하여 있기 때문에, 신호 전송 선로 혼선 등을 일으키는 근방계의 방사 전자계 강도를 신호 파형 품질을 손상시키지 않고 저감할 수 있다.
즉, 실장 밀도가 높기 때문에, 전원 선로와 동일면 상에서, 또한 전원 선로의 근방에 신호 전송 선로가 존재하는 경우라도, 저항층을 전원 선로에 접속하여 설치하지 않고 전원 선로를 통하여 전달되는 전도 노이즈를 억제할 수 있기 때문에, 저항층을 신호 전송 선로로부터 이간하여 설치하는 것이 가능하게 되어, 저항층의 영향에 의해 발생하는 신호 전송 선로 혼선 등의 신호 파형 품질의 저하를 억제할 수가 있다.
제5의 실시 형태에 의하면, 전원 선로(11)와 신호 전송 선로(12)의 거리(L)가 작은 경우라도, 저항층에 의한 영향을 없애면서 전도 노이즈를 억제할 수 있다.
제6의 실시 형태에 의하면, 배선 회로 기판이 완성된 후라도 저항층을 설치할 수가 있다.
<배선 회로 기판>
본 발명의 전도 노이즈 억제 구조체는 전원 선로, 신호 전송 선로 및 그라운드층을 가지고 있고, 당해 구조체 자체를 배선 회로 기판으로서 이용할 수가 있다.
또, 본 발명의 전도 노이즈 억제 구조체의 상면 및/또는 하면에, 또한 절연층을 개재하여 동박을 적층하고, 회로를 형성하여 다층 배선 회로 기판을 구성할 수도 있다. 이때 상층의 도체와 하층의 도체를 연결하기 위한 비어(via) 등이 저항층을 관통하는 경우에는, 저항층에 안티패드(antipad)를 형성하여, 절연성을 확보하는 것이 바람직하다.
(도체층)
전원 선로, 신호 전송 선로, 그라운드 선로 및 그라운드층은 각각 도체층으로 이루어진다. 도체층으로서는 금속박; 금속 입자를 고분자 바인더, 유리질 바인더 등에 분산시킨 도전 입자 분산체 막 등을 들 수 있다. 금속으로서는 동, 은, 금, 알루미늄, 니켈, 텅스텐 등을 들 수 있다.
배선 회로 기판(다층 프린트 회로 기판)에 있어서의 도체층은 통상 동박이다. 동박의 두께는 통상 3~35μm이다. 동박은 절연층의 접착성을 향상시키기 위해서, 조면화(粗面化) 처리, 또는 실란 커플링제(silane coupling agent) 등에 의한 화성(化成) 처리가 되어 있어도 좋다.
(저항층)
저항층은 금속 재료 또는 도전성 세라믹스(ceramics)를 포함하는 두께 5~300nm의 물리적 증착에 의해 형성된 박막인 것이 바람직하다. 저항층의 두께가 5nm보다 작으면 저항층의 형성이 불충분하게 되기 쉽고, 전도 노이즈 억제 효과가 충분히 얻어지지 않는다. 저항층의 두께가 300nm를 넘으면, 표면 저항이 작아져 금속 반사가 강해지고, 전도 노이즈 억제 효과도 작아진다.
저항층의 두께는 Z 방향을 따르는 단면의 고분해능 투과형 전자현미경상을 기초로 하여, 5곳의 두께를 전자현미경상 위에서 측정하여 평균함으로써 구한다.
저항층의 표면 저항은 1×100~1×104Ω이 바람직하다. 저항층이 균질한 박막인 경우에는, 체적 저항률이 높은 한정된 재료가 필요하게 되지만, 체적 저항률이 그만큼 높지 않은 재료를 이용하는 경우에는, 저항층에 금속 재료 또는 도전성 세라믹스가 존재하지 않는 물리적인 결함을 설치하여 불균질한 박막으로 하는 것, 또는 후술의 마이크로클러스터(microcluster)의 연쇄물로 이루어지는 막으로 함으로써, 표면 저항을 상승시킬 수가 있다.
저항층의 표면 저항은 이하와 같이 측정한다.
석영 유리 상에 금 등을 증착하여 형성한 2개의 박막 금속 전극(길이 10mm, 폭 5mm, 전극간 거리 10mm)을 이용하여, 당해 전극 상에 피측정물을 놓고, 피측정물 상에 크기 10mm×20mm를 50g의 하중으로 꽉 누르고, 1mA 이하의 측정 전류로 전극간의 저항을 측정한다. 이 값을 가지고 표면 저항으로 한다.
도 3은 절연층의 표면에 물리적 증착법에 의해 형성된 금속 재료로 이루어지는 두께 50nm의 저항층의 표면을 관찰한 원자간력 현미경상이다. 저항층은 복수의 마이크로클러스터(microcluster)의 집합체로서 관찰된다. 마이크로클러스터에는 물리적인 결함이 있어서, 균질한 박막으로 되어 있지 않고, 저항을 가지는 구조로 된다. 또, 결함을 통하여 에폭시 수지 등의 접착성 성분이 관통하여, 적절한 접착 강도를 가지는 것으로 되어 있다.
저항층에 이용되는 금속 재료로서는, 강자성 금속, 상자성 금속을 들 수 있다. 강자성 금속으로서는, 철, 카르보닐철; Fe-Ni, Fe-Co, Fe-Cr, Fe-Si, Fe-Al, Fe-Cr-Si, Fe-Cr-Al, Fe-Al-Si, Fe-Pt 등의 철 합금; 코발트, 니켈; 이들의 합금 등을 들 수 있다. 상자성 금속으로서는, 금, 은, 동, 주석, 납, 텅스텐, 규소, 알루미늄, 티타늄, 크롬, 몰리브덴, 그들의 합금, 강자성 금속과의 합금 등을 들 수 있다. 이들 가운데, 산화에 대해서 저항력이 있다는 점에서, 니켈, 철크롬 합금, 텅스텐, 귀금속이 바람직하다. 그러나, 귀금속은 고가이기 때문에, 실용적으로는 니켈, 철크롬 합금, 텅스텐이 바람직하고, 니켈 또는 니켈 합금이 특히 바람직하다.
저항층에 이용되는 도전성 세라믹스로서는, 금속과, 붕소, 탄소, 질소, 규소, 인 및 유황으로 이루어지는 군에서 선택되는 1종 이상의 원소로 이루어지는 합금, 금속간 화합물, 고용체 등을 들 수 있다. 구체적으로는 질화니켈, 질화티타늄, 질화탄탈룸, 질화크롬, 질화지르코늄, 탄화티타늄, 탄화규소, 탄화크롬, 탄화바나듐, 탄화지르코늄, 탄화몰리브덴, 탄화텅스텐, 붕화크롬, 붕화몰리브덴, 규화크롬, 규화지르코늄 등을 들 수 있다.
도전성 세라믹스는 금속보다 체적 저항이 높기 때문에, 도전성 세라믹스를 포함하는 저항층은 표면 저항을 두께에 의해 관리하는 정밀도가 높아지고, 또한 화학 안정성이 높고, 보존 안정성이 높은 등의 이점을 가진다. 도전성 세라믹스로서는, 물리적 증착법에 있어서, 질소 가스, 메탄 가스 등의 반응성 가스를 이용함으로써 용이하게 얻어지는 질화물 또는 탄화물이 특히 바람직하다.
저항층의 형성 방법으로서는 물리적 증착법이 이용된다. 이 방법에 있어서는, 조건이나 이용하는 재료에 따라서 다르지만, 두께의 제어를 출력과 시간으로 간단히 정밀도 좋게 행할 수 있기 때문에, 박막의 성장을 초기의 단계에서 종료시킴으로써, 균질한 박막으로 되지 않고, 미세한 물리적인 결함을 가지는 불균질한 박막을 용이하게 형성할 수 있다.
또, 균질한 박막을 산 등에 의해 에칭(etching)하여 결함을 형성하는 방법, 레이저 어블레이션(laser ablation)에 의해 균질한 박막에 결함을 형성하는 방법에 의해서도, 불균질한 박막을 형성할 수 있고 표면 저항을 조정할 수 있다.
(절연층)
절연층은 일반적인 유기 또는 무기의 절연 재료를 이용하여 구성할 수 있다. 예를 들면, 에폭시 수지, BT 레진, 불소 수지, 폴리이미드 등의 유기 재료를, 필요가 있으면, 글래스 네트(glass net) 등의 보강재와 일체화한 재료를 이용할 수가 있다. 또는, 실리콘, 알루미나, 유리 등의 무기 재료도 이용할 수가 있다.
(제조 방법)
본 발명의 전도 노이즈 억제 구조체는 예를 들면 이하와 같이 하여 제조된다.
우선, 동박 상에 에폭시계 바니시(varnish) 등을 도포하고, 건조, 경화시켜 제1의 절연층을 형성한다. 당해 절연층 상에 저항층으로 되는 층을 EB 증착, 고주파 이온 도금, 고주파 마그네트론 스퍼터링(magnetron sputtering), DC 마그네트론 스퍼터링, 대향 타겟(target)형 마그네트론 스퍼터링 등의 물리적 증착법으로 형성하고, 레이저 어블레이션을 행하여 소정의 패턴 형상의 저항층을 형성한다. 저항층으로 되는 층은 박막이기 때문에 불필요한 부분을 용이하게 제거하여 패터닝(patterning)할 수가 있다.
다음에, 저항층 상에, 에폭시 수지 등을 유리 섬유 등에 함침시켜 이루어지는 프리프렉(prepreg) 및 동박을 순서대로 적층하고, 프리프렉을 경화시켜 제2의 절연층으로 한다. 이렇게 하여 표면 및 이면이 동박으로 이루어지는 양면 기판이 얻어진다.
다음에, 포토리소그래피(photolithography)법 등에 의해 동박을 소정의 패턴 형상으로 에칭하여, 전원 선로, 신호 전송 선로, 그라운드 선로 등을 형성하고, 전도 노이즈 억제 구조체를 얻는다.
그 후 필요하면 전도 노이즈 억제 구조체의 일면 또는 양면 상에 프리프렉을 개재하여 동박을 붙이고, 공지의 방법으로 패터닝함으로써 다층 배선 회로 기판을 제조할 수가 있다.
제6의 실시 형태의 전도 노이즈 억제 구조체는 예를 들면 이하와 같이 하여 제조된다.
우선, 절연층의 표면 및 이면에 동박이 설치된 양면 기판을 준비하고, 포토리소그래피법 등에 의해 일방의 면의 동박을 소정의 패턴 형상으로 에칭하여, 전원 선로(11), 신호 전송 선로(22), 그라운드 선로(16)를 형성한다. 그 위에 에폭시계 바니시 등을 도포하고, 건조, 경화시켜 절연층(제3의 절연층(18))을 형성한다.
다음에, 당해 절연층 상에 마스크(mask)를 밀착시키고, 물리적 증착법으로 전체면에 저항층으로 되는 층을 형성한 후, 마스크를 박리함으로써, 소정의 형상의 저항층이 얻어진다.
또는 절연층 상의 전체면에 물리적 증착법으로 저항층으로 되는 층을 형성한 후, 화학 에칭, 또는 건식으로 행할 수 있는 레이저 에칭(laser etching)에 의해 패터닝하여 저항층을 형성할 수도 있다.
<실시예>
(저항층의 두께)
투과형 전자현미경(히타치제작소사제, H9000NAR)을 이용하여, 저항층의 단면을 관찰하고, 5곳의 노이즈 억제층의 두께를 측정하여 평균하였다.
(표면 저항)
석영 유리 상에 금 등을 증착하여 형성한 2개의 박막 금속 전극(길이 10mm, 폭 5mm, 전극간 거리 10mm)을 이용하여, 당해 전극 상에 피측정물을 놓고, 피측정물 상에 크기 10mm×20mm를 50g의 하중으로 꽉 누르고, 1mA 이하의 측정 전류로 전극간의 저항을 측정하고, 이 값을 가지고 표면 저항으로 하였다.
(전도 노이즈 억제 효과, 혼선)
전도 노이즈 억제 효과의 확인으로서, 도 4 또는 도 5에 나타내는 포트(port) 1, 포트 2 사이의 S21 파라미터(parameter)를 평가하였다.
또, 저항층의 신호 전송로에의 영향의 확인으로서, 도 4 또는 도 5에 나타내는 포트 1, 포트 3 사이(근단(近端) 혼선)의 S31 파라미터, 및 도 4 또는 도 5에 나타내는 포트 1, 포트 4 사이(원단(遠端) 혼선)의 S41 파라미터를 평가하였다.
1GHz 이상의 높은 주파수 대역에서의 실측은 곤란하기 때문에, 이들의 평가는 3D 전자계 시뮬레이터(simulator)(에이질렌트사제, 제품명: EMDS)를 이용하여 해석하는 방법으로 행하였다. 도전율은 80000S/m를 이용하였다.
(실시예 1)
도 4에 나타내는, 전원 선로, 신호 전송 선로, 그라운드층 및 저항층을 가지는 전도 노이즈 억제 구조체(마이크로스트립(microstrip) 구조)를 제작하였다.
우선, 일면에 동박(두께 18μm)이 설치된 폴리이미드 필름을 2매 준비하고, 일방의 필름의 폴리이미드로 이루어지는 면 상에, 니켈 금속을, 질소 가스를 유입하면서 반응성 스퍼터링(sputtering)법으로 증착하여 박막을 형성하고, 당해 박막을 에칭하여 2개의 저항층(14)(두께: 25nm)을 형성하였다. 저항층(14)의 표면 저항은 100Ω이었다.
다음에, 저항층(14)을 형성한 면 상에, 타방의 필름의 폴리이미드로 이루어지는 면을 폴리이미드계 접착제를 개재하여 포개어 붙였다.
다음에, 포토리소그래피법에 의해 일방의 동박을 도 4에 나타내는 패턴 형상으로 에칭하고, 전원 선로(11) 및 신호 전송 선로(12)를 형성하여, 전도 노이즈 억제 구조체를 얻었다.
얻어진 전도 노이즈 억제 구조체에 있어서의 각 치수를 도 4에 나타낸다.
신호 전송 선로(12)에 가까운 쪽의 저항층(14)의, 신호 전송 선로(12)측의 가장자리 단부의 위치를 조금 옮겨 저항층(14)의 폭(W2)을 변화시킴으로써, 간극의 폭(D)을 0mm, 0.1mm, 0.2mm, 0.3mm, 및 0.4mm로 변화시켜 5종류의 전도 노이즈 억제 구조체를 제작하였다.
각 전도 노이즈 억제 구조체에 대해서, S21 파라미터, S31 파라미터, 및 S41 파라미터를 평가하였다. S21 파라미터를 도 6에, S31 파라미터를 도 7에, S41 파라미터를 도 8에 나타낸다. 도 7 및 도 8에 있어서는, 기판(전도 노이즈 억제 구조체)의 길이 방향의 공진 피크(peak)가 존재하기 때문에, 20GHz까지의 총 에너지를 비교하기 위해, 각 주파수에서의 감쇠량(dB)의 총합(의사 적분값)을 구하였다. 결과를 표 1 및 표 2에 나타낸다.
(비교예 1)
저항층(14)을 설치하지 않은 외에는 실시예 1과 마찬가지로 하여, 도 5에 나타내는 구성의 양면 기판을 제작하고, 실시예 1과 마찬가지로 하여 평가하였다. 결과를 도 6~8, 표 1 및 표 2에 나타낸다.
실시예 1 및 비교예 1의 결과로부터, 전도 노이즈 억제 효과 (S21)은, 저항층이 설치되고, 간극의 폭(D)이 작을수록, 즉 저항층의 폭이 넓을수록 큰 전도 노이즈 억제 효과를 나타내었다. 주파수 특성에서는 주파수가 올라갈수록 큰 전도 노이즈 억제 효과를 나타내었다.
근단 혼선 (S31) 및 원단 혼선 (S41)은 거의 마찬가지의 결과를 나타내고, 간극의 폭(D)이 0mm인 때는, 저항층이 없는 비교예 1의 상태보다 저항층과 신호 전송 선로는 혼선을 일으키고 있다. 간극의 폭(D)이 0.1mm 이상에서는 혼선의 영향은 있지만, 0mm 때보다는 억제되어 있다.
(실시예 2)
도 15, 도 16에 나타내는 전원 선로, 신호 전송 선로, 그라운드층을 가지는 전도 노이즈 억제 구조체(마이크로스트립 구조)를 제작하였다. 도 16은 상면도이고, 도 15는 도 16의 a-a＇선을 따르는 단면도이다. 도 중 부호 29는 절연층을 나타낸다.
우선, 일면에 동박(두께 18μm)이 설치된 폴리이미드 필름을 2매 준비하고, 일방의 필름의 폴리이미드로 이루어지는 면 상에 저항층(24)(두께 25nm)을 형성하였다. 저항층(24)은 전체면에 물리적 증착법으로 저항층으로 되는 층을 형성한 후, 에칭하여 형성하였다.
다음에, 당해 저항층(24)을 형성한 면 상에, 타방의 필름의 폴리이미드로 이루어지는 면을 폴리이미드계 접착제를 개재하여 포개어 붙였다.
다음에 포토리소그래피법에 의해 동박을 소정의 패턴 형상으로 에칭하고, 전원 선로(11) 및 신호 전송 선로(22)를 형성하여, 전도 노이즈 억제 구조체를 얻었다.
얻어진 전도 노이즈 억제 구조체에 있어서의 각 치수를 도 15에 나타낸다. 단위는 mm이다(이하, 마찬가지). 전원 선로(11)로부터 저항층(24)까지의 떨어져 있는 거리(T)는 0.01mm로 하였다.
저항층(24)의 신호 전송 선로(22)측의 끝 가장자리의 위치를 조금 옮겨 저항층(24)의 폭(W2)을 변화시킴으로써, 간극의 폭(D)을 0mm, 0.1mm, 0.25mm, 및 0.5mm로 변화시켜 4종류의 전도 노이즈 억제 구조체를 제작하였다.
전도 노이즈 억제 효과의 확인으로서, 도 16에 나타내는 포트 1, 포트 2 사이의 S21 파라미터를, 또 저항층의 신호 전송로에의 영향의 확인으로서 포트 1, 포트 3 사이(근단 혼선)의 S31 파라미터 및 포트 1, 포트 4 사이(원단 혼선)의 S41 파라미터를 평가하였다.
1GHz 이상의 높은 주파수 대역에서의 실측은 곤란하기 때문에, 이들의 평가는 3D 전자계 시뮬레이터(ANSOFT제, 제품명: HFSS)를 이용하여 해석하는 방법으로 행하였다. 도전율은 160,000S/m를 이용하였다.
(비교예 2)
저항층(24)을 설치하지 않은 외에는 실시예 2와 마찬가지로 하여, 도 17에 나타내는 구성의 양면 기판을 제작하고, 실시예 2와 마찬가지로 하여 평가하였다.
실시예 2 및 비교예 2(저항층 없음)의 해석 결과로서, 전도 노이즈 억제 효과 (S21)을 도 18, 근단 혼선 (S31)을 도 19, 원단 혼선 (S41)을 도 20에 나타낸다. 도 19, 도 20에 있어서는 기판(전도 노이즈 억제 구조체)의 길이 방향의 공진 피크가 존재하기 때문에, 20GHz까지의 총 에너지를 비교하기 위해 각 주파수에서의 감쇠율의 총합(의사 적분값)을 구하여 표 3, 표 4에 나타내었다.
(평가)
실시예 2 및 비교예 2의 결과로부터, 전도 노이즈 억제 효과 (S21)은, 저항층이 설치되고, 간극(D)이 작을수록, 즉 저항층의 폭이 넓을수록 큰 억제 효과를 나타내었다. 주파수 특성에서는 주파수가 올라갈수록 큰 억제 효과를 나타내었다.
근단 혼선 (S31) 및 원단 혼선 (S41)은 거의 마찬가지의 결과를 나타내고, 간극(D)이 0mm인 때는, 저항층이 없는 비교예 2의 상태보다 저항층과 신호 전송 선로는 혼선을 일으키고 있다. 간극(D)이 0.1mm 이상에서는 저항층이 없는 비교예 2의 상태보다 혼선은 억제되어 있다.
(실시예 3)
도 21, 도 22에 나타내는 전원 선로, 신호 전송 선로, 그라운드 선로, 그라운드층을 가지는 전도 노이즈 억제 구조체(코플레이너(coplanar) 구조)를 제작하였다. 도 22는 상면도이고, 도 21은 도 22의 b-b＇선을 따르는 단면도이다.
우선, 글래스 네트(glass net)에 에폭시 수지를 함침시킨 프리프렉(prepreg)을 경화시켜 이루어지는 절연층의 일면에 동박(두께 18μm)이 설치되어 있는 기재를 2매 준비하고, 일방의 기재의 절연층 상에 저항층(24)(두께 15nm)을 형성하였다. 저항층(24)은 전체면에 물리적 증착법으로 저항층으로 되는 층을 형성한 후, 에칭하여 형성하였다.
다음에, 당해 저항층(24)을 형성한 면 상에, 타방의 기재의 절연층을 에폭시계 접착제를 개재하여 포개어 붙였다.
다음에 포토리소그래피법에 의해 동박을 소정의 패턴 형상으로 에칭하고, 전원 선로(11), 그라운드 선로(16) 및 신호 전송 선로(22)를 형성하여, 전도 노이즈 억제 구조체를 얻었다. 전원 선로(11)로부터 저항층(24)까지의 떨어져 있는 거리(T)는 0.02mm로 하였다.
저항층(24)의 신호 전송 선로(22)측의 끝 가장자리의 위치를 조금 옮겨 저항층(24)의 폭(W2)을 변화시킴으로써, 그라운드 선로(16)의 신호 전송 선로(22)측의 끝 가장자리와 저항층(24)의 끝 가장자리의 X 방향에 있어서의 거리(Dg)를 0mm, 0.25mm, 및 0.5mm로 변화시켜 3종류의 전도 노이즈 억제 구조체를 제작하였다. 본 예에 있어서 저항층(24)과 신호 전송 선로(22)의 간극의 폭(D)은 0.25+Dg로 된다. 평가에는 3D 전자계 시뮬레이터를 이용하고, 저항층의 도전율은 80,000S/m로 하였다.
(비교예 3)
저항층(24)을 설치하지 않은 외에는 실시예 3과 마찬가지로 하여, 도 23에 나타내는 구성의 양면 기판을 제작하였다.
실시예 3에서 얻어진 전도 노이즈 억제 구조체 및 비교예 3의 양면 기판(저항층 없음)에 대해서, 실시예 2와 마찬가지로 하여 평가하였다.
해석 결과로서, 전도 노이즈 억제 효과 (S21)을 도 24, 근단 혼선 (S31)을 도 25, 원단 혼선 (S41)을 도 26에 나타내었다. 또 실시예 2와 마찬가지로, 각 주파수에서의 감쇠율의 총합(의사 적분값)을 구하여 표 5, 표 6에 나타내었다.
(평가)
실시예 3 및 비교예 3의 결과로부터, 전도 노이즈 억제 효과 (S21)은, 저항층이 설치되고, 간극(Dg)(그라운드 선로의 신호 전송 선로측의 끝 가장자리로부터의 거리)이 작을수록, 즉 저항층의 폭이 넓을수록 큰 억제 효과를 나타내었다. 주파수 특성에서는 주파수가 올라갈수록 큰 억제 효과를 나타내었다.
근단 혼선 (S31) 및 원단 혼선 (S41)은 거의 마찬가지의 결과를 나타내고, 간극(Dg)이 0mm인 때는 저항층이 없는 비교예 3의 상태와 거의 동등하다. 간극(Dg)이 0.25mm 이상에서는 저항층이 없는 비교예 3의 상태보다 혼선은 억제되어 있다.
<산업상의 이용 가능성>
고밀도로 실장된 정보 처리 기기, 통신 기기 등, 특히 광모듈이나 워크스테이션, 휴대전화, 게임 기기 등의 CPU 등의 전원 주위의 고주파 노이즈를, 근방에 배선되는 신호 전송 선로의 신호 품질을 떨어뜨리지 않고 억제할 수가 있는 전도 노이즈 억제 구조체를 제공할 수가 있어, 산업상 매우 유용하다.
10 전도 노이즈(noise) 억제 구조체
11 전원 선로
12 신호 전송 선로
13 그라운드층(ground layer)
14 저항층
15 절연층
16 그라운드 선로
20 전도 노이즈 억제 구조체
30,40 전도 노이즈 억제 구조체
22 신호 전송 선로
24, 44 저항층
115 간극
18 제3의 절연층
19 제4의 절연층
19a 제1의 절연층
19b 제2의 절연층
11 전원 선로
12 신호 전송 선로
13 그라운드층(ground layer)
14 저항층
15 절연층
16 그라운드 선로
20 전도 노이즈 억제 구조체
30,40 전도 노이즈 억제 구조체
22 신호 전송 선로
24, 44 저항층
115 간극
18 제3의 절연층
19 제4의 절연층
19a 제1의 절연층
19b 제2의 절연층
Claims (9)
- 동일면 상에 서로 이간하여 설치된 전원 선로 및 신호 전송 선로와,
상기 전원 선로 및 상기 신호 전송 선로와 이간하여 대향 배치된 그라운드층과,
상기 전원 선로 및 상기 그라운드층과 이간하여 대향 배치된 저항층을 가지고,
상기 저항층이 상기 전원 선로와 대향하고 있는 영역 (I) 및 상기 전원 선로와 대향하고 있지 않은 영역 (II)를 가지고,
상기 전원 선로의 폭 방향에 있어서, 상기 저항층과 상기 신호 전송 선로가 이간하여 있는 전도 노이즈 억제 구조체. - 제1항에 있어서,
상기 전원 선로의 폭 방향에 있어서의 상기 전원 선로의 폭(W1)과, 상기 전원 선로의 폭 방향에 있어서의 상기 저항층의 폭(W2)이 하기 식 (1-1)을 만족하는 것을 특징으로 하는 전도 노이즈 억제 구조체.
W1<W2···(1-1) - 제1항에 있어서,
상기 전원 선로의 폭 방향에 있어서의 상기 전원 선로의 폭(W1)과, 상기 전원 선로의 폭 방향에 있어서의 상기 저항층의 폭(W2)이 하기 식 (1-2)를 만족하는 것을 특징으로 하는 전도 노이즈 억제 구조체.
W1≥W2···(1-2) - 제1항 내지 제3항 중 어느 한 항에 있어서,
서로 이웃하는 상기 전원 선로와 상기 신호 전송 선로 사이에 설치된 그라운드 선로를 더 가지고,
상기 전원 선로의 폭 방향에 있어서의 상기 저항층과 상기 신호 전송 선로의 간극의 폭(D)과, 상기 전원 선로의 폭 방향에 있어서의 상기 그라운드 선로와 상기 신호 전송 선로의 선간 거리(L2)가 하기 식 (2)를 만족하는 것을 특징으로 하는 전도 노이즈 억제 구조체.
D>L2 ···(2) - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 전원 선로의 폭 방향에 있어서의 상기 저항층과 상기 신호 전송 선로의 간극의 폭(D)과, 상기 전원 선로의 두께 방향에 있어서의 상기 전원 선로와 상기 저항층의 거리(T)와, 상기 전원 선로의 폭(W1)과, 상기 전원 선로의 폭 방향에 있어서의 상기 전원 선로와 상기 신호 전송 선로의 거리(L)가 하기 식 (3)을 만족하는 것을 특징으로 하는 전도 노이즈 억제 구조체.
3T≤D<(L+W1)···(3) - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 저항층이 상기 전원 선로와 상기 그라운드층 사이에 설치되고,
상기 전원 선로의 두께 방향에 있어서의 상기 전원 선로와 상기 저항층의 거리(T)와, 상기 전원 선로의 두께 방향에 있어서의 상기 그라운드층과 상기 저항층의 거리(Tg)가 하기 식 (4)를 만족하는 것을 특징으로 하는 전도 노이즈 억제 구조체.
T<Tg···(4) - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 전원 선로의 두께 방향에 있어서의 상기 전원 선로와 상기 저항층의 거리(T)가 2~100μm인 것을 특징으로 하는 전도 노이즈 억제 구조체. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 저항층이 물리적 증착에 의해 형성된 두께 5~300nm의 층인 것을 특징으로 하는 전도 노이즈 억제 구조체. - 제1항 내지 제3항 중 어느 한 항에 기재된 전도 노이즈 억제 구조체를 구비하는 배선 회로 기판.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2007-202121 | 2007-08-02 | ||
| JP2007202121A JP5103088B2 (ja) | 2007-08-02 | 2007-08-02 | 伝導ノイズ抑制構造体および配線回路基板 |
| JPJP-P-2007-277769 | 2007-10-25 | ||
| JP2007277769A JP5103131B2 (ja) | 2007-10-25 | 2007-10-25 | 伝導ノイズ抑制構造体および配線回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100022123A KR20100022123A (ko) | 2010-02-26 |
| KR101081718B1 true KR101081718B1 (ko) | 2011-11-08 |
Family
ID=40304459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107001861A Expired - Fee Related KR101081718B1 (ko) | 2007-08-02 | 2008-08-01 | 전도 노이즈 억제 구조체 및 배선 회로 기판 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8416029B2 (ko) |
| KR (1) | KR101081718B1 (ko) |
| CN (1) | CN101796894B (ko) |
| TW (1) | TWI379621B (ko) |
| WO (1) | WO2009017232A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5292027B2 (ja) * | 2008-09-09 | 2013-09-18 | 信越ポリマー株式会社 | 光トランシーバ |
| JP5436361B2 (ja) * | 2010-07-30 | 2014-03-05 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| KR101113765B1 (ko) * | 2010-12-31 | 2012-02-27 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그 제조 방법 |
| WO2014057760A1 (ja) * | 2012-10-12 | 2014-04-17 | 株式会社村田製作所 | 高周波信号線路 |
| JP6350513B2 (ja) * | 2013-02-27 | 2018-07-04 | 日本電気株式会社 | 配線基板、半導体装置、プリント基板及び配線基板の製造方法 |
| US9038011B2 (en) * | 2013-03-08 | 2015-05-19 | Qualcomm Incorporated | Horizontal interconnects crosstalk optimization |
| CN104836619B (zh) * | 2015-03-30 | 2017-08-29 | 青岛海信宽带多媒体技术有限公司 | 一种光器件 |
| CN106537684B (zh) * | 2015-04-09 | 2019-11-01 | 株式会社村田制作所 | 复合传输线路以及电子设备 |
| CN114762184A (zh) * | 2019-12-23 | 2022-07-15 | 富士胶片株式会社 | 波导结构及波导结构的制造方法 |
| JP7309037B2 (ja) * | 2020-03-16 | 2023-07-14 | 京セラ株式会社 | 配線基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163636A (ja) | 1996-12-02 | 1998-06-19 | Nec Corp | 多層プリント基板及びその製造方法 |
| JPH10190237A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | プリント回路基板 |
| JP2001068801A (ja) * | 1999-08-27 | 2001-03-16 | Sony Corp | プリント配線板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104293A (ja) | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | プリント基板 |
| JP3104293B2 (ja) | 1991-06-13 | 2000-10-30 | 大同特殊鋼株式会社 | 金属の鋳造方法および鋳造装置 |
| JP3055488B2 (ja) | 1997-03-03 | 2000-06-26 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
| JPH1197810A (ja) * | 1997-09-17 | 1999-04-09 | Toshiba Corp | 回路基板 |
| JP3626354B2 (ja) * | 1998-09-21 | 2005-03-09 | 株式会社東芝 | 配線基板 |
| JP2003283073A (ja) | 2002-03-27 | 2003-10-03 | Kyocera Corp | 配線基板 |
| JP2006049496A (ja) | 2004-08-03 | 2006-02-16 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
| US7088201B2 (en) * | 2004-08-04 | 2006-08-08 | Eudyna Devices Inc. | Three-dimensional quasi-coplanar broadside microwave coupler |
| JP4515342B2 (ja) | 2005-03-14 | 2010-07-28 | 信越ポリマー株式会社 | 多層回路基板 |
| JP4429961B2 (ja) | 2005-04-13 | 2010-03-10 | 信越ポリマー株式会社 | プリント配線基板およびその製造方法 |
| US8134084B2 (en) * | 2006-06-30 | 2012-03-13 | Shin-Etsu Polymer Co., Ltd. | Noise-suppressing wiring-member and printed wiring board |
-
2008
- 2008-07-31 TW TW097128961A patent/TWI379621B/zh not_active IP Right Cessation
- 2008-08-01 US US12/671,304 patent/US8416029B2/en not_active Expired - Fee Related
- 2008-08-01 CN CN2008801009487A patent/CN101796894B/zh not_active Expired - Fee Related
- 2008-08-01 WO PCT/JP2008/063899 patent/WO2009017232A1/ja active Application Filing
- 2008-08-01 KR KR1020107001861A patent/KR101081718B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163636A (ja) | 1996-12-02 | 1998-06-19 | Nec Corp | 多層プリント基板及びその製造方法 |
| JPH10190237A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | プリント回路基板 |
| JP2001068801A (ja) * | 1999-08-27 | 2001-03-16 | Sony Corp | プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100022123A (ko) | 2010-02-26 |
| TWI379621B (en) | 2012-12-11 |
| TW200922391A (en) | 2009-05-16 |
| WO2009017232A1 (ja) | 2009-02-05 |
| US8416029B2 (en) | 2013-04-09 |
| US20100201459A1 (en) | 2010-08-12 |
| CN101796894A (zh) | 2010-08-04 |
| CN101796894B (zh) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101081718B1 (ko) | 전도 노이즈 억제 구조체 및 배선 회로 기판 | |
| US8380080B2 (en) | Optical transceiver | |
| KR101162405B1 (ko) | 노이즈 억제 배선 부재 및 프린트 배선 기판 | |
| US9144152B2 (en) | Cover lay film and flexible printed wiring board | |
| JP5103088B2 (ja) | 伝導ノイズ抑制構造体および配線回路基板 | |
| US8030580B2 (en) | Printed wiring board and electronic apparatus including same | |
| WO2010100931A1 (ja) | カバーレイフィルム、その製造方法およびフレキシブルプリント配線板 | |
| JP5202377B2 (ja) | カバーレイフィルムおよびフレキシブルプリント配線板 | |
| JP5193903B2 (ja) | カバーレイフィルム、フレキシブルプリント配線板および光トランシーバ | |
| JP4916803B2 (ja) | 多層プリント回路基板 | |
| JP2018093203A (ja) | 損失を低減したｐｃｂ伝送路 | |
| US8507801B2 (en) | Printed wiring board | |
| JP5292033B2 (ja) | プリント配線板 | |
| JP5103131B2 (ja) | 伝導ノイズ抑制構造体および配線回路基板 | |
| JP2008166357A (ja) | プリント配線基板 | |
| JP5657088B2 (ja) | プリント配線板および光モジュール | |
| WO2011111737A1 (ja) | 電源及びグランド対線路を含む多層配線基板構造 | |
| KR101197441B1 (ko) | 프린트 배선판 | |
| JP2011071397A (ja) | カバーレイフィルム、その製造方法およびフレキシブルプリント配線板 | |
| US8053352B2 (en) | Method and mesh reference structures for implementing Z-axis cross-talk reduction through copper sputtering onto mesh reference planes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20100127 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20100129 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110421 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110929 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20111102 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20111102 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141021 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151016 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161019 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171018 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181018 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181018 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20191016 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201015 Start annual number: 10 End annual number: 10 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20230813 |