[go: up one dir, main page]

KR101077887B1 - 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 - Google Patents

단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 Download PDF

Info

Publication number
KR101077887B1
KR101077887B1 KR1020090057032A KR20090057032A KR101077887B1 KR 101077887 B1 KR101077887 B1 KR 101077887B1 KR 1020090057032 A KR1020090057032 A KR 1020090057032A KR 20090057032 A KR20090057032 A KR 20090057032A KR 101077887 B1 KR101077887 B1 KR 101077887B1
Authority
KR
South Korea
Prior art keywords
oxide layer
metal substrate
forming
electronic component
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020090057032A
Other languages
English (en)
Other versions
KR20100069545A (ko
Inventor
김경민
Original Assignee
(주)웨이브닉스이에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이브닉스이에스피 filed Critical (주)웨이브닉스이에스피
Publication of KR20100069545A publication Critical patent/KR20100069545A/ko
Application granted granted Critical
Publication of KR101077887B1 publication Critical patent/KR101077887B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

외부 회로와의 연결을 와이어 본딩 등을 사용하지 않으므로 단락이나 파손 등을 효과적으로 방지하는 것이 가능하도록, 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 기판준비단계와, 금속 기판의 상면을 소정 깊이까지 산화하여 산화물층을 형성하는 산화단계와, 금속 기판의 하면에서 테두리를 따라 일정한 폭으로 산화물층까지 절연홈을 형성하는 절연홈형성단계와, 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 다수의 외부연결단자를 형성하는 단자형성단계와, 금속 기판 또는 산화물층에 전자부품을 실장하는 실장단계와, 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단자연결단계를 포함하여 이루어지는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공한다.
금속 기판, 패키지, 반도체, 모듈, 외부연결단자, 리드선, 실장, 절연

Description

단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 {Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module}
본 발명은 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 관한 것으로서, 보다 상세하게는 금속 기판의 일부를 외부 회로와 연결하는 외부연결단자로 활용하므로 실장이 용이하고 단락이나 파손의 위험이 적은 금속베이스 패키지 모듈을 용이하게 제조하는 것이 가능한 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 관한 것이다.
반도체 소자의 제조공정에서 패키징(packaging) 공정은 반도체 칩을 외부 환경으로부터 보호하고, 사용이 용이하도록 반도체 칩을 형상화시키고, 반도체 칩에 구성된 동작기능을 보호함으로써 반도체 소자의 신뢰성을 향상시키는 작업이다.
최근 반도체 소자의 집적도가 향상되고, 반도체 소자의 기능이 다양해짐에 따라 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄회로기판(Printed Circuit Board: PCB)에 패키지를 끼우는 구조에서 표면에 실장하는 방식의 표면 실장형 형태(Surface Mounting Device)로 전환되고 있다. 이러한 표면 실장형 형태의 패키지는 SOP(Small Outline Package), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), BGA(Ball Grid Array) 및 CSP(Chip Scale Package) 등 많은 종류가 소개되고 있다.
이러한 반도체 패키지들과 관련된 칩 캐리어 또는 인쇄회로기판에 사용되는 기재(base) 기판은 열적, 전기적 및 기계적으로 안정하여야 한다. 칩 캐리어 또는 PCB용 기재 기판으로서, 종래에는 고가의 세라믹 기판을 사용하거나 폴리이미드계 수지, 플루오르계 수지 또는 실리콘계 수지 등을 소재로 하는 수지 기판이 사용되어 왔다. 세라믹 기판이나 수지 기판은 그 소재가 절연성이기 때문에, 쓰루홀(through hole) 공정 후 절연물질을 도포할 필요가 없다. 그러나, 수지 기판들의 경우, 재료 자체가 고가일 뿐만 아니라, 내습성 및 내열성 등이 불량하여 칩 캐리어용 기판으로는 사용이 곤란하다는 문제점이 있다. 또한, 세라믹 기판은 수지 기판에 비하여 내열성이 다소 우수한 것은 사실이지만, 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 소요되는 단점이 있다.
이러한 세라믹 또는 수지 기판의 단점을 극복하기 위하여 금속 소재 기판의 사용이 제안되었다. 금속 소재 기판은 가격이 저렴할 뿐만 아니라 가공이 용이하고 열적 신뢰성이 양호하다는 장점을 가진다. 그러나, 이러한 금속 소재 기판은 전술한 수지 또는 세라믹 기판에서는 불필요한 절연 처리를 별도로 실시하여야 하며, 기판에 실장된 부품(예를 들면 광소자, 반도체 칩, 수동소자 또는 패드, PA, LNA, 페이스 시프터(phase shifter), 믹서, 오실레이터, VCO 등)과 외부 회로(예를 들면 구동회로)와의 연결을 와이어 본딩 등을 이용하여 행하여야 한다는 불편함이 있다. 특히 와이어 본딩을 행하는 과정에서 단락이 발생하거나 파손 또는 손상이 발생할 우려가 높다.
최근 소개되고 개발되는 금속 기판을 이용한 패키지 모듈 기술로는 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등이 공개되어 있다. 이들 기술은 저가의 금속 기판에 산화막을 형성하여 반도체 칩을 포함한 모듈을 완성하는 기술로 높은 고주파 특성, 반도체 공정 호환성 및 높은 열적 신뢰성과 EMI, EMC 안정성을 갖는 패키지 모듈을 제공한다.
일반적인 패키징 방식은 완성된 반도체 칩을 다시 패키징 전문 회사를 통하여 완성하게 된다. 통상의 패키징 과정은 반도체 칩을 재분배 과정을 통하여 다시 리드프레임 등에 본딩(die bonding)하고, 외부 단자와 반도체 칩을 연결(wire bonding)하는 기본 과정이 수행되며, 최종 반도체 칩의 보호를 위하여 EMC(Encapsulated Molding Compound) 등으로 리드프레임과 반도체 칩을 덮어 보호하는 방식을 사용한다. 이를 후공정(Back-End Process)이라고 한다. 이러한 후공정은 완성된 반도체 패키지의 약 30% 이상의 원가를 차지하는 고비용의 공정으로, 리드프레임에 반도체 칩을 재배치하는 장비와 와이어 본딩 장비들이 필수적으로 사용된다.
최근에는 후공정 작업에 소요되는 비용을 절감하고 반도체 칩의 크기를 줄이기 위해 웨이퍼 레벨 패키징(WLP;Wafer Level Packaging) 기술이 개발되어 사용되고 있다. 대부분의 WLP 방식은 전극 패드에 볼(Ball)을 형성하여 플립 칩(Flip Chip) 방식 또는 패드를 형성하여 와이어 본딩 방식에 의해 외부 회로와 연결하여 사용한다. 하지만 플립 칩 방식은 고가의 패키지 방식이고, 고가의 장비와 소자의 신뢰성, 작업 처리율(throughput) 등의 문제가 있어서, 패키지 제조업체에서 피하고자 하는 방식이다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 금속 기판의 상면에는 산화물층을 형성하여 전자부품을 실장하고 금속 기판의 테두리 부분 일부를 외부연결단자로 활용하여 외부 회로와의 전기적 연결을 행하므로, 단락이나 파손 등을 효과적으로 방지하는 것이 가능한 단자 일체형 금속베이스 패키지 모듈을 제공하기 위한 것이다.
본 발명의 다른 목적은 금속 기판의 상면에는 산화물층을 형성하고 금속 기판의 테두리 부분 일부를 내부와 절연시켜 외부연결단자로 활용하여 외부 회로와의 전기적 연결을 행하므로, 반도체 패키징 공정에서 주로 사용하는 후공정(다이본딩, 리드프레임 작업 및 와이어본딩 작업 등) 작업을 따로 행하지 않고, 바로 외부연결단자 위에 형성되는 형태로 제조원가를 획기적으로 절감하는 것이 가능한 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 WLP 방식으로 완성된 소자가 리드프레임 방식으로 형성되는 금속베이스 패키지 모듈을 제조하는 것이 가능하므로 시스템 온 리드프레임(System on Leadframe) 구조를 새롭게 제안하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 WLP 방식으로 완성된 소자가 리드프레임 방식으로 형성되는 금속베이스 패키지 모듈을 제조하여 패키징된 칩의 면적을 획기적으로 줄이고, 기존에 가장 많이 사용하는 표면실장기술을 바로 적용하여 생산성을 높일 수 있는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.
본 발명이 제안하는 단자 일체형 금속베이스 패키지 모듈은 전도성의 금속 재질로 형성되는 금속 기판과, 상기 금속 기판 상에 형성되는 산화물층과, 상기 금속 기판의 외곽 테두리를 따라 간격을 두고 전도성 재질의 금속이 남겨져 형성되는 다수의 외부연결단자와, 상기 외부연결단자를 상기 금속 기판의 테두리를 따라 다른 부분과 절연시킴과 동시에 외부연결단자끼리의 단락을 방지하도록 절연물질로 형성되는 절연층을 포함하여 이루어진다.
상기 금속 기판 또는 산화물층에 실장 또는 제작되는 전자부품의 전극과 상기 외부연결단자는 와이어 본딩 등을 통하여 연결한다.
그리고 본 발명의 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 기판준비단계와, 상기 금속 기판의 한쪽면(상면)을 소정 깊이까지 산화하여 산화물층을 형성하는 산화단계와, 상기 금속 기판의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 절연홈을 형성하는 절연홈형성단계와, 상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 다수의 외부연결단자를 형성하는 단자형성단계와, 상기 금속 기판 또는 산화물층에 전자부품을 실장 또는 제작하는 실장단계와, 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단자연결단계를 포함하여 이루어진다.
본 발명의 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 단자형성단계 이후에 상기 절연홈과 다수의 외부연결단자 사이를 절연물질로 채우는 절연층형성단계를 더 포함하는 것도 가능하다.
또 본 발명의 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 단자연결단계 이후에 몰딩물질을 이용하여 몰딩처리하는 몰딩단계를 더 포함하는 것도 가능하다.
상기에서 절연층형성단계를 별도로 행하지 않고 몰딩단계에서 절연층을 형성하도록 구성하는 것도 가능하다.
본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 금속 기판의 테두리를 따라 외부연결단자가 형성되므로, 와이어 본딩을 행하지 않고 BGA(Ball Grid Array) 또는 LGA(Land Grid Array) 등의 방식으로 직접 외부의 회로(예를 들면 구동회로 등)와 전기적으로 연결하는 것이 가능하고, 모듈의 실장이 매우 효율적으로 이루어진다.
그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 금속 기판을 사용하므로 우수한 열방출 성능을 유지하는 것이 가능하다.
본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술과 접목시에 금속 기판의 테두리 부분을 외부연결단자로 형성하여 모듈의 형성과 동시에 패키지가 완성되므로, 제조공정이 매우 효율적으로 이루어진다.
또 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, WLP를 통하여 외부연결단자(리드프레임)가 완성되어 새로운 개념의 시스템 온 리드프레임(또는 칩 온 리드프레임) 기술이 확립되고, 기존 방식인 반도체 공정을 통한 칩 제작 공정 이후 다른 장소에서 다른 공정을 이용한 후공정(다이 본딩 및 와이어본딩 등) 작업을 통한 패키지 작업이 필요없으므로, 제작 공정 시간을 단축하고 한 공정라인에서 리드프레임 형태의 패키징이 완료되어 제조원가를 획기적으로 낮추는 것이 가능하고, 안정된 반도체 공정을 통하여 높은 작업처리율(throughput)을 가지는 BGA 또는 LGA 형태의 WLP가 가능해진다.
본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, WLP를 통해 완성된 리드프레임 형태의 패키지 모듈은 제품의 크기를 획기적으로 줄여서 표준 테이프(Tape)와 릴(Reel) 사이즈에 맞출 수 있고, 이를 통하여 저가의 범용으로 사용되는 표면실장기술(Surface Mount Technology)을 바로 적용하여 제품 제작의 작업처리속도와 공정 단가를 획기적으로 줄일 수 있다.
그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 반도체 소자가 기판 내부에 실장되고 집적 연결되는 방식인 대한민국 특허 제10-0656300호 등에 접목하는 경우 와이어본딩 없이 모듈이 완성되어 신뢰성이 증가하고, 매우 얇은 모듈의 제작이 가능해진다.
다음으로 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이 스 패키지 모듈을 위한 단자 일체형 패키지방법의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.
그러나, 본 발명의 실시예들은 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되지 않는다. 본 발명의 실시예들은 해당 기술분야에서 보통의 지식을 가진 자가 본 발명을 이해할 수 있도록 설명하기 위해서 제공되는 것이고, 도면에서 나타내는 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 예시적으로 나타내는 것이다. 그리고, 도면에서 동일한 구성은 동일한 부호로 표시하고, 반복적인 상세한 설명은 생략한다.
본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제1실시예는 도 1 내지 도 4에 나타낸 바와 같이, 전도성의 금속 재질로 형성되는 금속 기판(10)을 이용하여 이루어진다.
상기에서 금속 기판(10)의 재질로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등이 열거된다.
상기 금속 기판(10)은 우수한 열방출 성능을 유지하면서, 충분한 강도와 경박단소가 가능한 두께로 형성하는 것이 바람직하다.
예를 들면 상기 금속 기판(10)은 0.1∼5mm 정도 두께로 형성하며, 바람직하게는 0.15∼1.0mm 정도의 얇은 두께로 형성하는 것이 좋다.
상기 금속 기판(10)은 판형상 및 웨이퍼 형상 등의 임의의 형상으로 형성하는 것이 가능하며, 인쇄회로 기술 및 반도체 공정 등의 적용이 가능하도록 이루어 진다.
상기 금속 기판(10) 상에는 산화물층(20)이 형성된다.
상기 산화물층(20)은 전자부품(60)이 실장될 구역을 제외하고 상기 금속 기판(10)의 테두리를 따라 형성되며, 상기 금속 기판(10)의 테두리 끝면 모서리로부터 일정 폭의 간격을 두고 형성된다.
즉 상기 산화물층(20)은 전자부품(60)이 실장되는 부분을 제외한 나머지 부분에 형성하며, 절연홈(14)과 근접하여 위치하는 상기 외부연결단자(18)의 일부까지 위치하도록 산화물층(20)을 형성한다.
상기 산화물층(20)은 양극산화 등의 방법을 적용하여 형성하는 것이 가능하다.
상기와 같이 전자부품(60)을 금속 기판(10) 위에 직접 실장하게 되면, 열의 방출이 보다 효율적으로 이루어지므로, 발열량이 많은 전자부품(60)의 경우에 매우 효과적이다.
상기에서 산화물층(20)은 선택 산화방식을 이용하여 필요한 곳에만 형성되도록 제어하는 것이 가능하다.
상기에서 금속 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(20)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.
상기 금속 기판(10)에 실장되는 전자부품(60)으로는 광소자, 반도체 칩, 수동소자, PA, LNA, 위상천이기(phase shifter), 믹서, 오실레이터, VCO 등이 열거 가능하다.
상기 전자부품(60)에는 구리(Cu) 또는 금(Au) 등의 도전성 금속으로 이루어진 전극(64)이 상면에 형성된다.
상기에서 전자부품(60)을 실장하는 방법은 일반적으로 반도체 공정 등에서 사용하는 다양한 방법을 적용하여 실시하는 것이 가능하므로 상세한 설명은 생략한다.
또 상기 전자부품(60)은 금속 기판(10) 상에 직접 제작하는 방식으로 설치하는 것도 가능하다.
본 발명은 산화물층(20)을 형성하거나 전자부품(60)을 실장 또는 제작하는 방식에 기술적 특징이 있는 것이 아니므로 산화물층(20)의 형성과 전자부품(60)의 실장 또는 제작은 종래 공지된 다양한 방식과 구조로 실시하는 것이 가능하며, 이들 기술을 본 발명에 적용하는 것이 가능하다. 예를 들면, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술을 본 발명의 실시예에 적용하는 것도 가능하다.
그리고 상기 금속 기판(10)의 외곽 테두리를 따라 간격을 두고 전도성의 금속 재질이 남도록 다수의 외부연결단자(18)를 형성한다.
즉 상기 외부연결단자(18)는 금속 기판(10)의 일부에 의하여 형성된다.
상기 외부연결단자(18)는 절연층(30), (40)에 의하여 절연이 이루어진다.
예를 들면, 상기 금속 기판(10)의 내부와는 테두리를 따라 전 둘레에 걸쳐 형성되는 절연층(30)에 의하여 절연이 이루어지고, 외부연결단자(18) 끼리는 사이에 형성되는 절연층(40)에 의하여 단락이 방지된다.
상기 절연층(30), (40)은 전기가 통하지 않는 부도체인 절연물질을 이용하여 형성한다.
상기 절연층(30), (40)은 절연재질인 합성수지나 실리콘, 산화물, 세라믹 등을 이용하여 형성한다.
상기 절연층(30), (40)은 필요에 따라 절연물질을 채워서 형성하지 않고, 빈 공간으로 둔 공기층으로 구성하는 것도 가능하다. 그러나 절연층(30), (40)을 형성하게 되면, 기계적 안정성이 보다 증대되는 효과를 얻을 수 있다.
상기 절연층(30), (40)은 금속 기판(10)의 일정한 범위를 특정하여 효과적으로 제어하면서 선택적으로 산화물층을 형성하는 것이 가능한 경우에는 산화물층을 금속 기판(10)에 일체로 형성하는 것에 의하여 구성하는 것도 가능하다.
그리고 상기 금속 기판(10)에 실장되는 전자부품(60)의 전극(64)과 상기 외부연결단자(18)를 와이어 본딩(66) 등을 통하여 연결한다.
상기와 같이 구성되는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 일실시예의 경우에는 외부 회로(예를 들면 구동회로)와 외부연결단자(18)를 연결하는 것에 의하여 모듈의 설치공정이 완료되므로, 실장하는 작업이 매우 용이하게 이루어진다. 특히 슬롯이나 착탈식으로 패키지 모듈을 외부 회로가 구현된 기판에 장착하는 것만으로 외부연결단자(18)와 외부 회로와의 연결을 완료하는 것도 가능하므로, 매우 편리하다.
다음으로 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제1실시예를 도 5 및 도 6을 참조하여 설명한다.
먼저, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비한다(S10).
상기에서 금속 기판(10)으로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등이 사용 가능하다.
상기와 같이 준비된 금속 기판(10)의 한쪽면(상면)을 산화하여 산화물층(20)을 형성한다(S20).
상기 금속 기판(10)의 상면에 산화물층(20)을 형성하는 경우에는, 하면쪽에서는 산화가 이루어지지 않도록 산화방지 마스킹 패턴을 형성하거나, 금속 기판(10)의 하면부를 다른 기기나 기구를 이용하여 보호하는 것이 바람직하다.
상기 산화물층(20)은 상기 금속 기판(10)에 실장되는 전자부품(60)의 높이에 대응하는 두께로 형성하는 것도 가능하다.
상기 산화물층(20)은 전자부품(60)이 실장될 구역을 제외하고 상기 금속 기판(10)의 테두리를 따라 형성되며, 상기 금속 기판(10)의 테두리 끝면 모서리로부터 일정 폭의 간격을 두고 형성된다.
상기 산화물층(20)은 양극산화 등의 방법을 적용하여 형성하는 것이 가능하다.
상기에서 금속 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(20)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.
상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)을 형성한다(S30).
상기에서 절연홈(14)은 상기 산화물층(20)을 관통하지 않도록 상기 금속 기 판(10)을 충분하게 제거하면서 상기 산화물층(20)의 내면과 접하는 부분까지의 깊이로 형성한다.
상기 절연홈(14)은 절연물질이 채워지는 경우 충분한 절연이 이루어지도록 폭을 설정하여 형성하는 것이 바람직하다. 예를 들면 상기 절연홈(14)은 0.05~0.5mm 정도 범위의 폭(두께)로 형성하는 것이 가능하다.
상기에서 금속 기판(10)을 접지(ground) 전극으로 활용하는 경우에는 적어도 하나의 외부연결단자(18)가 금속 기판(10)과 연결되도록 절연홈(14)을 형성한다.
즉 절연홈(14)을 금속 기판(10)의 테두리를 따라 전체 둘레에 걸쳐 폐곡선 형태로 형성하지 않고, 금속 기판(10)의 테두리 일부가 내부와 연결되는 일부가 단절된 개곡선 형태로 절연홈(14)을 형성하는 것도 가능하다.
그리고 상기 절연홈(14)에 의하여 중앙부와 단절된 금속 기판(10)의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈(16)을 형성하는 것에 의하여 다수의 외부연결단자(18)를 형성한다(S40).
즉 상기 외부연결단자(18)는 금속 기판(10)의 테두리 일부를 잘라내어 형성되는 분리홈(16)을 사이에 두고 배열되어 형성된다.
상기에서는 절연홈(14)과 분리홈(16)을 2단계로 나누어 형성하는 것으로 설명하였지만, 절연홈(14)과 분리홈(16)을 동시에 함께 형성하는 것도 가능하다.
예를 들면 상기 절연홈(14)과 분리홈(16)은 금속 기판(10)의 저면에 패터닝한 다음에 한번의 식각 공정으로 동시에 형성하는 것도 가능하다. 특히 금속체와 금속산화물 사이의 높은 선택적 화학 식각 특성을 이용하게 되면, 패터닝되지 않은 금속만 식각이 이루어지고 금속산화물은 식각되지 않아, 용이하게 절연홈(14)과 분리홈(16)을 동시에 형성하는 것이 가능하다.
나아가 화학 식각 공정 이외에 건식 식각 공정이나 기계적 가공 방식 등을 이용하여 절연홈(14)과 분리홈(16)을 형성하는 것도 가능하다.
상기 절연홈(14) 및 분리홈(16)은 절연물질이 채워지는 경우 충분한 절연이 이루어지도록 폭을 설정하여 형성하는 것이 바람직하다. 예를 들면 상기 절연홈(14) 및 분리홈(16)은 0.05~0.5mm 정도 범위의 폭(두께)로 형성하는 것이 가능하다.
상기 절연홈(14) 및 분리홈(16)은 필요에 따라 0.5mm 이상의 폭으로 형성하는 것도 가능하다. 예를 들면 충분한 공간의 확보와 가공 등의 관점에서 필요한 경우에는 상기 절연홈(14) 및 분리홈(16)의 폭은 상기한 범위에 한정되지 않고, 다양한 폭으로 형성하는 것이 가능하다. 나아가 상기 절연홈(14) 및 분리홈(16)은 절연이 가능하다면 상기한 범위보다 작은 폭을 갖도록 형성하는 것도 가능하다.
그리고 상기와 같이 형성되는 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성한다(S50).
상기에서 절연물질로는 전기가 통하지 않는 부도체인 합성수지나 실리콘, 산화물, 세라믹 등이 사용 가능하다.
상기 절연층(30), (40)은 필요에 따라 절연물질을 채워서 형성하지 않고, 빈 공간으로 둔 공기층으로 구성하는 것도 가능하다.
상기 산화물층(20)이 형성되지 않는 금속 기판(10) 부분의 해당 구역에 전자 부품(60)을 실장한다(S60).
상기 전자부품(60)의 전극(64)과 대응되는 외부연결단자(18)를 전기적으로 연결한다(S70).
상기 전자부품(60)으로는 광소자, 반도체 칩, 수동소자, PA, LNA, 위상천이기(phase shifter) 등이 사용 가능하다.
상기 전자부품(60)의 상부에는 전극(64)을 설치하고, 상기 전극(64)과 대응되는 외부연결단자(18)를 와이어 본딩(66) 등을 이용하여 전기적으로 연결한다.
그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제2실시예는 도 7에 나타낸 바와 같이, 전자부품(60)을 금속 기판(10) 위에 직접 실장하고, 산화물층(20)은 금속 기판(10)과 외부연결단자(18)가 서로 단락되는 것을 방지하기 위하여 절연홈(14) 주위에 형성하여 절연을 행하도록 구성하며, 전자부품(60)의 전극(64)과 외부연결단자(18)를 와이어본딩(66)으로 연결한 다음, 몰딩재료(예를 들면 EMC(Encapsulated Molding Compound) 등)를 이용하여 전자부품(60)과 와이어본딩(66)을 보호하기 위한 몰딩층(90)을 형성한다.
상기 몰딩층(90)은 금속 기판(10)의 전체 면에 대하여 형성하는 것도 가능하고, 상기 전자부품(60)과 와이어본딩(66) 부분을 감싸도록 일부에만 형성하는 것도 가능하다.
그리고 필요에 따라 몰딩재료를 이용하여 상기 몰딩층(90)을 형성하는 대신에 메탈 캡, 세라믹 캡, 플라스틱 캡 등을 씌우는 방식 등의 다양한 방법을 이용하여 보호막을 형성하는 것도 가능하다. 예를 들면, LED의 경우 실리콘 등을 이용하 여 형광체 도포와 동시에 회로를 보호하는 것도 가능하다.
또 상기 외부연결단자(18)에는 BGA 또는 LGA 등을 접합하기 위한 접합패드(80)를 설치한다. 상기 접합패드(80)는 외부연결단자(18)의 저면에 형성하며, 도전성의 접착물질을 이용하여 형성한다.
그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예는 도 8에 나타낸 바와 같이, 외부연결단자(18)와 산화물층(20)의 위에 외부배선(84)을 형성하고, 상기 외부배선(84)과 전자부품(60)의 전극(64)을 와이어본딩(66)으로 연결하도록 구성한다.
상기에서 외부배선(84)은 실크스크린 등의 방식을 이용하여 형성하는 것이 가능하다.
상기와 같이 구성하면, 전자부품(60)은 외부배선(84)을 통하여 외부연결단자(18)와 전기적으로 연결된다.
본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예는 도 9에 나타낸 바와 같이, 내부배선(86)이나 수동소자(68) 등을 산화물층(20) 위에 형성하고, 전자부품(60)의 전극(64)과 내부배선(86)을 와이어본딩(66)으로 연결하고, 내부배선(86)과 연결되도록 산화물층(20)과 외부연결단자(18) 위에 외부배선(84)을 형성하여 이루어진다.
상기에서 내부배선(86)이나 수동소자(68)는 실크스크린 등의 방식이나 박막필름공정(Thick Film Process) 등을 이용하여 형성하는 것이 가능하다.
상기 수동소자(68)는 표면실장부품(SMD) 등으로 구성하는 것도 가능하다.
상기와 같이 구성하면, 전자부품(60)은 내부배선(86) 및 외부배선(84)을 통하여 외부연결단자(18)와 전기적으로 연결된다.
상기와 같이 이루어지는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 기술을 적용하여 다양한 기능을 하는 패키지 모듈을 필요에 따라 다양하게 구성하는 것이 가능하다.
예를 들면, 도 10 내지 도 12에 나타낸 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제5실시예 내지 제7실시예와 같이, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술인 패키지 모듈에 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 기술을 적용하여 구현하는 것도 가능하다.
상기한 제2실시예 내지 제7실시예에 있어서도, 상기한 구성 이외에는 상기한 제1실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로, 상세한 설명은 생략한다.
다음으로 상기와 같이 구성되는 제2실시예 내지 제7실시예의 제조과정인 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 실시예를 도면을 참조하여 설명한다.
먼저 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제2실시예는 도 13에 나타낸 바와 같이, 상기한 단자 일체형 금속베이스 패키지 모듈의 제2실시예의 경우에 있어서, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 산화물층(20)을 형성하 고(S20), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S30), (S40), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S50), 상기 산화물층(20)에 전자부품(60)을 실장하고(S60), 상기 전자부품(60)의 전극(64)과 대응되는 외부연결단자(18)를 와이어본딩(66)으로 연결하고(S70), 상기 전자부품(60)과 와이어본딩(66) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S80)하는 과정으로 이루어진다.
상기에서 절연층(30), (40)을 형성(S50)한 다음, 금속 기판(10)의 저면(밑면)을 원하는 높이로 연마(grinding)와 래핑(lapping)을 행하고(S52), BGA나 LGA 등을 접합하기 위한 접합패드(80)를 외부연결단자(18)에 형성(S54)하고, 전자부품(60)을 실장(S60)하는 과정으로 진행하는 것도 가능하다.
상기에서 래핑은 필요에 따라 선택적으로 실시하는 것이 가능하다.
상기와 같이 금속 기판(10)의 저면에 대한 연마와 래핑을 행할 때에 금속 기판(10)의 측면에 대해서도 함께 표면처리를 행하는 것이 솔더볼(solder ball) 또는 마더보드(mother board)와의 부착을 위한 솔더링(soldering)이 효과적으로 이루어져, 생산성이 향상되고 신뢰성이 증가하므로 바람직하다.
상기 산화물층(20)을 형성하는 단계(S20)에서 전자부품(60)을 설치하기 위한 부분에는 산화물층(20)이 형성되지 않도록 선택적 양극산화를 행한다.
상기 몰딩층(90)을 형성하는 단계(S80)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막 을 형성하는 것도 가능하다.
그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제3실시예는 도 14에 나타낸 바와 같이, 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예의 경우(도 9 참조)에 있어서, 외부연결단자(18)에 BGA나 LGA 등을 접합하기 위한 접합패드(80)를 형성(S54)한 다음, 산화물층(20)과 외부연결단자(18)의 위에 실크스크린 등의 방식으로 외부배선(84) 및 내부배선(86)을 형성하고(S62), 전자부품(60)과 수동소자(68) 등을 실장하고(S64), 전자부품(60)의 전극(64)과 내부배선(86)을 와이어본딩(66)으로 연결하고(S70), 전자부품(60)과 수동소자(68), 와이어본딩(66) 부분을 몰딩층(90)으로 몰딩처리(S80)하는 과정으로 이루어진다.
상기 몰딩층(90)을 형성하는 단계(S80)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막을 형성하는 것도 가능하다. 이하의 다른 실시예에 있어서도 몰딩층(90) 대신에 캡을 씌우는 보호막을 형성하는 것이 가능하다.
그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제4실시예는 도 15에 나타낸 바와 같이, 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예의 경우(도 8 참조)에 있어서, 전자부품(60)을 실장하고(S64), 전자부품(60)의 전극(64)과 외부배선(84)을 직접 와이어본딩(66)으로 연결(S70)하는 과정을 제외하고, 상기한 제3실시예와 마찬가지의 과정으로 이루어진다.
나아가 도 10 내지 도 12에 나타낸 바와 같이 특허 제10-0656295호 및 제10-0656300호, 제10-0625196호 등의 공개된 기술인 패키지 모듈의 기술에 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 실시예를 적용하는 경우에는 도 16에 나타낸 바와 같은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제4실시예에 의한 과정으로 제조하는 것이 가능하다.
예를 들면, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예는 도 16에 나타낸 바와 같이, 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제5실시예의 경우에 있어서, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 산화물층(20)을 형성하고(S20), 상기 산화물층(20)에 모듈을 구성하는 수동소자(68)(예를 들면, 레지스터, 인덕터, 캐패시터, 전송선 등)와 외부배선(84) 및 내부배선(86)을 반도체 박막 필름 공정(Thin Film Process)이나 실크스크린 방식 등으로 형성한 다음 전자부품(60)을 실장하고 전자부품(60)의 전극(64)과 대응되는 내부배선(86)을 와이어본딩(66)으로 연결하고(S91), 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성하고(S92), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S93), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S94), 금속 기판(10)의 저면(밑면)을 원하는 높이로 연마(grinding)와 래핑(lapping)을 행하고(S95), BGA나 LGA 등을 접합하기 위 한 접합패드(80)를 외부연결단자(18)에 형성(S96)하는 과정으로 이루어진다.
상기 몰딩층(90)을 형성하는 단계(S92)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막을 형성하는 몰딩처리를 행하는 것도 가능하다.
상기의 모든 공정은 반도체 제조공정 또는 실크스크린 방식 등을 통해서 구현하는 것이 가능하다.
도 9에 나타낸 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예에 있어서도, 전자부품(60)과 수동소자(68)(예를 들면 레지스터, 캐패시터, 인덕터, 전송선 등) 등의 시스템을 금속 기판(10) 위에 형성 및 실장하고, 몰딩처리 또는 캡으리 씌워서 상부를 보호하는 보호막을 형성한 다음, 외부연결단자(18)를 형성하는 공정을 실시하는 것도 가능하다. 즉 상기한 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예의 공정을 적용하여 실시하는 것도 가능하다. 이 경우에는 같은 공정상에서 패키지가 완성되므로, 외부연결단자를 먼저 형성하고 실장하는 것에 비하여 공정 효율이 향상되고 비용이 절감된다.
상기와 같이 이루어지는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 실시예에 의하면, 시스템을 금속 기판(10) 상에 반도체 공정을 통하여 형성하고, 외부연결단자(18)도 반도체 공정을 통하여 형성하는 것이 가능하므로, 웨이퍼 레벨 패키징(WLP)을 기존의 플립칩용 볼 형성 방식이 아닌 리드프레임 형태로 구현하는 것이 가능하다. 즉 새로운 개념인 시스템 온 리드프레임 방식으로 반도체 칩이 패키징되는 기술의 구현이 가능하다.
예를 들면 도 11에 나타낸 바와 같이, 반도체 공정을 통하여 와이어 본딩없이 시스템이 완성되고, 리드프레임 형태의 패키지 모듈이 완성되므로, 매우 얇은 형태의 패키지 모듈의 제조가 가능하다. 나아가, 와이어 본딩이 없으므로, 신뢰성이 높고 공정 단가를 크게 절감하는 것이 가능하다. 또한 패키지의 두께를 SMD와 같은 두께까지 구현하는 것이 가능하므로, 패키징된 칩의 실장을 SMD 실장 방식의 장비를 이용하여 전체 마더보드에 조립하는 것도 가능하다.
그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제8실시예는 도 17에 나타낸 바와 같이, 산화물층(20) 위에 전자부품(60)을 실장하고, 전자부품(60)의 전극(64)과 외부연결단자(18)를 와이어본딩(66)으로 연결한 다음, 몰딩재료(예를 들면 EMC(Encapsulated Molding Compound) 등)를 이용하여 전자부품(60)과 와이어본딩(66)을 보호하기 위한 몰딩층(90)을 형성한다.
상기에서 몰딩재료를 이용한 몰딩층(90)을 형성하는 대신에 메탈 캡, 플라스틱 캡, 세라믹 캡 등을 이용하여 상부를 보호하는 보호막을 형성하는 것도 가능하다.
상기한 제8실시예의 경우에는 도 18에 나타낸 바와 같이, 산화물층(20)을 형성하는 단계(S20)에서 전자부품(60)을 설치하기 위한 부분까지 산화물층(20)을 형성하며, 이외에는 상기한 제2실시예와 마찬가지의 과정으로 제조하는 것이 가능하다.
그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제6실시예는 도 19에 나타낸 바와 같이, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 마스킹패턴(22)을 형성한 다음 선택적 양극 산화를 행하여 산화물층(20)을 형성하고(S20), 상기 산화물층(20)에 화학적 식각을 통하여 비어홀(27)을 형성하고(S22), 상기 비어홀(27)에 전도성 물질을 채워 비어전극(28)을 형성하고(S23), 전자부품(60)을 실장하고 전자부품(60)의 전극(64)과 대응되는 비어전극(28)을 와이어본딩(66)으로 연결하고(S91), 상기 전자부품(60)과 와이어본딩(66) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성하고(S92), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S93), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S94), BGA나 LGA 등을 접합하기 위한 접합패드(80)를 외부연결단자(18)에 형성(S96)하는 과정으로 이루어진다.
상기에서 공정 순서를 변경하여 상기 외부연결단자(18)를 형성하는 공정(S93)과 절연층(30), (40)을 형성하는 공정(S94)을 먼저 행하고, 전자부품(60)을 실장하고 와이어본딩(66)으로 연결하는 공정(S91)과 몰딩층(90)을 형성하는 공정(S92)을 나중에 수행하는 것도 가능하다.
그리고 상기 절연층(30), (40)은 불필요한 경우에는 형성하지 않는 것도 가능하다.
상기와 같이 산화물층(20)에 비어전극(28)을 형성하고, 이를 통하여 외부연 결단자(18)와 전자부품(60)을 전기적으로 연결하면, 외부배선(84)을 형성하여 연결하는 방식에 비하여 전체적인 모듈의 크기를 더 작게 구성하는 것이 가능하다.
도 20 및 도 21에는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제6실시예를 대한민국 특허 제10-0656295호 및 제10-0656300호에 각각 적용하여 이루어지는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제7실시예 및 제8실시예를 나타낸다.
그리고 도 22에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예는 산화물층(20)을 형성하기 위한 선택적 양극 산화를 행하는 공정(S20)에서 외부연결단자(18)가 형성될 부분에 위치하는 금속 기판(10)의 일부를 산화시키지 않는 것에 의하여 산화물층(20)에 비어전극(29)이 바로 형성되도록 구성하고, 비어전극(29)의 상면에 내부배선(86)을 형성하여 전자부품(60)의 전극과 와이어본딩(66)으로 연결하도록 구성한다.
상기와 같이 구성하면, 산화물층(20)의 형성하는 공정(S20)에서 외부연결단자(18)에 연결되는 비어전극(29)이 동시에 형성되므로, 비어전극(29)을 매우 간단하게 구성하는 것이 가능하고, 보다 저가의 패키지 모듈을 제조하는 것이 가능하다.
도 23 및 도 24에는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 대한민국 특허 제10-0656295호 및 제10-0656300호에 각각 적용하여 이루어지는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제10실시예 및 제11실시예를 나타낸다.
또 도 25에는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 대한민국 특허출원 제10-2007-0076676호의 기술에 적용하여 제조한 단자 일체형 금속베이스 패키지 모듈의 일실시예를 나타낸다.
그리고 도 26에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제12실시예는 절연홈(14)을 형성하는 공정(S30)에서 산화물층(20)에 관통홀(25)을 형성하고, 절연층(30), (40) 및 몰딩층(90)을 형성할 때에 관통홀(25)을 통하여 상면과 하면에 동시에 채워져 형성되도록 구성한다.
상기에서 관통홀(25)의 형성은 화학적 식각 방식이나 기계가공 방식 등을 이용하는 것이 가능하다.
상기와 같이 관통홀(25)을 형성하여 몰딩층(90)을 형성하면서 관통홀(25)을 통하여 절연층(30), (40)이 동시에 형성되도록 구성하면, 공정 비용의 절감이 가능하고, 몰딩층(90)을 구성하는 EMC 등의 몰딩물질의 접착 강도가 증가(몰딩층(90)과 절연층(30), (40)이 서로 못처럼 박히게 되어 접착 강도가 증가)되어 전체적인 패키지 모듈의 내구성이 향상된다.
상기한 제12실시예의 방법은 상기한 제1실시예 내지 제11실시예에 모두 적용하는 것이 가능하다.
그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예 내지 제12실시예에 있어서, 도 27 및 도 28에 나타낸 바와 같이, 웨이퍼 레벨 패키지(wafer level package)로 제작한 칩을 각 단위 모듈로 절단하는 공정을 상기 절연홈(14)과 분리홈(16)을 형성하는 과정(S93)에서 함께 수행하도록 구성하는 것도 가능하다.
예를 들면, 도 27에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제13실시예는 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S92)한 다음, 상기 몰딩층(90)의 표면에 변형이나 파손 등을 방지할 수 있도록 보호막(100)을 부착하고(S100), 상기 금속 기판(10)의 하면에서 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하면서 각 단위 모듈별로 분리하는 절단홈(114)을 형성하고(S93), 상기 보호막(100)을 제거하여 각 단위 모듈로 분리(S110)하는 과정을 더 포함하여 구성하는 것도 가능하다.
상기에서 절단홈(114)은 상기 절연홈(14)과 분리홈(16)을 형성하는 방법과 마찬가지의 방법(예를 들면, 화학 식각 공정이나 건식 식각 공정, 기계적 가공 방식 등)을 사용하여 형성하는 것이 가능하므로, 상세한 설명을 생략한다.
상기 보호막(100)으로는 예를 들면, 테이프, 더미 웨이퍼(저가의 재사용되는 웨이퍼), 필름 등으로 구성하는 것이 가능하다.
상기한 제13실시예에 있어서도, 각각 분리된 단위 모듈의 경우에는 필요에 따라 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성(S94)하는 과정 등을 더 수행하는 것도 가능하다.
일반적으로 반도체 제조공정을 통하여 웨이퍼(wafer)에 칩(chip)이 완성되면 각각의 칩을 하나하나 자르기 위해서 소윙(sawing) 공정을 수행한다. 소윙공정은 작은 다이아몬드 블레이드(diamond blade)를 이용하여 절단하는 공정이며, 알루미늄 웨이퍼의 경우에도 소우 커팅(saw cutting)이 가능하다.
그리고 소윙공정에서는 절단 작업을 위하여 몰딩(molding)틀을 필요로 하는 데, 몰딩틀의 제작시에 매우 비싼 제작원가가 소요되며, 각 칩의 크기(size)에 따라 각각 다른 몰딩틀의 제작이 필요하여 경제성의 면에서 어려움이 있다.
상기와 같이 이루어지는 본 발명에 따르면, 외부연결단자(18)를 형성하는 과정에서 용이하게 화학적 식각공정을 통하여 각 단위 모듈(예를 들면 칩(chip))별로 절단하여 분리하는 것이 가능하므로, 절단공정이 매우 용이하게 이루어지며, 생산성 및 경제성이 크게 향상된다.
그리고, 도 28에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제14실시예는 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S92)한 다음, 상기 몰딩층(90)의 표면에 변형이나 파손 등을 방지할 수 있도록 보호막(100)을 부착하고(S100), 상기 금속 기판(10)의 하면에서 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하면서 각 단위 모듈별로 분리하는 절단홈(114)을 형성하고(S93), 상기 절단홈(114)이 형성된 부분의 몰딩층(90)을 소우 커팅(saw cutting)하여 각 단위 모듈별로 분리하고(S105), 상기 보호막(100)을 제거(S110)하는 과정을 더 포함하여 구성하는 것도 가능하다.
상기한 제14실시예에 있어서도, 절단홈(114)을 형성하는 것에 의하여 소우 커팅을 행하기 위한 몰딩틀을 필요로 하지 않으므로, 생산성 및 경제성이 종래 절단공정에 비하여 크게 향상된다.
상기한 제14실시예에 있어서도, 각각 분리된 단위 모듈의 경우에는 필요에 따라 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하 는 과정(S94) 등을 더 수행하는 것도 가능하다.
상기한 제5실시예 내지 제17실시예에 있어서, 몰딩 처리시에 일반적인 주입방식 외에도 스핀코팅 방식을 사용하는 것도 가능하며, 몰딩물질을 반경화하여 붙이거나 몰딩용 파우더를 직접 상판에 도포한 이후 열을 가하여 몰딩물질을 녹여서 전면에 도포하는 것도 가능하다.
그리고 상기한 상기한 제5실시예 내지 제17실시예에 있어서, 몰딩 처리시에 메탈 캡, 세라믹 캡, 플라스틱 캡 등을 이용하여 상부를 보호하는 보호막을 형성하는 것도 가능하다.
상기에서는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.
도 1은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제1실시예를 나타내는 평면 사시도이다.
도 2는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제1실시예를 나타내는 저면 사시도이다.
도 3은 도 1의 A-A선 단면도이다.
도 4는 도 1의 B-B선 단면도이다.
도 5는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제1실시예를 나타내는 블럭 순서도이다.
도 6은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제1실시예를 나타내는 공정 순서도이다.
도 7은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제2실시예를 나타내는 도 3에 대응하는 단면도이다.
도 8은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예를 나타내는 도 3에 대응하는 단면도이다.
도 9는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예를 나타내는 도 3에 대응하는 단면도이다.
도 10은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제5실시예를 나타내는 도 3에 대응하는 단면도이다.
도 11은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제6실시예를 나타내는 도 3에 대응하는 단면도이다.
도 12는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제7실시예를 나타내는 도 3에 대응하는 단면도이다.
도 13은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제2실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제2실시예를 나타내는 공정도이다.
도 14는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제3실시예를 나타내는 공정도이다.
도 15는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제4실시예에 있어서 전자부품을 실장한 상태를 나타내는 도 3에 대응하는 단면도이다.
도 16은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제6실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예를 나타내는 공정도이다.
도 17은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제8실시예를 나타내는 도 3에 대응하는 단면도이다.
도 18은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제8실시예를 제조하는 과정에서 산화물층을 형성한 상태를 나타내는 도 3에 대응하는 단면도이 다.
도 19는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제6실시예를 나타내는 공정도이다.
도 20은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제7실시예를 나타내는 공정도이다.
도 21은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제8실시예를 나타내는 공정도이다.
도 22는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 나타내는 공정도이다.
도 23은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제10실시예를 나타내는 공정도이다.
도 24는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제11실시예를 나타내는 공정도이다.
도 25는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 적용하여 제조한 단자 일체형 금속베이스 패키지 모듈의 일실시예를 나타내는 도 3에 대응하는 단면도이다.
도 26은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제12실시예를 나타내는 공정도이다.
도 27은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제13실시예를 나타내는 공정도이다.
도 28은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제14실시예를 나타내는 공정도이다.

Claims (27)

  1. 전도성의 금속 재질로 형성되는 금속 기판과,
    상기 금속 기판 상에 형성되는 산화물층과,
    상기 금속 기판의 외곽 테두리를 따라 간격을 두고 전도성 재질의 금속이 남겨져 형성되는 다수의 외부연결단자를 포함하는 단자 일체형 금속베이스 패키지 모듈.
  2. 청구항 1에 있어서,
    상기 외부연결단자를 상기 금속 기판의 테두리를 따라 다른 부분과 절연시킴과 동시에 외부연결단자끼리의 단락을 방지하도록 절연물질로 형성되는 절연층을 더 포함하는 단자 일체형 금속베이스 패키지 모듈.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 금속 기판 또는 산화물층에 실장 또는 제작되는 전자부품의 전극과 대응되는 외부연결단자를 와이어 본딩을 통하여 전기적으로 연결하는 단자 일체형 금속베이스 패키지 모듈.
  4. 청구항 3에 있어서,
    캡을 이용하여 전자부품과 와이어본딩을 보호하기 위하여 산화물층 및 금속 기판의 위에 형성하는 보호막을 더 포함하는 단자 일체형 금속 베이스 패키지 모듈.
  5. 청구항 3에 있어서,
    몰딩재료를 이용하여 전자부품과 와이어본딩을 보호하기 위하여 산화물층 및 금속 기판의 위에 형성하는 몰딩층을 더 포함하는 단자 일체형 금속베이스 패키지 모듈.
  6. 청구항 5에 있어서,
    상기 산화물층에 관통홀을 형성하고,
    상기 몰딩층과 절연층이 관통홀을 통하여 일체로 연결되는 단자 일체형 금속베이스 패키지 모듈.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 외부연결단자의 저면에 형성하는 접합패드를 더 포함하는 단자 일체형 금속베이스 패키지 모듈.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 전자부품을 금속 기판 위에 직접 실장하고, 상기 산화물층은 전자부품이 실장되는 부분을 제외하고 형성하는 단자 일체형 금속베이스 패키지 모듈.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 외부연결단자와 산화물층의 위에 외부배선을 형성하고, 상기 외부배선과 전자부품의 전극을 와이어본딩으로 연결하는 단자 일체형 금속베이스 패키지 모듈.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 산화물층 위에 내부배선이나 수동소자를 형성하고, 상기 전자부품의 전극과 내부배선을 와이어본딩으로 연결하고, 상기 내부배선과 연결되도록 산화물층과 외부연결단자 위에 외부배선을 형성하는 단자 일체형 금속베이스 패키지 모듈.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 산화물층에 외부연결단자와 연결되는 비어홀을 형성하고,
    상기 비어홀에 전도성 물질을 채워 비어전극을 형성하고,
    상기 외부연결단자와 상기 산화물층 위에 형성하는 내부배선이나 수동소자 사이의 전기적 연결을 비어전극을 통하여 행하는 단자 일체형 금속베이스 패키지 모듈.
  12. 청구항 1 또는 청구항 2에 있어서,
    상기 외부연결단자가 형성될 부분에 위치하는 금속 기판의 일부를 산화시키 지 않는 것에 의하여 산화물층에 비어전극을 바로 형성하고,
    상기 외부연결단자와 상기 산화물층 위에 형성하는 내부배선이나 수동소자 사이의 전기적 연결을 비어전극을 통하여 행하는 단자 일체형 금속베이스 패키지 모듈.
  13. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,
    상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 금속 기판의 일부를 제거하여 절연홈을 형성하는 단계와,
    상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈을 형성하는 것에 의하여 다수의 외부연결단자를 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  14. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 금속 기판의 일부를 제거하여 절연홈을 형성하는 단계와,
    상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈을 형성하는 것에 의하여 다수의 외부연결단자를 형성하는 단계와,
    상기 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  15. 청구항 13 또는 청구항 14에 있어서,
    상기 전자부품과 외부연결단자와의 연결부분을 감싸도록 몰딩처리를 행하여 몰딩층을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  16. 청구항 13 또는 청구항 14에 있어서,
    상기 전자부품과 외부연결단자와의 연결부분을 보호하도록 상부에 캡을 설치하여 보호막을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지 방법.
  17. 청구항 13 또는 청구항 14에 있어서,
    상기 절연홈과 분리홈을 절연물질로 채우는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  18. 청구항 13 또는 청구항 14에 있어서,
    상기 외부연결단자의 저면에 접합패드를 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  19. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층과 외부연결단자의 위에 외부배선 및 내부배선을 형성하고, 상기 전자부품의 전극과 내부배선을 와이어본딩으로 연결하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  20. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층에 외부연결단자와 연결되도록 비어전극을 형성하고,
    상기 전자부품과 비어전극을 전기적으로 연결하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  21. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층을 형성하기 위한 산화를 행하는 공정에서 외부연결단자가 형성될 부분에 위치하는 금속 기판의 일부를 산화시키지 않는 것에 의하여 산화물층 에 비어전극을 바로 형성하고,
    상기 전자부품과 비어전극을 전기적으로 연결하는 단계를 더 포함하는 금속 베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  22. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층에 절연홈과 연결되는 관통홀을 형성하고,
    상기 전자부품과 외부연결단자와의 연결부분을 감싸도록 몰딩재료를 이용하여 몰딩층을 형성하면서 관통홀을 통하여 상기 절연홈과 분리홈을 몰딩재료로 채워 절연층을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  23. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,
    상기 산화물층에 내부배선 및 외부배선을 형성한 다음 전자부품을 실장하고 전자부품의 전극과 대응되는 내부배선을 와이어본딩으로 연결하는 단계와,
    상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,
    상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 절연홈과 분리홈을 형성하는 것에 의하여 외부연결단자를 형성하는 단계와,
    상기 절연홈과 분리홈을 절연물질로 채워 절연층을 형성하는 단계와,
    상기 외부연결단자의 저면에 접합패드를 형성하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  24. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 전자부품의 전극과 내부배선 또는 외부배선을 와이어본딩으로 연결하는 단계와,
    상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,
    상기 몰딩층의 표면에 보호막을 부착하는 단계와,
    상기 금속 기판의 반대쪽면에서 상기 산화물층까지 절연홈과 분리홈을 형성하면서 각 단위 모듈별로 분리하는 절단홈을 형성하는 단계와,
    상기 보호막을 제거하여 각 단위 모듈로 분리하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  25. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 전자부품의 전극과 내부배선 또는 외부배선을 와이어본딩으로 연결하는 단계와,
    상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,
    상기 몰딩층의 표면에 보호막을 부착하는 단계와,
    상기 금속 기판의 반대쪽면에서 상기 산화물층까지 절연홈과 분리홈을 형성하면서 각 단위 모듈별로 분리하는 절단홈을 형성하는 단계와,
    상기 절단홈이 형성된 부분의 몰딩층을 소우 커팅하여 각 단위 모듈별로 분리하는 단계와,
    상기 보호막을 제거하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  26. 청구항 24 또는 청구항 25에 있어서,
    상기 보호막은 테이프, 더미 웨이퍼, 필름 중에서 선택하여 사용하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  27. 청구항 23 내지 청구항 25 중 어느 한항에 있어서,
    상기 몰딩층을 형성하는 단계에서는 몰딩처리를 주입방식, 스핀코팅방식, 몰 딩물질을 반경화하여 부탁하는 방식, 몰딩용 파우더를 도포한 다음 열을 가하여 몰딩물질을 녹여서 전면에 도포하는 방식 중에서 선택하여 행하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
KR1020090057032A 2008-12-16 2009-06-25 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 Expired - Fee Related KR101077887B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080127684 2008-12-16
KR20080127684 2008-12-16

Publications (2)

Publication Number Publication Date
KR20100069545A KR20100069545A (ko) 2010-06-24
KR101077887B1 true KR101077887B1 (ko) 2011-10-31

Family

ID=42367619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057032A Expired - Fee Related KR101077887B1 (ko) 2008-12-16 2009-06-25 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법

Country Status (1)

Country Link
KR (1) KR101077887B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102686036A (zh) * 2011-03-10 2012-09-19 大日科技股份有限公司 具有导脚的电子组件及其封装方法
KR101322868B1 (ko) * 2012-09-20 2013-10-28 강병수 엘이디 패키지 실장용 금속회로기판 및 그 제조방법
KR101344802B1 (ko) * 2012-11-30 2014-01-16 임영재 와이어 절단을 위한 더미가 형성된 와이어드 컨텍터 및 그 제조 방법
WO2016208947A1 (ko) * 2015-06-25 2016-12-29 주식회사 포인트엔지니어링 금속 및 비금속 접합 기판
CN116364681B (zh) * 2023-05-19 2023-08-15 合肥矽迈微电子科技有限公司 一种感应芯片封装结构、工艺及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US20070221928A1 (en) 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US20070221928A1 (en) 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package

Also Published As

Publication number Publication date
KR20100069545A (ko) 2010-06-24

Similar Documents

Publication Publication Date Title
US8664538B2 (en) Terminal-integrated metal base package module and terminal-integrated metal base packaging method
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US5362679A (en) Plastic package with solder grid array
US20020195705A1 (en) Semiconductor apparatus with decoupling capacitor
WO2005004200A2 (en) Lead frame routed chip pads for semiconductor packages
KR101077887B1 (ko) 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
US20230207509A1 (en) Multi-layer semiconductor package with stacked passive components
CN111048478A (zh) 半导体设备封装、电子组合件和其制造方法
WO2012077060A1 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
JP4497304B2 (ja) 半導体装置及びその製造方法
WO2008024845A2 (en) Semiconductive device having improved copper density for package-on-package applications
KR102225628B1 (ko) 고방열 플라스틱 큐에프엔 패키지
KR20110080491A (ko) 반도체 칩 패키지 제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR100600366B1 (ko) 반도체 패키지 및 그 제조 방법
KR20020057516A (ko) 방열판을 갖는 볼 그리드 어레이 패키지의 제조 방법
KR20210050379A (ko) 고방열 큐에프엔 패키지
KR20060041009A (ko) 회로 패턴이 형성된 금속 방열판을 구비하는 반도체 패키지
KR20080085453A (ko) 반도체 패키지 및 그 제조 방법
HK1116924A (en) Semiconductor package with plated connection
KR20020079015A (ko) 반도체 패키지
KR20000000575A (ko) 파인 피치 비지에이 패키지와 그 제조 방법
HK1116298A1 (en) Integrated circuit package and manufacture method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090625

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111024

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140917

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150909

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160906

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160906

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170907

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190909

Start annual number: 9

End annual number: 9

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210804