[go: up one dir, main page]

KR101075610B1 - 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치 - Google Patents

직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치 Download PDF

Info

Publication number
KR101075610B1
KR101075610B1 KR1020050001672A KR20050001672A KR101075610B1 KR 101075610 B1 KR101075610 B1 KR 101075610B1 KR 1020050001672 A KR1020050001672 A KR 1020050001672A KR 20050001672 A KR20050001672 A KR 20050001672A KR 101075610 B1 KR101075610 B1 KR 101075610B1
Authority
KR
South Korea
Prior art keywords
signal
phase mismatch
phase
compensation
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050001672A
Other languages
English (en)
Other versions
KR20060081191A (ko
Inventor
조태희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050001672A priority Critical patent/KR101075610B1/ko
Priority to US11/325,901 priority patent/US7492838B2/en
Publication of KR20060081191A publication Critical patent/KR20060081191A/ko
Application granted granted Critical
Publication of KR101075610B1 publication Critical patent/KR101075610B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

본 발명은 위상 천이기의 출력 신호인 I 채널 복조 신호와 Q 채널 복조 신호를 혼합하여 위상 부정합 함수를 포함한 신호를 생성하고, 상기 신호를 필터링하여 위상 부정합 함수를 추출하는 위상 부정합 추출부를 포함한다. 그리고 상기 위상 부정합 함수를 디지털 변환하고, 디지털 변환된 위상 부정합 함수를 위상 부정합 보상을 위한 제 1 보상 신호로 매핑하고, 상기 디지털 변환된 위상 부정합 함수를 기저대역 I 채널 신호와 혼합하여 위상 부정합 보상을 위한 제 2 보상 신호를 생성하고, 상기 제 2 보상 신호를 기저대역 Q 채널의 신호와 합산하여 위상 부정합 보상을 위한 제 3 보상 신호를 생성하고, 상기 제 1 보상 신호와 상기 제 3 보상 신호를 혼합하여 위상 부정합에 따른 위상 오차를 보상하는 위상 부정합 보상부를 포함한다. 그래서 상기 위상 부정합 추출부와 위상 부정합 보상부를 사용하여 직교 위상 편이 키잉 복조부에서 위상 부정합 보상을 한다.
위상 부정합, 위상 천이기, I 채널 복조 신호, Q 채널 복조 신호, 위상 오차

Description

직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치{APPARATUS FOR COMPENSATING PHASE MISMATCH IN A QUADRATURE PHASE SHIFT KEYING DEMODULATOR}
도 1은 일반적인 통신 시스템의 QPSK 복조기의 구조를 개략적으로 도시한 도면
도 2는 본 발명의 실시예에 따른 위상 부정합 오차를 보상하는 QPSK 복조기의 RF부를 개략적으로 도시한 도면
도 3은 본 발명의 실시예에 따른 위상 부정합 오차를 보상하는 QPSK 복조기의 기저대역 단을 개략적으로 도시한 도면
본 발명은 직교 위상 편이 키잉(Quadrature Phase Shift Keying, 이하 'QPSK'라 칭하기로 한다) 방식을 사용하는 QPSK 복조기에 관한 것으로서, 특히 I 채널 신호와 Q 채널 신호간의 위상 부정합에 따른 위상 오차를 보상하는 장치에 관한 것이다,
일반적으로 무선 통신 시스템에서 위상 편이 키잉(Phase Shift Keying, 이하 'PSK'라 칭하기로 한다) 방식 또는 이진 위상 편이 키잉(Binary Phase Shift Keying, 이하 'BPSK'라 칭하기로 한다) 방식의 확장된 개념인 상기 QPSK 방식은 4가지 형태의 신호를 사용한다.
예를 들면 '00', '01', '10', '11'의 4가지 형태의 2bit의 디지털 신호를 전송한다. 그래서 상기 QPSK 방식은 상기 BPSK 방식이 방송파의 위상을 180도씩 바꾸어 가면서 전송하는 것과 달리 90도씩 위상을 변화시켜서 4개의 신호를 만들어 이를 사용하여 송수신단에서 통신을 수행하는 방식이다. 하기에 상기 QPSK 방식을 사용하는 코드 분할 다중 접속(Code Division Multiple Access, 이하 'CDMA'라 칭하기로 한다) 시스템의 QPSK 복조기를 일예로 설명하기로 한다.
도 1은 일반적인 통신 시스템의 QPSK 복조기의 구조를 개략적으로 도시한 도면이다.
상기 도 1을 참조하기에 앞서, 상기 QPSK 방식의 변조기에서는 일반적으로 이진 데이터를 I, Q 채널로 분리시키고 이를 90도의 위상차를 가지는 코사인과 사인 함수를 사용하여 I, Q 채널의 이진 데이터로 진폭 변조하여 합성한 후 전송한다. 이에 상기 신호를 수신하는 QPSK 복조기에서는 동기 검파 방식 등으로 상기 I, Q 채널 간의 합성 신호에 각각 반송파 COS과 SIN 함수를 혼합한 후에 저대역 통과 필터를 통과시킨다.
상기 도 1을 참조하면, 상기 QPSK 방식을 사용하는 통신 시스템에서 QPSK 복조부가 도시되어 있고 이를 사용하여 QPSK 신호를 복조한다. 상기 QPSK 복조기는 RF 처리를 수행하는 RF부의 자동 이득 제어기(Automatic Gain Controller, 이하 'AGC'라 칭하기로 한다)(101), 제 1 혼합기(103), 제 1 저 대역 필터(Low Path Filter, 이하 'LPF'라 칭하기로 한다)(105), 제 1 아날로그 디지털 컨버터(Analog Digital Converter, 이하 'ADC'라 칭하기로 한다)(107), 제 2 혼합기(109), 제 2 LPF(111), 제 2 ADC(113), 전압 조정 발진기(Voltage Controlled Oscillator, 이하 'VCO'라 칭하기로 한다)(115), 위상 천이기(117)와 기저대역 신호의 처리를 하는 기저대역 단(baseband IC)(115)으로 구성된다.
상기 AGC(101)는 상기 QPSK 신호를 복조하는 복조기의 이득을 조절하여 상기 제 1 ADC(107), 상기 제 2 ADC(113)의 출력이 원하는 레벨을 유지하도록 하는 신호를 증폭한다.
상기 AGC(101)의 출력 중 I 채널의 신호는 상기 제 1 혼합기(103)에 입력되고 Q 채널의 신호는 상기 제 2 혼합기(109)로 입력된다. 그래서 상기 I 채널의 신호를 수신한 상기 제 1 혼합기(103)에서는 상기 위상 천이기(117)로부터 수신하는 I 채널 복조 신호와 혼합된다. 이때 상기 VCO(115)에서는 전압에 의해서 가변적인 주파수를 생성하면 이를 상기 위상 천이기(117)로 출력한다. 상기 위상 천이기(117)에서는 상기 VCO(115)의 국부 발진(Local Oscillation) 신호를 수신하고 이를 사용하여 90도의 위상차이를 가지는 I 채널 복조 신호 및 Q 채널 복조 신호를 생성하는 것이다.
그래서 상기 제 1 혼합기(103)는 상기 위상 천이기(117)의 I 채널 복조 신호를 수신하고 이를 I 채널 신호와 혼합하여 상기 제 1 LPF(105)로 출력한다. 상기 제 1 LPF(105)에서는 상기 제 1 혼합기(103)의 출력신호를 수신하고 이를 사용하여 고주파의 신호를 걸러내고 저주파의 필요한 신호만을 필터링하여 상기 제 1 ADC(107)로 출력한다. 상기 제 1 ADC(107)에서는 제 1 LPF(105)에서 필터링을 수행한 신호를 수신하고 이를 아날로그 디지털 변환하여 기저대역 처리를 수행하는 기저대역 단(115)으로 이를 전송한다.
상기 AGC(101)의 출력 중 Q 채널의 신호를 수신한 상기 제 2 혼합기(109)는 상기 위상 천이기(117)로부터 수신하는 Q 채널 복조 신호와 혼합한다.
그래서 상기 제 2 혼합기(109)는 상기 위상 천이기(117)의 Q 채널 복조 신호를 수신하고 이를 Q 채널 신호와 혼합하여 상기 제 2 LPF(111)로 출력한다. 상기 제 2 LPF(111)에서는 상기 제 2 혼합기(109)의 출력신호를 수신하고 이를 사용하여 고주파의 신호를 걸러내고 저주파의 필요한 신호만을 필터링하여 상기 제 2 ADC(113)로 출력한다. 상기 제 2 ADC(113)에서는 제 2 LPF(111)에서 필터링을 수행한 신호를 수신하고 이를 아날로그 디지털 변환하여 기저대역 처리를 수행하는 기저대역 단(115)으로 이를 전송한다.
여기서 상기 기저대역 단(115)은 RF 처리를 수행한 상기 I 채널 신호와 Q 채널 신호를 수신하고 이를 처리하여 상기 QPSK 신호를 복조한다.
상기 QPSK 방식을 사용하는 QPSK 복조기를 사용하는 경우에 상기 위상 천이기(117)의 오차나 상기 제 1 LPF(105)와 상기 제 2 LPF(111) 같이 필터링을 수행하는 LPF 등으로 인해서 I 채널 신호와 Q 채널 신호 간에 위상 오차로 인한 위상 부정합이 발생한다는 문제점이 있었다.
따라서 상기 위상 부정합이 발생한 I 채널 신호와 Q 채널 신호를 사용하여 신호를 복조하는 경우 상기 신호들을 제대로 복원하지 못하게 된다. 상기 위상 부정합이 발생하는 이유 중에서도 특히 상기 위상 천이기(117)에서 위상 부정합이 발생하는 경우를 살펴보면, 현재 중간 주파수를 사용하지 않고 다이렉트 컨버젼(direct conversion)방식의 복조기의 사용이 증가함에 따라 국부 발진 주파수가 상당히 높아졌다. 결국 상기 위상 천이기(117)에서 출력하는 I 채널 복조 신호 및 Q 채널 복조 신호가 작은 위상 오차를 갖더라도 이로 인해 위상 부정합이 발생하면 상기 QPSK 신호의 복조에 악영향을 끼치고 실제 위상 천이기(117)의 구현을 어렵게 하는 문제점이 있었다.
따라서, 본 발명의 목적은 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치를 제안함에 있다.
본 발명의 다른 목적은 직교 위상 편이 키잉 복조기에서 I 채널 신호와 Q 채널 신호의 위상 오차로 인한 위상 부정합 보상 장치를 제안함에 있다.
본 발명의 또 다른 목적은 직교 위상 편이 키잉 복조기에서 I 채널 및 Q 채널 복조 신호의 위상 오차로 인한 위상 부정합 보상 장치를 제안함에 있다.
상기한 목적을 달성하기 위한 본 발명은; 직교 위상 편이 키잉 복조부에서 위상 부정합 보상 장치에 있어서, 위상 천이기의 출력 신호인 I 채널 복조 신호와 Q 채널 복조 신호를 혼합하여 위상 부정합 함수를 포함한 신호를 생성하고, 상기 신호를 필터링하여 위상 부정합 함수를 추출하는 위상 부정합 추출부와, 상기 위상 부정합 함수를 디지털 변환하고, 디지털 변환된 위상 부정합 함수를 위상 부정합 보상을 위한 제 1 보상 신호로 매핑하고, 상기 디지털 변환된 위상 부정합 함수를 기저대역 I 채널 신호와 혼합하여 위상 부정합 보상을 위한 제 2 보상 신호를 생성하고, 상기 제 2 보상 신호를 기저대역 Q 채널의 신호와 합산하여 위상 부정합 보상을 위한 제 3 보상 신호를 생성하고, 상기 제 1 보상 신호와 상기 제 3 보상 신호를 혼합하여 위상 부정합에 따른 위상 오차를 보상하는 위상 부정합 보상부를 포함함을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명에서는 QPSK 신호를 사용하는 복조기에서 위상 부정합을 보상하기 위하여 상기 복조기에서 발생하는 위상 오차를 제거한다. 그래서 상기 복조기의 RF부와 기저대역 단에서 상기 위상 오차를 제거하는 동작을 수행한다. 일반적으로 QPSK 방식을 사용하는 복조기에서 I 채널 신호와 Q 채널 신호 사이의 위상 정합은 에러 벡터 크기(Error Vector Magnitude, 이하 'EVM'이라 칭하기로 한다)와 같은 파라미터로 신호의 품질을 결정하는데 중요한 요소로 작용한다. 현재의 통신 시스템에서 는 또한 높은 데이터 율(data rate)을 가지는 신호의 사용이 증가하고 있으며 이로 인해서 디지털 변복조는 정확도를 필요로 한다. 상기 QPSK 신호를 사용하는 시스템에서는 일반적으로 5도의 위상 부정합을 허용하고 있으며 QAM 방식에서는 이보다 작은 값의 위상 부정합을 허용할 것이다. 그러면 여기서 상기 위상 부정합을 보상하는 장치를 하기에 도 2와 도 3을 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 위상 부정합 오차를 보상하는 QPSK 복조기의 RF부를 개략적으로 도시한 도면이다.
상기 도 2를 참조하면, 상기 QPSK 복조기는 RF 처리를 수행하는 RF부의 AGC(201), 제 1 혼합기(203), 제 1 LPF(205), 제 1 ADC(207), 제 2 혼합기(209), 제 2 LPF(211), 제 2 ADC(213), VCO(215)와 위상 부정합 보상을 위한 위상 부정합 추출부인 위상 천이기(217), 제 3 혼합기(219), 제 3 LPF(221)로 구성된다. 그리고 기저대역 신호의 처리를 하는 기저대역 단(223)으로 구성된다.
상기 AGC(201)는 상기 QPSK 신호를 복조하는 복조기의 이득을 조절하여 상기 제 1 ADC(207), 상기 제 2 ADC(213)의 출력이 원하는 레벨을 유지하도록 하는 신호를 증폭한다. 상기 AGC(201)의 출력 중 I 채널의 신호는 상기 제 1 혼합기(203)에 입력되고 Q 채널의 신호는 상기 제 2 혼합기(209)로 입력된다. 그래서 상기 I 채널의 신호를 수신한 상기 제 1 혼합기(203)에서는 상기 위상 천이기(217)로부터 수신하는 I 채널 복조 신호와 혼합된다. 이때 상기 VCO(215)에서는 전압에 의해서 가변적인 주파수를 생성하면 이를 상기 위상 천이기(217)로 출력한다. 상기 위상 천이기(217)에서는 상기 VCO(215)의 국부 발진(Local Oscillation) 신호를 수신하고 이 를 사용하여 90도의 위상 차이를 가지는 I 채널 복조 신호 및 Q 채널 복조 신호를 생성하는 것이다.
그래서 상기 제 1 혼합기(203)는 상기 위상 천이기(217)의 I 채널 복조 신호를 수신하고 이를 I 채널 신호와 혼합하여 상기 제 1 LPF(205)로 출력한다. 상기 제 1 LPF(205)에서는 상기 제 1 혼합기(203)의 출력신호를 수신하고 이를 사용하여 고주파의 신호를 걸러내고 저주파의 필요한 신호만을 필터링하여 상기 제 1 ADC(207)로 출력한다. 상기 제 1 ADC(207)에서는 제 1 LPF(205)에서 필터링을 수행한 신호를 수신하고 이를 아날로그 디지털 변환하여 기저대역 처리를 수행하는 기저대역 단(223)으로 이를 전송한다.
상기 AGC(201)의 출력 중 Q 채널의 신호를 수신한 상기 제 2 혼합기(209)는 상기 위상 천이기(217)로부터 수신하는 Q 채널 복조 신호와 혼합한다.
그래서 상기 제 2 혼합기(209)는 상기 위상 천이기(217)의 Q 채널 복조 신호를 수신하고 이를 Q 채널 신호와 혼합하여 상기 제 2 LPF(211)로 출력한다. 상기 제 2 LPF(211)에서는 상기 제 2 혼합기(209)의 출력신호를 수신하고 이를 사용하여 고주파의 신호를 걸러내고 저주파의 필요한 신호만을 필터링하여 상기 제 2 ADC(213)로 출력한다. 상기 제 2 ADC(213)에서는 제 2 LPF(211)에서 필터링을 수행한 신호를 수신하고 이를 아날로그 디지털 변환하여 기저대역 처리를 수행하는 기저대역 단(223)으로 이를 전송한다.
여기서 상기 기저대역 단(223)은 RF 처리를 수행한 상기 I 채널 신호와 Q 채널 신호를 수신하고 이를 처리하여 상기 QPSK 신호를 복조한다.
본 발명의 동작과정을 수학식을 참조하여 상세히 살펴보면, 상기 VCO(215)에서는 RF 수신신호의 2배의 주파수인 2wt의 국부 발진 신호를 생성한다. 여기서 상기 2wt의 국부 발진 신호를 수신하는 상기 위상 천이기(217)는 라이징 에지(ringing edge)와 폴링 에지(falling edge)에서 각각 동작하는 아날로그 플립플롭을 이용하여 I 채널 복조 신호 및 Q 채널 복조 신호를 생성한다. 여기서 상기 위상 천이기(217)에서 출력되는 I 채널 복조 신호는
Figure 112005000992010-pat00001
이고 Q 채널의 복조 신호는
Figure 112005000992010-pat00002
이다. 그리고 역기서 상기 Ø는 위상 오차이며 상기 Ø로 인해서 위상 부정합이 발생한다.
상기 AGC(201)의 출력 신호는 하기의 수학식 1에 나타나있다.
Figure 112005000992010-pat00003
상기 수학식 1로 표현되는 신호는 상기 제 1 혼합기(203)와 제 2 혼합기(209)에서 각각 상기 위상 천이기(217)의 출력인 상기
Figure 112005000992010-pat00004
와 상기
Figure 112005000992010-pat00005
신호와 혼합된다. 상기 I 채널 복조 신호와 Q 채널 복조 신호를 각각 혼합한 상기 제 1 혼합기(203)와 제 2 혼합기(209)의 출력은 하기의 수학식 2에 각각 나타나있다.
Figure 112005000992010-pat00006
상기 제 1 혼합기(203)와 상기 제 2 혼합기(209)를 통과한 신호는 각각 상기 제 1 저 대역 필터(205)와 상기 제 2 저 대역 필터(211)에서 필터링을 수행하며 이때 상기 2wt로 표현되는 주파수 성분은 상기 필터링을 통해서 제거된다. 이때 상기 제 1 혼합기(203)의 출력 신호가 상기 제 1 LPF(205)를 통과한 신호와 상기 제 2 혼합기(209)의 출력 신호가 상기 제 2 LPF(211)를 통과한 신호는 하기의 수학식 3에 각각 나타나있다.
Figure 112005000992010-pat00007
상기 제 1 LPF(205)와 상기 제 2 LPF(211)에서 필터링한 신호는 제 1 ADC(205)와 제 2 ADC(211)에 입력되고 각각 아날로그 디지털 변환을 수행하여 기저대역 단(223)으로 입력된다.
상기 위상오차 즉, Ø성분을 제거하기 위해서 상기 RF부에서는 위상 부정합 을 보상하기 위해서 위상 부정합 함수를 RF부에서는 상기 위상 부정합 추출부를 사용하여 추출한다. 그리고 상기 위상 부정합 추출부는 제 3 혼합기(219)와 제 3 LPF(221)로 구성된다. 상기 위상 부정합 추출부를 살펴보면, 상기 위상 천이기(217)의 출력 신호인 I 채널 복조 신호와 Q 채널 복조 신호를 상기 제 3 혼합기(219)에서 모두 혼합한다. 여기서 상기 제 3 혼합기의 출력 신호는 하기에 수학식 4에 나타내었다.
Figure 112005000992010-pat00008
상기 위상 천이기(217)의 복조 신호를 상기 제 3 혼합기(219)에서 혼합하여 얻은 상기 출력 신호를 상기 제 3 LPF(221)을 통해서 필터링을 수행한다. 이때 상기 제 3 LPF(221)의 출력 신호는 하기의 수학식 5에 나타내었다.
Figure 112005000992010-pat00009
그래서 상기 제 3 LPF(221)의 출력 신호는 위상 오차를 포함하는 위상 부정합 함수, 즉 위상 부정합 sin 함수의 형태로 표현된다. 그리고 상기 필터링을 수행하기 전의 신호는 상기 위상 부정합 함수를 포함하는 신호이다. 결국 상기 제 3 혼합기에서는 상기 위상 부정합 함수를 포함한 신호를 상기 제 3 LPF(219)에 입력하게 되고 이를 사용하여 상기 제 3 LPF(219)에서는 위상 부정합 함수를 추출하는 것이다.
그래서 상기 위상 부정합 함수를 포함하는 신호를 추출하면 상기 기저대역 단(223)에서 상기 위상 부정합 함수를 수신하고 이를 사용하여 상기 위상 오차를 제거한다. 상기 기저대역 단(223)의 구성을 하기에 도 3을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 위상 부정합 오차를 보상하는 QPSK 복조기의 기저대역 단을 개략적으로 도시한 도면이다.
상기 도 3을 참조하면, 위상 부정합 오차를 보상하기 위해서 상기 기저대역 단(223)은 위상 오차 보상부를 포함하고 있다. 그리고 상기 위상 오차 보상부는 제 4 혼합기(301), 합산기(303), 제 5 혼합기(305), 제 3 ADC(307), 그리고 맵퍼(mapper)(309)로 구성된다.
상기 기저대역 단(223)에서는 상기 제 1 ADC(207)와 제 2 ADC(213)의 출력 신호를 수신한다. 또한 상기 제 3 LPF(221)의 위상 부정합 함수를 수신한다. 그리고 상기 제 3 ADC(307)는 상기 위상 부정합 함수를 아날로그 디지털 변환을 수행한다. 이때 상기 아날로그 디지털 변환을 수행한 위상 부정합 함수 즉,
Figure 112005000992010-pat00010
는 상기 위상 부정합 보상을 위해서 들어오는 Q 채널의 신호와 혼합하기 위해서 매퍼(309)에서 이를 수신한다. 그리고 상기 매퍼(309)에서는 상기 위상 부정합 함수를 코사인 함수로 매핑하여 Q 채널에 수신되는 위상 오차를 제거한다. 그래서 상기 위상 부정합 함수는
Figure 112005000992010-pat00011
신호 즉, 단위 분수 형태의 코사인 함수의 신호로 매핑된 다. 결국 상기 매퍼(309)는 수신되는 위상 부정합 함수를
Figure 112005000992010-pat00012
신호, 즉 제 1 보상 신호로 매핑한다. 이를 위해 상기 매퍼(309)에서는 수신되는 신호에 대응하여 상기 제 1 보상 신호 생성을 위한 소정의 테이블을 실험 등을 통하여 미리 설정하여 저장하여 두고 상기 테이블을 사용하여 수신되는 위상 부정합 함수를 상기 제 1 보상 신호로 매핑한다.
또한 상기 아날로그 디지털 변환을 수행한 위상 부정합 함수 즉,
Figure 112005000992010-pat00013
는 상기 제 1 ADC(207)의 출력 신호인 기저대역 I 채널 신호와 상기 제 4 혼합기(301)에서 혼합한다. 그리고 상기 제 4 혼합기(301)의 위상 부정합 보상을 위한 출력신호, 즉 제 2 보상 신호를 하기의 수학식 6에 나타내었다.
Figure 112005000992010-pat00014
상기 제 4 혼합기(301)는 위상 부정합 보상을 위한 제 2 보상 신호에 음의 값을 취하여 상기 합산기(303)로 출력한다. 그래서 상기 합산기(303)에서는 상기 제 2 보상 신호와 상기 제 2 ADC의 출력 신호인 기저대역 Q 채널 신호를 수신하여 상기 합산기(303)의 입력 신호를 모두 합산한다. 상기 합산기(303)의 출력 신호는 하기의 수학식 7에 나타내었다.
Figure 112005000992010-pat00015
상기 합산기(303)의 출력 신호인 위상 부정합 보상을 위한 제 3 보상 신호는 상기 위상 오차, 즉 Ø가 코사인 함수의 형태로 포함되어 있다. 이는 상기 위상 오차에 의해서 Q 채널 신호에 왜곡을 발생시키는 요인이다. 그래서 이를 상기 매퍼(309)에서 코사인 함수로 변환한 제 3 보상 신호를 사용하여 상기 제 5 혼합기(305)에서 혼합하여 상기 Q채널로 출력한다. 그리하면 상기 기저대역 단에서는 상기 위상 오차로 인해 발생하는 위상 부정합에 따른 보상을 한 신호를 사용하여 송신단에서 송신한 QPSK 신호를 수신하게 되는 것이다.
본 발명에서는 상기 Q 채널 복조 신호에 상기 위상 오차를 적용하여 이를 보상하는 구조를 설명하였으나 상기 I 채널 복조 신호에 상기 위상 오차를 적용하여 상기 QPSK 복조기를 구성하는 것도 가능하다. 더욱이 상기 I 채널 복조 신호와 Q 채널 복조 신호를 사용하는 복조기에서도 상기 QPSK 복조기의 구조를 확장 적용하는 것이 가능하다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, QPSK 복조기에서 위상 천이기의 출력 신호를 사용하여 위상 부정합 보상을 위한 장치를 제안하였으며, 본 발명에 따른 QPSK 복조기를 사용하면 I 채널 신호와 Q 채널 신호의 위상 오차와 상기 I 채널 복조 신호와 Q 채널의 복조 신호로 인한 위상 부정합을 보상하는 것이 가능하다는 이점을 갖는다. 또한 상기와 같은 구조를 사용하면 간단한 회로로 상기 위상 부정합을 보상하여 보다 정밀한 QPSK 복조를 수행할 수 있는 이점이 있으며, 상기 기저대역 단에서 디지털 신호 처리를 함으로서 회로의 복잡도를 감소하는 효과를 갖는다.

Claims (11)

  1. 직교 위상 편이 키잉 복조부에서 위상 부정합 보상 장치에 있어서,
    위상 천이기의 출력 신호인 I 채널 복조 신호와 Q 채널 복조 신호를 혼합하여 위상 부정합 함수를 포함한 신호를 생성하고, 상기 신호를 필터링하여 위상 부정합 함수를 추출하는 위상 부정합 추출부와,
    상기 위상 부정합 함수를 디지털 변환하고, 디지털 변환된 위상 부정합 함수를 위상 부정합 보상을 위한 제 1 보상 신호로 매핑하고, 상기 디지털 변환된 위상 부정합 함수를 기저대역 I 채널 신호와 혼합하여 위상 부정합 보상을 위한 제 2 보상 신호를 생성하고, 상기 제 2 보상 신호를 기저대역 Q 채널의 신호와 합산하여 위상 부정합 보상을 위한 제 3 보상 신호를 생성하고, 상기 제 1 보상 신호와 상기 제 3 보상 신호를 혼합하여 위상 부정합에 따른 위상 오차를 보상하는 위상 부정합 보상부를 포함함을 특징으로 하는 위상 부정합 보상 장치.
  2. 제 1 항에 있어서,
    상기 위상 부정합 추출부는 RF부에 포함되는 것을 특징으로 하는 위상 부정합 보상 장치.
  3. 제 1 항에 있어서,
    상기 위상 부정합 보상부는 기저대역 단 내부에 포함되는 것을 특징으로 하는 위상 부정합 보상 장치.
  4. 제 1 항에 있어서,
    상기 제 1 보상 신호는 상기 위상 부정합 함수를 단위 분수 형태의 코사인 함수로 매핑한 것을 특징으로 하는 위상 부정합 보상 장치.
  5. 제 1 항에 있어서,
    상기 제 3 보상 신호는 상기 제 2 보상 신호에 음의 값을 적용하여 이를 상기 기저대역 Q 채널의 신호와 합산하여 생성하는 것을 특징으로 하는 위상 부정합 보상 장치.
  6. 제 1 항에 있어서,
    상기 위상 부정합 추출부는 위상 천이기의 출력 신호인 I 채널 복조 신호와 Q 채널 복조 신호를 혼합하여 위상 부정합 함수를 포함한 신호를 생성하는 혼합기와,
    상기 위상 부정합 함수를 포함한 신호를 필터링하여 위상 부정합 함수를 추출하는 저 대역 필터를 포함함을 특징으로 하는 위상 부정합 보상 장치.
  7. 제 6 항에 있어서,
    상기 혼합기와 저 대역 필터는 RF부에 포함되는 것을 특징으로 하는 위상 부정합 보상 장치.
  8. 제 1 항에 있어서,
    상기 위상 부정합 보상부는 상기 위상 부정합 함수를 디지털 변환하는 아날로그 디지털 변환기와,
    상기 디지털 변환된 위상 부정합 함수를 위상 부정합 보상을 위해서 코사인 영역의 함수인 제 1 보상 신호로 매핑하는 맵퍼와,
    상기 디지털 변환된 위상 부정합 함수를 기저대역 I 채널 신호와 혼합하여 위상 부정합 보상을 위한 제 2 보상 신호를 생성하는 제 1 혼합기와,
    상기 제 2 보상 신호를 기저대역 Q 채널의 신호와 합산하여 위상 부정합 보상을 위한 제 3 보상 신호를 생성하는 합산기와,
    상기 제 1 보상 신호와 상기 제 3 보상 신호를 혼합하여 위상 부정합에 따른 위상 오차를 보상하는 제 2 혼합기를 포함함을 특징으로 하는 위상 부정합 보상 장치.
  9. 제 8 항에 있어서,
    상기 아날로그 디지털 변환기, 맵퍼, 제 1 혼합기, 합산기, 제 2 혼합기는 기저대역 단에 포함되는 것을 특징으로 하는 위상 부정합 보상 장치.
  10. 제 8 항에 있어서,
    상기 제 1 보상 신호는 상기 위상 부정합 함수를 단위 분수 형태의 코사인 함수로 매핑한 것을 특징으로 하는 위상 부정합 보상 장치.
  11. 제 8 항에 있어서,
    상기 제 3 보상 신호는 상기 제 2 보상 신호에 음의 값을 적용하여 이를 상기 기저대역 Q 채널의 신호와 합산하여 생성하는 것을 특징으로 하는 위상 부정합 보상 장치.
KR1020050001672A 2005-01-07 2005-01-07 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치 Expired - Fee Related KR101075610B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050001672A KR101075610B1 (ko) 2005-01-07 2005-01-07 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치
US11/325,901 US7492838B2 (en) 2005-01-07 2006-01-05 Apparatus for compensating for phase mismatch in QPSK demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001672A KR101075610B1 (ko) 2005-01-07 2005-01-07 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치

Publications (2)

Publication Number Publication Date
KR20060081191A KR20060081191A (ko) 2006-07-12
KR101075610B1 true KR101075610B1 (ko) 2011-10-21

Family

ID=37172273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001672A Expired - Fee Related KR101075610B1 (ko) 2005-01-07 2005-01-07 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치

Country Status (2)

Country Link
US (1) US7492838B2 (ko)
KR (1) KR101075610B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100865538B1 (ko) 2007-02-08 2008-10-27 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 측정 장치
KR100819391B1 (ko) * 2007-02-08 2008-04-07 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 측정 장치
KR100847801B1 (ko) * 2007-02-21 2008-07-23 지씨티 세미컨덕터 인코포레이티드 Ｉｑ 불일치 측정 장치 및 방법
CN101615993B (zh) * 2008-06-23 2013-01-23 华为技术有限公司 信道重映射的方法及装置
JP5102738B2 (ja) 2008-10-27 2012-12-19 シャープ株式会社 Ｉｑミスマッチ補正回路
KR101636016B1 (ko) * 2010-03-11 2016-07-05 삼성전자주식회사 신호 수신 장치 및 그것의 위상 부정합 보상 방법
US8542779B2 (en) * 2012-01-31 2013-09-24 Innophase Inc. Receiver architecture and methods for demodulating binary phase shift keying signals
CN104813626B (zh) * 2013-09-12 2018-01-02 华为技术有限公司 一种相位误差补偿方法及装置
CN105284088B (zh) * 2014-04-17 2018-12-25 华为技术有限公司 一种编码调制和解调方法、装置及系统
KR102180952B1 (ko) * 2014-05-14 2020-11-19 삼성전자주식회사 신호의 왜곡을 보상하기 위한 장치 및 방법
EP3068044A1 (en) * 2015-03-11 2016-09-14 Nxp B.V. Module for a radio receiver

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040156450A1 (en) 2001-06-29 2004-08-12 Tommi Auranen Iq-imbalance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109893A1 (en) * 2004-11-24 2006-05-25 Hsin-Hung Chen Inphase/quadrature phase imbalance compensation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040156450A1 (en) 2001-06-29 2004-08-12 Tommi Auranen Iq-imbalance

Also Published As

Publication number Publication date
US20060256895A1 (en) 2006-11-16
US7492838B2 (en) 2009-02-17
KR20060081191A (ko) 2006-07-12

Similar Documents

Publication Publication Date Title
US6259747B1 (en) IQ modulator, and associated method
JP6506975B2 (ja) ダイレクトコンバージョン受信機
JP2000286915A (ja) 信号変調回路及び信号変調方法
KR101075610B1 (ko) 직교 위상 편이 키잉 복조기에서 위상 부정합 보상 장치
WO2013049242A1 (en) Systems and methods for asynchronous re-modulation with adaptive i/q adjustment
CA2208850A1 (en) Digitally compensated direct conversion receiver
US9553748B2 (en) Synchronous demodulator electronic circuit for phase modulation signals
US8121575B2 (en) Modulated IF receiver and method
US7983632B2 (en) Feedback control loop for amplitude modulation in a polar transmitter with a translational loop
JP2004040678A (ja) 復調装置
JP4738604B2 (ja) 復調装置及び復調方法
JP4805107B2 (ja) 直交変調器
WO2013162444A2 (en) An arrangement and a method for carrier signal recovery
EP1077561A2 (en) Removal of a DC component in a multicarrier receiver
KR20090035061A (ko) 주파수 시프터를 이용한 디브이비 티 직접 변환 복조방법및 복조장치
US9313018B1 (en) Circuit and method for clock recovery of quadrature amplitude modulated waveforms
JPH0936924A (ja) 多値ｆｓｋ受信装置
KR100285756B1 (ko) 무선전송장비에서캐리어트래킹장치
KR100305758B1 (ko) 무선가입자망중간주파수의디지털복조와자동이득조정장치
JP4805106B2 (ja) 直交変調器
JP5721173B2 (ja) 復調装置及び復調方法
JP2000261514A (ja) ディジタル信号復調回路
JP2007208779A (ja) デジタル直交検波器
KR20090035065A (ko) 주파수 시프터를 이용한 8브이에스비 직접 변환 복조방법및 복조장치
KR20090038967A (ko) 주파수 시프터를 이용한 복조방법 및 복조장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050107

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050107

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110411

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111014

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111014

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150909