[go: up one dir, main page]

KR101058309B1 - 입체 회로 기판 및 그 제조 방법 - Google Patents

입체 회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101058309B1
KR101058309B1 KR1020087014321A KR20087014321A KR101058309B1 KR 101058309 B1 KR101058309 B1 KR 101058309B1 KR 1020087014321 A KR1020087014321 A KR 1020087014321A KR 20087014321 A KR20087014321 A KR 20087014321A KR 101058309 B1 KR101058309 B1 KR 101058309B1
Authority
KR
South Korea
Prior art keywords
wiring electrode
circuit board
dimensional circuit
electrode group
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087014321A
Other languages
English (en)
Other versions
KR20080069247A (ko
Inventor
다이스케 사쿠라이
요시히코 야기
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006005895A external-priority patent/JP4613828B2/ja
Priority claimed from JP2006025446A external-priority patent/JP4613846B2/ja
Priority claimed from JP2006025447A external-priority patent/JP4613847B2/ja
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080069247A publication Critical patent/KR20080069247A/ko
Application granted granted Critical
Publication of KR101058309B1 publication Critical patent/KR101058309B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

기판(20)과, 기판(20) 상에 복수단으로 설치된 제1 배선 전극군(30)과, 제1 배선 전극군(30)의 사이를 적어도 높이 방향으로 접속하는 제2 배선 전극(40)을 구비하고, 제1 배선 전극군(30)과 제2 배선 전극군(40)의 적어도 접속부는, 동일 형상으로 연속하여 일체로 설치하여 입체 회로 기판(10)을 구성한다.

Description

입체 회로 기판 및 그 제조 방법{THREE-DIMENSIONAL CIRCUIT BOARD AND ITS MANUFACTURING METHOD}
본 발명은, 고밀도로 입체적인 배선을 실현하는 입체 회로 기판 및 그 제조 방법에 관한 것이다.
최근, 휴대 전화나 휴대 정보 단말 등은, 다양한 기능을 내부에 취입함으로써 종합 정보 기기로 급격하게 진전되고 있다. 그 때문에, 한정된 용적으로 다양화하는 기능을 실현하기 위해서는, 반도체 칩 등의 각종 디바이스의 소형화·고성능화가 전제가 되고 있다. 그러나, 고집적화가 실현되어 온 반도체 칩조차도, 비용면이나 기술면 등의 점에서, 지금까지와 같은 방법으로는, 대폭적인 성능 향상이 곤란해져가고 있다.
그래서, 현재, 디바이스를 콤팩트하게 수납하기 위한 고밀도 실장 기술의 중요성이 증대되고 있다.
또, 디바이스를 고집적화하기 위해서는, 디바이스의 미세한 배선에 대응할 수 있는, 2차원에서 3차원으로의 입체적인 배선이 요망되고 있다. 그 때문에, 얼마나 고밀도로, 또한 간단한 프로세스로 입체 회로 기판을 형성하는지가, 개발의 포인트가 되고 있다.
종래, 일반적으로 도 29A에서 도 29C에 나타낸 바와 같은 입체 회로 기판 구조로 이루어지는 프린트 기판이 실현되어 있다(예를 들면, 특허 문헌 1 참조).
이하에, 종래의 4층으로 적층된 다층 구조를 갖는 프린트 기판에 대해 간단하게 설명한다.
도 29A에서 도 29C는, 종래의 4층으로 적층된 다층 구조를 갖는 프린트 기판의 주요부 구조 및 그 제조 방법을 설명하는 부분 사시도이다.
우선, 도 29A에서 도 29C에 나타낸 바와 같이, 수지 필름(4010)의 편면에, 예를 들면 도전 페이스트를 인쇄하여 형성된 도체 패턴(4020)과, 비아 홀을 도전 페이스트로 충전한 도전 비아(4030)를 갖는, 예를 들면 3장의 편면 도체 필름(4050)을 형성한다. 여기에서, 도체 패턴(4020)에는, 편면 도체 필름(4050)의 적층시에, 도전 비아(4030)와의 위치 어긋남을 허용하기 위한 랜드(4040)가 형성된다.
다음에, 도 29B에 나타낸 바와 같이, 3장의 편면 도체 필름(4050)을, 도체 패턴(4020)과 도전 비아(4030)의 위치를 맞추어 올려놓는다. 그리고, 3장의 편면 도체 필름(4050)의 상하로부터, 예를 들면 프레스기 등을 이용하여, 가열하면서 가압함으로써, 도 29C에 나타낸 바와 같은 4층 구조를 갖는 프린트 기판(4000)이 형성된다.
또, 광조형법을 이용하여, 입체 회로 기판 구조를 갖는 배선 기판의 제조 방법이 개시되어 있다(예를 들면, 특허 문헌 2 참조).
이하, 광조형법을 이용하여, 입체 회로 기판 구조를 갖는 배선 기판을 제조 하는 방법에 대해, 도 30과 도 31A에서 도 31E를 이용하여 설명한다.
도 30은 배선 기판의 제조 장치를 모식적으로 도시한 단면도이고, 도 31A에서 도 31E는 도 30의 제조 장치를 이용한 배선 기판의 제조 방법을 설명하는 단면도이다.
도 30에 나타낸 바와 같이, 배선 기판의 제조 장치(4100)는, 절연성 액상 수지(4110)를 저장한 제1 저류조(貯溜槽)(4120)와 도전성 액상 수지(4130)를 저장한 제2 저류조(4140)를 구비하고 있다. 그리고, 테이블(4150)에 설치한 기판(4160)을, 제1 저류조(4120)와 제2 저류조(4140)를 교대로 이동시키는 이동 제어부(4180)를 갖고 있다. 또한, 예를 들면 소정의 깊이로 배치된 기판(4160) 상의 절연성 액상 수지(4110) 또는 도전성 액상 수지(4130)를, 자외선 등을 발생하는 레이저 조사 장치(4190)로 소정의 패턴을 주사함으로써 경화시켜, 소정의 패턴을 광조형법에 의해 형성하는 것이다.
이하, 구체적인 제조 방법으로 대해, 도 31A에서 도 31E를 이용하여 설명한다.
우선, 도 31A에 나타낸 바와 같이, 기판(4160)을 제1 저류조(4120)의 절연성 액상 수지(4110)에 침지하고, 광조형법에 의해 기판(4160)의 표면에 전기적 절연층(4200)을 소정의 두께로 형성한다.
다음에, 도 31B에 나타낸 바와 같이, 제2 저류조(4140)의 도전성 액상 수지(4130)에 침지하고, 도전성 액상 수지(4130)가 소정의 두께로 평탄화한 후, 소정의 도체 패턴(4210)을, 광조형법에 의해 전기적 절연층(4200) 상에 형성한다. 그 후, 도체 패턴(4210) 이외의 도전성 액상 수지(4130)를 제거함으로써, 1층째의 도체 패턴(4210)을 형성한다.
다음에, 도 31C에 나타낸 바와 같이, 기판(4160)을 제1 저류조(4120)의 절연성 액상 수지(4110)에 침지하고, 광조형법에 의해 기판(4160)의 도체 패턴(4210) 상에 전기적 절연층(4220)을 소정의 두께로 형성한다. 이 때, 도체 패턴(4210)의 소정 위치의 절연성 액상 수지(4110)에 광을 조사하지 않고, 절연성 액상 수지(4110)를 제거함으로써 비아 구멍(4230)이 형성된다.
다음에, 도 31D에 나타낸 바와 같이, 제2 저류조(4140)의 도전성 액상 수지(4130)에 침지하고, 도전성 액상 수지(4130)가 소정의 두께로 평탄화한 후, 비아 구멍(4230)을 피복하는 2층째의 도체 패턴(4240)을, 광조형법에 의해 전기적 절연층(4220) 상에 형성한다.
다음에, 도 31E에 나타낸 바와 같이, 상기와 동일한 방법에 의해, 도체 패턴(4240) 상에 전기적 절연층(4250)과 3층째의 도체 패턴(4260)을 형성한다.
이상의 공정에 의해, 다층의 배선 기판을 생산성 좋게 형성할 수 있는 것이 기재되어 있다.
또, 액정 마스크를 이용한 광조형법에 의해, 입체적인 구조물을 형성한 예가 개시되어 있다(예를 들면, 특허 문헌 3 참조).
상기 방법에 의하면, 액정 마스크로, 광경화성 수지로 이루어지는 조형 대상물의 3차원 형상을 비적층으로 일체로 형성함으로써, 상이한 형상의 복수의 부품을 동시에 제작할 수 있기 때문에, 다품종 소량 생산에 적합한 것이 나타나 있다.
또, 동일하게 광조형법을 이용하여, 입체 구조물에 전기 회로 패턴을 형성한 회로 부품의 제조 방법이 개시되어 있다(예를 들면, 특허 문헌 4 참조).
상기에 의하면, 도 32에 나타낸 바와 같이 광조형법에 의해 광경화성 수지를 층형상으로 경화시켜 입체 구조물(4300)을 형성한다. 그리고, 그 표면에 금속 도금을 형성하고, 그 금속 도금을 포토리소그래피법과 에칭법을 이용하여, 전기 회로 패턴(4310)을 형성하는 것이다. 이에 따라, 단기간에 입체 구조물(4300)에 전기 회로 패턴(4310)을 형성한 회로 부품이 얻어진다고 하고 있다.
그러나, 상기 특허 문헌 1에 나타낸 바와 같은 프린트 기판에서는, 복수장의 수지 필름의 상하면에 도체 패턴을 형성하고, 수지 필름 중에 형성한 도전 비아와 접속함으로써 적층 기판을 구성하고 있다. 그리고, 수지 필름의 적층시의 도전 비아와 도체 패턴의 접속 위치의 어긋남을 고려하여, 랜드를 형성하고 있다.
그 때문에, 이하에 나타내는, 도 33A와 도 33B를 이용하여 설명하는 바와 같은 과제를 발생하고 있다.
도 33A와 도 33B는, 도전 비아(4030)와 도체 패턴(4020)이 랜드(4040)를 통해 접속된 상태를 설명하는 모식도이다.
요컨대, 도 33B의 평면도에 나타낸 바와 같이, 도전 비아(4030)와 접속하는 랜드(4040)에 의해, 도체 패턴(4020)을 랜드(4040)를 피해 배치하지 않으면 안 되고, 미세한 피치로 도체 패턴(4020)을 형성할 수 없다는 과제가 있었다.
또, 도체 패턴(4020)을 수지 필름의 양면에 밖에 형성할 수 없기 때문에, 고밀도의 입체적인 배선이 제한되고 있었다.
또, 도전 비아(4030)와 도체 패턴(4020)이 압접이나 압착에 의해 접속되기 때문에, 접속 계면으로의 이물의 혼입이나 산화막의 형성에 의해, 접속 저항의 증가 등 접속의 신뢰성에 과제가 있었다. 그것을 방지하기 위해, 계면을 에칭 등에 의해 처리하면, 공정수의 증가 등에 의해 생산성이 저하한다는 문제가 발생한다.
또, 복수장의 수지 필름을 적층하여 일체화하는 경우, 기포 등의 잔존에 의해, 박리 등이 발생하기 쉬어 신뢰성에 과제가 있었다.
동일하게, 특허 문헌 2에 나타나 있는 배선 기판은, 도체 패턴과 전기적 절연층을 저류조의 전환에 의해 형성하기 때문에, 다층 구조를 갖는 배선 기판을 용이하게 제조할 수 있다는 이점을 갖는 것이다.
그러나, 상기 배선 기판에 있어서도, 도전 비아의 형상보다 도체 패턴이 크기 때문에, 미세한 피치의 도체 패턴을 형성할 수 없다는 과제가 있었다.
그리고, 도체 패턴이 평탄하게 형성된 전기적 절연층 상에 형성되기 때문에, 임의의 위치에 도체 패턴을 형성할 수 없다는 과제가 있었다.
또한, 도체 패턴과 도전 비아 및 전기적 절연층을, 각기 다른 공정으로 층마다 형성하기 때문에, 생산성이 저하함과 더불어, 도체 패턴과 도전 비아의 층간에서의 접속 신뢰성에 과제가 있었다.
또, 특허 문헌 3에 의하면, 입체적인 절연성의 구조물을 일괄적으로 제작할 수는 있지만, 전기적으로 접속된 입체적인 배선 전극에 관한 기재는 조금도 개시되어 있지 않다.
또, 특허 문헌 4에 나타나 있는 회로 부품은, 입체 구조물 표면의 소정 위치 에 전기 회로 패턴을 형성하는 것이다.
그 때문에, 입체적인 구조를 갖는 전기 회로 패턴의 형성은 곤란하였다. 또한, 전기 회로 패턴은 에칭에 의해 형성하기 때문에, 입체 구조물의 단차에서의 미세한 형성이 곤란하고, 생산성이 낮다는 과제가 있었다.
특허 문헌 1 : 일본국 특허공개 2002-368418호 공보
특허 문헌 2 : 일본국 특허공개 2004-22623호 공보
특허 문헌 3 : 일본국 특허공개 2001-252986호 공보
특허 문헌 4 : 일본국 특허공개 평10-12995호 공보
본 발명의 입체 회로 기판은, 기판과, 기판 상에 복수단으로 설치된 제1 배선 전극군과, 제1 배선 전극군의 사이를 적어도 높이 방향으로 접속하는 제2 배선 전극을 구비하고, 제1 배선 전극군과 제2 배선 전극의 적어도 접속부는, 동일 형상으로 설치된 구성을 갖는다.
이 구성에 의해, 랜드나 접속 계면이 없는, 고밀도로 신뢰성의 높은 제1 배선 전극군과 제2 배선 전극으로 이루어지는 배선 전극군을 갖는 입체 회로 기판을 실현할 수 있다.
또, 본 발명의 입체 회로 기판의 제조 방법은, 기판 상에 복수단의 제1 배선 전극군과, 제1 배선 전극군의 사이를 적어도 높이 방향으로 접속하는 제2 배선 전극을, 도전성 광경화 수지를 이용한 광조형법에 의해 일체로 연속하여 형성하는 방법을 갖는다.
이 방법에 의해, 랜드나 접속 계면이 없는, 고밀도로 신뢰성의 높은 배선 전극을 갖는 입체 회로 기판을 일괄적으로 연속하여 용이하게 제작할 수 있다.
도 1A는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이다.
도 1B는 도 1A의 1B-1B선 단면도이다.
도 1C는 도 1A의 1C-1C선 단면도이다.
도 2A는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제1 배선 전극군과 제2 배선 전극의 접속 상태를 도시한 부분 사시도이다.
도 2B는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제1 배선 전극군과 제2 배선 전극의 관계를 설명하는 부분 평면도이다.
도 3A는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 다른 예를 도시한 부분 평면도이다.
도 3B는, 도 3A의 3B-3B선 단면도이다.
도 3C는, 도 3A의 3C-3C선 단면도이다.
도 4A는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 또 다른 예를 도시한 부분 평면도이다.
도 4B는, 도 4A의 4B-4B선 단면도이다.
도 4C는, 도 4A의 4C-4C선 단면도이다.
도 5A는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법 을 설명하는 단면도이다.
도 5B는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 5C는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 5D는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 5E는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 6A는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법의 도 5B의 공정을 상세하게 설명하는 단면도이다.
도 6B는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법의 도 5B의 공정을 상세하게 설명하는 단면도이다.
도 6C는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법의 도 5B의 공정을 상세하게 설명하는 단면도이다.
도 7은, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법의 도 5B의 다른 공정을 상세하게 설명하는 단면도이다.
도 8A는, 본 발명의 제2 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이다.
도 8B는, 본 발명의 제2 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 9A는, 본 발명의 제3 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이다.
도 9B는, 도 9A의 9B-9B선 단면도이다.
도 9C는, 도 9A의 9C-9C선 단면도이다.
도 10A는, 본 발명의 제4 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이다.
도 10B는, 본 발명의 제4 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 11A는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이다.
도 11B는, 도 11A의 11B-11B선 단면도이다.
도 11C는, 도 11A의 11C-11C선 단면도이다.
도 12A는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 다른 예를 도시한 부분 평면도이다.
도 12B는, 도 12A의 12B-12B선 단면도이다.
도 12C는, 도 12A의 12C-12C선 단면도이다.
도 13A는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 또 다른 예를 도시한 부분 평면도이다.
도 13B는, 도 13A의 13B-13B선 단면도이다.
도 13C는, 도 13A의 13C-13C선 단면도이다.
도 14A는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 14B는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 14C는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 14D는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 14E는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 14F는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 15A는, 본 발명의 제6 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이다.
도 15B는, 본 발명의 제6 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 16A는, 본 발명의 제7 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이다.
도 16B는, 본 발명의 제7 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 17A는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이다.
도 17B는, 도 17A의 17B-17B선 단면도이다.
도 17C는, 도 17A의 17C-17C선 단면도이다.
도 18A는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 18B는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 18C는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 18D는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 19A는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 19B는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 19C는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 20A는, 본 발명의 제8 실시 형태의 입체 회로 기판의 제조 방법에 있어 서, 입체 회로 기판 상에 제1 배선 전극군 및 제2 배선 전극을 형성하는 각 처리 단계의 마스크의 예를 도시한 평면도이다.
도 20B는, 본 발명의 제8 실시 형태의 입체 회로 기판의 제조 방법에 있어서, 입체 회로 기판 상에 제1 배선 전극군 및 제2 배선 전극을 형성하는 각 처리 단계의 마스크의 예를 도시한 평면도이다.
도 20C는, 본 발명의 제8 실시 형태의 입체 회로 기판의 제조 방법에 있어서, 입체 회로 기판 상에 제1 배선 전극군 및 제2 배선 전극을 형성하는 각 처리 단계의 마스크의 예를 도시한 평면도이다.
도 20D는, 본 발명의 제8 실시 형태의 입체 회로 기판의 제조 방법에 있어서, 입체 회로 기판 상에 제1 배선 전극군 및 제2 배선 전극을 형성하는 각 처리 단계의 마스크의 예를 도시한 평면도이다.
도 20E는, 본 발명의 제8 실시 형태의 입체 회로 기판의 제조 방법에 있어서, 입체 회로 기판 상에 제1 배선 전극군 및 제2 배선 전극을 형성하는 각 처리 단계의 마스크의 예를 도시한 평면도이다.
도 21A는, 도 20A의 마스크에 대응하여 기판 상에 형성되는 배선 전극군을 도시한 도면이다.
도 21B는, 도 20B의 마스크에 대응하여 기판 상에 형성되는 배선 전극군을 도시한 도면이다.
도 21C는, 도 20C의 마스크에 대응하여 기판 상에 형성되는 배선 전극군을 도시한 도면이다.
도 21D는, 도 20D의 마스크에 대응하여 기판 상에 형성되는 배선 전극군을 도시한 도면이다.
도 21E는, 도 20E의 마스크에 대응하여 기판 상에 형성되는 배선 전극군을 도시한 도면이다.
도 22는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법에 의해 형성한 제1 배선 전극군과 제2 배선 전극 형상의 다른 예를 설명하는 단면도이다.
도 23은, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 실현하는 광조형 장치의 개략도이다.
도 24는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법의 다른 예를 설명하는 광조형 장치의 개략도이다.
도 25A는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 적용한 다른 예를 설명하는 도면이다.
도 25B는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 적용한 다른 예를 설명하는 도면이다.
도 25C는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 적용한 다른 예를 설명하는 도면이다.
도 25D는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 적용한 다른 예를 설명하는 도면이다.
도 26A는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판을 모식적으 로 도시한 부분 평면도이다.
도 26B는, 도 26A의 26B-26B선 단면도이다.
도 26C는, 도 26A의 26C-26C선 단면도이다.
도 27A는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 27B는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 27C는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 27D는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 27E는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 27F는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 28A는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 28B는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 28C는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법 을 설명하는 단면도이다.
도 29A는, 종래의 4층으로 적층된 다층 구조를 갖는 프린트 기판의 주요부 구조 및 그 제조 방법을 설명하는 부분 사시도이다.
도 29B는, 종래의 4층으로 적층된 다층 구조를 갖는 프린트 기판의 주요부 구조 및 그 제조 방법을 설명하는 부분 사시도이다.
도 29C는, 종래의 4층으로 적층된 다층 구조를 갖는 프린트 기판의 주요부 구조 및 그 제조 방법을 설명하는 부분 사시도이다.
도 30은, 종래의 배선 기판의 제조 장치를 모식적으로 도시한 단면도이다.
도 31A는, 도 30의 제조 장치를 이용한 배선 기판의 제조 방법을 설명하는 단면도이다.
도 31B는, 도 30의 제조 장치를 이용한 배선 기판의 제조 방법을 설명하는 단면도이다.
도 31C는, 도 30의 제조 장치를 이용한 배선 기판의 제조 방법을 설명하는 단면도이다.
도 31D는, 도 30의 제조 장치를 이용한 배선 기판의 제조 방법을 설명하는 단면도이다.
도 31E는, 도 30의 제조 장치를 이용한 배선 기판의 제조 방법을 설명하는 단면도이다.
도 32는, 종래의 입체 구조를 갖는 회로 부품을 설명하는 사시도이다.
도 33A는, 종래의 배선 기판의 도전 비아와 도체 패턴이 랜드를 통해 접속된 상태를 설명하는 모식도이다.
도 33B는, 종래의 배선 기판의 도전 비아와 도체 패턴이 랜드를 통해 접속된 상태를 설명하는 모식도이다.
[부호의 설명]
10, 60, 80, 200, 280, 300, 400, 480, 500, 600, 700, 800, 880, 900, 980, 2010, 2400 : 입체 회로 기판
20, 220, 520, 820, 2020, 2420 : 기판
30, 230, 530, 830, 2030, 2430 : 제1 배선 전극군
32, 34, 36, 232, 234, 235, 236, 238, 310, 532, 534, 536, 832, 834, 835, 836, 838, 932, 2032, 2034, 2036, 2170, 2175, 2350, 2432, 2434, 2436 : 제1 배선 전극
40, 242, 244, 540, 842, 844, 2040, 2042, 2340, 2440 : 제2 배선 전극
45, 545, 2045, 2445 : 접속부
50, 250, 350, 550, 850, 2050, 2360, 2450, 4050 : 절연층
100, 580, 2100 : 도전성 광경화 수지
110, 2110, 2218, 2510 : 용기
115, 2226 : 광투과창
120, 2120, 2220, 2520 : 테이블
130, 2202 : 광조사 장치
140, 2130, 2530 : 조사광
150 : 주사 미러
160, 2160, 2222, 2560 : 제어 장치
240, 840 : 제2 배선 전극군
320 : 접속 전극
330, 340 : 더미 전극
410, 910 : 반도체 칩
420, 920 : 콘덴서
430, 930 : 전자 부품
510, 810 : 금속층
2140, 2141, 2142, 2143, 2144, 2145, 2540 : 개구부
2150, 2550 : 마스크
2200, 2250 : 광조형 장치
2203 : 레이저광
2204 : 콜리메이터부
2206, 2208 : 편광자
2210 : 패턴 작성 장치
2211 : 액정 패널
2212 : 렌즈
2214 : 미러
2216 : 대물 렌즈
2224 : 제어부
2300 : 웨이퍼
2310 : 반도체 칩
2320, 2355 : 전극 단자
2330 : 배선 전극군
2370 : 범프
2410 : 금속층
2429 : 제1 배선 수지군
2431, 2433, 2435 : 제1 배선 수지
2439 : 제2 배선 수지
2500 : 광경화성 수지
이하, 본 발명의 실시 형태에 대해, 도면을 참조하면서 설명한다.
(제1 실시 형태)
도 1A는 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이고, 도 1B는 도 1A의 1B-1B선 단면도이고, 도 1C는 도 1의 A의 1C-1C선 단면도이다.
도 1A에서 도 1C에 나타낸 바와 같이, 입체 회로 기판(10)은, 예를 들면 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트, 폴리이미드, 유리 에폭시 수지, 실리콘, 유리 등으로 이루어지는 기판(20)의 적어도 한쪽의 면에, 예를 들면 은, 금, 구리, 은 팔라듐 입자 등의 도전 필러를 포함하는 광경화성 수지로 이루어지는 도전성 광경화 수지에 의해 입체적으로 형성된 배선 전극군이 설치되어 있다. 여기에서는, 설명을 알기 쉽게 하기 위해, 도 1A의 배선 전극군으로 띠형상으로 나타나 있는 것을 제1 배선 전극군(30)으로 하고, 원형상으로 나타나 있는 것을 제2 배선 전극(40)으로 한다. 또한, 제2 배선 전극(40)은, 종래의 배선 기판에서의 도전 비아와 동일한 작용을 갖는 것으로, 복수단으로 형성된 제1 배선 전극군(30)을, 높이(두께) 방향으로 접속하는 것이다.
또, 본 발명의 제1 실시 형태에 있어서는, 제1 배선 전극군(30)은, 입체 회로 기판(10)의 높이 방향으로 설치된, 최하단에 상당하는 1단째의 제1 배선 전극(32), 2단째의 제1 배선 전극(34)과 최상단에 상당하는 3단째의 제1 배선 전극(36)의, 예를 들면 3단으로 구성한 예로 나타내고 있다.
이하에, 도 2A와 도 2B를 이용하여, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제1 배선 전극군과 제2 배선 전극의 접속 상태를 모식적으로 설명한다.
도 2A는, 제1 배선 전극군과 제2 배선 전극의 접속 상태를 도시한 부분 사시도이고, 도 2B는 제1 배선 전극군과 제2 배선 전극의 배치 관계를 설명하는 부분 평면도이다.
도 2A에 나타낸 바와 같이, 1단째의 제1 배선 전극(32)과 2단째의 제1 배선 전극(34)은, 제2 배선 전극(40)을 통해, 이하의 광조형법을 이용한 제조 방법으로 상세하게 설명하는 바와 같이, 적어도 그 접속부(45)는, 동일 형상으로 연속적으 로, 또한 일체적으로 형성된다. 그 때문에, 도 2B에 나타낸 바와 같이, 종래 필요하였던 도 33A나 도 33B의 랜드(4040)와 같은 불필요한 부분을 설치할 필요가 없다.
요컨대, 본 발명의 제1 실시 형태에 의하면, 복수단의 제1 배선 전극군의 사이를 접속하는 제2 배선 전극(40)과의 접속부(45)에 랜드를 설치할 필요가 없기 때문에, 각 단의 제1 배선 전극을 미세하고 협 피치로 설치할 수 있다. 그 결과, 입체적으로 배선 전극군을 고밀도로 설치한 입체 회로 기판(10)을 실현할 수 있다.
또, 종래와 같은 수지 필름의 양면에 제한되지 않고, 제1 배선 전극군(30)을 형성할 수 있기 때문에, 제1 배선 전극군(30)을 입체 회로 기판(10)의 임의의 높이로 설치할 수 있다. 그 결과, 설계 자유도가 높은 입체 회로 기판(10)을 실현할 수 있다.
또, 제1 배선 전극군(30)과 제2 배선 전극(40)이 연속하여 일체적으로 설치되기 때문에, 예를 들면 제1 배선 전극군(30)과 제2 배선 전극(40)의 계면에 산화막 등이 형성되지 않고, 계면에서의 접속 저항의 증가나 편차가 작은 입체 회로 기판(10)을 실현할 수 있다.
이하에, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 다른 예에 대해, 도 3A에서 도 4C를 이용하여 설명한다.
도 3A는 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 다른 예를 도시한 부분 평면도이고, 도 3B는 도 3A의 3B-3B선 단면도이고, 도 3C는 도 3A의 3C-3C선 단면도이다.
도 3A에서 도 3C에 있어서, 적어도 최상단에 상당하는 3단째의 제1 배선 전극(36)까지의 제2 배선 전극(40)과 제1 배선 전극(32, 34)을 매설하는 절연층(50)을 설치한 점에서, 도 1A에서 도 1C와는 상이한 것이다.
즉, 기판(20) 상에, 광조형법에 의해, 예를 들면 은 입자 등의 도전 필러를 포함하는 광경화성 수지로 이루어지는 도전성 광경화 수지를 경화시켜, 제1 배선 전극군(30)과 제2 배선 전극(40)으로 입체적인 배선 전극군을 형성한 후, 그 이외의 도전성 광경화 수지를 제거한다. 그리고, 예를 들면 PET 등의 열가소성 수지나 에폭시 등의 열 경화성 수지를, 적어도 3단째의 제1 배선 전극(36)까지의 제2 배선 전극(40)과 제1 배선 전극(32, 34)을 매설하도록, 예를 들면 침지법이나 주입법 등을 이용해, 충전하여 경화시킴으로써 절연층(50)을 형성한다. 또한, 전자 부품을 실장하지 않는 경우에는, 내습성 등의 신뢰성을 높이기 위해, 3단째의 제1 배선 전극(36)도 절연층(50)에 매설해도 되는 것은 말할 필요도 없다.
이에 따라, 입체적으로 배선된 제1 배선 전극군(30)과 제2 배선 전극(40)을 절연층(50)에 의해 보강하여 기계적인 강도를 향상시킴과 더불어, 내습성 등의 내환경성 및 신뢰성이 우수한 입체 회로 기판(60)을 실현할 수 있다.
또, 도 4A는 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 또 다른 예를 도시한 부분 평면도이고, 도 4B는 도 4A의 4B-4B선 단면도이고, 도 4C는 도 4A의 4C-4C선 단면도이다.
도 4A에서 도 4C에 있어서, 기판(20)을 제거하고 있는 점에서, 도 3A에서 도 3C에 나타낸 입체 회로 기판(60)과는 상이한 것이다.
즉, 도 3A에서 도 3C에 나타낸 입체 회로 기판(60)으로부터, 예를 들면 연마법이나 에칭법이나 기계적인 박리 등을 이용하여, 예를 들면 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 불소 수지, 유리 등으로 이루어지는 기판(20)을 제거하여 입체 회로 기판(80)을 구성한 것이다.
이에 따라, 더욱 박형화(薄型化)할 수 있음과 더불어, 절연층(50)의 상하면에 노출한 제1 배선 전극군(30)에, 예를 들면 전자 부품 등을 실장할 수 있는 입체 회로 기판(80)을 실현할 수 있다.
이하에, 도 5A에서 도 5E와 도 6A에서 도 6C를 이용하여, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명한다. 또한, 도 1A에서 도 1C와 동일한 구성 요소에는 동일한 부호를 붙여 설명한다.
도 5A에서 도 5E는, 본 발명의 제1 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다. 또한, 도 6A에서 도 6C는, 도 5B의 공정을 상세하게 설명하는 단면도이다.
우선, 도 5A에 나타낸 바와 같이, 예를 들면 20μm∼500μm 두께의 PET 필름, 유리 에폭시 기판 또는 세라믹 기판 등의 기판(20)을 준비한다.
다음에, 도 5B에 나타낸 바와 같이, 기판(20) 상에, 광조형법을 이용하여, 순차적으로 1단째의 제1 배선 전극(32), 제2 배선 전극(40), 2단째의 제1 배선 전극(34), 제2 배선 전극(40), 3단째의 제1 배선 전극(36)을 형성한다.
여기에서, 도 6A에서 도 6C를 이용하여 제1 배선 전극군(30)과 제2 배선 전극(40)의 형성 방법을 상세하게 설명한다.
우선, 도 6A에 나타낸 바와 같이, 예를 들면 은 입자 등의 도전 필러를 포함하는 아크릴레이트계의 광경화성 수지(이하, 「도전성 광경화 수지」라고 기재한다)(100)로 채워진 용기(110) 중에, 적어도 Z방향으로 이동 가능한 테이블(120) 상에 설치한 기판(20)을 침지한다.
그리고, 기판(20) 상의 도전성 광경화 수지(100)에, 예를 들면 광조사 장치(130)로부터 출사되는 조사광(140)으로, 예를 들면 주사 미러(150)를 이용하여, X-Y방향, 예를 들면 1단째의 제1 배선 전극(32)의 패턴으로 주사한다.
여기에서, 광조사 장치(130)로서, 아르곤 레이저, He-Cd 레이저, YAG 레이저, 헬륨 네온 레이저나 반도체 레이저 또는 고압 수은등, 크세논 램프, 메탈 핼라이드 램프, 텅스텐 램프, 할로겐 램프나 형광 램프를 대물 렌즈로 집광하여 이용할 수 있다.
또, 도전성 광경화 수지(100)의 광경화성 수지로서는, 우레탄 아크릴레이트계, 에폭시계, 에폭시 아크릴레이트계나 아크릴레이트계 등의 자외선광이나 가시광으로 경화하는 수지 등을 이용할 수 있다. 또한, 도전 필러로서, 은 입자 이외에, 구리, 금, 니켈 등의 입자로, 예를 들면 수 μm∼십여 μm 정도의 평균 직경을 갖는, 예를 들면 구형상의 것이 이용된다. 또한, 수지나 무기 필러 등을 이용해도 된다.
다음에, 도 6B 및 도 6C에 나타낸 바와 같이, 순차적으로 테이블(120)을 Z방향으로 제1 배선 전극군(30) 및 제2 배선 전극(40)을 형성하면서 도전성 광경화 수지(100) 중에 가라앉힌다. 이에 따라, 도 5B에 나타낸 바와 같은 입체적인 배선 전극군이 도전성 광경화 수지(100) 중에 형성된 상태가 된다. 여기에서, 테이블(120)의 이동 속도는, 조사광(140)의 강도, 조사 시간이나 주사 시간에 동기시키고, 또한 도전성 광경화 수지(100)의 은 입자의 형상이나 크기에 따라 제어 장치(160)에 의해 제어된다. 또, 조사광(140)이나 주사 미러(150)의 동작은, 광조사 장치(130)에 입력된 3차원의 배선 전극군의 데이터, 예를 들면 3차원의 CAD 데이터에 의거하여 제어된다. 또한, 테이블(120)은, Z방향뿐만 아니라, X-Y방향으로 이동하는 것이어도 된다. 이 경우, 주사 미러(150)는, 고정해도 된다.
또, 상기에서는, 조사광(140)을 용기(110)의 상면으로부터 조사하는 예로 설명하였지만 이것에 한정되지 않는다. 예를 들면, 도 7에 나타낸 바와 같이, 용기(110)의 바닥면을 조사광(140)이 투과하는, 예를 들면 석영 등의 광투과창(115) 등으로 형성하고, 테이블(120)이 설치된 기판(20)을 끌어올리면서, 3차원의 입체적인 배선 전극군을 형성해도 된다. 이 경우, 도전성 광경화 수지(100)가, 용기(110)의 바닥면과 기판(20)으로 규제되기 때문에 평탄성 좋게 공급할 수 있다. 그 때문에, 도전성 광경화 수지(100)의 점성을 이용하여 평탄화시킨 후, 테이블(120)을 낮추어 입체적인 배선 전극군을 형성하는 경우와 비교하여, 단시간으로의 형성이 가능해진다.
또, 상기에서는, 테이블을 X-Y방향으로 이동시켰지만, Z방향만 이동시시키고, 각 단마다 상이한 회로 패턴 형상으로 개구한 마스크를 통해, 단마다 회로 패턴을 일괄적으로 형성해도 상관없다. 또한, 마스크로서, 전기 신호에 의해 임의의 패턴을 연속적으로 작성할 수 있는, 예를 들면 매트릭스 구동형의 액정 패널을 이 용해도 된다.
다음에, 도 5C에 나타낸 바와 같이, 조사광(140)이 조사되어 있지 않은 미경화의 도전성 광경화 수지(100)를, 예를 들면 용제로의 침지나 에어 블로우에 의해 제거하여, 도 1A에서 도 1C에 나타낸 입체 회로 기판(10)이 제작된다.
다음에, 도 5D에 나타낸 바와 같이, 예를 들면 에폭시, 이미드계 또는 아크릴계 등의 액상 수지로 채워진 용기(도시 생략)에, 도 5C에 나타낸 입체 회로 기판(10)을 침지한다. 그리고, 예를 들면 냉각하여 경화시킴으로써, 절연층(50)을 갖는 입체 회로 기판(60)이 제작된다. 또한, 절연층(50)은, 에폭시, 이미드계 또는 아크릴계 등의 수지를, 예를 들면 모세관 현상을 이용하여, 배선 전극군의 주위에 주입하여 형성할 수도 있다.
또한, 도 5E에 나타낸 바와 같이, 도 5D에 나타낸 입체 회로 기판(60)의 기판(20)을, 예를 들면 연마법, 에칭법이나 기계적인 박리 등을 이용하여 제거함으로써, 더욱 박형의 입체 회로 기판(80)이 제작된다.
상기에서 설명한 바와 같이, 본 발명의 제1 실시 형태의 입체 회로 기판의 제조 방법에 의하면, 제1 배선 전극군과 제2 배선 전극으로 구성되는 입체적인 배선 전극군을, 일체적으로 연속하여 형성할 수 있기 때문에, 생산 효율이 높은 제조 방법을 실현할 수 있다.
또, 제1 배선 전극군과 제2 배선 전극이 연속하여 형성되기 때문에, 위치 어긋남 등을 고려한 랜드를 형성할 필요가 없고, 미세한 피치로 제1 배선 전극군이나 제2 배선 전극을 형성할 수 있다.
또, 조사광의 주사에 의해, 제1 배선 전극군이나 제2 배선 전극을 형성할 수 있기 때문에, 그것들을, 예를 들면 입체 회로 기판의 임의의 위치에 배치하여 형성할 수 있다. 그 결과, 제1 배선 전극군이나 제2 배선 전극의 형성 위치가 제한되지 않으므로, 형성 밀도를 비약적으로 향상시킨 입체 회로 기판을 실현할 수 있다.
또, 제1 배선 전극군과 제2 배선 전극을 연속하여 형성할 수 있기 때문에, 제1 배선 전극군과 제2 배선 전극의 계면이 존재하지 않는다. 그 때문에, 계면에서의 접속 저항의 증가나 편차가 작은 접속의 신뢰성이 우수한 입체 회로 기판을 제작할 수 있다.
(제2 실시 형태)
도 8A는 본 발명의 제2 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이고, 도 8B는 본 발명의 제2 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 8A에 나타낸 바와 같이, 본 발명의 제2 실시 형태에 있어서의 입체 회로 기판(200)은, 기판(220)의 수평 방향에 대해 임의의 각도로 설치된 제1 배선 전극(235)이나 단면 형상이 상이한 제1 배선 전극(238) 등으로 구성된 제1 배선 전극군(230) 및 비스듬한 방향으로 설치된 제2 배선 전극(244) 등으로 구성된 제2 배선 전극군(240)을 갖는 점에서, 제1 실시 형태의 입체 회로 기판(10)과는 상이한 것이다. 여기에서, 수평 방향에 대해 임의의 각도란, 상기 제1 배선 전극군이나 제2 배선 전극의 적어도 일부는 연직 방향에 대해 각도를 갖고 있는 것을 의미하고, 전체가 일정한 각도를 갖고 있을 필요는 특별히 없다.
즉, 제1 배선 전극군(230)은, 최하단에 상당하는 1단째의 제1 배선 전극(232), 2단째의 제1 배선 전극(234), 최상단에 상당하는 3단째의 제1 배선 전극(235, 236)이나 단면 형상이 상이한 제1 배선 전극(238) 등으로 구성된다. 또, 제2 배선 전극군(240)은, 수직 방향으로 제1 배선 전극군(230)을 접속하는 제2 배선 전극(242)과 비스듬한 방향으로 접속하는 제2 배선 전극(244) 등으로 구성된다.
이 구성에 의해, 예를 들면 수평 방향에 대해 비스듬하게 설치한 제1 배선 전극(235)은, 제1 배선 전극군(230)의 간격이 좁은 개소에서 배선하는 경우에, 협 피치화를 실현하기 위한 효과가 큰 것이다.
또, 비스듬하게 형성된 제2 배선 전극(244)은, 접속하는 제1 배선 전극군(230)의 사이를 짧은 거리로 접속할 수 있기 때문에, 배선 저항의 저감에 큰 효과를 발휘하는 것이다.
또, 임의의 각도로 설치되는 제1 배선 전극(235)이나 단면 형상이 상이한 제1 배선 전극(238) 및 제2 배선 전극(도시 생략) 등의 임의 방향의 단면 형상이나 단면적을 자유롭게 바꿀 수 있다. 그 때문에, 요구되는 배선 저항 등에 따라 자유롭게 배선 전극군을 설계할 수 있는 입체 회로 기판(200)을 실현할 수 있다. 예를 들면, 저저항으로 전자 부품 등과 접속하는 개소나, 부유 용량이나 배선 전극군간의 용량과 배선 저항에 의한 필터 등을 형성하는 경우에 유효하다.
또한, 상기의 설명에서는 단면 형상이 직사각형인 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 곡선형상, 나선형상 혹은 다각형 등, 임의의 형상으로 형성해도 된다.
이하에, 본 발명의 제2 실시 형태에 있어서의 입체 회로 기판의 다른 예에 대해, 도 8B를 이용하여 설명한다.
도 8B에 있어서, 적어도 최상단에 상당하는 3단째의 제1 배선 전극(235, 236)까지의 제2 배선 전극군(240)과 제1 배선 전극(232, 234, 238)을 매설하는 절연층(250)을 설치한 점에서, 도 8A의 입체 회로 기판(200)과는 상이한 것이다.
즉, 기판(220) 상에, 광조형법에 의해, 예를 들면 은 입자를 포함하는 광경화성 수지로 이루어지는 도전성 광경화 수지를 경화시켜, 제1 배선 전극군(230)과 제2 배선 전극군(240)으로 입체적인 배선 전극군을 형성한 후, 그 이외의 도전성 광경화 수지를 제거한다. 그리고, 예를 들면 PET 등의 열가소성 수지나 에폭시 등의 열 경화성 수지를, 적어도 3단째의 제1 배선 전극(235, 236)까지의 제2 배선 전극군(240)과 제1 배선 전극(232, 234, 238)을 매설하도록, 예를 들면 침지법이나 주입법 등을 이용해, 충전하여 경화시킴으로써 절연층(250)을 형성한다.
또한, 전자 부품을 실장하지 않는 경우, 예를 들면 입체 회로 기판과 입체 회로 기판을 전기적으로 접속하는 모듈 기판에 있어서는, 신뢰성을 높이기 위해 3단째의 제1 배선 전극(235, 236)도 절연층(250)에 매설해도 된다.
또, 본 발명의 제2 실시 형태에 있어서의 입체 회로 기판의 제조 방법은, 제1 실시 형태의 입체 회로 기판의 제조 방법과 동일하고, 그 설명은 생략한다.
상기에 의해, 임의의 각도 및 형상으로 형성된 제1 배선 전극군(230)이나 제2 배선 전극군(240)을 갖는 입체 회로 기판(280)이 실현된다.
이에 따라, 입체적으로 배선된 제1 배선 전극군이나 제2 배선 전극군을 절연 층에 의해 보강하여 기계적인 강도를 향상시킴과 더불어, 내습성 등의 내환경성 및 신뢰성이 향상된 입체 회로 기판을 실현할 수 있다.
또한, 제1 실시 형태와 동일하게, 입체 회로 기판(280)의 기판(220)을 제거하여, 더욱 박형의 입체 회로 기판을 실현할 수 있는 것이다.
(제3 실시 형태)
도 9A는 본 발명의 제3 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이고, 도 9B는 도 9A의 9B-9B선 단면도이고, 도 9C는 도 9A의 9C-9C선 단면도이다.
도 9A에 나타낸 바와 같이, 입체 회로 기판(300)은, 예를 들면 제1 배선 전극(310)과 같이, 그 한쪽의 단부가 자유단이 되는 경우나 입체적인 배선 전극군을 형성하는 과정에 있어서, 공중에 뜬 상태로 형성되는 접속 전극(320)의 경우, 그것들을 유지하기 위해, 다른 제1 배선 전극군이나 제2 배선 전극과는 접속하지 않는 더미 전극(330, 340)을 설치한 점에서, 제1 실시 형태의 다른 예의 입체 회로 기판(60)과는 상이한 것이다.
즉, 도 9B에 나타낸 바와 같이, 예를 들면 입체 회로 기판(300)에 실장되는 전자 부품간만을 접속하는 접속 전극(320)은, 통상, 다른 제1 배선 전극군과 접속할 필요가 없다. 그 때문에, 광조형법을 이용하여, 접속 전극(320)을 형성하는 경우, 경화하고 있지 않은 도전성 광경화 수지를 제거하는 공정에서, 접속 전극(320)이 동시에 제거되어 버린다. 그 결과, 전자 부품간이 접속되지 않는 경우가 발생한다. 또, 전자 부품을 실장하는 경우, 그 배치에 의해, 전자 부품의 접속 단자와 만 접속하기 위해, 제1 배선 전극(310)의 한쪽의 단부가 자유단으로 형성되고, 그 단부의 위치가 고정되지 않는 경우가 있다.
그래서, 접속 전극(320)의 위치를 고정하기 위해, 더미 전극(340)을 접속 전극(320)과 일체로 형성하여 설치하는 것이다. 동일하게, 제1 배선 전극(310)의 자유단을 유지하는 더미 전극(330)을 설치하고, 절연층(350)에 매설하여 입체 회로 기판(300)을 구성하는 것이다. 이에 따라, 전자 부품을 실장하는 경우의 설계 자유도가 향상된 입체 회로 기판을 실현할 수 있다.
또, 자유단을 갖는 제1 배선 전극군을 없앰으로써, 절연층을 형성하는 과정에 있어서, 자유단의 변형에 기인하는, 다른 제1 배선 전극군과의 단락 등을 미연에 방지한 신뢰성이 높은 입체 회로 기판을 실현할 수 있다.
또한, 상기에서는, 제조의 과정에서 공중에 뜨는 접속 전극(320)이나 자유단을 갖는 제1 배선 전극(310)을 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면 제1 배선 전극군 사이의 배선길이가 길고, 제2 배선 전극에서는 그 배치 위치를 유지할 수 없는 경우에, 제2 배선 전극 사이의 소정의 위치에 더미 전극을 형성해도 된다. 이에 따라, 신뢰성이 높은 입체 회로 기판을 제작할 수 있다.
(제4 실시 형태)
도 10A는 본 발명의 제4 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이고, 도 10B는 본 발명의 제4 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 10A에 나타낸 바와 같이, 입체 회로 기판(400)은, 제1 실시 형태의 입체 회로 기판(60)의 최상단에 상당하는 3단째의 제1 배선 전극(36)에, 예를 들면 반도체 칩(410)이나 칩형상의 콘덴서(420) 등의 전자 부품(430)을 실장하여 구성한 것이다.
또, 도 10B에 나타낸 바와 같이, 입체 회로 기판(480)은, 제1 실시 형태의 입체 회로 기판(80) 양면의 최상단 및 최하단에 상당하는 제1 배선 전극군에 전자 부품(430)을 실장하여 구성한 것이다.
이들 구성에 의해, 고밀도로 입체적으로 형성된 배선 전극군에 의해, 전자 부품의 실장 밀도를 향상할 수 있음과 더불어, 고기능화와 다기능화가 용이한 입체 회로 기판을 실현할 수 있다.
또한, 본 발명의 제4 실시 형태는, 상기 각 실시 형태에 있어서의 입체 회로 기판에 적용할 수 있는 것이다. 특히, 제4 실시 형태의 입체 회로 기판(480)은, 전자 부품의 한층 더의 고밀도 실장을 실현하는데 있어서 그 효과가 큰 것이다.
(제5 실시 형태)
도 11A는 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이고, 도 11B는 도 11A의 11B-11B선 단면도이고, 도 11C는 도 11A의 11C-11C선 단면도이다.
도 11A에서 도 11C에 나타낸 바와 같이, 입체 회로 기판(500)은, 예를 들면 폴리에틸렌테레프탈레이트(PET) 등으로 이루어지는 기판(520)의 적어도 한쪽의 면에, 예를 들면 은 입자 등의 도전 필러를 포함하는 광경화성 수지로 이루어지는 도전성 광경화 수지에 의해 입체적으로 형성된 배선 전극군이 설치되어 있다. 또한, 배선 전극군의 외표면 전체에, 예를 들면 금, 은이나 구리 등의 금속층(510)이, 예를 들면 도금법 등을 이용하여 설치되어 있다.
즉, 제5 실시 형태는, 배선 전극군의 표면 전체에 금속층(510)을 갖는 점에서, 제1 실시 형태와는 상이한 것이고, 다른 구성은 동일하다.
또한, 이하에서는, 설명을 알기 쉽게 하기 위해, 도 11A의 배선 전극군으로 띠형상으로 나타나 있는 것을 제1 배선 전극군(530)으로 하고, 원형상으로 나타나 있는 것을 제2 배선 전극(540)으로 한다. 그리고, 제2 배선 전극(540)은, 종래의 배선 기판에서의 도전 비아와 동일한 작용을 갖는 것으로, 복수단으로 형성된 제1 배선 전극군(530)을, 높이(두께) 방향으로 접속하는 것이다.
또, 본 발명의 제5 실시 형태에 있어서는, 제1 배선 전극군(530)은, 입체 회로 기판(500)의 높이 방향으로 설치된 최하단에 상당하는 1단째의 제1 배선 전극(532), 2단째의 제1 배선 전극(534)과 최상단에 상당하는 3단째의 제1 배선 전극(536)의, 예를 들면 3단으로 구성한 예로 나타내고 있다.
그리고, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판(500)에 있어서도, 도 2를 이용하여 제1 실시 형태에서 설명한 것과 동일한 효과가 얻어지는 것이다.
요컨대, 도 2A에서 설명한 바와 같이, 1단째의 제1 배선 전극(532)과 2단째의 제1 배선 전극(534)은, 제2 배선 전극(540)을 통해, 적어도 그 접속부(545)는 동일 형상으로 연속적으로, 또한 일체적으로 형성된다. 그 때문에, 도 2B에 나타낸 바와 같이, 종래 필요하였던 랜드를 설치할 필요가 없다.
이에 따라, 본 발명의 제5 실시 형태에 의하면, 입체적으로 형성된 배선 전극군의 외표면 전체에 형성한 금속층(510)에 의해, 도전성 광경화 수지만으로 형성한 배선 전극군보다 배선 저항을 대폭으로 저감할 수 있다. 그 결과, 고주파 특성이 우수한 입체 회로 기판(500)을 실현할 수 있다.
또, 금속층(510)이 도전성 광경화 수지로 형성한 배선 전극군의 외표면 전체에 설치되어 있기 때문에, 배선 전극군의 기계적인 강도가 향상하여, 신뢰성이 높은 입체 회로 기판이 얻어진다.
또, 복수단의 제1 배선 전극군의 사이를 접속하는 제2 배선 전극(540)과의 접속부(545)에 랜드를 설치할 필요가 없기 때문에, 각 단의 제1 배선 전극을 미세하고 협 피치로 설치할 수 있다. 그 결과, 입체적으로 배선 전극군을 고밀도로 설치한 입체 회로 기판(500)을 실현할 수 있다.
또, 종래와 같은 수지 필름의 양면에 제한되지 않고, 제1 배선 전극군(530)을 형성할 수 있기 때문에, 제1 배선 전극군(530)을 입체 회로 기판(500)의 임의의 높이 위치에 설치할 수 있다. 그 결과, 설계 자유도가 높은 입체 회로 기판(500)을 실현할 수 있다.
또, 제1 배선 전극군(530)과 제2 배선 전극(540)이 연속하여 일체적으로 설치되기 때문에, 예를 들면 제1 배선 전극군(530)과 제2 배선 전극(540)의 계면에 산화막 등이 형성되지 않는다. 그 때문에, 접속 저항의 증가나 편차가 작은 입체 회로 기판(500)을 실현할 수 있다.
이하에, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 다른 예에 대해, 도 12A에서 도 12C 및 도 13A에서 도 13C를 이용하여 설명한다.
도 12A는 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 다른 예를 도시한 부분 평면도이고, 도 12B는 도 12A의 12B-12B선 단면도이고, 도 12C는 도 12A의 12C-12C선 단면도이다.
도 12A에서 도 12C에 있어서, 적어도 최상단에 상당하는 3단째의 제1 배선 전극(536)까지의 제2 배선 전극(540)과 제1 배선 전극(532, 534)을 매설하는 절연층(550)을 설치한 점에서, 도 11A에서 도 11C와는 상이한 것이다.
즉, 기판(520) 상에, 광조형법에 의해, 예를 들면 은 입자 등의 도전 필러를 포함하는 광경화성 수지로 이루어지는 도전성 광경화 수지를 경화시켜, 입체적인 배선 전극군을 형성한 후, 그 이외의 도전성 광경화 수지를 제거한다. 그리고, 배선 전극군의 외표면 전체에, 예를 들면 금 등의 금속층(510)을 제1 배선 전극군(530) 및 제2 배선 전극(540)에, 예를 들면 도금법 등을 이용하여 형성한다. 그 후, 예를 들면 PET 등의 열가소성 수지나 에폭시 등의 열경화성 수지를, 적어도 3단째의 제1 배선 전극(536)까지의 제2 배선 전극(540)과 제1 배선 전극(532, 534)을 매설하도록, 예를 들면 침지법이나 주입법 등을 이용해, 충전하여 경화시킴으로써 절연층(550)을 형성한다. 또한, 3단째의 제1 배선 전극(536)도 절연층(550)에 매설해도 되는 것이다.
본 발명의 제5 실시 형태의 다른 예에 의하면, 금속층(510)에 의해, 배선 저항이 낮은 입체 회로 기판(600)을 실현할 수 있다. 또한, 절연층(550)에 의해, 입체적으로 배선된 제1 배선 전극군(530)과 제2 배선 전극(540)을 보강하여 기계적인 강도를 향상시킴과 더불어, 내습성 등의 내환경성 및 신뢰성이 우수한 입체 회로 기판(600)을 실현할 수 있다.
또, 도 13A는 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 또 다른 예를 도시한 부분 평면도이고, 도 13B는 도 13A의 13B-13B선 단면도, 도 13C는 도 13A의 13C-13C선 단면도이다.
도 13A에서 도 13C에 있어서, 기판(520)을 제거하고 있는 점에서, 도 12A에서 도 12C에 나타낸 입체 회로 기판(600)과는 상이한 것이다.
즉, 도 12A에서 도 12C에 나타낸 입체 회로 기판(600)으로부터, 예를 들면 연마법이나 에칭법 등을 이용해, 기판(520)을 제거하여 입체 회로 기판(700)을 구성한 것이다.
이에 따라, 더욱 박형화할 수 있음과 더불어, 상하면에서 절연층(550)으로부터 노출한 제1 배선 전극군(530)에, 예를 들면 전자 부품 등을 실장할 수 있는 입체 회로 기판(700)을 실현할 수 있다.
이하에, 도 14A에서 도 14F를 이용하여, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법에 대해 설명한다. 또한, 도 11A에서 도 11C와 동일한 구성 요소에는 동일한 부호를 붙여 설명한다.
도 14A에서 도 14F는, 본 발명의 제5 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 14A는, 예를 들면 20μm∼500μm 두께의 PET 필름, 유리 에폭시 기판 또는 세라믹 기판 등의 기판(520)이다.
우선, 도 14B에 나타낸 바와 같이, 기판(520) 상에, 광조형법을 이용하여, 순차적으로 1단째의 제1 배선 전극(532), 제2 배선 전극(540), 2단째의 제1 배선 전극(534), 제2 배선 전극(540), 3단째의 제1 배선 전극(536)을 형성한다.
또한, 제1 배선 전극군(530)과 제2 배선 전극(540)의 광조형법을 이용한 형성 방법은, 제1 실시 형태에 있어서, 도 6A에서 도 6C 및 도 7을 이용하여 설명한 것과 동일하고, 설명은 생략한다.
다음에, 도 14C에 나타낸 바와 같이, 미경화의 도전성 광경화 수지(580)를, 예를 들면 용제로의 침지나 에어 블로우 등으로 제거함으로써, 도 1A에서 도 1C에 나타낸 것과 동일한 입체 회로 기판(10)이 제작된다.
다음에, 도 14D에 나타낸 바와 같이, 예를 들면 금, 은, 니켈이나 구리 등을 전해 도금법이나 무전해 도금법 등을 이용하여, 1단째의 제1 배선 전극(532)의 기판(520)과의 계면 이외의 배선 전극군의 외표면 전체에, 예를 들면 수 μm 정도의 막두께로 금속층(510)을 형성한다. 여기에서, 금속층(510)의 막두께는, 예를 들면 도금욕조의 농도, 온도나 전류량의 조정에 따라 자유롭게 설정할 수 있다.
또한, 금속층(510)은, 단층뿐만 아니라, 복수층으로 형성해도 된다. 이에 따라, 예를 들면 금속층(510)이 은인 경우, 낮은 배선 저항과 함께, 은의 마이그레이션이나 흑색화를, 금이나 니켈 등으로 피복함으로써 방지하고, 신뢰성이 우수한 입체 회로 기판(500)을 실현할 수 있다.
다음에, 도 14E에 나타낸 바와 같이, 예를 들면 PET 수지 등으로 채워진 용기(도시 생략)에, 도 14D에 나타낸 입체 회로 기판(500)을 침지하고, 예를 들면 120℃, 60도 정도로 경화시킴으로써, 절연층(550)을 형성한다.
이에 따라, 입체적으로 형성된 배선 전극군이 절연층(550)으로 보강됨과 더불어, 내습성 등이 향상된 신뢰성이 높은 입체 회로 기판(600)을 제작할 수 있다. 또한, 절연층(550)은, PET 수지를, 예를 들면 모세관 현상을 이용하여, 배선 전극군 내에 주입하여 형성할 수도 있다.
또한, 도 14F에 나타낸 바와 같이, 도 14E에 나타낸 입체 회로 기판(600)의 기판(520)을, 예를 들면 연마법이나 에칭법 등을 이용하여 제거함으로써, 더욱 박형의 입체 회로 기판(700)이 제작된다.
또한, 상기에서는, 금속층을 배선 전극군의 표면 전체에 설치한 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 배선 전극군의 대부분 또는 일부분 등의 부분적으로 설치해도 된다.
상기에서 설명한 바와 같이, 본 발명의 제5 실시 형태의 입체 회로 기판의 제조 방법에 의하면, 제1 실시 형태와 동일한 효과가 얻어짐과 더불어, 금속층에 의해 기계적인 강도나 고주파 특성이 우수한 입체 회로 기판을 실현할 수 있다.
(제6 실시 형태)
도 15A는 본 발명의 제6 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이고, 도 15B는 본 발명의 제6 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 15A에 나타낸 바와 같이, 본 발명의 제6 실시 형태에 있어서의 입체 회로 기판(800)은, 제2 실시 형태의 입체 회로 기판(200)의 입체적으로 형성한 배선 전 극군의 외표면 전체에 금속층(810)을 형성하고, 제1 배선 전극군(830)이나 제2 배선 전극군(840)을 구성한 점에서, 제2 실시 형태와는 상이한 것이다.
여기에서, 제1 배선 전극군(830)은, 최하단에 상당하는 1단째의 제1 배선 전극(832), 2단째의 제1 배선 전극(834), 최상단에 상당하는 3단째의 제1 배선 전극(835, 836)이나 단면 형상이 상이한 제1 배선 전극(838) 등으로 구성된다. 또, 제2 배선 전극군(840)은, 수직 방향으로 제1 배선 전극군(830)을 접속하는 제2 배선 전극(842)과 비스듬한 방향으로 접속하는 제2 배선 전극(844)으로 구성된다.
이에 따라, 제2 실시 형태와 동일한 효과가 얻어짐과 더불어, 배선 저항이 낮은, 고주파 특성이 우수한 입체 회로 기판(800)을 실현할 수 있다.
이하에, 본 발명의 제6 실시 형태에 있어서의 입체 회로 기판의 다른 예에 대해, 도 15B를 이용하여 설명한다.
도 15B에 있어서, 적어도 최상단에 상당하는 3단째의 제1 배선 전극(835, 836)까지의 제2 배선 전극군(840)과 제1 배선 전극군(830)을 매설하는 절연층(850)을 설치한 점에서, 도 15A의 입체 회로 기판(800)과는 상이한 것이다.
상기에 의해, 임의의 각도 및 형상으로 형성된 제1 배선 전극군(830)과 제2 배선 전극군(840)을 갖는 입체 회로 기판(880)이 실현된다.
이에 따라, 입체적으로 배선된 제1 배선 전극군과 제2 배선 전극군을 절연층에 의해 보강하여 기계적인 강도를 향상시킴과 더불어, 내습성 등의 내환경성 및 신뢰성이 향상된 입체 회로 기판(880)을 실현할 수 있다.
또한, 제5 실시 형태와 동일하게, 입체 회로 기판(880)의 기판(820)을 제거 하여, 더욱 박형의 입체 회로 기판을 형성할 수 있는 것이다.
(제7 실시 형태)
도 16A는 본 발명의 제7 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 단면도이고, 도 16B는 본 발명의 제7 실시 형태에 있어서의 입체 회로 기판의 다른 예를 모식적으로 도시한 부분 단면도이다.
도 16A에 나타낸 바와 같이, 제5 실시 형태의 입체 회로 기판(600)의 최상단에 상당하는 3단째의 제1 배선 전극(536)의 금속층(510)에, 예를 들면 반도체 칩(910)이나 칩형상의 콘덴서(920) 등의 전자 부품(930)을 실장하여 입체 회로 기판(900)을 구성한 것이다.
또, 도 16B에 나타낸 바와 같이, 제5 실시 형태의 입체 회로 기판(700)의 양면의 최상단 및 최하단에 상당하는 제1 배선 전극군(530)에 전자 부품(930)을 실장하여 입체 회로 기판(980)을 구성한 것이다.
이들 구성에 의해, 고밀도로 형성된 금속층을 구비한 배선 전극군에 의해, 전자 부품의 실장 밀도를 향상할 수 있다. 또, 금속층에 의한 배선 저항의 저하에 의해, 고속의 신호 전달을 가능하게 하므로, 고기능화와 다기능화가 용이한 입체 회로 기판을 실현할 수 있다.
또한, 금속층을 통해 전자 부품과 접속할 수 있기 때문에, 예를 들면 땜납 범프 등과의 접속 강도의 향상이나 접속 저항의 저하를 도모한 입체 회로 기판을 제작할 수 있다.
또한, 상기 입체 회로 기판(980)의 최하단에 상당하는 1단째의 제1 배선 전 극(932)의 절연층(550)으로부터 노출된 표면에, 재차 금속층을, 예를 들면 스크린 인쇄법이나 도금법으로 형성해도 된다.
또, 본 발명의 제7 실시 형태는, 상기 각 실시 형태에 있어서의 입체 회로 기판에 적용할 수 있는 것이다.
(제8 실시 형태)
이하, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명한다.
도 17A는 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법에 의해 제작한 입체 회로 기판을 모식적으로 도시한 부분 평면도, 도 17B는 도 17A의 17B-17B선 단면도이고, 도 17C는 도 17A의 17C-17C선 단면도이다.
도 17A에 나타낸 바와 같이, 입체 회로 기판(2010)은, 예를 들면 폴리에틸렌테레프탈레이트(PET) 등으로 이루어지는 기판(2020)의 적어도 한쪽의 면에, 예를 들면 은 입자 등의 도전 필러를 포함하는 광경화성 수지에 의해 입체적으로 형성된 배선 전극군이 절연층(2050)에 매설된 구성을 갖고 있다.
여기에서는, 설명을 알기 쉽게 하기 위해, 도 17A의 배선 전극군으로 띠형상으로 나타나 있는 것을 제1 배선 전극군(2030)으로 하고, 원형상으로 나타나 있는 것을 제2 배선 전극(2040)으로 한다. 그리고, 제2 배선 전극(2040)은, 종래의 배선 기판에서의 도전 비아와 동일한 작용을 갖는 것으로, 복수단으로 형성된 제1 배선 전극군(2030)을, 높이(두께) 방향으로 접속하는 것이다. 또, 제2 배선 전극(2040)의 형상은, 원형상뿐만 아니라, 예를 들면 다각형이나 타원 등 임의로 설 계할 수 있는 것이다.
또, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법에 의해 형성된 입체 회로 기판(2010)에 있어서는, 제1 배선 전극군(2030)은, 입체 회로 기판(10)의 높이 방향으로 설치된, 최하단에 상당하는 1단째의 제1 배선 전극(2032), 2단째의 제1 배선 전극(2034)과 최상단에 상당하는 3단째의 제1 배선 전극(2036)의, 예를 들면 3단으로 구성한 예로 나타내고 있다.
이하에, 도 18A에서 도 18D와 도 19A에서 도 19C를 이용하여, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법에 대해 설명한다.
도 18A에서 도 18D는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다. 또, 도 19A에서 도 19C는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이고, 도 18B를 상세하게 설명하는 것이다.
도 18A는, 예를 들면 20μm∼500μm 두께의 PET 필름, 폴리이미드 필름이나 유리 에폭시 기판, 세라믹 기판이나 유리 기판 등의 기판(2020)이다.
우선, 도 18B에 나타낸 바와 같이, 기판(2020) 상에, 광조형법을 이용하여, 순차적으로 1단째의 제1 배선 전극(2032), 제2 배선 전극(2040), 2단째의 제1 배선 전극(2034), 제2 배선 전극(2040), 3단째의 제1 배선 전극(2036)을 형성한다.
여기에서, 도 19A에서 도 19C를 이용하여, 제1 배선 전극군(2030)과 제2 배선 전극(2040)으로 이루어지는 입체적인 배선 전극군의 제조 방법에 대해 상세하게 설명한다.
우선, 도 19A에 나타낸 바와 같이, 예를 들면 은 입자 등의 도전 필러를 포함하는 아크릴레이트계의 광경화성 수지(이하에서는, 「도전성 광경화 수지」라고 기재한다)(2100)로 채워진 용기(2110) 중에, 적어도 Z방향으로 이동 가능한 테이블(2120) 상에 설치한 기판(2020)을 침지한다.
그리고, 기판(2020)을 피복하는 도전성 광경화 수지(2100) 상에, 예를 들면 적어도 자외선광이나 가시광은 차단하는 금속 등으로 구성된 소정 패턴의 개구부(2140)를 갖는 마스크(2150)를 배치한다. 그리고, 마스크(2150)의 개구부(2140)를 통해, 예를 들면 광조사 장치(도시 생략)로부터 출사되는 조사광(2130)을, 기판(2020) 상의 도전성 광경화 수지(2100)에 조사한다. 이에 따라, 예를 들면 1단째의 제1 배선 전극(2032)의 패턴 형상의 개구부(2140)를 갖는 마스크(2150)를 통해, 기판(2020)에 1단째의 제1 배선 전극(2032)이 일괄적으로, 소정의 두께로 형성된다. 또한, 소정의 두께란, 예를 들면 배선 패턴의 경우, 1μm∼100μm이고, 그 두께는, 도전 필러의 배합량이나 광경화 수지의 감도와 조사광(2130)의 강도나 조사 시간에 따라, 임의로 조절할 수 있다. 예를 들면, 마스크(2150)로서 이용하는 액정 패널의 색조를 활용하여, 개구부(2140) 근방을 그레이 스케일에 의해 흐릿하게 하는 것이 바람직하다. 이에 따라, 급준한 단면 형상의 패턴을 형성할 수 있다.
여기에서, 광조사 장치로서, 아르곤 레이저, He-Cd 레이저, YAG 레이저, 헬륨 네온 레이저나 반도체 레이저 또는 고압 수은등, 크세논 램프, 메탈 핼라이드 램프, 텅스텐 램프, 할로겐 램프나 형광 램프 등을 이용할 수 있다.
다음에, 도 19B 및 도 19C에 나타낸 바와 같이, 순차적으로 테이블(2120)을 Z방향으로 이동시키고, 제1 배선 전극군(2030) 및 제2 배선 전극(2040)에 대응한 소정 패턴의 개구부(2140)를 갖는 마스크(2150)를, 순차적으로 교환하면서, 도전성 광경화 수지(2100)를 경화시켜, 제1 배선 전극군(2030) 및 제2 배선 전극(2040)을 형성한다.
이에 따라, 도 18B에 나타낸 바와 같은 입체적인 배선 전극군이 도전성 광경화 수지(2100) 중에 형성된다.
여기에서, 테이블(2120)은, 이하에서 서술하는 바와 같이, 마스크(2150)의 교환에 대응시켜 이동시킨다. 그 때, 예를 들면 제1 배선 전극군(2030)의 각 단의 두께나 제2 배선 전극(2040)의 높이(두께)에 따라, 조사광(2130)의 강도, 조사 시간 및 도전성 광경화 수지(2100)의 도전 필러의 형상이나 크기를 고려하여 제어 장치(2160)에 의해, 테이블(2120)의 이동량 등이 제어된다.
이하에, 마스크의 개구부 형상과 그 마스크의 개구부 형상이 기판 상에 형성되는 입체 회로 기판의 제조 방법에 대해, 도 20A에서 도 20E 및 도 21A에서 도 21E를 이용하여, 더욱 상세하게 설명한다.
도 20A에서 도 20E는, 입체 회로 기판 상에 제1 배선 전극군 및 제2 배선 전극을 형성하는 각 처리 단계의 마스크의 예를 도시한 평면도이다. 그리고, 도 21A에서 도 21E의 좌측의 도면은 도 20A에서 도 20E의 각 마스크에 대응하여 기판 상에 형성되는 배선 전극군을 도시한 평면도이고, 도 21A에서 도 21E의 우측의 도면은, 도 21A에서 도 21E의 좌측 도면의 21A∼21E-21A∼21E선 단면도이다. 또한, 도 21A에서 도 21E의 우측의 도면은, 도전성 광경화 수지의 경화 후의 소정 패턴만을 나타내고 있지만, 실제의 공정에 있어서는, 그 주위에 미경화의 도전성 광경화 수지가 존재하고 있다.
우선, 도 20A에 나타낸 바와 같이, 1단째의 제1 배선 전극 형상의 개구부(2141)를 구비한 마스크(2150)에 조사광을 조사하여, 도전성 광경화 수지를 경화시킨다. 이에 따라, 도 21A에 나타낸 바와 같은, 기판(2020) 상에, 1단째의 제1 배선 전극(2032)이 형성된다. 이 때, 기판(2020)은, 1단째의 제1 배선 전극(2032)의 두께, 예를 들면 20μm 정도, 도전성 광경화 수지 중에 가라앉은 상태로 유지되어, 광조형이 행해진다.
다음에, 도 20B에 나타낸 바와 같이, 1단째의 제1 배선 전극과 2단째의 제1 배선 전극간을 접속하는 제2 배선 전극 형상의 개구부(2142)를 구비한 마스크(2150)에 조사광을 조사하여, 도전성 광경화 수지를 경화시킨다. 이에 따라, 도 21B에 나타낸 바와 같은, 1단째의 제1 배선 전극(2032) 상에 제2 배선 전극(2040)이 형성된다. 이 때, 기판(2020)은, 또한 제2 배선 전극(2040)의 두께, 예를 들면 50μm 정도, 도전성 광경화 수지 중에 가라앉은 상태로 유지되어, 광조형이 행해진다.
다음에, 도 20C에 나타낸 바와 같이, 제2 배선 전극과 접속하는 2단째의 제1 배선 전극 형상의 개구부(2143)를 구비한 마스크(2150)에 조사광을 조사하여, 도전성 광경화 수지를 경화시킨다. 이에 따라, 도 21C에 나타낸 바와 같이, 제2 배선 전극(2040) 상에 2단째의 제1 배선 전극(2034)이 형성된다. 이 때, 기판(2020)은, 또한 2단째의 제1 배선 전극(2034)의 두께, 예를 들면 20μm 정도, 도전성 광경화 수지 중에 가라앉은 상태로 유지되어, 광조형이 행해진다.
다음에, 도 20D에 나타낸 바와 같이, 2단째의 제1 배선 전극과 3단째의 제1 배선 전극간을 접속하는 제2 배선 전극 형상의 개구부(2144)를 구비한 마스크(2150)에 조사광을 조사하여, 도전성 광경화 수지를 경화시킨다. 이에 따라, 도 21D에 나타낸 바와 같은, 2단째의 제1 배선 전극(34) 상에 제2 배선 전극(2040)이 형성된다. 이 때, 기판(2020)은, 또한 제2 배선 전극(2040)의 두께, 예를 들면 75μm 정도, 도전성 광경화 수지 중에 가라앉은 상태로 유지되어, 광조형이 행해진다.
다음에, 도 20E에 나타낸 바와 같이, 제2 배선 전극과 접속하는 3단째의 제1 배선 전극 형상의 개구부(2145)를 구비한 마스크(2150)에 조사광을 조사하여, 도전성 광경화 수지를 경화시킨다. 이에 따라, 도 21E에 나타낸 바와 같이, 제2 배선 전극(2040) 상에 3단째의 제1 배선 전극(2036)이 형성된다. 이 때, 기판(2020)은, 또한 3단째의 제1 배선 전극(2036)의 두께, 예를 들면 25μm 정도, 도전성 광경화 수지 중에 가라앉은 상태로 유지되어, 광조형이 행해진다.
상기에서 설명한 바와 같이, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법에 의해, 적어도 제1 배선 전극군과 제2 배선 전극의 접속부는, 동일 형상으로 연속하여 일체로, 또한 평면 방향에 있어서 일괄적으로 형성할 수 있다.
상술한 입체 회로 기판의 제조 방법에 의해, 도 18B에 나타낸 입체적인 배선 전극군이, 미경화의 도전성 광경화 수지(2100) 중에 형성된다.
다음에, 도 18C에 나타낸 바와 같이, 조사광(2130)이 조사되어 있지 않은 미경화의 도전성 광경화 수지(2100)를, 예를 들면 용제로의 침지, 에어 블로우, 스핀 코터 또는 초음파 세정을 이용하여 제거함으로써, 제1 배선 전극군(2030)과 제2 배선 전극(2040)으로 이루어지는 입체적인 배선 전극군이 형성된다.
다음에, 도 18D에 나타낸 바와 같이, 예를 들면 아크릴, 우레탄이나 에폭시 등의 액상 수지로 채워진 용기(도시 생략)에, 도 18C에 나타낸 제1 배선 전극군(2030)이나 제2 배선 전극(2040)으로 이루어지는 배선 전극군을 침지한다. 그리고, 예를 들면 자외선으로 경화시킴으로써, 절연층(2050)을 갖는 입체 회로 기판(2010)이 형성된다.
또한, 절연층(2050)은, PET 수지를, 예를 들면 모세관 현상을 이용하여, 배선 전극군의 주위에 주입하여 형성할 수도 있다.
상기에서 설명한 바와 같이, 본 발명의 제8 실시 형태의 입체 회로 기판의 제조 방법에 의하면, 제1 배선 전극군과 제2 배선 전극으로 구성되는 입체적인 배선 전극군을 일괄적으로 형성할 수 있기 때문에, 생산성을 대폭으로 향상시키고, 예를 들면 입체 회로 기판 등을 용이하게 제작할 수 있다.
또, 마스크의 교환에 의해, 임의의 위치에 배치하여 제1 배선 전극군이나 제2 배선 전극을 형성할 수 있다. 그 결과, 제1 배선 전극군이나 제2 배선 전극의 형성 위치가 제한되지 않는, 설계 자유도가 높은 제조 방법을 실현할 수 있다.
또, 마스크의 교환만으로 제1 배선 전극군과 제2 배선 전극을 연속하여 형성 할 수 있기 때문에, 제1 배선 전극군과 제2 배선 전극의 계면이 형성되지 않는다. 그 때문에, 계면에서의 접속 저항의 증가가 없고, 편차가 작은 접속의 신뢰성이 우수한 입체 회로 기판을 제작할 수 있다.
또, 제1 실시 형태와 동일하게, 도 2A와 도 2B를 이용하여 설명하는 바와 같이, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 이용하여 형성된 제1 배선 전극군과 제2 배선 전극으로 이루어지는 배선 전극군은, 이하에 나타내는 특징을 갖는다.
도 2A는, 제1 배선 전극군과 제2 배선 전극의 접속 상태를 도시한 부분 사시도이고, 도 2B는 제1 배선 전극군과 제2 배선 전극의 배치 관계를 설명하는 부분 평면도이다.
즉, 도 2A에 나타낸 바와 같이, 1단째의 제1 배선 전극(32)과 2단째의 제1 배선 전극(34)은, 제2 배선 전극(40)을 통해, 적어도 그 접속부(45)는, 동일 형상으로 연속적으로, 또한 일체적으로 형성된다. 그 때문에, 도 2B에 나타낸 바와 같이, 종래 필요하였던 랜드를 설치할 필요가 없다. 그 결과, 제1 배선 전극군과 제2 배선 전극을 연속하여 형성할 수 있기 때문에, 위치 어긋남 등을 고려한 랜드를 형성할 필요가 없고, 미세한 피치로 제1 배선 전극군이나 제2 배선 전극을 형성할 수 있다.
또한, 본 발명의 제8 실시 형태에서는, 마스크를 교환하여 소정의 배선 전극군을 입체적으로 형성하는 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 소정의 패턴을 CAD 데이터 등에 의거하여 작성할 수 있는, 예를 들면 매트릭스 구동형의 액정 패널을 마스크로서 이용할 수도 있다. 이 때, 액정 패널의 액정 재료의 특성 저하를 방지하기 위해, 액정 패널을 조사하는 조사광은, 예를 들면 아르곤 레이저(파장 488nm)나 헬륨 네온 레이저(파장 632.8nm) 등의 가시광인 것이 바람직하다. 그 중에서도, 미세한 형상을 형성하는 경우에는, 파장이 짧은 것이 더욱 바람직하다.
이에 따라, 마스크의 교환 공정을 생략할 수 있기 때문에, 더욱 단시간에 입체 회로 기판을 제작할 수 있다.
또, 액정 패널의 색조를 활용해, 개구부(2140) 근방을 그레이 스케일에 의해 흐릿하게 하여, 도전 입자의 광 산란이나 마스크 근방에서 발생하는 회절광의 영향을 제거할 수 있다. 또한, 액정 패널은, 전기 신호에 의해 임의의 패턴을 연속적으로 작성할 수 있기 때문에, 예를 들면 도 22에 나타낸 바와 같이, 임의의 기울기나 단면 형상이 상이한 제1 배선 전극(2170, 2175)이나 제2 배선 전극(2042)을 자유롭게 형성할 수 있다. 이에 따라, 더욱 설계 자유도가 높고, 범용성이 우수한 입체 회로 기판을 실현할 수 있다.
이하에, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 실현하는 광조형 장치에 대해, 도 23을 이용하여 설명한다.
도 23은, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 실현하는 광조형 장치(2200)의 개략도이다.
도 23에 나타낸 바와 같이, 광조형 장치(2200)는, 예를 들면 광조사 장치(2202), 콜리메이터부(2204), 편광자(2206, 2208), 패턴 작성 장치(2210), 렌 즈(2212), 미러(2214), 대물 렌즈(2216), 도전성 광경화 수지를 충전한 용기(2218), 대상물을 이동시키는 테이블(2220)과 그것을 제어하는 제어 장치(2222) 등으로 구성된다.
또한, 광조사 장치(2202)는, 가시광이나 자외선광 등을 발생하는 레이저나 램프 등으로 구성된다.
또, 패턴 작성 장치(2210)는, 금속제의 교환 가능한 마스크나 액정 패널로 구성된다. 그리고, 액정 패널의 경우에는, 예를 들면 CAD 데이터 등의 소정의 2차원 패턴 정보가, 예를 들면 PC 등의 제어부(2224)를 통해, 액정 패널(2211)에 표시된다.
이하에서는, 패턴 작성 장치(2210)로서, 액정 패널(2211)을 예로, 그 동작에 대해 설명한다.
우선, 광조사 장치(2202)로부터 출사한, 예를 들면 레이저광(2203)은, 콜리메이터부(2204)에 의해, 액정 패널(2211)의 전면에 조사할 수 있도록 레이저광(2203)의 빔 직경이 넓어진다.
그리고, 액정 패널(2211)의 앞에 설치된 편광자(2206)에 의해, 예를 들면 레이저광(2203)의 직선 편광 성분의 광을 커트하여, 패턴의 콘트라스트를 향상시킨다.
또한, 액정 패널(2211)은, 예를 들면 박막 트랜지스터(TFT)의 매트릭스 구동에 의해, 제어부(2224)로부터 출력되는 소정의 패턴을 표시한다.
또, 액정 패널(2211)의 뒤에 설치된 편광자(2208)에 의해, 액정 패널(2211) 에 표시된 패턴이 광의 농담으로 변환된다.
그리고, 편광자(2208)를 통과한 레이저광(2203)을, 렌즈(2212), 미러(2214)와 대물 렌즈(2216) 등으로 구성되는 패턴을 임의의 크기로 변환하는 광학계를 통해, 도전성 광경화 수지(2100)에 결상하여, 소정의 패턴으로 노광한다.
또한, 제어 장치(2222)에 의해, 순차적으로 테이블(2220)을, 예를 들면 Z방향으로 이동시켜, 입체 회로가 형성된다.
또한, 패턴 작성 장치(2210)는, 복수의 마스크에 의해 구성되어 있는 경우에는, 테이블(2220)의 동작에 대응시켜, 마스크를 교환하는 기구를 구비하는 것이다.
또, 상기에서는, 레이저광(2203)을 용기(2218)의 상면으로부터 조사하는 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 도 24의 광조형 장치(2250)에 나타낸 바와 같이, 용기(2218)의 바닥면을 레이저광(2203)이 투과하는, 예를 들면 석영 등으로 광투과창(2226)을 형성하고, 테이블(2220)에 설치된 기판(2020)을 끌어올리면서, 3차원의 입체 회로 기판을 형성해도 된다. 이 경우, 도전성 광경화 수지(2100)가, 용기(2218)의 바닥면과 기판(2020)으로 규제되기 때문에 평탄성 좋게 공급된다. 그 때문에, 도전성 광경화 수지(2100)의 점성을 이용하여 평탄화시킨 후, 테이블(2220)을 낮추어 입체 회로 기판을 형성하는 경우와 비교하여, 단시간으로의 형성이 가능해진다.
또, 상기에서는, 절연층으로 배선 전극군을 매설한 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 배선 전극군이, 그 입체 회로 기판 구조를 유지하기 위해 필요한 기계적인 강도를 갖는 경우에는, 특별히, 절연층을 설치하지 않 아도 된다. 이에 따라, 절연층 등의 유전체층이 없기 때문에, 고주파 특성이 더욱 향상된 입체 회로 기판이 얻어진다.
또한, 절연층을 형성한 경우에는, 기판을, 예를 들면 연마법 등에 의해 제거해도 된다. 이에 따라, 더욱 박형의 입체 회로 기판을 실현할 수 있다.
이하에, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 적용한 다른 예에 대해, 도 25A에서 도 25D를 이용하여 설명한다.
도 25A에서 도 25D는, 본 발명의 제8 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 적용한 다른 예를 설명하는 도면이다.
즉, 웨이퍼(2300) 상에 형성된 반도체 칩(2310)의 전극 단자(2320)에, 입체 회로를 형성하여 재배선하는, 이른바 웨이퍼·레벨·칩·사이즈·패키지(WL-CSP)에 적용한 것이다.
도 25A는, 예를 들면 실리콘 등의 웨이퍼(2300)에 형성된 반도체 칩(2310)을 도시한 평면도이고, 도 25B에서 도 25D는, 도 25A의 웨이퍼(2300)에 입체 회로를 형성하는 공정을 설명하는 도 25A의 25B-25B선 단면도이다. 또한, 도 25B에서 도 25D는, 개별의 반도체 칩(2310)으로 나타내지만, 통상은 웨이퍼(2300)의 상태로 형성되는 것이다.
우선, 도 25A에 나타낸 바와 같이, 반도체 칩(2310)이 형성된 웨이퍼(2300)를 준비한다.
다음에, 도 25B에 나타낸 바와 같이, 상기에서 설명한 광조형법에 의해, 반도체 칩(2310)의, 예를 들면 40μm 피치로 형성된 전극 단자(2320)에, 제2 배선 전 극(2340)과 제1 배선 전극(2350)으로 이루어지는 배선 전극군(2330)을 형성한다. 이에 따라, 반도체 칩(310)에 형성된 미소한 전극 단자(2320)를, 입체 회로에 의해, 예를 들면 반도체 칩(2310)의 전면으로 확대하여, 다른 회로 기판 등에 플립 칩 실장이 가능한, 예를 들면 300μm 피치로 형성된 전극 단자(2355)의 배치로 재배선된다.
다음에, 도 25C에 나타낸 바와 같이, 입체 배선된 배선 전극군(2330)의 주위에, 예를 들면 밀봉 수지 등으로 절연층(2360)을 형성하고, 배선 전극군(2330)을 매설한다. 이 때, 적어도 최상단의 배선 전극군(2330)은 노출하도록 매설하는 것이 바람직하지만, 곤란한 경우에는, 예를 들면 CMP(Chemical Mechanical Polishing) 등의 연마 처리에 의해, 배선 전극군(2330)을 노출시켜도 된다. 이에 따라, 확실하게 배선 전극군(2330)을 노출시켜, 신뢰성이 높은 접속이 가능해진다.
다음에, 도 25D에 나타낸 바와 같이, 노출시킨 배선 전극군(2330)의 전극 단자(2355)에, 예를 들면 땜납 볼 등으로 범프(2370)를 형성한다.
그리고, 범프(2370)가 형성된 반도체 칩(2310)을, 예를 들면 다이싱법 등으로 각각의 조각으로 분리함으로써, 신뢰성이 높은 WL-CSP를 용이하게 얻을 수 있다.
또한, 상기에서는, 범프(2370)를 땜납 볼 등으로 별도의 공정으로 형성하는 예로 설명하였지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 상기 광조형법을 이용하여, 입체적인 배선 전극군과, 일체로 일괄적으로 범프를 형성해도 된다. 이 경우, 적어도 절연층(2360)으로 범프가 매설되지 않도록 형성하는 것이 중 요하다.
또, 상기에서는, 반도체 칩(2310)에 직접, 재배선용의 배선 전극군을 형성하는 예로 설명하였지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 재배선용의 배선 전극군을 갖는, 예를 들면 인터포저(interposer) 등으로서 제작해도 된다.
이하에, 본 발명의 제8 실시 형태에 이용되는 도전성 광경화 수지(2100)에 대해, 상세하게 설명한다. 또한, 이들 재료를, 다른 각 실시 형태에 이용할 수 있다.
즉, 도전성 광경화 수지(2100)는, 광경화성 모노머 및 광중합 개시제를 포함하는 광경화성 수지와, 도전 필러를 적어도 함유한다.
여기에서, 광경화성 모노머는, 복수의 광중합성기를 갖는 다관능성 모노머와 광중합성기를 1개만 갖는 단관능성 모노머의 양쪽을 포함하는 것이 바람직하다.
그리고, 복수의 광중합성기를 갖는 다관능성 모노머로서는, 예를 들면 1분자 중에, 탄소-탄소 이중 결합 중결합과 같은 중합 가능한 관능기를 2개 이상 갖는 화합물이 이용된다. 다관능성 모노머에 포함되는 중합 가능한 관능기의 수는, 3개∼10개인 것이 바람직하지만, 이들 범위에 한정되지 않는다. 또한, 중합 가능한 관능기의 수가 3개보다 적은 경우, 경화성이 저하하는 경향이 있다. 그 관능기의 수가 10개보다 많아지면, 분자 사이즈가 커져, 점도가 커지는 경향이 있다.
복수의 광중합성기를 갖는 다관능성 모노머의 구체적인 예로서는, 예를 들면 알릴화 시클로헥실디아크릴레이트, 1, 4-부탄디올디아크릴레이트, 1, 3-부틸렌글리콜디아크릴레이트, 1, 6-헥산디올디아크릴레이트, 에틸렌글리콜디아크릴레이트, 디 에틸렌글리콜디아크릴레이트, 트리에틸렌글리콜디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 디펜타에리스리톨펜타아크릴레이트, 디펜타에리스리톨헥사아크릴레이트, 디펜타에리스리톨모노히드록시펜타아크릴레이트, 디트리메티롤프로판테트라아크릴레이트, 글리세롤디아크릴레이트, 메톡시화 시클로헥실디아크릴레이트, 네오펜틸글리콜디아크릴레이트, 프로필렌글리콜디아크릴레이트, 폴리프로필렌글리콜디아크릴레이트, 트리글리세롤디아크릴레이트, 트리메티롤프로판트리아크릴레이트, 비스페놀A디아크릴레이트, 비스페놀A-에틸렌옥사이드 부가물의 디아크릴레이트, 비스페놀A-프로필렌옥사이드 부가물의 디아크릴레이트를 들 수 있다. 또, 상기 화합물에 포함되는 아크릴기의 일부 또는 모두를, 예를 들면 메타크릴기로 치환한 화합물을 이용할 수도 있다.
광중합성기를 1개만 갖는 단관능성 모노머는, 바램 현상을 방지하기 위해, 도전성 광경화 수지에 첨가된다. 단관능성 모노머를 함유하지 않는 경우에는, 광경화가 진행되기 쉬워지기 때문에, 노광 부분뿐만 아니라, 비노광 부분까지 광경화가 진행되어, 패턴의 경계가 흐릿해지는, 이른바, 바램 현상이 발생하기 쉬워진다.
또, 단관능성 모노머는 비교적 저점도이기 때문에, 도전성 광경화 수지의 점도를 낮게 하기 위해 첨가해도 된다.
광중합성기를 1개만 갖는 단관능성 모노머로서는, 예를 들면 벤질아크릴레이트, 부톡시에틸아크릴레이트, 부톡시트리에틸렌글리콜아크릴레이트, 시클로헥실아크릴레이트, 디시클로펜타닐아크릴레이트, 디시클로펜테닐아크릴레이트, 2-에틸헥 실아크릴레이트, 글리세롤아크릴레이트, 글리시딜아크릴레이트, 헵타데카플로로데실아크릴레이트, 2-히드록시에틸아크릴레이트, 이소보닐아크릴레이트, 2-히드록시프로필아크릴레이트, 이소덱실아크릴레이트, 이소옥틸아크릴레이트, 라우릴아크릴레이트, 2-메톡시에틸아크릴레이트, 메톡시에틸렌글리콜아크릴레이트, 메톡시디에틸렌글리콜아크릴레이트, 옥타플로로펜틸아크릴레이트, 페녹시에틸아크릴레이트, 스테아릴아크릴레이트, 트리플로로에틸아크릴레이트를 들 수 있다. 또, 상기 화합물에 포함되는 아크릴기를, 예를 들면, 메타크릴기로 치환한 화합물을, 단관능성 모노머로서 이용할 수도 있다.
또, 광중합 개시제로서는, 시판의 광 개시제를 적합하게 사용할 수 있다. 광중합 개시제로서는, 예를 들면 광환원성의 색소와 환원제의 조합이 이용된다. 또한, 광중합 개시제는 이들에 한정되는 것은 아니다.
여기에서, 광환원성의 색소로서는, 예를 들면 벤조페논, o-벤조일 안식향산 메틸, 4, 4'-비스(디메틸아민)벤조페논, 4, 4'-비스(디에틸아민)벤조페논, α-아미노아세토페논, 4, 4'-디클로로벤조페논, 4-벤조일-4'-메틸디페닐케톤, 디벤질케톤, 플루오레논, 2, 2-디에톡시아세토페논, 2, 2-디메톡시-2-페닐아세토페논, p-tert-부틸디클로로아세토페논, 티오크산톤, 2-메틸티오크산톤, 2-클로로티오크산톤, 2-이소프로필티오크산톤, 디에틸티오크산톤, 벤질디메틸케탈, 벤질메톡시에틸아세탈, 벤조인메틸에테르, 안트라퀴논, 2-tert-부틸안트라퀴논, 2-아밀안트라퀴논, β-클로르안트라퀴논, 안트론, 벤즈안트론, 디벤조스베론, 메틸렌안트론, 4-아지드벤질아세토페논, 2, 6-비스(p-아지드벤질리덴)-4-메틸시클로헥사논, 1-페닐-프로판디온 -2-(O-에톡시카르보닐)옥심, 1, 3-디페닐-프로판트리온-2-(O-에톡시카르보닐)옥심, 1-페닐-3-에톡시프로판트리온-2-(O-벤조일)옥심, 미힐러케톤, 2-메틸-1-[4-(메틸티오)페닐]-2-모르폴리노프로판-1-온, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1, 나프탈렌술포닐클로라이드, 퀴놀린술포닐클로라이드, n-페닐티오아크리돈, 2, 2'-아조비스이소부티로니트릴, 디페닐술피드, 벤즈티아졸디술피드, 트리페닐포스핀, 캄파퀴논, 사브롬화 탄소, 트리브로모페닐술폰, 과산화벤조일, 에오신, 메틸렌 블루를 들 수 있다. 이들은, 단독으로 이용해도 되도, 2종 이상을 조합하여 이용해도 된다.
또한, 환원제로서는, 예를 들면 아스코르빈산, 트리에탄올아민을 들 수 있다. 이들은, 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다.
또, 도전 필러로서는, 도전성을 갖는 금속 미립자이면, 한정되지 않고 이용할 수 있다. 예를 들면, 금, 은, 백금, 니켈, 구리, 팔라듐, 몰리브덴, 텅스텐 등의 미립자를 들 수 있다. 이들 금속 미립자는, 단독으로 이용해도 되고, 2종 이상을 혼합하여 이용해도 된다. 또, 상기 원소를 포함하는 합금으로 이루어지는 합금분말을 도전 필러로서 사용할 수도 있다.
또한, 저온에 의한 소성으로 저저항의 배선 전극군을 얻기 위해서는, 비교적 융점이 낮고, 비저항치(比抵抗値)가 낮은 금속 재료를 도전 필러로서 이용하는 것이 적합하다. 이러한 금속 재료로서는, 예를 들면, 금, 은 및 구리가 바람직하다. 또한, 금은 매우 고가인 것, 구리는 산화하기 쉽고, 공기 중의 소성이 가능한 것 등으로부터, 은이 가장 적합하다.
그리고, 도전 필러의 형상은, 덩어리형상, 비늘조각형상, 미결정(微結晶)형상, 구형상, 입자형상, 플레이크형상 등의 여러 가지 형상이어도 되고, 부정형이어도 된다. 그 중에서도, 도전 필러의 형상은, 구형상 또는 입자형상인 것이 바람직하다. 노광시의 광투과성이 좋고, 노광 효율이 좋기 때문이다.
또한, 도전 필러의 평균 입자 직경은, 10μm 미만, 바람직하게는 3μm 미만이고, 1μm 미만인 것이 더욱 바람직하다. 도전 필러의 평균 입자 직경이 3μm 미만임으로써, 150℃∼350℃ 정도의 저온에서의 소결이 가능해지기 때문에, 소결 후의 비저항치가 작고, 전기 전도성이 우수한 배선 전극군이 얻어진다. 그리고, 이러한 미립자를 사용함으로써, 해상도가 높은 도전성 광경화 수지가 얻어진다. 또, 도전 필러의 평균 입자 직경이 1μm 미만임으로써, 또한, 저온에서 소결을 행할 수 있을 뿐만 아니라, 보다 미세한 배선 전극군을 형성할 수 있다. 또한, 도전 필러의 평균 입자 직경이 10μm 이상인 경우에는, 도전성 광경화 수지의 표면 거칠기가 커져, 치수 정밀도가 저하한다.
또, 기판의 이동시에, 도전성 광경화 수지를 단시간에 공급하기 위해, 도전성 광경화 수지의 점도는, 30Pa·s 이하, 바람직하게는 1Pa·s 이하이다. 특히, 도전성 광경화 수지의 점도가 1Pa·s 이하인 경우에는, 기판면으로의 도전성 광경화 수지의 공급 시간을 더욱 단축할 수 있기 때문에, 도전성 광경화 수지의 두께를 보다 얇게 할 수 있고, 배선 전극군의 해상도를 향상시킬 수 있다. 또한, 공급 시간의 단축에 의해, 생산성을 향상시킬 수도 있다. 한편, 도전성 광경화 수지의 점도가 30Pa·s보다 높은 경우에는, 소정 두께의 배선 전극군을 형성하기 위해 많은 시간을 요하거나, 공급 과정에서 도전성 광경화 수지 중에 공기가 들어가거나 하는 경우가 있다.
여기에서, 상기 점도는, 예를 들면 온도 25℃에서, 콘 플레이트형 점토계를 이용하여 측정한 값으로 나타낸 것이다.
또, 도전성 광경화 수지에 포함되는 광경화성 수지에 대해, 다관능성 모노머, 단관능성 모노머 및 광중합 개시제의 적정한 배합량은, 도전 필러 100중량부당, 다관능성 모노머는 5중량부∼30중량부, 단관능성 모노머는 0.5중량부∼10중량부, 광중합 개시제는 0.1중량부∼5중량부인 것이 바람직하다. 그리고, 각 광경화성 수지의 양이 상기 범위를 벗어난 경우, 원하는 도전성이 얻어지지 않고, 또한, 밀착성, 배선 전극군의 형성의 점에서 문제를 발생한다.
또한, 도전성 광경화 수지는, 상기 도전 필러 및 광경화성 수지 외에, 예를 들면, 분산제 및 점도 조절제를 포함하고 있어도 되는 것이다.
여기에서, 구체적으로, 도전 필러로서, 예를 들면 3μm 구형상의 은 입자를 90중량% 함유한 도전성 경화 수지를, 예를 들면 200℃로 소결한 경우, 배선 전극의 비저항은 5×10-5Ω·cm∼1×10-3Ω·cm 정도의 값이 얻어진다.
(제9 실시 형태)
이하, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판에 대해 설명한다.
도 26A는 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판을 모식적으로 도시한 부분 평면도이고, 도 26B는 도 26A의 26B-26B선 단면도이고, 도 26C는 도 26A의 26C-26C선 단면도이다.
도 26A에서 도 26C에 나타낸 바와 같이, 입체 회로 기판(2400)은, 예를 들면 우레탄 아크릴레이트 수지 등의 광경화성 수지에 의해 입체적으로 형성된 배선 수지군의 외표면에 금속층(2410)을 형성하여 구성된 배선 전극군이 절연층(2450)에 매설된 구성을 갖고 있다. 여기에서, 금속층(2410)으로서는, 예를 들면 금, 은이나 구리 등이, 예를 들면 무전해 도금법 등을 이용하여 형성되어 있다.
즉, 제9 실시 형태는, 배선 수지군의 외표면에 금속층(2410)을 형성하여 배선 전극군으로 한 점에서, 제8 실시 형태와는 상이한 것이고, 다른 구성은 동일하다.
여기에서는, 설명을 알기 쉽게 하기 위해, 도 26A의 배선 전극군으로 띠형상으로 나타나 있는 것을 제1 배선 전극군(2430)으로 하고, 원형상으로 나타나 있는 것을 제2 배선 전극(2440)으로 한다. 그리고, 제2 배선 전극(2440)은, 종래의 배선 기판에서의 도전 비아와 동일한 작용을 갖는 것으로, 복수단으로 형성된 제1 배선 전극군(2430)을, 높이(두께) 방향으로 접속하는 것이다.
또한, 본 발명의 제9 실시 형태에 있어서는, 제1 배선 전극군(2430)은, 입체 회로 기판(2400)의 높이 방향으로 설치된 최하단에 상당하는 1단째의 제1 배선 전극(2432), 2단째의 제1 배선 전극(2434)과 최상단에 상당하는 3단째의 제1 배선 전극(2436)의, 예를 들면 3단으로 구성된 예로 나타내고 있다.
이하에, 도 27A에서 도 27F를 이용하여, 본 발명의 제9 실시 형태에 있어서 의 입체 회로 기판의 제조 방법에 대해 설명한다. 또한, 도 26A와 동일한 구성 요소에는 동일한 부호를 붙여 설명한다.
도 27A에서 도 27F는, 본 발명의 제9 실시 형태에 있어서의 입체 회로 기판의 제조 방법을 설명하는 단면도이다.
도 27A는, 예를 들면 20μm∼500μm 두께의 PET 필름, 폴리이미드 필름이나 유리 에폭시 기판, 세라믹 기판 또는 유리 기판 등의 기판(2420)이다.
우선, 도 27B에 나타낸 바와 같이, 기판(2420) 상에, 광조형법을 이용하여, 순차적으로 1단째의 제1 배선 수지(2431), 2단째의 제1 배선 수지(2433)와 3단째의 제1 배선 수지(2435)로 이루어지는 제1 배선 수지군(2429)과, 그들 단 사이를 높이 방향으로 접속하는 제2 배선 수지(2439)를 형성한다. 이 때, 제1 배선 수지군(2429)과 제2 배선 수지(2439)의 접속부(2445)는, 적어도 동일 형상으로 연속하여 일체로 형성된다.
또한, 제1 배선 수지군과 제2 배선 수지의 제조 방법은, 제8 실시 형태와 동일하지만, 도전 필러를 함유하지 않는 광경화성 수지로 형성하는 점에서 상이한 것이다.
그래서, 도 28A에서 도 28C를 이용하여, 제1 배선 수지군(2429)과 제2 배선 수지(2439)의 입체 회로 기판의 제조 방법에 대해 간단하게 설명한다.
우선, 도 28A에 나타낸 바와 같이, 예를 들면 우레탄계의 광경화성 수지(2500)로 채워진 용기(2510) 중에, 적어도 Z방향으로 이동 가능한 테이블(2520) 상에 설치한 기판(2420)을 침지한다.
그리고, 기판(2420)을 피복하는 광경화성 수지(2500) 상에, 예를 들면 적어도 자외선광이나 가시광을 차단하는 금속 등으로 구성된 소정 패턴의 개구부(2540)를 갖는 마스크(2550)를 배치한다. 그리고, 마스크(2550)의 개구부(2540)를 통해, 예를 들면 광조사 장치(도시 생략)로부터 출사되는 조사광(2530)을, 기판(2420) 상의 광경화성 수지(2500)에 조사한다. 그에 따라, 예를 들면 1단째의 제1 배선 수지(2431)의 패턴 형상의 개구부(2540)를 갖는 마스크(2550)를 통해, 기판(2420)에 1단째의 제1 배선 수지(2431)가 일괄적으로, 소정의 두께로 형성된다. 또한, 소정의 두께란, 예를 들면 배선 패턴의 경우, 1μm∼100μm이고, 그 두께는, 조사광(2530)의 강도나 조사 시간에 따라, 임의로 조절할 수 있다. 이 때, 마스크(2550)의 개구부(2540)에 의해 발생하는 회절광의 영향을 제외하는 것이 바람직하다. 이에 따라, 급준한 단면 형상의 패턴을 형성할 수 있다
또한, 광조사 장치나 광경화성 수지(2500)는, 제8 실시 형태와 동일한 것을 이용할 수 있다.
다음에, 도 28B 및 도 28C에 나타낸 바와 같이, 순차적으로 테이블(2520)을 Z방향으로 이동시켜, 제1 배선 수지(2431, 2433, 2435) 및 제2 배선 수지(2439)에 대응하여 소정 패턴의 개구부(2540)를 갖는 마스크(2550)를 순차적으로 교환하면서, 광경화성 수지(2500)를 경화시켜, 제1 배선 수지군(2429) 및 제2 배선 수지(2439)를 형성한다.
이에 따라, 도 27B에 나타낸 바와 같은 입체적인 배선 수지군이 광경화성 수지(2500) 중에 형성된다.
여기에서, 테이블(2520)은, 이하에서 서술하는 바와 같이, 마스크(2550)의 교환에 대응시켜 이동시킨다. 그리고, 예를 들면 제1 배선 수지군(2429)의 각 단의 두께나 제2 배선 수지(2439)의 높이(두께)에 따라, 조사광(2530)의 강도, 조사 시간 및 광경화성 수지(2500)의 특성 등을 고려하여 제어 장치(2560)에 의해, 테이블(2520)의 이동량 등이 제어된다.
그리고, 예를 들면 제8 실시 형태에서, 도 20A에서 도 20E 및 도 21A에서 도 21E를 이용하여 설명한 바와 같이, 마스크의 개구부의 형상과 그 마스크의 개구부의 형상이 기판 상에 형성되는 입체적인 배선 수지군이 형성된다.
여기에서, 상기에서는, 마스크의 교환에 의해, 배선 수지군을 형성하는 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 제8 실시 형태에서, 도 23 및 도 24를 이용하여 설명한 바와 같이, 액정 패널을 마스크로서 이용해도 된다.
또한, 배선 수지군의 제조 방법은, 제1 배선 전극군과 동일하므로 설명은 생략하지만, 상이한 점은, 도전 필러가 함유되어 있지 않은 광경화성 수지로 형성되어 있는 것뿐이다.
다음에, 도 27C에 나타낸 바와 같이, 조사광(2530)이 조사되어 있지 않은 미경화의 광경화성 수지(2500)를, 예를 들면 용제로의 침지, 에어 블로우, 스핀 코터나 초음파 세정을 이용하여 제거함으로써, 제1 배선 수지군(2429)과 제2 배선 수지(2439)로 이루어지는 입체적인 배선 수지군이 형성된다.
다음에, 도 27D에 나타낸 바와 같이, 적어도 제1 배선 수지군(2429) 및 제2 배선 수지(2439)의 외표면 전체에, 예를 들면 무전해 도금법을 이용하여, 수 μm∼ 십여 μm 정도의 막두께를 갖는 금, 니켈, 구리나 은 등의 단층막이나 금/니켈/구리 등의 적층막으로 이루어지는 금속층(2410)을 형성한다. 또한, 금속층(2410)의 두께는, 침지 시간이나 도금조의 온도 등에 따라 임의로 조정할 수 있다.
여기에서, 제1 배선 수지군이나 제2 배선 수지의 외표면을, 예를 들면 에칭이나 플라즈마 처리 등에 의해, 조면화시켜 두는 것이 바람직하다. 또한, 플라즈마 처리는, 진공 중 또는 대기 중에서 행해도 된다. 또, 광조형법으로, 제1 배선 수지군이나 제2 배선 수지를 형성할 때에, 제1 배선 수지군이나 제2 배선 수지의 표면으로부터 내부를 향해 미소한 구멍을 다수 형성하고, 제1 배선 수지군이나 제2 배선 수지를 다공질화해도 된다. 이에 따라, 금속층(2410)으로서 구리 등의 도금막을 형성할 때의 핵이 형성되기 쉽고, 금속층(2410)의 부착 강도나 도금 형성 시간의 단축화에 의해, 생산성이나 신뢰성을 향상시킬 수 있다. 또한, 다공질의 형성 방법으로서, 광경화성 수지 중에, 예를 들면 포러스 실리카, 포러스 실리콘, 제올라이트나 지르코니아 등의 다공질 재료의 미립자를 첨가하여 형성할 수도 있다. 또한, 광경화성 수지 중에, 열 등에 의해 승화하는 미립자를 혼입시켜, 미립자의 승화에 의해 다공질을 형성해도 된다.
이상의 공정에 의해, 1단째의 제1 배선 수지(2431)와 금속층(2410)으로 이루어지는 제1 배선 전극(2432)과, 2단째의 제1 배선 수지(2433)와 금속층(2410)으로 이루어지는 제1 배선 전극(2434)과, 3단째의 제1 배선 수지(2435)와 금속층(2410)으로 이루어지는 제1 배선 전극(2436)으로 제1 배선 전극군(2430)이 형성된다. 동일하게, 제2 배선 수지(2439)와 금속층(2410)으로 제2 배선 전극(2440)이 형성된 다. 그리고, 제1 배선 전극군(2430)과 제2 배선 전극(2440)으로 입체적인 배선 전극군이 형성된다.
다음에, 도 27E에 나타낸 바와 같이, 예를 들면 아크릴, 우레탄이나 에폭시 등의 액상 수지로 채워진 용기(도시 생략)에, 도 27D에 나타낸 제1 배선 전극군(2430)이나 제2 배선 전극(2440)으로 이루어지는 배선 전극군은 적어도 침지한다. 그리고, 예를 들면 자외선으로 경화시킴으로써, 제1 배선 전극군(2430)이나 제2 배선 전극(2440)을 매설하는 절연층(2450)이 형성된다.
또한, 절연층(2450)은, PET 수지를, 예를 들면 모세관 현상을 이용하여, 배선 전극군의 주위에 주입하여 형성할 수도 있다.
또한, 도 27F에 나타낸 바와 같이, 도 27D의 처리에 있어서, 금속층(2410)이 형성된 기판(2420)을, 예를 들면 연마법 등을 이용하여 제거함으로써, 입체 회로 기판(2400)이 제작된다.
본 발명의 제9 실시 형태의 입체 회로 기판의 제조 방법에 의하면, 금속층에 의해 전기적으로 접속된 제1 배선 전극군과 제2 배선 전극으로 구성되는 입체적인 배선 전극군을 일체적으로 연속하여 형성할 수 있기 때문에, 생산 효율이 높은 입체 회로 기판의 제조 방법을 실현할 수 있다.
또, 제1 배선 수지군과 제2 배선 수지가 연속하여 일체로 형성되고, 그 외표면에 형성한 금속층에서 전기적으로 접속되기 때문에, 배선 저항이 낮고, 고주파 특성이 우수한, 신뢰성이 높은 입체 회로 기판을 실현할 수 있다.
또, 마스크의 교환이나 액정 패널에 의해, 임의의 위치에 배치하여, 소정의 패턴으로 이루어지는 제1 배선 수지군이나 제2 배선 수지를 형성할 수 있다. 그 결과, 제1 배선 수지군이나 제2 배선 수지의 형성 위치가 제한되지 않는, 설계 자유도가 높은 제조 방법을 실현할 수 있다.
또, 마스크의 교환이나 액정 패널의 표시 패턴의 변경만으로, 제1 배선 전극군과 제2 배선 전극을 연속하여 형성할 수 있기 때문에, 제1 배선 전극군과 제2 배선 전극의 계면이 형성되지 않는다. 그 때문에, 계면에서의 박리 등이 발생하지 않는 신뢰성이 우수한 입체 회로 기판을 제작할 수 있다.
또한, 제8 실시 형태와 동일하게, 제1 배선 수지군과 제2 배선 수지가 연속하여 일체로 형성되기 때문에, 위치 어긋남 등을 고려한 랜드를 형성할 필요가 없고, 미세한 피치로의 제1 배선 수지군이나 제2 배선 수지를 형성할 수 있다.
또한, 제9 실시 형태에서는, 무전해 도금법에 의해 금속층이 형성된 절연성의 기판을 제거한 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 기계적인 강도를 높이고, 변형 등에 대한 신뢰성을 높이기 위해, 새로운 기재를 접착 등에 의해 설치하는 공정을 가져도 된다. 또, 기판을 제거한 면에 노출한 금속층을 보호하기 위해, 예를 들면 PET 필름 등을 래미네이트하여 보호층을 설치하는 공정을 가져도 된다.
또, 본 발명의 제9 실시 형태에서는, 금속층을 무전해 도금법으로 형성하는 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 무전해 도금법으로 얇은 금속층을 형성한 후에, 전해 도금법을 이용하여 금속층을 더 형성해도 된다. 이에 따라, 금속층의 형성을 단시간에 행하는 입체 회로 기판을 제작할 수 있다.
또한, 본 발명의 제9 실시 형태에서는, 마스크나 액정 패널을 이용하여, 제1 배선 수지군과 제2 배선 수지가 연속하여 일괄적으로 형성되는 예로 설명하였지만, 이것에 한정되지 않는다. 예를 들면, 제1 실시 형태에서 설명한 바와 같이, 기판을 Z방향으로 이동시키면서, 레이저 등 조사광을 X-Y방향으로 주사하여 형성해도 된다. 이에 따라, 염가의 장치 구성으로 입체 회로 기판을 제작할 수 있다.
본 발명의 입체 회로 기판 및 그 제조 방법은, 전자 부품 등의 고밀도 실장이 요망되는 전자 장치나 소형·박형으로 접속할 수 있는 고밀도 배선이 요망되는 정보 휴대 기기 등의 분야에 있어서 유용하다.

Claims (17)

  1. 기판과,
    상기 기판 상에 복수단으로 설치된 제1 배선 전극군과,
    상기 제1 배선 전극군의 사이를 적어도 높이 방향으로 접속하는 제2 배선 전극을 구비하고, 상기 제1 배선 전극군과 상기 제2 배선 전극의 적어도 접속부는, 상기 제1 배선 전극군의 형상과 동일 형상의 것과, 상기 제2 배선 전극 형상과 동일 형상의 것이 연속적으로 일체화한 것이며, 계면 없이 설치되어 있는 것을 특징으로 하는 입체 회로 기판.
  2. 청구항 1에 있어서,
    상기 제1 배선 전극군과 상기 제2 배선 전극의 조면화 또는 다공질화 된 외표면에 금속층이 설치되어 있는 것을 특징으로 하는 입체 회로 기판.
  3. 청구항 1에 있어서,
    적어도 최상단의 상기 제1 배선 전극군까지는 상기 제1 배선 전극군과 상기 제2 배선 전극을 매설하는 절연층이 설치되어 있는 것을 특징으로 하는 입체 회로 기판.
  4. 청구항 3에 있어서,
    상기 기판이 제거되어 있는 것을 특징으로 하는 입체 회로 기판.
  5. 청구항 3에 있어서,
    최상단 및 최하단의 적어도 한쪽의 상기 제1 배선 전극군에 전자 부품을 탑재한 것을 특징으로 하는 입체 회로 기판.
  6. 청구항 5에 있어서,
    상기 전자 부품간만을 접속하는 접속 전극 및 한쪽의 단부가 적어도 자유단을 갖는 상기 제1 배선 전극군에, 상기 접속 전극 및 상기 제1 배선 전극군을 유지하는 더미 전극을 설치한 것을 특징으로 하는 입체 회로 기판.
  7. 청구항 1에 있어서,
    상기 제1 배선 전극군 및 상기 제2 배선 전극이, 수평 방향에 대해 임의의 각도로 설치되어 있는 것을 특징으로 하는 입체 회로 기판.
  8. 복수단의 제1 배선 전극군과, 상기 제1 배선 전극군의 사이를 적어도 높이 방향으로 접속하는 제2 배선 전극을, 광조형법을 이용하여 형성하는 입체 회로 기판의 제조 방법으로서,
    상기 복수단의 제1 배선 전극군과 상기 제2 배선 전극을, 도전 필러를 포함하는 광경화 수지를 이용해, 상기 제1 배선 전극군의 형상과, 상기 제2 배선 전극의 형상을 동일 형상으로, 계면 없이 일체화해 연속하여 형성하는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  9. 청구항 8에 있어서,
    상기 제1 배선 전극군과 상기 제2 배선 전극의 조면화 또는 다공질화 된 외표면에 금속층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  10. 청구항 8에 있어서,
    적어도 최상단의 상기 제1 배선 전극군까지는 상기 제1 배선 전극군과 상기 제2 배선 전극을 매설하는 절연층을 형성하는 공정을 더 포함하는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  11. 청구항 10에 있어서,
    상기 기판을 제거하는 공정을 더 포함하는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  12. 청구항 10에 있어서,
    최상단 및 최하단의 적어도 한쪽의 상기 제1 배선 전극군에 전자 부품을 탑재하는 공정을 더 포함하는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  13. 복수단의 제1 배선 전극군과, 상기 제1 배선 전극군의 사이를 적어도 높이 방향으로 접속하는 제2 배선 전극을, 광조형법을 이용하여 형성하는 입체 회로 기판의 제조 방법으로서,
    상기 광조형법이, 마스크에 형성한 소정의 패턴으로 소정의 두께로 일괄적으로 노광하여, 순차적으로 높이 방향으로 상기 제1 배선 전극군과 상기 제2 배선 전극을, 상기 제1 배선 전극군의 형상과, 상기 제2 배선 전극의 형상을 동일 형상으로, 계면 없이 일체화해 형성하는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  14. 청구항 13에 있어서,
    상기 마스크가, 상기 패턴을 작성하는 액정 패널인 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  15. 청구항 13에 있어서,
    상기 제1 배선 전극군과 상기 제2 배선 전극이, 도전 필러를 포함하는 광경화성 수지로 형성되어 있는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  16. 청구항 13에 있어서,
    상기 제1 배선 전극군과 상기 제2 배선 전극이, 광경화성 수지와 조면화 또는 다공질화 된 외표면에 형성된 금속층으로 이루어지는 것을 특징으로 하는 입체 회로 기판의 제조 방법.
  17. 청구항 15 또는 16에 있어서,
    상기 광경화성 수지가, 가시광으로 경화하는 수지인 것을 특징으로 하는 입체 회로 기판의 제조 방법.
KR1020087014321A 2006-01-13 2007-01-12 입체 회로 기판 및 그 제조 방법 Expired - Fee Related KR101058309B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2006005895A JP4613828B2 (ja) 2006-01-13 2006-01-13 立体回路基板およびその製造方法
JPJP-P-2006-00005895 2006-01-13
JP2006025446A JP4613846B2 (ja) 2006-02-02 2006-02-02 立体回路基板およびその製造方法
JPJP-P-2006-00025447 2006-02-02
JPJP-P-2006-00025446 2006-02-02
JP2006025447A JP4613847B2 (ja) 2006-02-02 2006-02-02 立体配線の製造方法およびその製造方法により作製した立体配線基板
PCT/JP2007/050283 WO2007080943A1 (ja) 2006-01-13 2007-01-12 立体回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20080069247A KR20080069247A (ko) 2008-07-25
KR101058309B1 true KR101058309B1 (ko) 2011-08-22

Family

ID=38256349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014321A Expired - Fee Related KR101058309B1 (ko) 2006-01-13 2007-01-12 입체 회로 기판 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8134081B2 (ko)
KR (1) KR101058309B1 (ko)
WO (1) WO2007080943A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024885A1 (de) * 2008-05-23 2009-12-17 Rohde & Schwarz Messgerätebau GmbH Verfahren und Vorrichtung zur Herstellung von Leiterplatten
JP5528250B2 (ja) * 2010-07-30 2014-06-25 日東電工株式会社 配線回路基板の製造方法
EP2457719A1 (en) * 2010-11-24 2012-05-30 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Interconnect structure and method for producing same
JP2013145174A (ja) * 2012-01-13 2013-07-25 Panasonic Corp 近接センサ
KR101894387B1 (ko) * 2012-05-22 2018-09-04 해성디에스 주식회사 인쇄회로기판 및 그의 제조 방법
US9018765B2 (en) * 2012-11-19 2015-04-28 Stmicroelectronics, Inc. Preventing shorting dendritic migration between electrodes
KR102352740B1 (ko) * 2015-04-30 2022-01-18 삼성디스플레이 주식회사 마스크의 제조 방법 및 표시 장치의 제조 방법
GB201508520D0 (en) * 2015-05-18 2015-07-01 Structo Pte Ltd Liquid crystal display assembly
KR20170041010A (ko) * 2015-10-06 2017-04-14 삼성전기주식회사 지문센서용 기판, 지문센서 및 지문센서용 기판의 제조방법
KR102499518B1 (ko) * 2016-09-12 2023-02-14 삼성전자주식회사 반도체 패키지용 실장 기판, 이를 포함하는 반도체 패키지 및 반도체 패키지의 제조 방법
DE102017123307A1 (de) * 2017-10-06 2019-04-11 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit zumindest einem Teil ausgebildet als dreidimensional gedruckte Struktur
EP3468311B1 (en) 2017-10-06 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metal body formed on a component carrier by additive manufacturing
EP3468312B1 (en) 2017-10-06 2023-11-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier having a three dimensionally printed wiring structure
CN114980579B (zh) * 2022-06-08 2024-02-06 芯体素(杭州)科技发展有限公司 一种高精密多层线路板制备过程中的固化方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132881A (ja) 1988-11-14 1990-05-22 Furukawa Electric Co Ltd:The 回路基板の製造方法
US5178976A (en) * 1990-09-10 1993-01-12 General Electric Company Technique for preparing a photo-mask for imaging three-dimensional objects
JPH05259599A (ja) 1992-03-13 1993-10-08 Matsushita Electric Works Ltd プリント配線板
JPH1012995A (ja) 1996-06-24 1998-01-16 Hitachi Cable Ltd 立体構造を有する回路部品の製造方法
JP3094993B2 (ja) 1998-07-23 2000-10-03 株式会社村田製作所 電子部品の製造方法
US6555913B1 (en) * 1998-07-17 2003-04-29 Murata Manufacturing Co., Ltd. Electronic component having a coil conductor with photosensitive conductive paste
JP2001144435A (ja) 1999-11-16 2001-05-25 Sumitomo Metal Electronics Devices Inc スルーホール樹脂充填方法およびプリント基板製造方法
JP2001156429A (ja) 1999-11-26 2001-06-08 Shinko Electric Ind Co Ltd 配線回路基板の製造方法
JP3784232B2 (ja) 2000-03-09 2006-06-07 独立行政法人科学技術振興機構 光造形装置及び光造形方法
JP2001274036A (ja) 2000-03-28 2001-10-05 Fujitsu Ltd フィルム状コンデンサ及びその製造方法
JP2004349729A (ja) 2000-08-21 2004-12-09 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP3956087B2 (ja) 2001-06-06 2007-08-08 株式会社デンソー プリント基板の製造方法
JP3490987B2 (ja) * 2001-07-19 2004-01-26 沖電気工業株式会社 半導体パッケージおよびその製造方法
JP3704497B2 (ja) 2001-11-05 2005-10-12 松下電器産業株式会社 回路基板とリペア方法及び実装構造体
JP2003186173A (ja) 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
JP2003298210A (ja) 2002-03-29 2003-10-17 Ngk Spark Plug Co Ltd 樹脂製配線基板の製造方法及び電解再生槽
JP2004022623A (ja) 2002-06-13 2004-01-22 Shinko Electric Ind Co Ltd 配線基板の製造方法
US6891447B2 (en) * 2002-07-12 2005-05-10 Massachusetts Institute Of Technology Electromagnetic coupling connector for three-dimensional electronic circuits
JP3911466B2 (ja) 2002-09-20 2007-05-09 京セラ株式会社 電子部品搭載基板および電子部品搭載構造体
JP2004311720A (ja) 2003-04-07 2004-11-04 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
JP4639586B2 (ja) 2003-12-05 2011-02-23 セイコーエプソン株式会社 導電パターンの形成方法、配線の形成方法、半導体装置の製造方法、回路基板の製造方法、並びに、電子部品の製造方法
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US8278565B2 (en) * 2008-01-18 2012-10-02 Panasonic Corporation Three-dimensional wiring board
TWI355220B (en) * 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure

Also Published As

Publication number Publication date
US8134081B2 (en) 2012-03-13
WO2007080943A1 (ja) 2007-07-19
US20120125676A1 (en) 2012-05-24
US8809693B2 (en) 2014-08-19
KR20080069247A (ko) 2008-07-25
US20090266582A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
KR101058309B1 (ko) 입체 회로 기판 및 그 제조 방법
JP7052860B2 (ja) 実装部品、配線基板、電子装置、およびその製造方法
CN1293790C (zh) 元件内置模块及其制造方法
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
KR101079979B1 (ko) 전자 부품 실장 구조체 및 그 제조 방법
JPWO2008155957A1 (ja) 部品内蔵基板の製造方法および部品内蔵基板
TW201507567A (zh) 具有嵌入式濾波器的多層電子結構
JP4613828B2 (ja) 立体回路基板およびその製造方法
TWI469232B (zh) A conductive bump and a method for forming the same, and a semiconductor device and a method for manufacturing the same
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP4898251B2 (ja) 導電性パターンの形成方法、導電性パターン形成用組成物および導電性パターンを有する電子部品
JP4613847B2 (ja) 立体配線の製造方法およびその製造方法により作製した立体配線基板
JP4613846B2 (ja) 立体回路基板およびその製造方法
JP4836586B2 (ja) 導電性パターンの形成方法、導電性パターン形成用組成物および導電性パターンを有する電子部品
CN1237855C (zh) 用印刷方式制作电路基板导通孔及线路的方法
JP4725373B2 (ja) 電子部品実装構造体の製造方法
JP2008117828A (ja) 半導体装置
CN1198491C (zh) 印刷布线基板的结构及其制造方法
JP4922616B2 (ja) 配線基板とその製造方法
US20230199966A1 (en) Circuit board with embedded component and method of fabricating the same
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP3610156B2 (ja) 多層配線基板の製造方法
JP2007067189A (ja) 配線基板及びその製造方法
JP2006140400A (ja) セラミック多層基板及びその製造方法
JP2005159039A (ja) 回路形成用積層体および回路基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20080613

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100430

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20101101

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110719

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110812

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110812

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150709