[go: up one dir, main page]

KR101056434B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101056434B1
KR101056434B1 KR1020100011146A KR20100011146A KR101056434B1 KR 101056434 B1 KR101056434 B1 KR 101056434B1 KR 1020100011146 A KR1020100011146 A KR 1020100011146A KR 20100011146 A KR20100011146 A KR 20100011146A KR 101056434 B1 KR101056434 B1 KR 101056434B1
Authority
KR
South Korea
Prior art keywords
signal
transistor
input
source terminal
terminal
Prior art date
Application number
KR1020100011146A
Other languages
English (en)
Inventor
엄기명
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100011146A priority Critical patent/KR101056434B1/ko
Priority to JP2011013862A priority patent/JP5404663B2/ja
Priority to US13/015,520 priority patent/US8629889B2/en
Priority to CN201110034914.6A priority patent/CN102148009B/zh
Application granted granted Critical
Publication of KR101056434B1 publication Critical patent/KR101056434B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 소비 전력을 감소시키고, 표시 장치를 구동하기 위한 구동부를 PMOS 트랜지스터로만 구성하여 공정을 단순화시킬 수 있는 기술을 개시한다. 이를 위해, 본 발명은 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 복수의 주사선, 복수의 데이터선 및 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부와, 노멀 구동 모드 및 부분 구동 모드 중 하나를 선택하는 부분 구동 선택 신호, 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호 및 상기 제1 발광 클럭 신호와 소정의 위상차를 가지는 제2 발광 클럭 신호를 입력받아 상기 복수의 발광 신호를 출력하는 발광 구동부를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 특히 유기 전계 발광 표시 장치 및 그 구동 방법에 관한 기술이다.
표시장치는 매트릭스 형태로 배열된 복수의 화소로 구성된 표시 패널을 포함한다. 표시 패널은 행 방향으로 형성된 복수의 주사선 및 열 방향으로 형성된 복수의 데이터 선을 포함하고, 복수의 주사선 및 복수의 데이터 선은 교차하면서 배열되어 있다. 복수의 화소 각각은 대응하는 주사선 및 데이터 선으로부터 전달되는 주사 신호 및 데이터 신호에 의해 구동된다.
표시장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스형 발광 표시장치와 액티브(Active) 매트릭스형 발광 표시장치로 구분된다. 이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소 마다 선택하여 점등하는 액티브 매트릭스형이 주류가 되고 있다.
이러한 표시장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 모니터로서 사용되고 있으며, 액정 패널을 이용한 LCD, 유기발광소자를 이용한 유기 전계 발광 표시장치, 플라즈마 패널을 이용한 PDP 등이 알려져 있다. 최근에 음극선관과 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 발광 표시장치가 주목 받고 있다.
유기 발광 표시 장치는 표시 패널에 위치한 복수의 유기 발광 다이오드 각각에 입력 영상 데이터에 따른 전류를 공급하여 영상을 표시한다. 표시 패널이 표시 영역과 비표시 영역으로 나누어지는 기간이 발생하는 경우, 표시 영역과 동일하게 비표시 영역에 대응하는 모든 주사선 및 데이터 선에 주사 신호 및 데이터 신호가 공급된다. 이는 불필요한 소비 전력을 발생시켜, 소비 전력이 증가하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 소비 전력을 감소시키고, 표시 장치를 구동하기 위한 구동부를 PMOS 트랜지스터로만 구성하여 공정을 단순화시킬 수 있는 표시 장치 및 그 구동 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 표시 장치는 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부; 및 노멀 구동 모드 및 부분 구동 모드 중 하나를 선택하는 부분 구동 선택 신호, 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호 및 상기 제1 발광 클럭 신호와 소정의 위상차를 가지는 제2 발광 클럭 신호를 입력받아 상기 복수의 발광 신호를 출력하는 발광 구동부를 포함하고, 상기 발광 구동부는, 상기 복수의 발광 신호선 중 상기 비표시 영역에 대응하는 복수의 제1 발광 신호선에 각각 연결되어, 상기 노멀 구동 모드시 온 전압 레벨의 복수의 발광 신호를 출력하고, 상기 부분 구동 모드시 오프 전압 레벨의 복수의 발광 신호를 출력하는 복수의 노멀 구동부; 및 상기 복수의 발광 신호선 중 상기 표시 영역에 대응하는 복수의 제2 발광 신호선에 각각 연결되어, 상기 영역 선택 신호에 따라 온 전압 레벨의 발광 신호를 출력하는 복수의 부분 구동부를 포함한다.
상기 복수의 노멀 구동부는, 상기 제1 발광 클럭 신호, 상기 부분 구동 선택 신호 및 제1 입력 신호를 입력 받고, 상기 부분 구동 선택 신호가 제1 레벨일 때 상기 제1 입력 신호에 의해 상기 제2 발광 클럭 신호가 입력되며, 상기 제2 발광 클럭 신호에 따라 제1 시프트 신호를 생성하고, 상기 제1 시프트 신호를 반전시킨 제1 발광 신호를 생성하는 제1 노멀 구동부; 및 제2 입력 신호, 상기 부분 구동 선택 신호 및 상기 제2 발광 클럭 신호를 입력받고, 상기 부분 구동 선택 신호가 상기 제1 레벨일 때 상기 제2 입력 신호에 의해 상기 제1 발광 클럭 신호가 입력되며, 상기 제1 발광 클럭 신호에 따라 제2 시프트 신호를 생성하고, 상기 제2 시프트 신호를 반전시킨 제2 발광 신호를 생성하는 제2 노멀 구동부를 포함한다.
상기 제1 입력 신호는 상기 복수의 제2 노멀 구동부 중 자신보다 앞서고 인접한 제2 노멀 구동부로부터 출력된 제2 시프트 신호 및 상기 동기 신호 중 어느 하나이다. 상기 제2 입력 신호는 상기 복수의 제1 노멀 구동부 중 자신보다 앞서고 인접한 제1 노멀 구동부로부터 출력된 제1 시프트 신호이다. 상기 제1 노멀 구동부는, 상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 제4 트랜지스터; 상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터; 상기 제1 발광 클럭 신호가 입력되는 게이트 단자, 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터; 상기 제6 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자, 상기 제8 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터; 상기 제8 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터; 상기 제8 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제10 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제11 트랜지스터를 포함한다.
상기 제2 노멀 구동부는, 상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제2 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 제4 트랜지스터; 상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터; 상기 제2 발광 클럭 신호가 입력되는 게이트 단자, 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터; 상기 제6 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자, 상기 제8 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터; 상기 제8 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터; 상기 제8 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제10 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제11 트랜지스터를 포함한다.
상기 복수의 부분 구동부는, 상기 제1 발광 클럭 신호, 상기 제2 발광 클럭 신호, 상기 영역 선택 신호, 상기 영역 선택 신호의 위상이 반전된 반전 영역 선택 신호, 상기 부분 구동 선택 신호 및 상기 제2 시프트 신호를 입력받고, 상기 부분 구동 선택 신호가 제2 레벨일 때 상기 영역 선택 신호에 따라 제2 전원전압을 상기 제1 발광 신호로 생성하는 제1 부분 구동부; 및 상기 제1 발광 클럭 신호, 상기 제2 발광 클럭 신호, 상기 영역 선택 신호, 상기 반전 영역 선택 신호 및 상기 제1 시프트 신호를 입력받고, 상기 영역 선택 신호에 따라 상기 제2 전원전압을 상기 제2 발광 신호로 생성하는 제2 부분 구동부를 포함한다.
상기 제1 부분 구동부는, 상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 시프트 신호가입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 제4 트랜지스터; 상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제7 트랜지스터; 영역 선택 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제8 트랜지스터; 상기 제1 발광 클럭 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터; 상기 제7 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제10 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제11 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제11 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제12 트랜지스터; 상기 제12 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제13 트랜지스터; 상기 제7 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제13 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제14 트랜지스터를 포함한다.
상기 제2 부분 구동부는, 상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제2 시프트 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터; 상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 제4 트랜지스터; 상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제7 트랜지스터; 영역 선택 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제8 트랜지스터; 상기 제2 발광 클럭 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터; 상기 제7 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제10 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제11 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제11 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제12 트랜지스터; 상기 제12 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제13 트랜지스터; 상기 제7 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제13 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및 상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제14 트랜지스터를 포함한다.
그리고, 본 발명에 따른 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하는 표시 장치의 구동 방법에 있어서, 노멀 구동 모드 및 부분 구동 모드 중 하나를 선택하는 부분 구동 선택 신호, 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호 및 상기 제1 발광 클럭 신호의 위상이 반전된 제2 발광 클럭 신호를 입력받는 단계; 상기 노멀 구동 모드시 상기 복수의 발광 신호선 중 상기 비표시 영역에 대응하는 복수의 제1 발광 신호선 및 상기 표시 영역에 대응하는 복수의 제2 발광 신호선에 온 전압 레벨의 발광 신호를 전달하는 단계; 및 상기 부분 구동 모드시 상기 복수의 제1 발광 신호선에 오프 전압 레벨의 발광 신호를 전달하고, 상기 복수의 제2 발광 신호선에 온 전압 레벨의 발광 신호를 전달하는 단계를 포함한다.
상기 온 전압 레벨의 발광 신호를 전달하는 단계는, 상기 부분 구동 선택 신호가 제1 레벨일 때, 상기 동기 신호에 의해 상기 제2 발광 클럭 신호를 입력받고, 상기 제2 발광 클럭 신호에 따라 제1 시프트 신호 및 상기 제1 시프트 신호를 반전시킨 제1 발광 신호를 전달하는 단계; 및 상기 부분 구동 선택 신호가 상기 제1 레벨일 때 상기 제1 시프트 신호에 의해 상기 제1 발광 클럭 신호를 입력받고, 상기 제1 발광 클럭 신호에 따라 제2 시프트 신호 및 상기 제2 시프트 신호를 반전시킨 제2 발광 신호를 전달하는 단계를 포함한다.
상기 오프 전압 레벨의 발광 신호를 전달하는 단계는, 상기 부분 구동 신호가 제2 레벨일 때, 상기 동기 신호, 제1 및 제2 발광 클럭 신호가 소정의 전압 레벨을 유지하는 단계를 포함한다.
또한, 본 발명의 실시 예에 따른 표시 장치에 있어서, 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부; 및 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 상기 영역 선택 신호가 반전된 반전 영역 선택 신호 및 상기 복수의 주사 신호 중 적어도 두 개의 주사 신호에 따라 상기 복수의 발광 신호 중 상기 표시 영역에 대응하는 발광 신호를 온 전압 레벨로 생성하고, 상기 비표시 영역에 대응하는 발광 신호를 오프 전압 레벨로 생성하는 발광 구동부를 포함한다.
상기 발광 구동부는 상기 복수의 발광 신호선 각각에 연결되어, 상기 반전 영역 선택 신호 및 상기 복수의 주사 신호 중 대응하는 제1 주사 신호에 따라 상기 오프 전압 레벨의 발광 신호를 생성하고, 상기 영역 선택 신호 및 상기 제1 주사 신호에 이어서 생성되는 제2 주사 신호에 따라 상기 온 전압 레벨의 발광 신호를 생성하는 복수의 발광 신호 생성부를 포함한다.
복수의 발광 신호 생성부 각각은 상기 제1 주사 신호가 입력되는 게이트 단자 및 제1 전원전압이 입력되는 소스 단자를 포함하는 제1 트랜지스터; 상기 제2 주사 신호가 입력되는 게이트 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터; 상기 영역 선택 신호가 입력되는 게이트 단자, 상기 제2 트랜지스터의 드레인 단자에 연결된 소스 단자 및 제2 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 전원전압이 입력되는 소스 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 드레인 단자를 포함하는 제4 트랜지스터; 상기 제4 트랜지스터의 드레인 단자에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터; 상기 제1 전원전압이 입력되는 일단 및 상기 제5 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터; 상기 제1 주사 신호가 입력되는 게이트 단자, 상기 제5 트랜지스터의 드레인 단자에 연결된 소스 단자 및 상기 제2 전원전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터; 상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 소스 단자 및 상기 제2 전원전압이 입력되는 드레인 단자를 포함하는 제7 트랜지스터; 상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 소스 단자를 포함하는 제8 트랜지스터; 상기 제5 트랜지스터의 게이트 단자에 연결된 게이트 단자, 상기 제8 트랜지스터의 드레인 단자에 연결된 소스 단자 및 상기 제2 전원전압이 입력되는 드레인 단자를 포함하는 제9 트랜지스터; 및 상기 제9 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제9 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터를 포함한다.
수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받아 상기 복수의 주사 신호를 순차적으로 생성하는 주사 구동부를 더 포함한다.
상기 주사 구동부는,상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 주사 신호로 출력하는 복수의 제1 주사 신호 생성부; 및 상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 주사 신호로 출력하는 복수의 제2 주사 신호 생성부를 포함한다.
상기 제1 입력 신호는 상기 복수의 제2 주사 신호 생성부 중 자신보다 앞서고 인접한 제2 주사 신호 생성부로부터 출력된 제2 주사 신호 및 상기 동기 신호 중 어느 하나이다. 상기 제2 입력 신호는 상기 복수의 제1 주사 신호 생성부 중 자신보다 앞서고 인접한 제1 주사 신호 생성부로부터 출력된 제1 주사 신호이다. 상기 표시 영역의 복수의 데이터 선에 유효 데이터를 전달하고, 상기 상기 비표시 영역의 복수의 데이터 선에 무효 데이터를 전달하는 데이터 구동부를 더 포함한다. 상기 데이터 구동부는, 상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 유효 데이터를 상기 복수의 데이터 선에 전달하고, 상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 무효 데이터를 상기 복수의 데이터 선에 전달한다.
또한, 본 발명에 따른 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하는 표시 장치의 구동 방법에 있어서, 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 상기 영역 선택 신호가 반전된 반전 영역 선택 신호 및 상기 복수의 주사 신호 중 적어도 두 개의 주사 신호를 전달받는 단계; 상기 반전 영역 선택 신호 및 상기 두 개의 주사 신호 중 제1 주사 신호에 따라 상기 복수의 발광 신호 중 상기 표시 영역에 대응하는 발광 신호를 온 전압 레벨로 생성하는 단계; 및 상기 영역 선택 신호 및 상기 두 개의 주사 신호 중 제2 주사 신호에 따라 상기 복수의 발광 신호 중 상기 비표시 영역에 대응하는 발광 신호를 오프 전압 레벨로 생성하는 단계를 포함한다.
수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받아 상기 복수의 주사 신호를 순차적으로 생성하는 단계를 더 포함한다.
상기 복수의 주사 신호를 순차적으로 생성하는 단계는, 상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 주사 신호로 출력하는 단계; 및 상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 주사 신호로 출력하는 단계를 포함한다. 여기서, 상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 복수의 데이터 선에 유효 데이터를 전달하는 단계; 및 상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 복수의 데이터 선에 무효 데이터를 전달하는 단계를 더 포함한다.
이상에서 설명한 바와 같이 본 발명의 특징에 따르면, 소비 전력을 감소시키고, 표시 장치를 구동하기 위한 구동부를 PMOS 트랜지스터로만 구성하여 공정을 단순화시킬 수 있는 효과를 제공한다.
도 1은 본 발명의 제1 실시 예에 따른 표시 장치를 나타낸 블록도.
도 2는 도 1에 도시된 화소(PX)의 등가 회로도.
도 3은 도 1에 도시된 표시부(100)에 표시되는 영상을 도시한 도면.
도 4는 도 1에 도시된 발광 구동부(500)를 도시한 블록도.
도 5는 도 4에 도시된 노멀 구동부의 상세 회로도.
도 6은 도 4에 도시된 부분 구동부의 상세 회로도.
도 7 및 도 8은 도 1에 도시된 발광 구동부(500)의 동작을 설명하기 위한 파형도.
도 9는 본 발명의 제2 실시 예에 따른 표시 장치를 도시한 도면.
도 10은 도 9에 도시된 주사 구동부(200')를 도시한 블록도.
도 11은 도 9에 도시된 주사 구동부(200')를 도시한 상세 회로도.
도 12는 도 9에 도시된 발광 구동부(500')를 도시한 블록도.
도 13은 도 9에 도시된 발광 구동부(500')를 도시한 상세 회로도.
도 14는 본 발명의 제2 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 제1 실시 예에 따른 표시 장치를 나타낸 블록도이고, 도 2는 도 1에 도시된 화소(PX)의 등가 회로도이다. 도 3은 도 1에 도시된 표시부(100)에 표시되는 영상을 도시한 도면이다.
도 1을 참조하면, 본 발명의 표시 장치는 표시부(100), 주사 구동부(200), 데이터 구동부(300), 제어부(400) 및 발광 구동부(500)를 포함한다. 표시부(100)는 등가 회로로 볼 때 복수의 신호선(signal line)(S1~Sn+k, D1~Ds, E1~En+k)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 신호선(S1~Sn+k, D1~Ds, E1~En+k)은 주사 신호를 전달하는 복수의 주사선(S1~Sn+k)과 데이터 전압을 전달하는 복수의 데이터선(D1~Ds) 및 발광 신호를 전달하는 복수의 발광 신호선(E1~En+k)을 포함한다. 주사선(S1~Sn+k) 및 발광 신호선(E1~En+k)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1~Ds)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다. 표시부(100)는 도 3에 도시된 바와 같이, 영상이 표시되는 표시 영역(DA)과 영상이 비표시되는 비표시 영역(NDA)을 포함한다. 도 3의 표시부(100)는 핸드폰의 대기 화면을 예를 들어 도시한 것으로, 본 발명의 실시 예에서는 대기 화면에서 시계와 같은 아이콘 등이 표시되는 영역을 표시 영역(DA)으로 정의하고, 표시 영역(DA)을 제외한 나머지 영역을 비표시 영역(NDA)으로 정의하여 설명한다.
도 2를 참조하면, 각 화소(PX), 예를 들면 i번째(i=1, 2, … , n) 주사선(Si)과 j번째(j=1, 2, … , m) 데이터선(Dj)에 연결된 화소(PXij)는 유기 발광 다이오드(organic light emitting diode)(OLED), 구동 트랜지스터(M1), 커패시터(Cst), 스위칭 트랜지스터(M2) 및 발광 제어 트랜지스터(M3)를 포함한다.
구동 트랜지스터(M1)는 소스 단자로 제1 전원전압(VDD)을 입력 받고, 드레인 단자는 발광 제어 트랜지스터(M3)의 소스 단자에 연결되어 있다. 구동 트랜지스터(M1)의 게이트 단자는 스위칭 트랜지스터(M2)의 드레인 단자와 연결되어 있다.
스위칭 트랜지스터(M2)의 게이트 단자는 주사선(Si)과 연결되어 있고, 소스 단자는 데이터선(Dj)과 연결되어 있다. 스위칭 트랜지스터(M2)는 주사선(Si)에 인가되는 주사 신호에 응답하여 스위칭 동작하며, 스위칭 트랜지스터(M2)가 턴 온 되면 데이터선(Dj)에 인가되는 데이터 신호, 즉 데이터 전압이 구동 트랜지스터(M3)의 게이트 단자에 전달된다.
커패시터(Cst)는 구동 트랜지스터(M1)의 소스 단자와 게이트 단자 사이에 연결되어 있다. 커패시터(Cst)는 구동 트랜지스터(M1)의 게이트 단자에 인가되는 데이터 전압을 충전하고 스위칭 트랜지스터(M2)가 턴 오프된 뒤에도 이를 유지한다.
발광 제어 트랜지스터(M3)의 게이트 단자는 발광 신호선(Ei)에 연결되어 있고, 드레인 단자는 유기 발광 다이오드(OLED)의 애노드 전극과 연결되어 있다. 발광 제어 트랜지스터(M3)는 발광 신호선(Ei)을 통해 발광 신호(EMn)를 인가받아 선택적으로 턴 온되어, 구동 트랜지스터(M1)에 흐르는 전류(IOLED)를 유기 발광 다이오드(OLED)에 공급하는 역할을 한다.
유기 발광 다이오드(OLED)는 캐소드 전극으로 제2 전원전압(VSS)을 인가받는다유기 발광 다이오드(OLED)는 발광 제어 트랜지스터(M3)를 통하여 구동 트랜지스터(M1)가 공급하는 전류(IOLED)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
다시, 도 1을 참고하면, 주사 구동부(200)는 표시부(100)의 주사선(S1-Sn+k)에 연결되어 있으며, 주사 제어신호(CONT1)에 따라 주사선(S1-Sn+k)에 순차적으로 주사 신호를 인가한다. 주사 신호는 스위칭 트랜지스터(M2)를 턴 온시킬 수 있는 주사 온 전압(Von_s)과 스위칭 트랜지스터(M2)를 턴 오프시킬 수 있는 주사 오프 전압(Voff_s)의 조합으로 이루어진다. 스위칭 트랜지스터(M2)가 p-채널 전계 효과 트랜지스터인 경우 주사 온 전압(Von_s)과 주사 오프 전압(Voff_s)은 각각 저전압과 고전압이다.
데이터 구동부(300)는 표시부(100)의 데이터선(D1-Ds)에 연결되어 있으며, 데이터 제어신호(CONT2)에 따라 제어부(400)로부터 입력되는 데이터 신호(DR, DG, DB)를 데이터 전압으로 변환하여 데이터선(D1-Ds)에 인가한다.
제어부(400)는 외부로부터 입력 신호(R, G, B) 수평동기신호(Hsync), 수직동기신호(Vsync) 및 메인 클록 신호(MCLK)를 입력 받아 영상 데이터(DR, DG, DB), 주사 제어신호(CONT1), 데이터 제어신호(CONT2) 및 발광 제어신호(CONT3)를 생성한다.
주사 제어신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 주사온 전압(Von_s)의 출력 주기를 제어하는 적어도 하나의 클럭 신호를 포함한다. 주사 제어신호(CONT1)는 또한 주사 온 전압(Von_s)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다. 데이터 제어신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터 신호(DR, DG, DB)를 데이터 구동부(700)로의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1~Ds)에 데이터 전압을 인가하라는 로드 신호(LOAD)를 포함한다.
본 발명의 제1 실시 예에 따른 발광 제어 신호(CONT3)는 동기 신호(FLM), 제1 발광 클럭 신호(CLK1), 제2 발광 클럭 신호(CLK2), 부분 구동 선택 신호(ESR), 영역 선택 신호(PTA) 및 반전 영역 선택 신호(PTB)를 포함한다. 동기 신호(FLM)는 수직 동기 신호(Vsync)에 동기되어 발생하는 신호로서, 프레임의 시작 시점을 지시한다. 여기서, 수직 동기 신호(Vsync)는 한 프레임의 영상이 표시되는 기간을 한 주기로 가지는 신호로서, 프레임의 시작을 지시하는 로우 레벨 펄스를 한 주기 단위로 포함한다. 동기 신호(FLM)는 노멀 구동 모드시 수직 동기 신호(Vsync)의 로우 레벨 펄스가 발생한 시점 이후 최초 발생하는 제1 발광 클럭 신호(CLK1)의 로우 레벨 펄스에 동기되어 발생하는 로우 레벨 펄스를 포함한다. 동기 신호(FLM)는 부분 구동 모드시 하이 레벨로 유지된다. 제1 발광 클럭 신호(CLK1)는 노멀 구동 모드시 소정의 주기에 따라 발생하는 복수의 로우 레벨 펄스를 포함하고, 부분 구동 모드시 하이 레벨로 유지된다. 제2 발광 클럭 신호(CLK2)는 노멀 구동 모드시 제1 발광 클럭 신호(CLK1)와 180도 위상차를 가지고, 부분 구동 모드시 하이 레벨로 유지된다.
부분 구동 선택 신호(ESR)는 구동 모드에 따라 서로 다른 레벨을 가지는 신호이다. 부분 구동 선택 신호(ESR)는 노멀 구동 모드시 하이 레벨을 유지하고, 부분 구동 모드시 로우 레벨을 유지한다. 영역 선택 신호(PTA)는 표시 영역(DA)에 대한 정보를 포함하며, 발광 구동부(500)는 영역 선택 신호(PTA)에 따라 복수의 발광 신호선(E1~En+k) 중 표시 영역(DA)에 대응하는 발광 신호선에 발광 신호를 전달한다. 반전 영역 선택 신호(PTB)는 영역 선택 신호(PTA)가 반전된 신호이다. 본 발명의 제1 실시 예에서는 복수의 발광 신호선(E1~En+k) 중 표시 영역(DA)에 에 대응하는 복수의 발광 신호선을 발광 신호선(En+1)으로부터 발광 신호선(Em)까지로 설정한다. 한편, 본 발명의 제1 실시 예에서는 부분 구동 모드시 영역 선택 신호(PTA)가 일부 구간에서만 로우 레벨인 경우로 설명한다. 그러나, 본 발명은 이에 한정되지 않고 부분 구동 모드시 영역 선택 신호(PTA)는 항상 로우 레벨일 수도 있다.
발광 구동부(500)는 표시부(100)의 복수의 발광 신호선(E1~En+k)에 연결되어 있으며, 발광 제어신호(CONT3)에 따라 복수의 발광 신호(EM1~EMn+k)를 복수의 발광 신호선(E1~En+k)에 순차적으로 인가한다. 본 발명의 제1 실시 예에 따른 발광 구동부(500)는 복수의 발광 신호선(E1~En+k) 중 표시 영역(DA)에 대응하는 복수의 발광 신호선(E1~En, Em+1~En+k)에 발광 온 전압(Von_e) 레벨의 복수의 발광 신호를 공급하고, 비표시 영역(NDA)에 대응하는 복수의 발광 신호선(En+1~Em)에 발광 오프 전압(Voff_e) 레벨의 복수의 발광 신호를 공급한다. 여기서, 발광 온 전압(Von_e)은 발광 제어 트랜지스터(M3)를 턴 온 시킬 수 있는 전압이고, 발광 오프 전압(Voff_e)은 발광 제어 트랜지스터(M3)를 턴 오프 시킬 수 있는 전압이다. 따라서, 표시 영역(DA)에 대응하는 화소(PX)는 발광하고, 비표시 영역(NDA)에 대응하는 화소(PX)는 비발광한다. 발광 구동부(500)는 P모스 트랜지스터로 구현되며, 구체적인 구성은 도 4를 참조하여 설명한다.
도 4는 도 1에 도시된 발광 구동부(500)를 도시한 블록도이다.
도 4를 참조하면, 발광 구동부(500)는 복수의 노멀 구동부(510_1~510_n+k) 및 복수의 부분 구동부(520_1~520_m)를 포함한다.
복수의 노멀 구동부(510_1~510_n+k) 는 복수의 발광신호선(E1~En+k) 중 표시 영역(DA)에 대응하는 복수의 발광 신호선(E1~En, Em+1~En+k) 에 각각 연결된다. 복수의 부분 구동부(520_1~520_m)는 복수의 발광 신호선(E1~En+k) 중 비표시 영역(NDA)에 대응하는 발광 신호선(En+1~Em)에 각각 연결된다.
복수의 노멀 구동부(510_1~510_n+k)는 복수의 발광 신호(EM1~EMn+k) 중 짝수 번째 발광 신호를 생성하는 복수의 노멀 구동부(510_x: x는 1부터 n+k 중 짝수)(이하, 제1 노멀 구동부라 함) 및 홀수 번째 발광 신호를 생성하는 복수의 노멀 구동부(510_y: y는 1부터 n+k 중 홀수)(이하, 제2 노멀 구동부라 함)를 포함한다.
복수의 제1 노멀 구동부 각각은 노멀 구동 모드시 자신에 앞서고 인접한 제2 노멀 구동부로부터 출력된 시프트 신호를 입력 받는다. 복수의 제1 노멀 구동부 각각은 인접한 제2 노멀 구동부로부터 전달된 시프트 신호에 의해 제2 발광 클럭 신호(CLK2)를 입력받고, 제2 발광 클럭 신호(CLK2)에 따라 시프트 신호 및 시프트 신호를 반전시킨 발광 신호를 생성한다.
복수의 제1 노멀 구동부 중 어느 하나에 대해서 부분 구동부가 앞서고 인접한 경우, 그 제1 노멀 구동부는 부분 구동부로부터 전달된 시프트 신호에 의해 제2 발광 클럭 신호(CLK2)를 입력받고, 제2 발광 클럭 신호(CLK2)에 따라 시프트 신호 및 발광 신호를 생성한다. 그리고, 복수의 제1 노멀 구동부 중 첫번째 노멀 구동부(510_1)는 부분 구동 선택 신호(ESR), 제1 발광 클럭 신호(CLK1) 및 동기 신호(FLM)을 입력받고, 동기 신호(FLM)에 의해 제2 발광 클럭 신호(CLK2)를 입력받는다. 노멀 구동부(510_1)는 입력되는 제2 발광 클럭 신호(CLK2)에 따라 시프트 신호(SR1) 및 발광 신호(EM1)를 생성한다. 제1 노멀 구동부(510_1)로부터 출력된 시프트 신호(SR1)는 인접한 제2 노멀 구동부(510_2)로 전달되며, 발광 신호(EM1)는 발광 신호선(E1)으로 전달된다.
또한, 복수의 제1 노멀 구동부 각각은 부분 구동 모드시 부분 구동 선택 신호(ESR)에 따라 제2 전원전압(VSS)을 시프트 신호로 출력하고, 제1 전원전압(VDD)을 발광 신호로 출력한다.
복수의 제2 노멀 구동부 각각은 노멀 구동 모드시 자신에 앞서고 인접한 제1 노멀 구동부로부터 출력된 시프트 신호를 입력 받는다. 복수의 제2 노멀 구동부 각각은 인접한 제1 노멀 구동부로부터 전달된 시프트 신호에 의해 제1 발광 클럭 신호(CLK1)를 입력받고, 제1 발광 클럭 신호(CLK1)에 따라 시프트 신호 및 시프트 신호를 반전시킨 발광 신호를 생성한다. 복수의 제2 노멀 구동부 중 어느 하나에 대해서 부분 구동부가 앞서고 인접한 경우, 그 제2 노멀 구동부는 부분 구동부로부터 전달된 시프트 신호에 의해 제1 발광 클럭 신호(CLK1)를 입력받고, 제1 발광 클럭 신호(CLK1)에 따라 시프트 신호 및 발광 신호를 생성한다.
그리고, 복수의 제1 노멀 구동부 각각은 부분 구동 모드시 부분 구동 선택 신호(ESR)에 따라 제2 전원전압(VSS)을 시프트 신호로 출력하고, 제1 전원전압(VDD)을 발광 신호로 출력한다.
도 4에 도시된 본 발명의 제1 실시 예에서는 제1 노멀 구동부(510_n+1) 직전에 부분 구동부(520_m)가 위치한 것으로 도시되어 있으나 본 발명이 이에 한정되는 것은 아니다.
따라서 복수의 제2 노멀 구동부 중 어느 하나에 대해서 부분 구동부가 앞서고 인접한 경우, 그 제2 노멀 구동부는 부분 구동부로부터 전달된 시프트 신호에 의해 제1 발광 클럭 신호(CLK1)를 입력받고, 제1 발광 클럭 신호(CLK1)에 따라 시프트 신호 및 발광 신호를 생성한다.
복수의 부분 구동부(520_n+1~520_m)는 복수의 발광 신호(EMn+1~EMm) 중 짝수번째 발광 신호를 생성하는 복수의 부분 구동부(520_x)(이하, 제1 부분 구동부라 함) 및 홀수 번째 발광 신호를 생성하는 복수의 부분 구동부(520_y)(이하, 제2 부분 구동부라 함)를 포함한다.
복수의 제1 부분 구동부 각각은 노멀 구동 모드시 자신에 앞서고 인접한 제2 부분 구동부로부터 출력된 시프트 신호를 입력 받는다. 복수의 제1 부분 구동부 각각은 인접한 제2 부분 구동부로부터 전달된 시프트 신호에 의해 제2 발광 클럭 신호(CLK2)를 입력받고, 제2 발광 클럭 신호(CLK2)에 따라 시프트 신호 및 시프트 신호를 반전시킨 발광 신호를 생성한다.
복수의 제1 부분 구동부 중 어느 하나에 대해서 노멀 구동부가 앞서고 인접한 경우, 그 제1 부분 구동부는 노멀 구동부로부터 전달된 시프트 신호에 의해 제2 발광 클럭 신호(CLK2)를 입력받고, 제2 발광 클럭 신호(CLK2)에 따라 시프트 신호 및 발광 신호를 생성한다.
복수의 제1 부분 구동부 각각은 부분 구동 모드시 부분 구동 선택 신호(ESR), 영역 선택 신호(PTA) 및 반전 영역 선택 신호(PTB)에 따라 제1 전원전압(VDD)을 시프트 신호로 출력하고, 제2 전원전압(VSS)을 발광 신호로 생성한다.
복수의 제2 부분 구동부 각각은 노멀 구동 모드시 자신에 앞서고 인접한 제1 부분 구동부로부터 출력된 시프트 신호를 입력 받는다. 복수의 제2 부분 구동부 각각은 인접한 제1 부분 구동부로부터 전달된 시프트 신호에 의해 제1 발광 클럭 신호(CLK1)를 입력받고, 제1 발광 클럭 신호(CLK1)에 따라 시프트 신호 및 시프트 신호를 반전시킨 발광 신호를 생성한다.
복수의 제2 부분 구동부 각각은 부분 구동 모드시 부분 구동 선택 신호(ESR), 영역 선택 신호(PTA) 및 반전 영역 선택 신호(PTB)에 따라 제1 전원전압(VDD)을 시프트 신호로 출력하고, 제2 전원전압(VSS)을 발광 신호로 생성한다.
도 5는 도 4에 도시된 노멀 구동부의 상세 회로도이다. 도 5는 설명의 편의를 위해 노멀 구동부(510_1, 510_2)만 도시하였으나, 나머지 노멀 구동부의 회로 구성도 이와 동일하다.
도 5를 참조하면, 노멀 구동부(510_1)는 복수의 트랜지스터(P1~P11) 및 복수의 커패시터(C1, C2)를 포함한다. 트랜지스터(P1)는 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자 및 동기 신호(FLM)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P2)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P1)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P3)는 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다.
트랜지스터(P4)는 트랜지스터(P2)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P3)의 드레인 단자에 연결된 소스 단자, 및 제2 발광 클럭 신호(CLK2)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P5)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 트랜지스터(P4)의 소스 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P6)는 트랜지스터(P5)의 소스 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P7)는 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자, 트랜지스터(P6)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P8)는 트랜지스터(P6)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P9)는 트랜지스터(P6)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P8)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P8)의 드레인 단자 및 트랜지스터(P9)의 소스 단자의 접점이 시프트 신호(SR1)의 출력 단자가 된다. 트랜지스터(P10)는 트랜지스터(P8)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다.
트랜지스터(P11)는 트랜지스터(P8)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P10)의 드레인 단자에 연결된 소스 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P10)의 드레인 단자 및 트랜지스터(P11)의 소스 단자의 접점이 발광 신호(EM1)의 출력 단자가 된다. 커패시터(C1)는 트랜지스터(P4)의 게이트 단자에 연결된 일단 및 트랜지스터(P4)의 소스 단자에 연결된 타단을 포함한다. 커패시터(C2)는 트랜지스터(P11)의 게이트 단자에 연결된 일단 및 트랜지스터(P11)의 소스 단자에 연결된 타단을 포함한다.
노멀 구동부(510_2)는 복수의 트랜지스터(P12~P22) 및 복수의 커패시터(C3, C4)를 포함한다. 트랜지스터(P12)는 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 시프트 신호(SR1)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P13)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P12)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P14)는 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다.
트랜지스터(P15)는 트랜지스터(P13)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P14)의 드레인 단자에 연결된 소스 단자, 및 제1 발광 클럭 신호(CLK1)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P16)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 트랜지스터(P15)의 소스 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P17)는 트랜지스터(P16)의 소스 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P18)는 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자, 트랜지스터(P17)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P19)는 트랜지스터(P17)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P20)는 트랜지스터(P17)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P19)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P19)의 드레인 단자 및 트랜지스터(P20)의 소스 단자의 접점이 시프트 신호(SR2)의 출력 단자가 된다. 트랜지스터(P21)는 트랜지스터(P19)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다.
트랜지스터(P22)는 트랜지스터(P19)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P21)의 드레인 단자에 연결된 소스 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P21)의 드레인 단자 및 트랜지스터(P22)의 소스 단자의 접점이 발광 신호(EM2)의 출력 단자가 된다. 커패시터(C3)는 트랜지스터(P15)의 게이트 단자에 연결된 일단 및 트랜지스터(P15)의 소스 단자에 연결된 타단을 포함한다. 커패시터(C4)는 트랜지스터(P22)의 게이트 단자에 연결된 일단 및 트랜지스터(P22)의 소스 단자에 연결된 타단을 포함한다.
도 6은 도 4에 도시된 부분 구동부의 상세 회로도이다. 도 6은 설명의 편의를 위해 부분 구동부(520_1, 520_2)만 도시하였으나, 나머지 부분 구동부의 회로 구성도 이와 동일하다.
도 6을 참조하면, 부분 구동부(520_1)는 복수의 트랜지스터(P23~P36) 및 복수의 커패시터(C5, C6)를 포함한다. 트랜지스터(P23)는 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자 및 시프트 신호(SRn)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P24)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P23)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P25)는 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다.
트랜지스터(P26)는 트랜지스터(P24)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P25)의 드레인 단자에 연결된 소스 단자, 및 제2 발광 클럭 신호(CLK2)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P27)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 트랜지스터(P26)의 소스 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P28)는 트랜지스터(P27)의 소스 단자에 연결된 게이트 단자, 트랜지스터(P29)의 드레인 단자에 연결된 소스 단자, 및 트랜지스터(P30)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P29)는 영역 선택 신호(PTA)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P30)는 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P31)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 트랜지스터(P28)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P32)는 트랜지스터(P31)의 소스 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P33)는 트랜지스터(P28)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P32)의 드레인 단자에 연결된 소스 단자, 및 트랜지스터(P34)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P34)는 영역 선택 신호(PTA)가 입력되는 게이트 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P32)의 드레인 단자 및 트랜지스터(P33)의 소스 단자의 접점이 시프트 신호(SRn+1)의 출력 단자가 된다.
트랜지스터(P35)는 트랜지스터(P32)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P36)는 트랜지스터(P32)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P35)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P35)의 드레인 단자 및 트랜지스터(P36)의 소스 단자의 접점이 발광 신호(EMn+1)의 출력 단자가 된다. 커패시터(C5)는 트랜지스터(P24)의 드레인 단자에 연결된 일단 및 트랜지스터(P25)의 드레인 단자에 연결된 타단을 포함한다. 커패시터(C6)는 트랜지스터(P36)의 게이트 단자에 연결된 일단 및 트랜지스터(P36)의 소스 단자에 연결된 타단을 포함한다.
부분 구동부(520_2)는 복수의 트랜지스터(P37~P50) 및 복수의 커패시터(C7, C8)를 포함한다. 트랜지스터(P37)는 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 시프트 신호(SRn+1)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P38)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P37)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P39)는 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다.
트랜지스터(P40)는 트랜지스터(P38)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P39)의 드레인 단자에 연결된 소스 단자, 및 제1 발광 클럭 신호(CLK1)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P41)는 부분 구동 선택신호(ESR)가 입력되는 게이트 단자, 트랜지스터(P40)의 소스 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P42)는 트랜지스터(P41)의 소스 단자에 연결된 게이트 단자, 트랜지스터(P43)의 드레인 단자에 연결된 소스 단자, 및 트랜지스터(P44)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P43)는 영역 선택 신호(PTA)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P44)는 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P45)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 트랜지스터(P42)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P46)는 트랜지스터(P45)의 소스 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P47)는 트랜지스터(P42)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P46)의 드레인 단자에 연결된 소스 단자, 및 트랜지스터(P48)의 소스 단자에 연결된 드레인 단자를 포함한다. 트랜지스터(P48)는 영역 선택 신호(PTA)가 입력되는 게이트 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P46)의 드레인 단자 및 트랜지스터(P47)의 소스 단자의 접점이 시프트 신호(SRn+2)의 출력 단자가 된다.
트랜지스터(P49)는 트랜지스터(P46)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P50)는 트랜지스터(P46)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P49)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P49)의 드레인 단자 및 트랜지스터(P50)의 소스 단자의 접점이 발광 신호(EMn+2)의 출력 단자가 된다. 커패시터(C7)는 트랜지스터(P38)의 드레인 단자에 연결된 일단 및 트랜지스터(P39)의 드레인 단자에 연결된 타단을 포함한다. 커패시터(C8)는 트랜지스터(P50)의 게이트 단자에 연결된 일단 및 트랜지스터(P50)의 소스 단자에 연결된 타단을 포함한다.
도 7은 도 1에 도시된 발광 구동부(500)의 동작을 설명하기 위한 파형도로서, 노멀 구동 모드의 동작을 도시한 것이다.
도 7을 참조하면, 먼저 제1 및 제2 노멀 구동부(510_1, 510_2)의 동작을 설명하면 다음과 같다. 먼저, 시점(A1)에 수직 동기 신호(Vsync)가 로우 레벨 펄스로 생성되면, 시점(A2)에 동기 신호(FLM)가 제1 발광 클럭 신호(CLK1)의 로우 레벨 펄스에 동기되어 생성된다. 그리고, 제1 발광 클럭 신호(CLK1)에 의해 트랜지스터(P1)가 턴 온되고, 동기 신호(FLM)에 의해 트랜지스터(P4)가 턴 온된다. 이때, 트랜지스터(P4)는 커패시터(C1)에 충전된 전압에 의해 소정 시간 턴 온 상태를 유지한다.
그 다음, 시점(A3)에 제2 발광 클럭 신호(CLK2)가 로우 레벨이 되면 트랜지스터(P9)가 턴 온되어 시프트 신호(SR1)는 제2 전원전압(VSS) 레벨이 된다. 그리고, 턴 온된 트랜지스터(P9)를 통해 제2 전원전압(VSS)이 트랜지스터(P10)의 게이트 단자에 전달되어 트랜지스터(P10)가 턴 온되며, 발광 신호(EM1)는 제1 전원전압(VDD) 레벨로 출력된다. 그리고, 제2 발광 클럭 신호(CLK2)에 의해 트랜지스터(P6)가 턴 온되며, 턴 온된 트랜지스터(P6)를 통해 제1 전원전압(VDD)이 트랜지스터(P11)의 게이트 단자에 전달되어 트랜지스터(P11)가 턴 오프된다.
그 다음, 시점(A4)에, 제1 발광 클럭 신호(CLK1)가 로우 레벨이 되면 트랜지스터(P7)가 턴 온된다. 그러면, 턴 온된 트랜지스터(P7)를 통해 제2 전원전압(VSS)이 트랜지스터(P8)의 게이트 단자로 전달되어 트랜지스터(P8)가 턴 온된다. 그러면, 시프트 신호(SR1)가 제1 전원전압(VDD) 레벨로 출력되고, 트랜지스터(P10)은 턴 오프된다. 그리고, 턴 온된 트랜지스터(P7)를 통해 제2 전원전압(VSS)이 트랜지스터(P11)의 게이트 단자로 전달되어 트랜지스터(P11)가 턴 온된다. 제1 발광 클록 신호(CLK1)에 의해 트랜지스터(P11)는 턴 온 상태로 유지되어, 발광 신호(EM1)는 제2 전원전압(VSS) 레벨로 유지된다.
한편, 시점(A3)에, 제2 발광 클럭 신호(CLK2)가 로우 레벨이 되면 트랜지스터(P12)가 턴 온되고, 시프트 신호(SR1)에 의해 트랜지스터(P15)가 턴 온된다. 시점(A4)에, 제1 발광 클럭 신호(CLK1)가 로우 레벨이 되면 트랜지스터(P20)가 턴 온된다. 그러면, 시프트 신호(SR2)가 제2 전원전압(VSS) 레벨로 출력되고, 트랜지스터(P21)가 턴 온된다. 이에 따라, 발광 신호(EM2)는 제1 전원전압(VDD) 레벨로 출력된다.
그 다음, 시점(A5)에, 제2 발광 클럭 신호(CLK2)가 로우 레벨이 되면 트랜지스터(P18)가 턴 온된다. 그러면, 턴 온된 트랜지스터(P18)를 통해 제2 전원전압(VSS)이 트랜지스터(P19)의 게이트 단자로 전달되어 트랜지스터(P19)가 턴 온된다. 그러면, 시프트 신호(SR2)는 제1 전원전압(VDD) 레벨로 출력되고, 트랜지스터(P21)가 턴 오프된다. 그리고, 턴 온된 트랜지스터(P18)를 통해 제2 전원전압(VSS)이 트랜지스터(P22)의 게이트 단자로 전달되어 트랜지스터(P22)가 턴 온된다. 제2 발광 클록 신호(CLK2)에 의해 트랜지스터(P22)는 턴 온 상태로 유지되어, 발광 신호(EM2)는 제2 전원전압(VSS) 레벨로 유지된다. 이와 같은 방법으로, 시점(A4)부터 복수의 발광 신호(EM1~EMn)가 제2 전원전압(VSS) 레벨로 순차적으로 생성된다.
그 다음, 제1 및 제2 부분 구동부(520_1, 520_2)의 동작을 설명하면 다음과 같다. 먼저, 시점(A6)에, 제1 발광 클럭 신호(CLK1)가 로우 레벨이 되면 트랜지스터(P23)가 턴 온된다. 그 다음, 시프트 신호(SRn)에 의해 트랜지스터(P26)가 턴 온된다. 이때, 트랜지스터(P26)는 커패시터(C5)에 충전된 전압에 의해 소정 시간 턴 온 상태를 유지한다.
시점(A7)에, 제2 발광 클럭 신호(CLK2)가 로우 레벨이 되면 트랜지스터(P33)가 턴 온된다. 이때, 반전 영역 선택 신호(PTB)는 로우 레벨이므로 트랜지스터(P34)는 반전 영역 선택 신호(PTB)에 의해 턴 온된다. 이에 따라, 시프트 신호(SRn+1)가 제2 전원전압(VSS) 레벨로 출력되고, 트랜지스터(P35)가 턴 온된다. 그러면, 발광 신호(EMn+1)가 제1 전원전압(VDD) 레벨로 출력된다.
시점(A8)에, 제1 발광 클럭 신호(CLK1)가 로우 레벨이 되면 트랜지스터(P30)가 턴 온된다. 턴 온된 트랜지스터(P30)를 통해 제2 전원전압(VSS)이 트랜지스터(P32)의 게이트 단자로 전달되어 트랜지스터(P32)가 턴 온된다. 그러면, 시프트 신호(SRn+1)가 제1 전원전압(VDD) 레벨로 출력되고, 트랜지스터(P35)가 턴 오프된다. 그리고, 턴 온된 트랜지스터(P30)를 통해 제2 전원전압(VSS)이 트랜지스터(P36)의 게이트 단자로 전달되어 트랜지스터(P36)가 턴 온되며, 발광 신호(EMn+1)는 제2 전원전압(VSS) 레벨로 출력된다.
한편, 시점(A7)에, 제2 발광 클럭 신호(CLK2)가 로우 레벨이 되면 트랜지스터(P37)가 턴 온된다. 그리고, 시프트 신호(SRn+1)에 의해 트랜지스터(P40)가 턴 온된다. 이때, 트랜지스터(P40)는 커패시터(C7)에 충전된 전압에 의해 소정 시간 턴 온 상태를 유지한다. 시점(A8)에, 제1 발광 클럭 신호(CLK1)가 로우 레벨이 되면 트랜지스터(P47)가 턴 온된다. 이때, 반전 영역 선택 신호(PTB)는 로우 레벨이므로 트랜지스터(P48)는 반전 영역 선택 신호(PTB)에 의해 턴 온된다. 이에 따라, 시프트 신호(SRn+2)가 제2 전원전압(VSS) 레벨로 출력되고, 트랜지스터(P49)가 턴 온된다. 그러면, 발광 신호(EMn+2)는 제1 전원전압(VDD) 레벨로 출력된다.
그 다음, 시점(A9)에, 제2 발광 클럭 신호(CLK2)가 로우 레벨이 되면 트랜지스터(P44)가 턴 온된다. 그러면, 트랜지스터(P46)가 턴 온되어 시프트 신호(SRn+2)가 제1 전원전압(VDD) 레벨로 출력되고, 트랜지스터(P49)는 턴 오프된다. 그리고, 턴 온된 트랜지스터(P44)를 통해 제2 전원전압(VSS)이 트랜지스터(P50)의 게이트 단자에 전달되어 트랜지스터(P50)가 턴 온되며, 발광 신호(EMn+2)는 제2 전원전압(VSS) 레벨로 출력된다. 이와 같은 방법으로, 복수의 발광 신호(EMn+1~EMm)가 제2 전원전압(VSS) 레벨로 순차적으로 생성된다. 즉, 노멀 동작 모드시 복수의 부분 구동부(520_1~520_m)는 복수의 노멀 구동부(510_1~510_n+k)와 동일하게 복수의 발광 신호(EMn+1~EMm)를 생성한다.
도 8은 도 1에 도시된 발광 구동부(500)의 동작을 설명하기 위한 파형도로서, 부분 구동 모드의 동작을 도시한 것이다.
도 8을 참조하면, 먼저 제1 노멀 구동부(510_1)의 동작을 설명하면 다음과 같다. 시점(A11)에 수직 동기 신호(Vsync)가 로우 레벨 펄스로 생성된다. 이때, 부분 구동 모드시 동기 신호(FLM), 제1 및 제2 발광 클럭 신호(CLK1, CLK2)는 하이 레벨로 생성되고, 부분 구동 선택 신호(ESR)는 로우 레벨로 생성된다. 그러면, 부분 구동 선택 신호(ESR)에 의해 트랜지스터(P5)가 턴 온되고, 트랜지스터(P6)가 턴 온된다. 그러면, 턴 온 된 트랜지스터(P5)를 통해 제2 전원전압(VSS)이 트랜지스터(P9)의 게이트 단자에 전달되어, 트랜지스터(P9)가 턴 온된다. 그리고, 턴 온된 트랜지스터(P6)를 통해 제1 전원 전압(VDD)이 트랜지스터(P8)의 게이트 단자에 전달되어 트랜지스터(P8)가 턴 오프된다. 그러면 시프트 신호(SR1)가 제2 전원전압(VSS) 레벨로 출력된다. 그리고, 턴 온 된 트랜지스터(P9)를 통해 제2 전원전압(VSS)이 트랜지스터(P10)의 게이트 단자에 전달되어 트랜지스터(P10)가 턴 온되며, 발광 신호(EM1)는 제1 전원전압(VDDD) 레벨로 출력된다.
이와 마찬가지로, 제2 노멀 구동부(510_2)도 부분 구동 선택 신호(ESR)에 의해 트랜지스터(P16)가 턴 온된다. 그러면, 턴 온된 트랜지스터(P16)를 통해 제2 전원전압(VSS)이 트랜지스터(P20)의 게이트 단자에 전달되어 트랜지스터(P20)가 턴 온되어 시프트 신호(SR2)가 제2 전원전압(VSS) 레벨로 출력된다. 그리고, 턴 온된 트랜지스터(P20)를 통해 제2 전원전압(VSS)이 트랜지스터(P21)의 게이트 단자에 전달되어 트랜지스터(P21)가 턴 온되며, 발광 신호(EM2)는 제1 전원전압(VDD) 레벨로 출력된다. 즉, 제1 및 제2 노멀 구동부는 부분 구동 모드시 제1 전원전압(VDD) 레벨의 발광 신호를 출력한다.
한편, 제1 부분 구동부(520_1)의 동작을 설명하면 다음과 같다. 시점(A11)에, 부분 구동 선택 신호(ESR)에 의해 트랜지스터(P27)가 턴 온된다. 그러면, 턴 온된 트랜지스터(P27)를 통해 제2 전원전압(VSS)이 트랜지스터(P33)의 게이트 단자에 전달되어 트랜지스터(P33)가 턴 온된다. 이때, 반전 영역 선택 신호(PTB)는 로우 레벨이므로 트랜지스터(P34)도 턴 온되어 시프트 신호(SRn+1)가 제2 전원전압(VSS) 레벨로 출력된다. 그리고, 턴 온된 트랜지스터(P33, P34)를 통해 제2 전원전압(VSS)이 트랜지스터(P35)의 게이트 단자에 전달되어 트랜지스터(P35)가 턴 온되며, 발광 신호(EMn+1)는 제1 전원전압(VDD) 레벨로 출력된다. 그 다음, 시점(A12)에, 영역 선택 신호(PTA)가 로우 레벨이 되면, 트랜지스터(P31)가 턴 온된다. 그러면, 턴 온된 트랜지스터(P31)를 통해 제2 전원전압(VSS)이 트랜지스터(P32)의 게이트 단자로 전달되어 트랜지스터(P32)가 턴 온되며, 시프트 신호(SRn+1)는 제1 전원전압(VDD) 레벨로 출력된다. 그리고, 턴 온된 트랜지스터(P30)를 통해 제2 전원전압(VSS)이 트랜지스터(P36)의 게이트 단자로 전달되어 트랜지스터(P36)가 턴 온되며, 발광 신호(EMn+1)는 제2 전원전압(VSS) 레벨로 출력된다.
마찬가지로, 제2 부분 구동부(520_2)도 시점(A12)에, 영역 선택 신호(PTA)가 로우 레벨이 되면 트랜지스터(P45)가 턴 온된다. 그러면, 턴 온된 트랜지스터(P45)를 통해 제2 전원전압(VSS)이 트랜지스터(P46)의 게이트 단자로 전달되어 트랜지스터(P46)가 턴 온되며, 시프트 신호(SRn+2)는 제1 전원전압(VDD) 레벨로 출력된다. 그리고, 턴 온된 트랜지스터(P45)를 통해 제2 전원전압(VSS)이 트랜지스터(P50)의 게이트 단자로 전달되어 트랜지스터(P50)가 턴 온되며, 발광 신호(EMn+2)는 제2 전원전압(VSS) 레벨로 출력된다. 즉, 제1 및 제2 부분 구동부(520_1, 520_2)는 부분 구동 모드시 영역 선택 신호(PTA)가 로우 레벨인 구간 동안 제2 전원전압(VSS) 레벨의 발광 신호를 출력한다. 따라서, 본 발명의 제1 실시 예에 따른 발광 구동부(500)는 부분 구동 모드시 표시 영역(DA)에 대응하는 화소(PX)만 발광시키는 부분 구동부(520_1~520_m)를 포함하여, 소비 전력을 감소시킬 수 있다.
도 9는 본 발명의 제2 실시 예에 따른 표시 장치를 도시한 도면이다.
도 9를 참조하면, 본 발명의 표시 장치는 표시부(100'), 주사 구동부(200'), 데이터 구동부(300'), 제어부(400') 및 발광 구동부(500')를 포함한다.
표시부(100')는 등가 회로로 볼 때 복수의 신호선(signal line)(S1~Sn, D1~Ds, E1~En)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 본 발명의 제2 실시 예에 따른 화소(PX)의 구성은 도 2와 동일하며, 이에 대한 설명은 생략한다. 신호선(S1~Sn, D1~Ds, E1~En)은 주사 신호를 전달하는 복수의 주사선(S1~Sn)과 데이터 전압을 전달하는 복수의 데이터선(D1~Ds) 및 발광 신호를 전달하는 복수의 발광 신호선(E1~En)을 포함한다. 주사선(S1~Sn) 및 발광 신호선(E1~En)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1~Ds)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
주사 구동부(200')는 표시부(100')의 주사선(S1-Sn)에 연결되어 있으며, 주사 제어신호(CONT1)에 따라 주사선(S1-Sn)에 순차적으로 주사 신호를 인가한다.
데이터 구동부(300')는 표시부(100')의 데이터선(D1-Ds)에 연결되어 있으며, 데이터 제어신호(CONT2)에 따라 제어부(400')로부터 입력되는 데이터 신호(DR, DG, DB)를 데이터 전압으로 변환하여 데이터선(D1-Ds)에 인가한다. 데이터 구동부(300')는 비표시 영역(NDA)에 데이터 전압이 전달되는 기간 동안 복수의 비발광 데이터 전압을 복수의 데이터 선에 전달한다. 데이터 구동부(300')는 영역 선택 신호(PTA)에 따라 표시 영역(DA) 및 비표시 영역(NDA)에 복수의 데이터 전압이 전달되는 기간을 구분할 수 있다.
예를 들어, 데이터 구동부(300')는 로우 레벨의 영역 선택 신호(PTA)가 입력되는 기간 동안 복수의 데이터 선(D1~Ds)에 복수의 데이터 전압을 전달하고, 하이 레벨의 영역 선택 신호(PTA)가 입력되는 기간 동안 복수의 데이터 선(D1~Ds)에 복수의 비발광 데이터 전압을 전달한다. 이하, 표시 영역(DA)에 전달되는 복수의 데이터 전압을 유효 데이터(VD)라 하고, 비표시 영역(NDA)에 전달되는 복수의 데이터 전압을 무효 데이터(NVD)라 한다. 본 발명의 화소(PX) 구조는 전압 기입형 화소 구조로서, 데이터 구동부(300')는 영상 데이터(DR, DG, DB)에 대응하는 복수의 데이터 전압을 생성하여 복수의 데이터 선(D1~Ds)에 전달한다. 그러나 본 발명은 이에 한정되지 않으며, 유기 발광 표시 장치가 전류 기입형 화소 구조를 포함하는 경우, 데이터 구동부(300')는 영상 데이터(DR, DG, DB)에 대응하는 복수의 데이터 전류를 생성하여 복수의 데이터 선(D1~Ds)에 전달할 수 있다.
제어부(400')는 외부로부터 입력 신호(R, G, B) 수평동기신호(Hsync), 수직동기신호(Vsync) 및 메인 클록 신호(MCLK)를 입력 받아 영상 데이터(DR, DG, DB), 주사 제어신호(CONT1), 데이터 제어신호(CONT2) 및 발광 제어신호(CONT3)를 생성한다.
주사 제어신호(CONT1)는 동기 신호(FLM), 제1 발광 클럭 신호(CLK1), 제2 발광 클럭 신호(CLK2), 제1 초기화 신호(INT1) 및 제2 초기화 신호(INT2)를 포함한다.
동기 신호(FLM)는 수직 동기 신호(Vsync)에 동기되어 발생하는 신호로서, 프레임의 시작 시점을 지시한다. 여기서, 수직 동기 신호(Vsync)는 한 프레임의 영상이 표시되는 기간을 한 주기로 가지는 신호로서, 프레임의 시작을 지시하는 로우 레벨 펄스를 한 주기 단위로 포함한다. 동기 신호(FLM)는 수직 동기 신호(Vsync)의 로우 레벨 펄스가 발생한 시점 이후 최초 발생하는 제1 발광 클럭 신호(CLK1)의 로우 레벨 펄스에 동기되는 로우 레벨 펄스를 포함한다. 제1 발광 클럭 신호(CLK1)는 소정의 주기에 따라 발생하는 복수의 로우 레벨 펄스를 포함한다. 제2 발광 클럭 신호(CLK2)는 제1 발광 클럭 신호(CLK1)가 반 주기만큼 시프트 된 클럭 신호이다. 제1 및 제2 발광 클럭 신호(CLK1, CLK2)는 서로 동일한 주파수를 갖는다. 제1 초기화 신호(INT1)는 제2 발광 클럭 신호(CLK2)에 대해 소정의 위상 지연을 가지고 생성되며, 제2 발광 클럭 신호(CLK2)와 동일한 주파수를 갖는다. 제2 초기화 신호(INT2)는 제1 발광 클럭 신호(CLK1)에 대해 소정의 위상 지연을 가지고 생성되며, 제1 발광 클럭 신호(CLK1)와 동일한 주파수를 갖는다.
데이터 제어신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터 신호(DR, DG, DB)를 데이터 구동부(300)로의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1~Ds)에 데이터 전압을 인가하라는 로드 신호(LOAD)를 포함한다. 또한, 본 발명의 제2 실시 예에 따른 데이터 제어신호(CONT2)는 영역 선택 신호(PTA)에 따라 유효 데이터(valid data)를 출력하기 위한 부분 데이터 구동 신호(PD)를 포함한다.
발광 제어신호(CONT3)는 영역 선택 신호(PTA) 및 반전 영역 선택 신호(PTB)를 포함한다. 영역 선택 신호(PTA)는 표시 영역(DA)에 대한 정보를 포함하며, 복수의 발광 신호선(E1~En) 중 표시 영역(DA)에 대응하는 발광 신호선에 발광 신호가 인가될 때 생성되는 신호이다. 반전 영역 선택 신호(PTB)는 영역 선택 신호(PTA)가 반전된 신호이다. 본 발명의 제2 실시 예에서는 복수의 발광 신호선(E1~En) 중 발광 신호선(E5~E8)에 대응하는 영역을 표시 영역(DA)으로 예를 들어 설명한다.
발광 구동부(500')는 표시부(100')의 복수의 발광 신호선(E1~En)에 연결되어 있으며, 발광 제어신호(CONT3) 및 복수의 주사 신호(SS1~SSn)에 따라 복수의 발광 신호(EM1~EMn)를 복수의 발광 신호선(E1~En)에 순차적으로 인가한다. 본 발명의 제2 실시 예에 따른 발광 구동부(500')는 복수의 발광 신호선(E1~En) 중 표시 영역(DA)에 대응하는 발광 신호선에 발광 온 전압(Von_e) 레벨의 발광 신호가 인가되도록 제어하고, 비표시 영역(NDA)에 대응하는 발광 신호선에 발광 오프 전압(Voff_e) 레벨의 발광 신호가 인가되도록 제어한다.
도 10은 도 9에 도시된 주사 구동부(200')를 도시한 블록도이다.
도 10을 참조하면, 주사 구동부(200')는 복수의 주사 신호(SS1~SSn) 중 짝수 번째 주사 신호를 생성하는 복수의 제1 주사 신호 생성부(210_1~210_m) 및 복수의 주사 신호(SS1~SSn) 중 홀수 번째 주사 신호를 생성하는 복수의 제2 주사 신호 생성부(220_1~220_k)(여기서, m+k=n+1)를 포함한다. 복수의 주사 신호(SS1~SSn+1) 중 마지막 주사 신호(SSn+1)를 생성하는 주사 신호 생성부(도 10에서는 220_m으로 도시함)는 더미 주사 신호 생성부로서, 실제 화소(PX)에는 연결되지 않고 발광 신호(EMn)를 생성하기 위한 역할을 수행한다.
복수의 제1 주사 신호 생성부(210_1~210_m) 각각은 제1 초기화 신호(INT1), 제1 및 제2 발광 클럭 신호(CLK1, CLK2)를 입력 받는다. 또한, 복수의 제1 주사 신호 생성부(210_1~210_m) 각각은 복수의 제2 주사 신호 생성부(220_1~220_k) 중 자신보다 앞서고 인접한 제2 주사 신호 생성부로부터 출력된 주사 신호를 입력 받는다. 복수의 제1 주사 신호 생성부(210_1~210_m) 각각은 제1 발광 클럭 신호(CLK1)에 동기 되어, 대응하는 주사 신호 및 제1 초기화 신호(INT1)에 따라 제2 발광 클럭 신호(CLK2) 및 제1 전원전압(VDD) 중 하나를 자신의 주사 신호로 출력한다. 여기서, 복수의 제1 주사 신호 생성부(210_1~210_m) 중 첫번째 주사 신호 생성부(210_1)는 주사 신호 대신 동기 신호(FLM)를 입력받는다. 따라서, 주사 신호 생성부(210_1)는 제1 발광 클럭 신호(CLK1)에 동기되어, 동기 신호(FLM) 및 제1 초기화 신호(INT1)에 따라 제2 발광 클럭 신호(CLK2) 및 제1 전원전압(VDD) 중 하나를 주사 신호(SS1)로 출력한다.
복수의 제2 주사 신호 생성부(220_1~220_k) 각각은 제2 초기화 신호(INT2), 제1 및 제2 발광 클럭 신호(CLK1, CLK2)를 입력받는다. 그리고, 복수의 제2 주사 신호 생성부(220_1~220_k) 각각은 복수의 제1 주사 신호 생성부(210_1~210_m) 중 자신보다 앞서고 인접한 제1 주사 신호 생성부로부터 출력된 주사 신호를 입력받는다. 복수의 제2 주사 신호 생성부(220_1~220_m) 각각은 제2 발광 클럭 신호(CLK2)에 동기되어, 대응하는 주사 신호 및 제2 초기화 신호(INT2)에 따라 제1 발광 클럭 신호(CLK1) 및 제1 전원전압(VDD) 중 하나를 자신의 주사 신호로 출력한다.
도 11은 도 9에 도시된 주사 구동부(200')를 도시한 상세 회로도이다. 도 11은 설명의 편의를 위해 주사 신호 생성부(210_1, 220_1)만 도시하였으나, 나머지 주사 신호 생성부의 회로 구성도 이와 동일하다.
도 11을 참조하면, 주사 신호 생성부(210_1)는 복수의 트랜지스터(P51~P56) 및 복수의 커패시터(C9, C10)를 포함한다. 트랜지스터(P51)는 제1 발광 클럭 신호(CLK1)가 입력되는 게이트 단자 및 동기 신호(FLM)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P52)는 트랜지스터(P51)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P53)는 트랜지스터(P52)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P51)의 소스 단자에 연결된 드레인 단자를 포함한다.
트랜지스터(P54)는 제1 초기화 신호(INT1)가 입력되는 게이트 단자, 커패시터(C9)의 타단에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P55)는 커패시터(C9)의 타단에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P56)는 트랜지스터(P53)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P55)의 드레인 단자에 연결된 소스 단자, 및 제2 발광 클럭 신호(CLK2)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P55)의 드레인 단자 및 트랜지스터(P56)의 소스 단자의 접점이 주사 신호(SS1)의 출력 단자가 된다. 커패시터(C9)는 제1 전원전압(VDD)이 입력되는 일단 및 트랜지스터(P53)의 게이트 단자에 연결된 타단을 포함한다. 트랜지스터(C10)는 트랜지스터(P56)의 게이트 단자에 연결된 일단 및 트랜지스터(P56)의 소스 단자에 연결된 타단을 포함한다.
주사 신호 생성부(210_2)는 복수의 트랜지스터(P57~P62) 및 복수의 커패시터(C11, C12)를 포함한다. 트랜지스터(P57)는 제2 발광 클럭 신호(CLK2)가 입력되는 게이트 단자 및 주사 신호(SS1)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P58)는 트랜지스터(P57)의 드레인 단자에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P59)는 트랜지스터(P58)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P57)의 소스 단자에 연결된 드레인 단자를 포함한다.
트랜지스터(P60)는 제2 초기화 신호(INT2)가 입력되는 게이트 단자, 커패시터(C11)의 타단에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P61)는 커패시터(C11)의 타단에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P62)는 트랜지스터(P59)의 드레인 단자에 연결된 게이트 단자, 트랜지스터(P61)의 드레인 단자에 연결된 소스 단자, 및 제1 발광 클럭 신호(CLK1)가 입력되는 드레인 단자를 포함한다. 트랜지스터(P61)의 드레인 단자 및 트랜지스터(P62)의 소스 단자의 접점이 주사 신호(SS2)의 출력 단자가 된다. 커패시터(C11)는 제1 전원전압(VDD)이 입력되는 일단 및 트랜지스터(P59)의 게이트 단자에 연결된 타단을 포함한다. 트랜지스터(C12)는 트랜지스터(P62)의 게이트 단자에 연결된 일단 및 트랜지스터(P62)의 소스 단자에 연결된 타단을 포함한다.
도 12는 도 9에 도시된 발광 구동부(500')를 도시한 블록도이다.
도 12를 참조하면, 본 발명의 제2 실시 예에 따른 발광 구동부(500')는 복수의 발광 신호 생성부(510'_1~510'_n)를 포함한다. 복수의 발광 신호 생성부(510'_1~510'_n) 각각은 영역 선택 신호(PTA), 반전 영역 선택 신호(PTB), 복수의 주사 신호(SS1~SSn) 중 자신과 대응하는 n번째 주사 신호 및 n+1번째 주사 신호를 입력 받는다. 복수의 발광 신호 생성부(510'_1~510'_n) 각각은 대응하는 n번째 주사 신호에 따라 제1 전원전압(VDD)을 발광 신호로 출력하고, 영역 선택 신호(PTA) 및 n+1번째 주사 신호에 따라 제2 전원전압(VSS)을 발광 신호로 출력한다.
도 13은 도 9에 도시된 발광 구동부(500')를 도시한 상세 회로도이다. 도 13은 설명의 편의를 위해 발광 신호 생성부(510'_1, 510'_2)만 도시하였으나, 나머지 발광 신호 생성부의 회로 구성도 이와 동일하다.
도 13을 참조하면, 발광 신호 생성부(510'_1)는 복수의 트랜지스터(P63~P71) 및 복수의 커패시터(C13, C14)를 포함한다. 트랜지스터(P63)는 주사 신호(SS1)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P64)는 주사신호(SS2)가 입력되는 게이트 단자 및 트랜지스터(P63)의 드레인 단자에 연결된 소스 단자를 포함한다. 트랜지스터(P65)는 영역 선택 신호(PTA)가 입력되는 게이트 단자, 트랜지스터(P64)의 드레인 단자에 연결된 소스 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P66)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P63)의 드레인 단자에 연결된 드레인 단자를 포함한다.
트랜지스터(P67)는 트랜지스터(P66)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자, 및 커패시터(C13)의 타단에 연결된 드레인 단자를 포함한다. 트랜지스터(P68)는 주사신호(SS1)가 입력되는 게이트 단자, 트랜지스터(P67)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P69)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 커패시터(C13)의 타단에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P70)는 커패시터(C13)의 타단에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P71)는 트랜지스터(P67)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P70)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P70)의 드레인 단자 및 트랜지스터(P71)의 소스 단자의 접점이 발광 신호(EM1)의 출력 단자가 된다. 커패시터(C13)는 제1 전원전압(VDD)이 입력되는 일단 및 트랜지스터(P70)의 게이트 단자에 연결된 타단을 포함한다. 커패시터(C14)는 트랜지스터(P71)의 게이트 단자에 연결된 일단 및 트랜지스터(P71)의 소스 단자에 연결된 타단을 포함한다.
발광 신호 생성부(510'_2)는 복수의 트랜지스터(P72~P80) 및 복수의 커패시터(C15, C16)를 포함한다. 트랜지스터(P72)는 주사 신호(SS2)가 입력되는 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P73)는 주사신호(SS3)가 입력되는 게이트 단자 및 트랜지스터(P72)의 드레인 단자에 연결된 소스 단자를 포함한다. 트랜지스터(P74)는 영역 선택 신호(PTA)가 입력되는 게이트 단자, 트랜지스터(P73)의 드레인 단자에 연결된 소스 단자 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P75)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자 및 트랜지스터(P72)의 드레인 단자에 연결된 드레인 단자를 포함한다.
트랜지스터(P76)는 트랜지스터(P75)의 드레인 단자에 연결된 게이트 단자, 제1 전원전압(VDD)이 입력되는 소스 단자, 및 커패시터(C15)의 타단에 연결된 드레인 단자를 포함한다. 트랜지스터(P77)는 주사신호(SS2)가 입력되는 게이트 단자, 트랜지스터(P76)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P78)는 반전 영역 선택 신호(PTB)가 입력되는 게이트 단자, 커패시터(C15)의 타단에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다.
트랜지스터(P79)는 커패시터(C15)의 타단에 연결된 게이트 단자 및 제1 전원전압(VDD)이 입력되는 소스 단자를 포함한다. 트랜지스터(P80)는 트랜지스터(P76)의 게이트 단자에 연결된 게이트 단자, 트랜지스터(P79)의 드레인 단자에 연결된 소스 단자, 및 제2 전원전압(VSS)이 입력되는 드레인 단자를 포함한다. 트랜지스터(P79)의 드레인 단자 및 트랜지스터(P80)의 소스 단자의 접점이 발광 신호(EM2)의 출력 단자가 된다. 커패시터(C15)는 제1 전원전압(VDD)이 입력되는 일단 및 트랜지스터(P79)의 게이트 단자에 연결된 타단을 포함한다. 커패시터(C16)는 트랜지스터(P80)의 게이트 단자에 연결된 일단 및 트랜지스터(P80)의 소스 단자에 연결된 타단을 포함한다.
도 14는 본 발명의 제2 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도이다. 도 14에서 구간(T11)은 각각 제1 초기화 신호(INT1)의 한 주기를 나타내고, 구간(T12)은 각각 제2 초기화 신호(INT2)의 한 주기를 나타낸다.
도 14를 참조하면, 먼저 시점(A21)에 제1 초기화 신호(INT1)가 로우 레벨로 생성되면 트랜지스터(P54)가 턴 온된다. 그러면, 턴 온된 트랜지스터(P54)를 통해 제2 전원전압(VSS)이 트랜지스터(P55)의 게이트 단자로 전달되어 트랜지스터(P55)가 턴 온되며, 주사 신호(SS1)는 제1 전원전압(VDD) 레벨로 생성된다.
그 다음, 시점(A22)에, 동기 신호(FLM)가 로우 레벨의 펄스로 생성되면 제1 발광 클럭 신호(CLK1)가 로우 레벨로 생성된다. 그러면, 트랜지스터(P51)가 턴 온되고, 동기 신호(FLM)에 의해 트랜지스터(P56)가 턴 온된다. 이에 따라, 제2 발광 클럭 신호(CLK2)가 주사 신호(SS1)로 생성된다. 주사 신호(SS1)는 제1 초기화 신호(INT1)의 한 주기, 즉 구간(T11) 동안 제2 발광 클럭 신호(CLK2)로 생성된다.
시점(A23)에 제2 초기화 신호(INT2)가 로우 레벨로 생성되면, 트랜지스터(P60)가 턴 온된다. 턴 온된 트랜지스터(P60)를 통해 제2 전원전압(VSS)이 트랜지스터(P61)의 게이트 단자로 전달되며, 주사 신호(SS2)는 제1 전원전압(VDD) 레벨로 생성된다.
그 다음, 시점(A24)에 제2 발광 클럭 신호(CLK2)에 의해 트랜지스터(P57)가 턴 온되고, 주사 신호(SS1)에 의해 트랜지스터(P62)가 턴 온된다. 이에 따라, 제1 발광 클럭 신호(CLK1)가 주사 신호(SS2)로 생성된다. 주사 신호(SS2)는 제2 초기화 신호(INT2)의 한 주기, 즉 구간(T12) 동안 제1 발광 클럭 신호(CLK1)로 생성된다. 이와 같이, 주사 신호(SS1~SSn)는 순차적으로 출력된다.
한편, 시점(A24)에, 주사 신호(SS1)가 로우 레벨로 생성되면 트랜지스터(P63) 및 트랜지스터(P70)가 턴 온된다. 그러면, 발광 신호(EM1)는 제1 전원전압(VDD) 레벨로 생성된다. 그 다음, 시점(A25)에, 주사 신호(SS1)는 하이 레벨이 되고, 주사 신호(SS2)는 로우 레벨로 생성된다. 그러면, 트랜지스터(P63) 및 트랜지스터(P70)는 턴 오프되고, 트랜지스터(P64)는 턴 온된다. 이때, 영역 선택 신호(PTA)가 하이 레벨이므로 발광 신호(EM1)는 제1 전원전압(VDD) 레벨을 유지한다. 이와 같이, 영역 선택 신호(PTA)가 하이 레벨인 구간에 대응하는 발광 신호는 제1 전원전압(VDD) 레벨로 출력된다.
이 상태에서, 시점(A26)에, 영역 선택 신호(PTA)가 하이 레벨에서 로우 레벨이 되면, 트랜지스터(P65)가 턴 온된다. 그리고, 시점(A27)에, 주사 신호(SS6)가 로우 레벨로 생성되면, 트랜지스터(P64)가 턴 온된다. 이때, 주사 신호(SS5)는 하이 레벨이므로 트랜지스터(P63) 및 트랜지스터(P68)은 턴 오프 상태이다. 그러면, 트랜지스터(P67)가 턴 온되어 트랜지스터(P70)의 게이트 단자로 제1 전원전압(VDD)이 전달되며, 트랜지스터(P70)가 턴 오프된다. 그리고, 트랜지스터(P71)의 게이트 단자로 제2 전원전압(VSS)이 전달되어 트랜지스터(P71)가 턴 온된다. 따라서, 발광 신호(EM5)가 제2 전원전압(VSS) 레벨로 출력된다.
이와 마찬가지로, 시점(A28)에, 주사 신호(SS7)가 로우 레벨로 생성되면, 트랜지스터(P73)가 턴 온된다. 그러면, 트랜지스터(P80)의 게이트 단자로 제2 전원전압(VSS)이 전달되어 트랜지스터(P80)가 턴 온된다. 따라서, 발광 신호(EM6)는 제2 전원전압(VSS) 레벨로 출력된다. 이와 같이, 영역 선택 신호(PTA)가 로우 레벨인 구간에 대응하는 발광 신호(EM5~EM8)가 제2 전원전압(VSS) 레벨로 출력된다. 따라서, 발광 신호선(E5~E8)에 연결된 복수의 화소(PX)만 발광하여 소비 전력을 감소시킬 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
표시부(100), 주사 구동부(200), 데이터 구동부(300), 제어부(400)
발광 구동부(500), 주사선(S1~Sn+k), 발광 신호선(E1~En+k)
데이터선(D1~Ds), 구동 트랜지스터(M1), 커패시터(Cst),
스위칭 트랜지스터(M2), 발광 제어 트랜지스터(M3)
유기 발광 다이오드(OLED), 입력 신호(R, G, B), 수평동기신호(Hsync)
수직동기신호(Vsync), 메인 클록 신호(MCLK), 영상 데이터(DR, DG, DB)
주사 제어신호(CONT1), 데이터 제어신호(CONT2), 발광 제어신호(CONT3)
부분 구동 선택 신호(ESR), 반전 영역 선택 신호(PTB), 영역 선택 신호(PTA)
노멀 구동부(510_1~510_n+k), 부분 구동부(520_1~520_m)

Claims (25)

  1. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부; 및
    노멀 구동 모드 및 부분 구동 모드 중 하나를 선택하는 부분 구동 선택 신호, 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호 및 상기 제1 발광 클럭 신호와 소정의 위상차를 가지는 제2 발광 클럭 신호를 입력받아 상기 복수의 발광 신호를 출력하는 발광 구동부를 포함하고,
    상기 발광 구동부는,
    상기 복수의 발광 신호선 중 상기 비표시 영역에 대응하는 복수의 제1 발광 신호선에 각각 연결되어, 상기 노멀 구동 모드시 온 전압 레벨의 복수의 발광 신호를 출력하고, 상기 부분 구동 모드시 오프 전압 레벨의 복수의 발광 신호를 출력하는 복수의 노멀 구동부; 및
    상기 복수의 발광 신호선 중 상기 표시 영역에 대응하는 복수의 제2 발광 신호선에 각각 연결되어, 상기 영역 선택 신호에 따라 온 전압 레벨의 발광 신호를 출력하는 복수의 부분 구동부
    를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 노멀 구동부는,
    상기 제1 발광 클럭 신호, 상기 부분 구동 선택 신호 및 제1 입력 신호를 입력 받고, 상기 부분 구동 선택 신호가 제1 레벨일 때 상기 제1 입력 신호에 의해 상기 제2 발광 클럭 신호가 입력되며, 상기 제2 발광 클럭 신호에 따라 제1 시프트 신호를 생성하고, 상기 제1 시프트 신호를 반전시킨 제1 발광 신호를 생성하는 제1 노멀 구동부; 및
    제2 입력 신호, 상기 부분 구동 선택 신호 및 상기 제2 발광 클럭 신호를 입력받고, 상기 부분 구동 선택 신호가 상기 제1 레벨일 때 상기 제2 입력 신호에 의해 상기 제1 발광 클럭 신호가 입력되며, 상기 제1 발광 클럭 신호에 따라 제2 시프트 신호를 생성하고, 상기 제2 시프트 신호를 반전시킨 제2 발광 신호를 생성하는 제2 노멀 구동부
    를 포함하는 표시 장치.
  3. 제2 항에 있어서, 상기 제1 입력 신호는 상기 복수의 제2 노멀 구동부 중 자신보다 앞서고 인접한 제2 노멀 구동부로부터 출력된 제2 시프트 신호 및 상기 동기 신호 중 어느 하나인 표시 장치.
  4. 제2 항에 있어서,
    상기 제2 입력 신호는 상기 복수의 제1 노멀 구동부 중 자신보다 앞서고 인접한 제1 노멀 구동부로부터 출력된 제1 시프트 신호인 표시 장치.
  5. 제2 항에 있어서,
    상기 제1 노멀 구동부는,
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 제4 트랜지스터;
    상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터;
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자, 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터;
    상기 제6 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자, 상기 제8 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터;
    상기 제8 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터;
    상기 제8 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제10 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제11 트랜지스터
    를 포함하는 표시 장치.
  6. 제2 항에 있어서,
    상기 제2 노멀 구동부는,
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제2 입력 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 제4 트랜지스터;
    상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터;
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자, 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제7 트랜지스터;
    상기 제6 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제8 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자, 상기 제8 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터;
    상기 제8 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터;
    상기 제8 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제10 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제11 트랜지스터
    를 포함하는 표시 장치.
  7. 제2 항에 있어서,
    상기 복수의 부분 구동부는,
    상기 제1 발광 클럭 신호, 상기 제2 발광 클럭 신호, 상기 영역 선택 신호, 상기 영역 선택 신호의 위상이 반전된 반전 영역 선택 신호, 상기 부분 구동 선택 신호 및 상기 제2 시프트 신호를 입력받고, 상기 부분 구동 선택 신호가 제2 레벨일 때 상기 영역 선택 신호에 따라 제2 전원전압을 상기 제1 발광 신호로 생성하는 제1 부분 구동부; 및
    상기 제1 발광 클럭 신호, 상기 제2 발광 클럭 신호, 상기 영역 선택 신호, 상기 반전 영역 선택 신호 및 상기 제1 시프트 신호를 입력받고, 상기 영역 선택 신호에 따라 상기 제2 전원전압을 상기 제2 발광 신호로 생성하는 제2 부분 구동부
    를 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 부분 구동부는,
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 시프트 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 발광 클럭 신호가 입력되는 제4 트랜지스터;
    상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제7 트랜지스터;
    영역 선택 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제8 트랜지스터;
    상기 제1 발광 클럭 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터;
    상기 제7 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제10 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제11 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제11 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제12 트랜지스터;
    상기 제12 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제13 트랜지스터;
    상기 제7 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제13 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제14 트랜지스터
    를 포함하는 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 부분 구동부는,
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제2 시프트 신호가 입력되는 드레인 단자를 포함하는 제1 트랜지스터;
    상기 부분 구동 선택신호가 입력되는 게이트 단자, 상기 제1 전원 전압이 입력되는 드레인 단자, 상기 제1 트랜지스터의 소스 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 제2 트랜지스터의 소스 단자에 연결된 일단 및 상기 제3 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 커패시터의 일단에 연결된 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제1 발광 클럭 신호가 입력되는 제4 트랜지스터;
    상기 부분 구동 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제6 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제7 트랜지스터;
    영역 선택 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제8 트랜지스터;
    상기 제2 발광 클럭 신호가 입력되는 게이트 단자, 상기 제7 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제9 트랜지스터;
    상기 제7 트랜지스터의 소스 단자에 연결된 게이트 단자 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제10 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제10 트랜지스터의 소스 단자에 연결된 드레인 단자를 포함하는 제11 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제11 트랜지스터의 소스 단자에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제12 트랜지스터;
    상기 제12 트랜지스터의 소스 단자에 연결된 게이트 및 상기 제1 전원 전압이 입력되는 드레인 단자를 포함하는 제13 트랜지스터;
    상기 제7 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제13 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터; 및
    상기 제2 커패시터의 일단에 연결된 게이트 단자, 상기 제2 커패시터의 타단에 연결된 드레인 단자 및 상기 제2 전원 전압이 입력되는 소스 단자를 포함하는 제14 트랜지스터
    를 포함하는 표시 장치.
  10. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하는 표시 장치의 구동 방법에 있어서,
    노멀 구동 모드 및 부분 구동 모드 중 하나를 선택하는 부분 구동 선택 신호, 상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호 및 상기 제1 발광 클럭 신호의 위상이 반전된 제2 발광 클럭 신호를 입력받는 단계;
    상기 노멀 구동 모드시 상기 복수의 발광 신호선 중 상기 비표시 영역에 대응하는 복수의 제1 발광 신호선 및 상기 표시 영역에 대응하는 복수의 제2 발광 신호선에 온 전압 레벨의 발광 신호를 전달하는 단계; 및
    상기 부분 구동 모드시 상기 복수의 제1 발광 신호선에 오프 전압 레벨의 발광 신호를 전달하고, 상기 복수의 제2 발광 신호선에 온 전압 레벨의 발광 신호를 전달하는 단계
    를 포함하는 표시 장치의 구동 방법.
  11. 제10 항에 있어서,
    상기 온 전압 레벨의 발광 신호를 전달하는 단계는,
    상기 부분 구동 선택 신호가 제1 레벨일 때, 상기 동기 신호에 의해 상기 제2 발광 클럭 신호를 입력받고, 상기 제2 발광 클럭 신호에 따라 제1 시프트 신호 및 상기 제1 시프트 신호를 반전시킨 제1 발광 신호를 전달하는 단계; 및
    상기 부분 구동 선택 신호가 상기 제1 레벨일 때 상기 제1 시프트 신호에 의해 상기 제1 발광 클럭 신호를 입력받고, 상기 제1 발광 클럭 신호에 따라 제2 시프트 신호 및 상기 제2 시프트 신호를 반전시킨 제2 발광 신호를 전달하는 단계
    를 포함하는 표시 장치의 구동 방법.
  12. 제10 항에 있어서,
    상기 오프 전압 레벨의 발광 신호를 전달하는 단계는,
    상기 부분 구동 신호가 제2 레벨일 때, 상기 동기 신호, 제1 및 제2 발광 클럭 신호가 소정의 전압 레벨을 유지하는 단계를 포함하는 표시 장치의 구동 방법.
  13. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부; 및
    상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 상기 영역 선택 신호가 반전된 반전 영역 선택 신호 및 상기 복수의 주사 신호 중 적어도 두 개의 주사 신호에 따라 상기 복수의 발광 신호 중 상기 표시 영역에 대응하는 발광 신호를 온 전압 레벨로 생성하고, 상기 비표시 영역에 대응하는 발광 신호를 오프 전압 레벨로 생성하는 발광 구동부
    를 포함하는 표시 장치.
  14. 제13 항에 있어서, 상기 발광 구동부는
    상기 복수의 발광 신호선 각각에 연결되어, 상기 반전 영역 선택 신호 및 상기 복수의 주사 신호 중 대응하는 제1 주사 신호에 따라 상기 오프 전압 레벨의 발광 신호를 생성하고, 상기 영역 선택 신호 및 상기 제1 주사 신호에 이어서 생성되는 제2 주사 신호에 따라 상기 온 전압 레벨의 발광 신호를 생성하는 복수의 발광 신호 생성부를 포함하는 표시 장치.
  15. 제14 항에 있어서, 복수의 발광 신호 생성부 각각은
    상기 제1 주사 신호가 입력되는 게이트 단자 및 제1 전원전압이 입력되는 소스 단자를 포함하는 제1 트랜지스터;
    상기 제2 주사 신호가 입력되는 게이트 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 소스 단자를 포함하는 제2 트랜지스터;
    상기 영역 선택 신호가 입력되는 게이트 단자, 상기 제2 트랜지스터의 드레인 단자에 연결된 소스 단자 및 제2 전원전압이 입력되는 드레인 단자를 포함하는 제3 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 전원전압이 입력되는 소스 단자 및 상기 제1 트랜지스터의 드레인 단자에 연결된 드레인 단자를 포함하는 제4 트랜지스터;
    상기 제4 트랜지스터의 드레인 단자에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 소스 단자를 포함하는 제5 트랜지스터;
    상기 제1 전원전압이 입력되는 일단 및 상기 제5 트랜지스터의 드레인 단자에 연결된 타단을 포함하는 제1 커패시터;
    상기 제1 주사 신호가 입력되는 게이트 단자, 상기 제5 트랜지스터의 드레인 단자에 연결된 소스 단자 및 상기 제2 전원전압이 입력되는 드레인 단자를 포함하는 제6 트랜지스터;
    상기 반전 영역 선택 신호가 입력되는 게이트 단자, 상기 제1 커패시터의 타단에 연결된 소스 단자 및 상기 제2 전원전압이 입력되는 드레인 단자를 포함하는 제7 트랜지스터;
    상기 제1 커패시터의 타단에 연결된 게이트 단자 및 상기 제1 전원전압이 입력되는 소스 단자를 포함하는 제8 트랜지스터;
    상기 제5 트랜지스터의 게이트 단자에 연결된 게이트 단자, 상기 제8 트랜지스터의 드레인 단자에 연결된 소스 단자 및 상기 제2 전원전압이 입력되는 드레인 단자를 포함하는 제9 트랜지스터; 및
    상기 제9 트랜지스터의 게이트 단자에 연결된 일단 및 상기 제9 트랜지스터의 소스 단자에 연결된 타단을 포함하는 제2 커패시터
    를 포함하는 표시 장치.
  16. 제13 항에 있어서,
    수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받아 상기 복수의 주사 신호를 순차적으로 생성하는 주사 구동부를 더 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 주사 구동부는,
    상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 주사 신호로 출력하는 복수의 제1 주사 신호 생성부; 및
    상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 주사 신호로 출력하는 복수의 제2 주사 신호 생성부
    를 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 입력 신호는 상기 복수의 제2 주사 신호 생성부 중 자신보다 앞서고 인접한 제2 주사 신호 생성부로부터 출력된 제2 주사 신호 및 상기 동기 신호 중 어느 하나인 표시 장치.
  19. 제17 항에 있어서,
    상기 제2 입력 신호는 상기 복수의 제1 주사 신호 생성부 중 자신보다 앞서고 인접한 제1 주사 신호 생성부로부터 출력된 제1 주사 신호인 표시 장치.
  20. 제13 항에 있어서,
    상기 표시 영역의 복수의 데이터 선에 유효 데이터를 전달하고, 상기 상기 비표시 영역의 복수의 데이터 선에 무효 데이터를 전달하는 데이터 구동부를 더 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 데이터 구동부는,
    상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 유효 데이터를 상기 복수의 데이터 선에 전달하고, 상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 무효 데이터를 상기 복수의 데이터 선에 전달하는 표시 장치.
  22. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 복수의 발광 신호가 전달되는 복수의 발광 신호선 및 상기 복수의 주사선, 상기 복수의 데이터선 및 상기 복수의 발광 신호선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하는 표시 장치의 구동 방법에 있어서,
    상기 표시부의 표시 영역과 비표시 영역을 구분하는 영역 선택 신호, 상기 영역 선택 신호가 반전된 반전 영역 선택 신호 및 상기 복수의 주사 신호 중 적어도 두 개의 주사 신호를 전달받는 단계;
    상기 반전 영역 선택 신호 및 상기 두 개의 주사 신호 중 제1 주사 신호에 따라 상기 복수의 발광 신호 중 상기 표시 영역에 대응하는 발광 신호를 온 전압 레벨로 생성하는 단계; 및
    상기 영역 선택 신호 및 상기 두 개의 주사 신호 중 제2 주사 신호에 따라 상기 복수의 발광 신호 중 상기 비표시 영역에 대응하는 발광 신호를 오프 전압 레벨로 생성하는 단계
    를 포함하는 표시 장치의 구동 방법.
  23. 제22 항에 있어서,
    수직 동기 신호에 동기되어 발생하는 동기 신호, 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호가 반 주기만큼 시프트된 제2 발광 클럭 신호, 상기 제2 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제1 초기화 신호 및 상기 제1 발광 클럭 신호에 대해 소정의 위상 지연을 가지는 제2 초기화 신호를 입력받아 상기 복수의 주사 신호를 순차적으로 생성하는 단계를 더 포함하는 표시 장치의 구동 방법.
  24. 제23 항에 있어서, 상기 복수의 주사 신호를 순차적으로 생성하는 단계는,
    상기 제1 발광 클럭 신호에 동기되어 입력되는 제1 입력 신호 및 상기 제1 초기화 신호에 따라 상기 제2 발광 클럭 신호 및 제1 전원전압 중 하나를 복수의 제1 주사 신호로 출력하는 단계; 및
    상기 제2 발광 클럭 신호에 동기되어 입력되는 제2 입력 신호 및 상기 제 2 초기화 신호에 따라 상기 제1 발광 클럭 신호 및 상기 제1 전원전압 중 하나를 복수의 제2 주사 신호로 출력하는 단계
    를 포함하는 표시 장치의 구동 방법.
  25. 제22 항에 있어서,
    상기 표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 복수의 데이터 선에 유효 데이터를 전달하는 단계; 및
    상기 비표시 영역에 대응하는 상기 영역 선택 신호가 인가되는 기간 동안 상기 복수의 데이터 선에 무효 데이터를 전달하는 단계
    를 더 포함하는 표시 장치의 구동 방법.

KR1020100011146A 2010-02-05 2010-02-05 표시 장치 및 그 구동 방법 KR101056434B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100011146A KR101056434B1 (ko) 2010-02-05 2010-02-05 표시 장치 및 그 구동 방법
JP2011013862A JP5404663B2 (ja) 2010-02-05 2011-01-26 表示装置及びその駆動方法
US13/015,520 US8629889B2 (en) 2010-02-05 2011-01-27 Display device and driving method thereof
CN201110034914.6A CN102148009B (zh) 2010-02-05 2011-01-28 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100011146A KR101056434B1 (ko) 2010-02-05 2010-02-05 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR101056434B1 true KR101056434B1 (ko) 2011-08-11

Family

ID=44353374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100011146A KR101056434B1 (ko) 2010-02-05 2010-02-05 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US8629889B2 (ko)
JP (1) JP5404663B2 (ko)
KR (1) KR101056434B1 (ko)
CN (1) CN102148009B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130135507A (ko) * 2012-06-01 2013-12-11 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20140050197A (ko) * 2012-10-18 2014-04-29 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
CN105989797B (zh) * 2015-02-06 2018-10-02 上海和辉光电有限公司 扫描控制线驱动模块以及显示装置
KR20190016858A (ko) * 2017-08-09 2019-02-19 엘지디스플레이 주식회사 표시장치, 전자기기 및 토글링 회로
WO2021159298A1 (en) * 2020-02-12 2021-08-19 Huawei Technologies Co., Ltd. Method of driving display device, display device driving apparatus, display device, and display method

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130000020A (ko) * 2011-06-22 2013-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 발광 제어선 구동부
KR20130055397A (ko) * 2011-11-18 2013-05-28 삼성디스플레이 주식회사 주사 구동 장치, 이를 포함하는 표시 장치 및 주사 구동 장치의 구동 방법
KR101881853B1 (ko) * 2012-02-29 2018-07-26 삼성디스플레이 주식회사 에미션 구동 유닛, 에미션 구동부 및 이를 포함하는 유기 발광 표시 장치
CN102651239B (zh) * 2012-03-29 2014-06-18 京东方科技集团股份有限公司 一种移位寄存器、驱动电路及显示装置
KR101957152B1 (ko) * 2012-05-02 2019-06-19 엘지디스플레이 주식회사 유기전계 발광소자 표시장치, 이의 구동회로 및 방법
KR20130143318A (ko) * 2012-06-21 2013-12-31 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN102760407B (zh) * 2012-07-13 2015-11-25 京东方科技集团股份有限公司 发光控制电路、发光控制方法和移位寄存器
CN102760406B (zh) * 2012-07-13 2015-01-28 京东方科技集团股份有限公司 发光控制电路、发光控制方法和移位寄存器
KR101962432B1 (ko) * 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
TWI497473B (zh) * 2013-07-18 2015-08-21 Au Optronics Corp 移位暫存電路
CN104658475B (zh) * 2013-11-21 2017-04-26 乐金显示有限公司 有机发光二极管显示装置
CN104183219B (zh) 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
TWI525596B (zh) * 2014-02-14 2016-03-11 友達光電股份有限公司 發光控制電路、其驅動電路及其主動矩陣有機發光二極體顯示面板
CN104036714B (zh) * 2014-05-26 2017-02-01 京东方科技集团股份有限公司 Goa电路、显示基板及显示装置
KR102367483B1 (ko) * 2014-09-23 2022-02-25 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
JP2016090922A (ja) * 2014-11-10 2016-05-23 株式会社ジャパンディスプレイ Ｅｌ表示装置及びその制御方法
KR20160075948A (ko) * 2014-12-19 2016-06-30 삼성디스플레이 주식회사 표시 장치
CN105989794B (zh) * 2015-01-29 2018-10-02 上海和辉光电有限公司 Oled显示装置
WO2016154909A1 (zh) * 2015-03-31 2016-10-06 上海和辉光电有限公司 发射控制线驱动器及具有该驱动器的oled面板、显示装置
KR102390958B1 (ko) * 2015-06-22 2022-04-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN106448526B (zh) * 2015-08-13 2019-11-05 群创光电股份有限公司 驱动电路
KR102595497B1 (ko) * 2015-12-30 2023-10-30 엘지디스플레이 주식회사 Em 신호 제어 회로, em 신호 제어 방법 및 유기 발광 표시 장치
CN105702295B (zh) * 2016-01-15 2019-06-14 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN105551433B (zh) * 2016-02-29 2018-06-22 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板
US10109240B2 (en) * 2016-09-09 2018-10-23 Apple Inc. Displays with multiple scanning modes
US10482822B2 (en) 2016-09-09 2019-11-19 Apple Inc. Displays with multiple scanning modes
CN109147664B (zh) * 2017-06-15 2022-07-12 上海和辉光电股份有限公司 一种amoled显示屏
CN107092089A (zh) * 2017-06-26 2017-08-25 上海天马微电子有限公司 一种显示面板及显示装置
US11335301B2 (en) * 2017-06-30 2022-05-17 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Devices and methods for dimming a display screen
CN107958654A (zh) * 2017-11-28 2018-04-24 深圳禾苗通信科技有限公司 一种lcd显示方法和装置
TWI644303B (zh) * 2017-12-12 2018-12-11 友達光電股份有限公司 顯示裝置之驅動方法
KR102733928B1 (ko) * 2018-07-31 2024-11-22 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 전계발광 표시장치
CN109859694B (zh) * 2019-03-19 2021-04-20 京东方科技集团股份有限公司 显示面板及其驱动控制方法、驱动控制电路、显示装置
CN111739428B (zh) * 2020-07-23 2022-04-22 维沃移动通信有限公司 显示组件和显示装置
CN112071258A (zh) * 2020-08-31 2020-12-11 东莞阿尔泰显示技术有限公司 新型led显示屏的控制系统及其休眠方法、唤醒方法
CN113674678B (zh) 2020-10-12 2023-11-10 友达光电股份有限公司 显示装置及驱动方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092802A (ko) * 2001-06-05 2002-12-12 도호꾸 파이오니어 가부시끼가이샤 발광 표시 패널의 구동 장치
KR20030024601A (ko) * 2001-09-18 2003-03-26 도호꾸 파이오니어 가부시끼가이샤 발광 표시 패널의 구동 장치
KR20050083497A (ko) * 2004-02-23 2005-08-26 네오뷰코오롱 주식회사 디스플레이 패널의 부분 스캐닝이 가능한 유기 전계발광표시장치 및 그 구동방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4213376B2 (ja) * 2001-10-17 2009-01-21 パナソニック株式会社 アクティブマトリクス型表示装置及びその駆動方法と携帯情報端末
WO2003075255A1 (fr) * 2002-03-04 2003-09-12 Sanyo Electric Co.,Ltd. Affichage electroluminescent organique et son application
JP4393812B2 (ja) 2003-07-18 2010-01-06 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2007058157A (ja) * 2005-07-26 2007-03-08 Sanyo Epson Imaging Devices Corp 電気光学装置、電気光学装置の駆動方法、および電子機器
WO2007013646A1 (en) * 2005-07-29 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100965022B1 (ko) * 2006-02-20 2010-06-21 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
KR101294016B1 (ko) 2006-11-28 2013-08-08 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
JP2008216961A (ja) * 2007-03-02 2008-09-18 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動回路
JP5262343B2 (ja) * 2008-06-25 2013-08-14 セイコーエプソン株式会社 表示装置、および表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020092802A (ko) * 2001-06-05 2002-12-12 도호꾸 파이오니어 가부시끼가이샤 발광 표시 패널의 구동 장치
KR20030024601A (ko) * 2001-09-18 2003-03-26 도호꾸 파이오니어 가부시끼가이샤 발광 표시 패널의 구동 장치
KR20050083497A (ko) * 2004-02-23 2005-08-26 네오뷰코오롱 주식회사 디스플레이 패널의 부분 스캐닝이 가능한 유기 전계발광표시장치 및 그 구동방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130135507A (ko) * 2012-06-01 2013-12-11 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR20140050197A (ko) * 2012-10-18 2014-04-29 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
KR101965724B1 (ko) * 2012-10-18 2019-04-04 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
CN105989797B (zh) * 2015-02-06 2018-10-02 上海和辉光电有限公司 扫描控制线驱动模块以及显示装置
KR20190016858A (ko) * 2017-08-09 2019-02-19 엘지디스플레이 주식회사 표시장치, 전자기기 및 토글링 회로
KR102419979B1 (ko) * 2017-08-09 2022-07-13 엘지디스플레이 주식회사 표시장치, 전자기기 및 토글링 회로
WO2021159298A1 (en) * 2020-02-12 2021-08-19 Huawei Technologies Co., Ltd. Method of driving display device, display device driving apparatus, display device, and display method

Also Published As

Publication number Publication date
US8629889B2 (en) 2014-01-14
CN102148009B (zh) 2014-10-22
CN102148009A (zh) 2011-08-10
JP2011164606A (ja) 2011-08-25
JP5404663B2 (ja) 2014-02-05
US20110193892A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
KR101056434B1 (ko) 표시 장치 및 그 구동 방법
KR101065411B1 (ko) 표시 장치 및 그 구동 방법
USRE48358E1 (en) Emission control driver and organic light emitting display device having the same
US11967276B2 (en) Display device
US10078980B2 (en) Data driver, display driving circuit, and operating method of display driving circuit
CN102385835B (zh) 双向扫描驱动器及利用该双向扫描驱动器的显示设备
KR101155899B1 (ko) 주사 구동 장치 및 그 구동 방법
WO2016108462A1 (en) Flexible display device with gate-in-panel circuit
KR101073556B1 (ko) 표시 장치
KR102621755B1 (ko) 데이터 드라이버 및 디스플레이 구동 회로
US11798489B2 (en) Gate driver and display device using the same
KR101049809B1 (ko) 표시 장치 및 그 구동 방법
CN111028787B (zh) 通道控制单元和使用通道控制单元的显示装置
CN113012641B (zh) 显示装置
US8125475B2 (en) Data driver and flat panel display using the same
KR20080075340A (ko) 표시 장치 및 이를 포함하는 전자 장치
KR20230009258A (ko) 게이트 구동부 및 이를 이용한 표시 장치
KR102645799B1 (ko) 시프트 레지스터와 이를 이용한 표시장치
KR20130011481A (ko) 데이터 구동부 및 이를 포함하는 액정표시장치
KR20200082895A (ko) 표시패널 및 이를 포함한 유기발광 표시장치
US20240221600A1 (en) Level Shifter and Display Device Including the Same
KR20240078790A (ko) 디스플레이 장치 및 디스플레이 패널
WO2022164177A1 (ko) 디스플레이 모듈 및 디스플레이 모듈의 제어 신호 전송 방법
KR20240056145A (ko) 레벨 시프터와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100205

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110805

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110805

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160801

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180802

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20190801

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20200803

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20240723

Start annual number: 14

End annual number: 14