[go: up one dir, main page]

KR101046651B1 - 고정시간을 최소화하기 위한 클록 데이터 복원장치 - Google Patents

고정시간을 최소화하기 위한 클록 데이터 복원장치 Download PDF

Info

Publication number
KR101046651B1
KR101046651B1 KR1020100040490A KR20100040490A KR101046651B1 KR 101046651 B1 KR101046651 B1 KR 101046651B1 KR 1020100040490 A KR1020100040490 A KR 1020100040490A KR 20100040490 A KR20100040490 A KR 20100040490A KR 101046651 B1 KR101046651 B1 KR 101046651B1
Authority
KR
South Korea
Prior art keywords
clock
edge
input data
control signal
receives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100040490A
Other languages
English (en)
Inventor
오원석
박강엽
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020100040490A priority Critical patent/KR101046651B1/ko
Application granted granted Critical
Publication of KR101046651B1 publication Critical patent/KR101046651B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 고정시간을 최소화하기 위한 클록 데이터 복원장치에 관한 것으로, 입력데이터를 전송받고 위상고정루프부로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터를 한 클록 지연시키는 지연회로와, 입력데이터를 전송받고 위상고정루프부로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터의 상승에지와 하강에지를 검출하는 에지검출부와, 에지검출부로부터 상승에지와 하강에지의 시간정보를 전송받고 위상고정루프부로부터 제어신호를 전송받아 입력데이터 전송속도의 1/2에 해당하는 동기된 클록을 복원하는 이중에지 주입동기식 발진기와, 지연회로로부터 한 클록 지연된 입력데이터를 전송받고 이중에지 주입동기식 발진기로부터 복원된 클록을 전송받아 샘플링하여 입력데이터를 복원하는 샘플러로 구성된 클록 데이터 복원부와; 클록 데이터 복원부의 지연회로와 에지검출부와 이중에지 주입동기식 발진기로 설정된 주파수 클록을 갖는 제어신호를 전송하는 위상고정루프부를 포함하는 것을 특징으로 한다.
이상과 같은 본 발명에 의하면, 클록 데이터 복원부에 의해 고속 직렬 인터페이스를 갖는 데이터 통신에서 고정시간(Lock-time)을 획기적으로 줄여 버스트 모드 동작이 가능하며, 입력부에 의해 넓은 주파수 동작범위를 보장할 수 있다. 이에 따라, 모바일 전자기기의 직렬 인터페이스에 범용적으로 응용될 수 있다.

Description

고정시간을 최소화하기 위한 클록 데이터 복원장치{Clock And Data Recovering Device}
본 발명은 고속 직렬 인터페이스를 갖는 데이터 통신에서 고정시간을 최소화하기 위한 클록 데이터 복원장치에 관한 것이다.
최근 모바일 전자기기에 대한 수요가 급격히 증가하면서 고속 저전력 입출력 링크에 대한 관심이 급증하고 있다. 특히, 인터페이스의 간소화를 위해 저속 병렬 링크에서 고속 직렬 링크로의 전환이 빠르게 이루어지고 있다. 이러한 직렬 인터페이스의 필수적인 핵심기술인 클록 데이터 복원장치는 저전력, 고속 성능뿐만 아니라 범용적으로 사용될 수 있도록 넓은 동작주파수 범위와 버스트 모드 기능을 갖고 있어야 한다.
종래에는 모바일용 직렬 인터페이스에서 넓은 동작주파수 범위를 갖기 위해 위상이동기(Phase Rotator)를 이용한 위상고정루프(Phase Locked Loop, PLL) 기반의 클록데이터 복원장치에 대한 연구가 활발히 진행되고 있다. 그러나, 이러한 PLL 기반의 클록데이터 복원장치는 수십 비트 이상의 고정시간(Lock-time)을 필요로 하여 버스트 모드 동작이 불가능하고, 위상이동기에서 주입되는 위상잡음(Phase Noise) 문제로 특정 응용분야에서 한정적으로 사용할 수 밖에 없는 문제점이 발생하였다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 고속 직렬 인터페이스를 갖는 데이터 통신에서 넓은 주파수 동작범위를 보장하고, 고정시간(Lock-time)을 획기적으로 줄여 버스트모드(burst mode) 동작이 가능하도록 고정시간을 최소화하기 위한 클록 데이터 복원장치을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따른 고정시간을 최소화하기 위한 클록 데이터 복원장치는,
입력데이터를 전송받고 위상고정루프부로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터를 한 클록 지연시키는 지연회로와, 입력데이터를 전송받고 위상고정루프부로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터의 상승에지와 하강에지를 검출하는 에지검출부와, 에지검출부로부터 상승에지와 하강에지의 시간정보를 전송받고 위상고정루프부로부터 제어신호를 전송받아 입력데이터 전송속도의 1/2에 해당하는 동기된 클록을 복원하는 이중에지 주입동기식 발진기와, 지연회로로부터 한 클록 지연된 입력데이터를 전송받고 이중에지 주입동기식 발진기로부터 복원된 클록을 전송받아 샘플링하여 입력데이터를 복원하는 샘플러로 구성된 클록 데이터 복원부와;
클록 데이터 복원부의 지연회로와 에지검출부와 이중에지 주입동기식 발진기로 설정된 주파수 클록을 갖는 제어신호를 전송하는 위상고정루프부를 포함하는 것을 특징으로 한다.
여기서, 상기 클록 데이터 복원부는 고속차동신호인 입력데이터를 입력받아 설정된 레벨로 증폭시키는 증폭기와 심볼간간섭으로 인한 데이터 손실을 보상하는 등화기가 구비된 입력부를 포함한다.
이상과 같은 본 발명에 의하면, 클록 데이터 복원부에 의해 고속 직렬 인터페이스를 갖는 데이터 통신에서 고정시간(Lock-time)을 획기적으로 줄여 버스트 모드 동작이 가능하며, 입력부에 의해 넓은 주파수 동작범위를 보장할 수 있다. 이에 따라, 모바일 전자기기의 직렬 인터페이스에 범용적으로 응용될 수 있다.
도 1은 본 발명의 일실시예에 따른 고정시간을 최소화하기 위한 클록 데이터 복원장치의 구성도를 나타내고,
도 2는 본 발명의 또 다른 일실시예에 따른 고정시간을 최소화하기 위한 클록 데이터 복원장치의 구성도를 나타내며,
도 3은 본 발명의 일실시예에 따른 클록데이터 복원부의 회로도를 나타내며,
도 4는 본 발명의 일실시예에 따른 이중에지 주입동기식 발진기에 사용되는 주입셀의 회로도를 나타낸다.
이하, 첨부된 도면을 참조하여 상세히 설명하기로 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 공지 구성에 대한 구체적인 설명 또는 당업자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
도 1에 도시된 바와 같이, 본 발명에 따른 클록 데이터 복원장치는, 크게 클록 데이터 본원부(100)와 위상고정루프부(200)로 구성될 수 있다.
여기서, 클록 데이터 복원부(100)는 입력데이터를 전송받고 위상고정루프부(200)로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터를 한 클록 지연시키는 지연회로(110)와, 입력데이터를 전송받고 위상고정루프부(200)로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터의 상승에지와 하강에지를 검출하는 에지검출부(120)와, 에지검출부(120)로부터 상승에지와 하강에지의 시간정보를 전송받고 위상고정루프부(200)로부터 제어신호를 전송받아 입력데이터 전송속도의 1/2에 해당하는 동기된 클록을 복원하는 이중에지 주입동기식 발진기(130)와, 지연회로(110)로부터 한 클록 지연된 입력데이터를 전송받고 이중에지 주입동기식 발진기(130)로부터 복원된 클록을 전송받아 샘플링하여 입력데이터를 복원하는 샘플러(140)로 구성된다.
상기 위상고정루프부(200)는 클록 데이터 복원부(100)의 지연회로(110)와 에지검출부(120)와 이중에지 주입동기식 발진기(130)로 설정된 주파수 클록을 갖는 제어신호를 전송하는 기능을 갖는다.
또한, 도 2에서와 같이, 상기 클록 데이터 복원부(100)는 고속차동신호인 입력데이터를 입력받아 설정된 레벨로 증폭시키는 증폭기(162)와 심볼간간섭으로 인한 데이터 손실을 보상하는 등화기(164)가 구비된 입력부(160)를 더 구비하는 것이 바람직하다.
보다 구체적으로, 상기 클록 데이터 복원부(100)는 입력 데이터 전송속도의 1/2에 해당하는 동기된 클록을 복원해내고, 이 복원된 클록을 바탕으로 샘플러가 데이터를 복원하는 역할을 수행한다.
상기 지연회로(110)는 위상고정루프부(200)에서 입력되는 제어신호를 전송받고 고속 직렬 인터페이스를 갖는 데이터 통신에서 외부로부터 입력데이터를 전송받아, 입력데이터를 제어신호의 설정된 주파수 클록에 동기화시키면서 한 클록을 지연시켜 샘플러(140)로 전달한다.
상기 에지검출부(120)는 도 3에서와 같이, 지연회로와 NAND 게이트를 고속에서 동작 가능한 아날로그 구조로 구현되어 고정시간을 최소화할 수 있도록 입력데이터의 상승에지와 하강에지를 모두 검출해낸다. 이렇게 검출된 입력데이터의 상승에지 정보와 하강에지 정보를 이중에지 주입동기식 발진기(130)로 전달한다.
상기 이중에지 주입동기식 발진기(130)는 4개의 주입셀이 링형태로 구성되어, 에지검출부(120)로부터 입력받은 입력데이터의 상승 에지 및 하강 에지의 시간정보에 근거하여 입력 데이터의 전송속도에 1/2에 해당하는 동기된 클록을 복원하여 출력한다. 한편, 주입셀은 도 4에서와 같이 입력신호에 따라 지연회로, 인버터, AND 게이트로 모두 동작가능한 것으로서, 이중에지 주입동기식 발진기(130)에서는 지연회로로써의 동작을 수행한다.
상기 샘플러(140)는 지연회로(110)로부터 지연된 입력데이터를 입력받고 이중에지 주입동기식 발진기(130)로부터 출력된 복원된 클록으로 샘플링함으로써 입력데이터를 복원해내고 정렬하는 역할을 수행한다. 한편, 도 2에서와 같이 샘플러(140)는 샘플러 1(142) 및 샘플러 2(144)로 구성되어 이중에지 주입동기식 발진기(130)로부터 서로 위상이 반대인 복원된 클록을 입력받아 지연회로(110)로부터 지연된 입력데이터를 샘플링하여 서로 90도의 위상차를 갖는 복원된 데이터를 출력할 수 있다. 이렇게 사용자의 요구에 따라 90도의 위상차를 갖는 본원된 데이터의 출력하도록 설계가 가능하다. 이 때, 두개의 샘플러(142, 144)는 전류모드 로직(Current mode Logic) 구조의 플립플롭으로 구성될 수 있다.
상기 위상고정루프부(200)는 도 2에서와 같이, 단지 종래의 PLL(Phase Lock Loop) 구조에 고정시간을 최소화하기 위해 이중에지 주입동기식 발진기(240)를 채용한 형태로 동작되며, 클록발생기(210)를 통해 기준클록을 발생시켜 설정된 출력주파수를 갖는 제어신호를 클록 데이터 복원부(100)의 지연회로(110), 에지검출부(120) 및 이중에지 주입동기식 발진기(130)로 전송한다. 여기서 제어신호는 DC 신호로서, DC 전압값에 따라 이중에지 주입동기식 발진기(130)의 주파수를 결정한다.
한편, 상기 클록 데이터 복원부(100)에 구비되는 입력부(160)는 넓은 주파수 동작범위를 보장하고 전송채널에서의 대역폭 손실을 보상하는 기능을 갖는 것으로서, 고속차동신호인 입력데이터를 입력받아 증폭기(162)를 통해 입력데이터의 레벨을 증폭시킨 후, 등화기(164)를 통해 전송채널의 제한된 대역폭한계로 인한 심볼간 간섭(ISI)으로 인한 데이터 손실을 보상한다. 이 때, 증폭기(162)는 차동신호의 오프셋에러를 최소화하기 위해 오프셋제어신호를 외부로부터 입력받을 수 있다. 여기서, 증폭기(162)는 공통게이트 증폭기인 것이 바람직하며, 등화기(164)는 소스디제너레이션 등화기(164)인 것이 바람직하다.
이상과 같은 본 발명에 의하면, 클록 데이터 복원부(100)에 의해 고속 직렬 인터페이스를 갖는 데이터 통신에서 고정시간(Lock-time)을 획기적으로 줄여 버스트 모드 동작이 가능하며, 입력부(160)에 의해 넓은 주파수 동작범위를 보장할 수 있다. 이에 따라, 모바일 전자기기의 직렬 인터페이스에 범용적으로 응용될 수 있다.
이상, 본 발명에 대하여 도면과 실시예를 가지고 설명하였으나, 본 발명은 특정 실시예에 한정되지 않으며, 이 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범위에서 벗어나지 않으면서 많은 수정과 변형이 가능함을 이해할 것이다. 또한, 상기 도면은 발명의 이해를 돕기 위해 도시된 것으로서, 청구범위를 한정하도록 이해해서는 아니될 것이다.
100 : 클록 데이터 복원부 110 : 지연회로
120 : 에지검출부 130,240 :이중에지 주입동기식 발진기
140 : 샘플러 142 : 샘플러1
144 : 샘플러 2 160 : 입력부
162 : 증폭기 164 : 등화기
200 : 위상고정루프부 210 : 클록 발생기
220 : 위상주파수 검출기 230 : 필터
250 : 주파수 분주기

Claims (2)

  1. 입력데이터를 전송받고 위상고정루프부(200)로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터를 한 클록 지연시키는 지연회로(110)와, 입력데이터를 전송받고 위상고정루프부(200)로부터 제어신호를 전송받아 제어신호를 기준으로 입력데이터의 상승에지와 하강에지를 검출하는 에지검출부(120)와, 에지검출부(120)로부터 상승에지와 하강에지의 시간정보를 전송받고 위상고정루프부(200)로부터 제어신호를 전송받아 입력데이터 전송속도의 1/2에 해당하는 동기된 클록을 복원하는 이중에지 주입동기식 발진기(130)와, 지연회로(110)로부터 한 클록 지연된 입력데이터를 전송받고 이중에지 주입동기식 발진기(130)로부터 복원된 클록을 전송받아 샘플링하여 입력데이터를 복원하는 샘플러(140)로 구성된 클록 데이터 복원부(100)와;
    클록 데이터 복원부(100)의 지연회로(110)와 에지검출부(120)와 이중에지 주입동기식 발진기(130)로 설정된 주파수 클록을 갖는 제어신호를 전송하는 위상고정루프부(200)를 포함하는 고정시간을 최소화하기 위한 클록 데이터 복원장치.
  2. 제 1 항에 있어서,
    상기 클록 데이터 복원부(100)는 고속차동신호인 입력데이터를 입력받아 설정된 레벨로 증폭시키는 증폭기(162)와 심볼간간섭으로 인한 데이터 손실을 보상하는 등화기(164)가 구비된 입력부(160)를 더 구비하는 것을 특징으로 하는 고정시간을 최소화하기 위한 클록 데이터 복원장치.
KR1020100040490A 2010-04-30 2010-04-30 고정시간을 최소화하기 위한 클록 데이터 복원장치 Expired - Fee Related KR101046651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100040490A KR101046651B1 (ko) 2010-04-30 2010-04-30 고정시간을 최소화하기 위한 클록 데이터 복원장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100040490A KR101046651B1 (ko) 2010-04-30 2010-04-30 고정시간을 최소화하기 위한 클록 데이터 복원장치

Publications (1)

Publication Number Publication Date
KR101046651B1 true KR101046651B1 (ko) 2011-07-05

Family

ID=44923163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040490A Expired - Fee Related KR101046651B1 (ko) 2010-04-30 2010-04-30 고정시간을 최소화하기 위한 클록 데이터 복원장치

Country Status (1)

Country Link
KR (1) KR101046651B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416701B1 (ko) 2013-08-29 2014-07-09 주식회사알에프윈도우 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템
KR20240002173A (ko) * 2022-06-28 2024-01-04 고려대학교 산학협력단 무선 광통신용 수신기의 클럭 데이터 복원 장치 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252293A (ja) * 1996-03-14 1997-09-22 Nec Corp 位相同期回路
KR19980033965A (ko) * 1996-11-04 1998-08-05 문정환 광통신 수신기용 클럭 및 데이타(Data) 복구회로
US5812619A (en) 1996-02-28 1998-09-22 Advanced Micro Devices, Inc. Digital phase lock loop and system for digital clock recovery
KR20050008678A (ko) * 2002-04-11 2005-01-21 페어차일드 세미컨덕터 코포레이션 초기화 시퀀스를 갖는 클럭 복구용 ｐｌｌ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812619A (en) 1996-02-28 1998-09-22 Advanced Micro Devices, Inc. Digital phase lock loop and system for digital clock recovery
JPH09252293A (ja) * 1996-03-14 1997-09-22 Nec Corp 位相同期回路
KR19980033965A (ko) * 1996-11-04 1998-08-05 문정환 광통신 수신기용 클럭 및 데이타(Data) 복구회로
KR20050008678A (ko) * 2002-04-11 2005-01-21 페어차일드 세미컨덕터 코포레이션 초기화 시퀀스를 갖는 클럭 복구용 ｐｌｌ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416701B1 (ko) 2013-08-29 2014-07-09 주식회사알에프윈도우 단일 기가비트 이더넷 케이블을 이용한 데이터 고속전송 시스템
KR20240002173A (ko) * 2022-06-28 2024-01-04 고려대학교 산학협력단 무선 광통신용 수신기의 클럭 데이터 복원 장치 및 그 동작 방법
KR102747783B1 (ko) * 2022-06-28 2024-12-31 고려대학교산학협력단 무선 광통신용 수신기의 클럭 데이터 복원 장치 및 그 동작 방법

Similar Documents

Publication Publication Date Title
US8320770B2 (en) Clock and data recovery for differential quadrature phase shift keying
CN104539285B (zh) 数据时钟恢复电路
US6374361B1 (en) Skew-insensitive low voltage differential receiver
Park et al. A 6.7–11.2 Gb/s, 2.25 pJ/bit, single-loop referenceless CDR with multi-phase, oversampling PFD in 65-nm CMOS
US7864911B2 (en) System and method for implementing a phase detector to support a data transmission procedure
US8249207B1 (en) Clock and data recovery sampler calibration
WO2009096199A1 (en) Instant-acquisition clock and data recovery systems and methods for serial communications links
US7932760B2 (en) System and method for implementing a digital phase-locked loop
US10277387B2 (en) Signal recovery circuit, electronic device, and signal recovery method
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
US10461921B2 (en) Apparatus and method for clock recovery
US20160019182A1 (en) Generating a parallel data signal by converting serial data of a serial data signal to parallel data
US20070081619A1 (en) Clock generator and clock recovery circuit utilizing the same
KR101046651B1 (ko) 고정시간을 최소화하기 위한 클록 데이터 복원장치
CN101924537B (zh) 基于电网周波的合并单元同步方法及系统
JP2012205204A (ja) 通信装置及び通信方法
US10015005B2 (en) Clock data recovery circuit, electronic device, and clock data recovery method
EP1544995B1 (en) High frequency binary phase detector
US9054714B2 (en) Clock recovery circuit and clock and data recovery circuit
US7663442B2 (en) Data receiver including a transconductance amplifier
CN1812319B (zh) 实现异步数据跨时钟域的装置
JP2020068458A (ja) 受信装置および送受信システム
CN105591649B (zh) 一种基于过采样结构的时钟数据信号恢复电路
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
Brownlee et al. A 3.2 Gb/s oversampling CDR with improved jitter tolerance

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100430

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110613

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110629

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110630

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20131231

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150109

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20151224

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180410