[go: up one dir, main page]

KR101045573B1 - Ⅲ족 질화물 인헨스먼트 모드 소자 - Google Patents

Ⅲ족 질화물 인헨스먼트 모드 소자 Download PDF

Info

Publication number
KR101045573B1
KR101045573B1 KR1020087001978A KR20087001978A KR101045573B1 KR 101045573 B1 KR101045573 B1 KR 101045573B1 KR 1020087001978 A KR1020087001978 A KR 1020087001978A KR 20087001978 A KR20087001978 A KR 20087001978A KR 101045573 B1 KR101045573 B1 KR 101045573B1
Authority
KR
South Korea
Prior art keywords
group iii
iii nitride
nitride semiconductor
semiconductor body
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087001978A
Other languages
English (en)
Other versions
KR20080030050A (ko
Inventor
로버트 비치
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20080030050A publication Critical patent/KR20080030050A/ko
Application granted granted Critical
Publication of KR101045573B1 publication Critical patent/KR101045573B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H10D30/4738—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having multiple donor layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

게이트 아래에 게이트 장벽(gate barrier)을 포함하는 Ⅲ족 질화물 전력 반도체 소자와 그 소자의 제작 방법이 제공된다.
Ⅲ족 질화물, 인헨스먼트 모드 소자, 전력 반도체 소자, 게이트 장벽, 전력 반도체 소자 제작 방법

Description

Ⅲ족 질화물 인헨스먼트 모드 소자{Ⅲ-NITRIDE ENHANCEMENT MODE DEVICES}
본 발명은 전력 반도체 소자와 관련되어 있으며, 특히 Ⅲ족 질화물 전력 반도체 소자(Ⅲ-nitride power semiconductor devices)와 관련된다.
고 전자 이동도 트랜지스터(High Electron Mobility Transistor, HEMT)는 전통적인 전력 반도체 소자의 한 예이다. HEMT는 Ⅲ족 질화물 반도체를 사용하여 제작되는데, 이 반도체는 본 명세서에 언급된 대로, GaN, AlGaN, InGaN 또는 그와 같은 AlInGaN 계열(system)로부터의 반도체 합금을 의미한다.
전통적으로 알려진 기술에 의하면, HEMT는 예를 들어 도핑되지 않은 GaN으로 구성되는 제 1 Ⅲ족 질화물 반도체 바디와, 제 1 Ⅲ족 질화물 반도체 바디 위에 배치되며 예를 들어 AlGaN으로 구성되는 제 2 Ⅲ족 질화물 반도체 바디를 포함한다. 잘 알려진 대로, 제 1 Ⅲ족 질화물 반도체 바디와 제 2 Ⅲ족 질화물 반도체 바디의 이종접합부(heterojunction)는 일반적으로 2차원 전자가스(two Dimensional Electron Gas, 2DEG)로 언급되는 전도성 영역을 형성하게 된다.
전형적인 HEMT는 또한 적어도 2 개의 전력 전극들(power electrodes)을 포함한다. 전류는 이 2개의 전력 전극들 사이에서 2DEG를 통하여 전도된다.
HEMT는 또한 게이트 구조체(gate arrangement)를 포함하는데, 이 게이트 구조체는 원하는 바에 따라 2DEG를 작동 가능하게 하거나 억제하도록 작동되며, 이에 의해 소자를 온(ON) 시키거나 오프(OFF) 시킬 수 있다. 결과적으로, HEMT는 전계효과 트랜지스터(FET)처럼 작동될 수 있다. 사실, 이러한 소자는 때로는 이종접합 전계효과 트랜지스터(HFET)로서 언급된다.
높은 전류 운반 능력 및 높은 절연 파괴 전압(breakdown voltage) 성능을 갖는 Ⅲ족 질화물계의 이종접합 전력 반도체 소자는 그것의 낮은 손실로 인하여 전력 어플리케이션에 적합하다. 그러나, 많은 Ⅲ족 질화물 반도체 소자들은 노멀리 온(normally ON) 소자인 바, 이는 소자를 오프시키려면 게이트에 바이어스를 걸어주는 것이 요구됨을 의미한다. 노멀리 온 소자들은 전력 어플리케이션에 있어서는 덜 바람직한데, 그 이유는 a) 이러한 소자들은 노멀리 오프 소자보다 덜 효율적으로 작동되고, b) 노멀리 온 소자를 위한 구동 회로가 더욱 복잡하고 그로 인해 더욱 비싸기 때문이다.
그래서, 노멀리 오프의 Ⅲ족 질화물 전력 반도체 소자를 제공하는 것이 요망된다.
본 발명의 목적은 노멀리 오프의 Ⅲ족 질화물 전력 반도체 소자 및 그것의 제작방법을 제공하는 데에 있다.
본 발명의 일 실시형태에 따르면, 반도체 소자를 제작하기 위해 질소 극성(nitrogen polar) Ⅲ족 질화물 반도체(예를 들어 질소 극성 GaN)가 사용된다.
본 발명의 바람직한 실시예에 의하면, 전력 반도체 소자는 바람직하게는,
기판과,
하나의 밴드 갭(band gap)을 갖는 제 1 Ⅲ족 질화물 반도체 바디와 상기 제 1 Ⅲ족 질화물 반도체 바디 위의 또 다른 밴드 갭을 갖는 제 2 Ⅲ족 질화물 반도체 바디를 포함하며, 2차원 전자가스를 갖는 질소 극성 활성 이종접합부와,
적어도 상기 제 2 Ⅲ족 질화물 반도체 바디에 결합되어 있는 게이트 구조체와,
게이트에 바이어스가 걸리지 않았을 때 상기 2차원 전자가스를 중단시키기 위해, 상기 게이트 구조체와 상기 제 2 Ⅲ족 질화물 반도체 바디 사이에 배치되는 게이트 장벽과, 그리고
적어도 상기 제 2 Ⅲ족 질화물 반도체 바디에 결합되어 있는 제 1 전력 전극 및 제 2 전력 전극을 포함한다.
본 발명의 바람직한 실시예에 의하면, 게이트 장벽(gate barrier)은 AlInGaN 계열로부터의 합금으로 구성된다. 예를 들어, AlGaN으로 구성될 수 있다.
본 발명의 일 실시예에 의하면, 게이트 장벽은 절연 스페이서(insulation spacer)에 의해 각 전력 전극으로부터 이격(spaced)되어 위치한다. 이 절연 스페이서는 산화물이다. 예를 들어, 절연 스페이서는 (AlGa)2O3로 구성될 수 있다.
본 발명의 또 다른 실시예에 의하면, 이 반도체 소자는 다수의 활성 Ⅲ족 질화물 이종접합부(active Ⅲ-nitride heterojunction)들을 포함하는데, 각각의 이종접합부는 2DEG를 포함한다. 활성 이종접합부들 중 적어도 하나는 리세스(recess)를 포함할 수 있는데, 이 리세스에 상기 게이트 구조체가 수납된다.
본 발명에 따른 소자는 바람직하게는,
GaN인 Ⅲ족 질화물 반도체 바디를 성장시키는 단계와,
상기 Ⅲ족 질화물 반도체 바디 안의 영역에 수소 이온들을 주입시키는 단계와,
질소 극성 Ⅲ족 질화물 반도체 바디를 얻어내기 위하여 상기 반도체 바디를 상기 영역들을 따라 분리하는 단계와, 그리고
상기 질소 극성 반도체 바디 위에서 Ⅲ족 질화물 반도체 소자를 형성하는 단계에 의해 제작된다.
본 발명의 일 실시형태에 따르면, 상기 방법은 예를 들어 질소 극성 GaN인 질소 극성 Ⅲ족 질화물 바디를 얻어낼 수 있게 함은 물론, 노멀리 오프(normally OFF)인 인헨스먼트형 소자(enhancement type devices)를 제조할 수 있게 한다.
상기 방법은 또한 상기 Ⅲ족 질화물 반도체 바디에 기판을 본딩(bonding)시키는 단계를 포함할 수 있다.
본 발명의 다른 특징들과 이점들은 첨부된 도면을 참조로 한, 다음의 상세한 실시예로부터 명확해질 것이다.
도 1은 본 발명의 제 1 실시예에 따른 소자의 전체적 단면을 개략적으로 보여준다.
도 2A-2F는 본 발명에 따른 소자를 제작하는 방법을 개략적으로 보여준다.
도 3A는 본 발명에 따른 게이트 장벽의 부가로 인한 밴드 다이어그램을 보여준다.
도 3B는 게이트 구조체 아래의 게이트 장벽의 부가로서 얻어지는 결과를 나타내는 밴드 다이어그램을 보여준다.
도 4는 본 발명의 제 2 실시예에 따른 소자의 전체적 단면을 개략적으로 나타낸다.
도 5A는 제 2 실시예의 전력 전극들 하에서의 밴드 다이어그램을 보여준다.
도 5B는 제 2 실시예의 게이트 구조체 하에서의 밴드 다이어그램을 보여준다.
도 6은 본 발명의 제 3 실시예에 따른 소자의 전체적 단면을 나타낸다.
도 7A는 제 3 실시예의 전력 전극들 하에서의 밴드 다이어그램을 보여준다.
도 7B는 제 3 실시예의 게이트 구조체 하에서의 밴드 다이어그램을 보여준다.
도 8은 제 3 실시예에서의 제작 과정을 개략적으로 나타낸다.
도 9는 제 3 실시예의 변형을 개략적으로 나타낸다.
도 1을 참고해 보면, 본 발명의 제 1 실시예에 따른 반도체 소자는 기판(10)(substrate), 본딩 층(12)(bonding layer), 제 1 Ⅲ족 질화물 완충 바디(14)(Ⅲ-nitride buffer body), 제 1 Ⅲ족 질화물 반도체 바디(16), 제 2 Ⅲ족 질화물 반도체 바디(18), 제 2 Ⅲ족 질화물 반도체 바디(18)에 전기적으로 결합되어 있는 제 1 전력 전극(20)과 제 2 전력 전극(22), 그리고 게이트 구조체(24)를 포함한다.
본 발명의 일 실시형태에 따르면, 게이트 장벽(26)은 제 2 Ⅲ족 질화물 반도체 바디(18)의 위에 그리고 게이트 구조체(24)의 아래에 배치되어 있다. 게이트 장벽(26)은 AlInGaN로부터의 합금일 수 있고, 바람직하게는 AlGaN일 수 있다.
본 발명의 또 다른 실시형태에 따르면, 완충 층(14)은 질소 극성 Ⅲ족 질화물 반도체 물질로서, 예를 들어 질소 극성 GaN이다. 그 결과 완충 층(14) 위에 형성된 전체 스택(stack)은 질소 극성이다. 제 1 Ⅲ족 질화물 반도체(16)와 제 2 Ⅲ족 질화물 반도체(18)는 AlInGaN 계열로부터의 각기 다른 합금으로서 각각은 서로 다른 밴드 갭(band gap)을 갖는다. 바람직하게는, 제 1 Ⅲ족 질화물 반도체 바디(16)는 AlGaN인데, 제 2 Ⅲ족 질화물 반도체 바디(18)는 GaN이다. 잘 알려진 바와 같이, 2DEG는 제 1 Ⅲ족 질화물 반도체 바디(16)와 제 2 Ⅲ족 질화물 반도체 바디(18)의 이종접합부에서 형성됨을 밝혀둔다. 따라서 전력 전극들(20, 22)은 전류 전도를 위하여 2DEG에 결합되어 있다. 도 1에 나타난 소자는 노멀리 오프 소자이다. 즉, 게이트 장벽(26)의 존재로 인하여 2DEG가 중단된다. 게이트 구조체(24)는 바이어스를 걸어주었을 때 전류 전도를 허용하기 위하여 2DEG를 복구시키는 게이트 전극(상세히 예시되지는 않은)을 포함함을 밝혀둔다. 그래서, 게이트 전극에 바이어스가 걸리지 않은 때에는 소자는 꺼져있는 상태로 남게 된다. 본 발명의 사상 및 범위를 벗어나지 않는 범위에서, 게이트 전극은, 게이트 장벽(26)과의 쇼트키 접합(schottky contact)을 통해, 혹은 게이트 절연체, 예를 들어, Si3N4, SiO2 등을 통해, 제 1 Ⅲ족 질화물 반도체(16)와 제 2 Ⅲ족 질화물 반도체(18)의 이종접합부에 결합 되어 있다.
본 발명의 일 실시형태에 따르면 본 발명에 의한 소자를 제작할 때 스마트 컷 공정(smart cut technology)이 사용된다.
본 발명에 따른 전력 반도체 소자는 도 2A에 나타난 것과 같이, 적합한 기판(10)(예를 들어 Si) 위에서 전이 층(11)(transition layer)(예를 들어 AlN)을 성장시고, 그 다음 전이 층(11) 위에서 완충 물질(30)(buffer material)을 성장시킴으로써 제작된다.
기판(10)은 바람직하게는 Si이지만, 본 발명의 사상과 범위를 벗어나지 않는 한에서 SiC, 사파이어(sapphire), GaN 기판도 가능하다.
전이 층(11)은 잘 알려진 바와 같이, 알루미늄 농도에 따라 분류된 하나의 AlN으로 바람직하게 구성될 수 있고, 알루미늄 함유도가 다양한 AlN 층들의 스택에 의해 바람직하게 구성될 수도 있다. 완충 물질(30)은 바람직하게는 GaN이다.
도 2B에 나타난 바와 같이, 완충 물질(30)이 성장된 후에는, 수소 원자들(32)이 주입 영역(34)(implant region)을 형성하기 위하여 바람직한 깊이로 그 지역 안에 주입된다. 이 수소 원자는 갈륨과 질소 사이의 본드들을 깨뜨리기 위하여 움직여서 원자는 쉽게 분리된다.
도 2C와 2D를 참고해 보면, 실리콘 물질이 예를 들어 이산화규소 본딩 층(38)(silicon dioxide bonding layer)을 통하여 GaN 층(30)의 위 표면에 본딩되어 있다. GaN 층(30)은 주입 지역(34)을 따라 분리되어 있고, 실리콘 웨이퍼(36)(silicon wafer)를 제거함으로써 GaN 층(30)의 위층이 제거된다. 상세히 말하자면, GaN 층(30)이 분리되도록 유발시키는 어닐링 스트립(annealing strip)이 적용되고, 실리콘 웨이퍼(36)가 제거됨에 따라 GaN 층(30)의 윗부분(37)(top portion)이 제거된다. 윗부분(37)이 질소 극성 GaN 바디(39)를 포함함을 밝혀둔다.
다음으로, 윗부분(37)이 뒤집히고, 예를 들어 분자선 에피택시(Molecular Beam Epitaxy, MBE)를 사용하여, 질소 극성 GaN(39) 위에 또 다른 GaN 층(40)이 성장되고, 결과적으로 완충 층(14)이 형성된다. 그리고 나서, 도 2E에 나타난 바와 같이, 제 1 Ⅲ족 질화물 반도체 바디(16)(예를 들어 AlGaN인)가 완충 층(14) 위에서 성장되고, 제 2 Ⅲ족 질화물 반도체 바디(18)(예를 들어, GaN)가 제 1 Ⅲ족 질화물 반도체 바디(16) 위에서 성장되며, 게이트 장벽 물질(42)이 제 2 Ⅲ족 질화물 반도체 바디(18) 위에서 형성된다. 그 후 도 2F에 나타난 바와 같이, 게이트 구조체를 위한 물질들이 게이트 장벽 물질(42) 위에 쌓이고, 게이트 장벽(26) 위에 게이트 구조체(24)를 얻기 위해 스택(stack)이 패턴화되고 에칭(etching)된다. 그 다음, 도 1에 나타난 제 1 실시예에 따른 소자를 얻기 위하여 전력 전극들(20과 22)이 형성된다. 상기 방법은 기술된 대로 자기 정렬된 게이트 구조체를 형성하기 위한 것임을 밝혀둔다.
또한 스마트 컷 방식이 바람직한 방법이기는 하지만, 다른 방법도 질소 극성 GaN을 얻어내기 위하여 사용될 수 있음을 밝혀둔다. 예를 들어, 기판(이 기판 상에 질소 극성 완충 GaN이 성장함)이 소자의 제작에 앞서서 선택될 수 있다.
도 3A를 참고해 보면, 게이트 아래에서, 게이트 장벽(26)(예를 들어 AlGaN)은 구조체로부터 밴드들이 솟아오르도록 한다. 이 부가된 포텐셜은 전도 밴드(conduction band)를 페르미 준위(fermi level) 위로 끌어올리고, 소자를 오프시킨다. 그러나, 게이트 장벽 층의 제거 후에, 전도 밴드는 도 3B에 예시된 바와 같이 페르미 준위 아래에 놓이게 되어, 축적과 이동도 높은 2DEG를 야기한다. 따라서, 설명된 바와 같은 게이트 구조체 아래에 게이트 장벽 물질의 일부분을 남겨둠으로써 2DEG가 중단되고, 이후 적절한 바이어스를 걸어주면 2DEG는 복구된다. 결과적으로, 인헨스먼트 모드 Ⅲ족 질화물 소자가 본 명세서에서 설명되는 구상에 따라 획득될 수 있다.
제 1 실시예에 따른 소자는 다음과 같은 이유로 이점이 있다:
인헨스먼트 모드 소자인 점;
자기 정렬된 게이트들을 가진다는 점;
소자의 절연 백 플레인(insulting back plane)이 수직의 절연파괴전압의 문제점들을 제거한다는 점;
규소 기판 위에 두꺼운 GaN의 에피택셜 층을 필요로 하지 않는다는 점; 그리고
소자의 얇은 GaN 완충부분(buffer)이 게이트 아래의 완충부분을 통하여 기생 누설(parasitic leakage)을 감소시킨다는 점에서 이점이 있다.
도 4를 참고해 보면, 제 2 실시예에 따른 전력 반도체 소자는, 제 1 Ⅲ족 질화물 반도체 바디(16)(예를 들어 AlGaN)와 같은 물질로 이루어진 제 3 Ⅲ족 질화물 반도체 바디(44), 제 2 Ⅲ족 질화물 반도체 바디(18)(예를 들어 GaN)와 같은 물질로 이루어진 제 4 Ⅲ족 질화물 반도체 바디(46)를 포함한다. 제 4 Ⅲ족 질화물 반도체 바디(46)는 제 3 및 제 4 Ⅲ족 질화물 반도체 바디(44 및 46)의 이종접합부에서 2DEG를 중단시키도록 리세스(recess)(48)를 포함한다. 게이트 구조체(24)는 리세스(48)의 내부에 수납된다. 도 4에서 각각 2DEG를 포함하는 2 개의 활성 Ⅲ족 질화물 이종접합부들(19 및 21)을 보여주고 있지만, 제 2 실시예에 따른 소자는 향상된 전도를 위해 다수의 활성 Ⅲ족 질화물 이종접합부들을 포함한다. 나아가 이 실시예에서 층(44)은 활성 이종접합부의 일부분으로서 뿐만 아니라 게이트 장벽으로서의 역할도 한다는 것을 밝혀 둔다.
도 5A는 전력 전극들(20 및 22) 아래에서의 밴드들의 상태와 관련된 밴드 다이어그램을 나타내고 있고, 도 5B는 제 2 실시예에 따른 소자의 게이트 구조체 아래에서의 상태를 보여주는 밴드 다이어그램을 나타내고 있다.
제 2 실시예에 따른 소자는 제 3 Ⅲ족 질화물 반도체 바디(44)와 제 4 바디 (46)가 형성되는 것과, 제 4 바디(46)가 게이트 구조체와 전력 전극들(20 및 22)을 형성하기에 앞서서 리세스를 형성하게 되는 것을 제외하면, 도 2A-2F에 예시된 과정에 따라 제작된다.
제 2 실시예에 따른 소자는 다음과 같은 이유로 이점이 있다:
인헨스먼트 모드 소자인 점;
자기 정렬된 게이트를 포함하는 점;
소자의 절연 백 플레인이 수직의 절연파괴전압의 문제점들을 제거시킨다는 점;
규소 기판 위에 두꺼운 GaN의 에피택셜 층을 필요로 하지 않는다는 점;
소자의 얇은 GaN 완충부분이 게이트 아래의 완충부분을 통하여 기생 누설을 감소시킨다는 점;
AlGaN 위의 GaN에 대한 선별적인 에칭기술이 공지되어 있기 때문에 공지된 기술을 사용하여 제작될 수 있다는 점; 그리고
그 제작은 AlGaN의 가능한 산화(oxidation)와 연관될 수 있다는 점에서 이점이 있다.
도 6을 참고하면, 제 3 실시예에 따른 소자는 제 2 Ⅲ족 질화물 반도체(18) 위에 있으면서 게이트 구조체(24)의 아래에 있는 게이트 장벽(26)을 포함하는데, 이 장벽은 예를 들어 (AlGa)2O3인 산화물 바디(48)에 의해, 개별적인 전력 전극들의 양쪽으로부터 떨어진 곳에 위치한다.
도 7A는 제 3 실시예에서의 전력 전극들 아래에서의 상태들과 관련된 밴드 다이어그램을 나타내고, 도 7B는 게이트 구조체(24) 아래에서의 상태들과 관련된 밴드 다이어그램을 나타낸다.
제 3 실시예에 따른 소자는 장벽 물질(42)이 게이트 구조체가 제조되기 전에 적절하게 산화되는 것을 제외하면 도 2A-2B에 예시된 것과 동일한 과정에 따라 제작되는 것임을 밝혀 둔다.
산화물 바디(48)는 산화되지 않아야 하는 부분들을 적절한 마스크로 마스킹(masking)하고, 그 후 마스킹되지 않은 부분들을 산화시키는 과정에 의해 형성될 수 있다. 그래서, 도 8에 나타난 대로, 마스크(50)가 도포되고 마스킹되지 않은 부분들은 산화된다. 적절한 마스크 물질로는 Si3N4이 있다. 또 다른 적절한 마스크는 산화된 후에 SiO2(52)로 바뀌는 실리콘으로 형성될 수 있다. 그 후 SiO2(52)는 게이트 절연체로서 사용될 수 있다.
아래의 이점들은 개시된 사항으로부터 명확해진다.
질소 극성 물질은 인헨스먼트 모드 Ⅲ족 질화물 소자를 달성하기 위한 추가적인 길을 제시해 준다;
다수의 이종접합부들은 층들의 개수에 따라 2DEG를 생산하거나 억제할 수 있다;
스마트 컷 공정의 이용은 Si 기판들 위의 GaN물질의 생성과 관련되는데, 이러한 생성은 실리콘 위의 두꺼운 에피택셜 GaN 층을 필요로 하지 않는다;
웨이퍼 본딩은 수직의 절연파괴전압을 제거한다;
웨이퍼 본딩은 GaN 완충부분의 두께를 감소시키고 그에 대응하는 누설 경로(leakage path)를 감축시키며, 완충부(buffer)의 저항력의 제약 조건들을 감소시키고, 그래서 C 혹은 Fe 코핑(coping) 및 대응하는 트래핑(trapping) 문제의 필요성을 없앤다; 그리고
질소 극성 물질은 본딩 과정 중 두 번째 플립(flip)을 제거함으로써 스마트 컷 공정의 복잡성을 감소시킨다.
본 발명은 특정한 실시예와의 관계에서 기술되어왔으나, 다른 많은 변형, 수정 및 다른 용도가 당업자에게는 명확하게 보일 것이다. 그러므로, 본 발명은 본 명세서의 특정 개시 내용에 국한되어서는 안 되고, 오로지 첨부된 특허청구범위에 의해서만 해석되어야 한다.

Claims (23)

  1. 전력 반도체 소자로서,
    기판과;
    하나의 밴드 갭(band gap)을 갖는 제 1 Ⅲ족 질화물 반도체 바디 및 상기 제 1 Ⅲ족 질화물 반도체 바디 위의 또 다른 밴드 갭을 갖는 제 2 Ⅲ족 질화물 반도체 바디를 포함하며 제1의 2차원 전자가스를 갖는 제 1 질소 극성 활성 이종접합부와;
    상기 제 2 Ⅲ족 질화물 반도체 바디에 결합되는 게이트 구조체(gate arrangement)와;
    상기 게이트 구조체에 바이어스가 걸리지 않을 때 상기 제1의 2차원 전자가스를 중단시키도록, 상기 게이트 구조체와 상기 제 2 Ⅲ족 질화물 반도체 바디 사이에 배치되는 게이트 장벽(gate barrier)과; 그리고
    상기 제 2 Ⅲ족 질화물 반도체 바디에 결합되는 제 1 전력 전극과 제 2 전력 전극을 포함하는 전력 반도체 소자.
  2. 제1항에 있어서,
    Ⅲ족 질화물 완충 층(buffer layer)과, 그리고 상기 Ⅲ족 질화물 완충 층과 상기 기판 사이의 본딩 층(bonding layer)을 더 포함하는 것을 특징으로 하는 전력 반도체 소자.
  3. 제2항에 있어서,
    상기 기판은 실리콘으로 구성되고, 그리고 상기 본딩 층은 이산화규소로 구성되는 것을 특징으로 하는 전력 반도체 소자.
  4. 제3항에 있어서,
    상기 Ⅲ족 질화물 완충 층은 GaN으로 구성되는 것을 특징으로 하는 전력 반도체 소자.
  5. 제1항에 있어서,
    상기 게이트 장벽은 InAlGaN의 합금으로 구성되는 것을 특징으로 하는 전력 반도체 소자.
  6. 제1항에 있어서,
    상기 게이트 장벽은 AlGaN으로 구성되는 것을 특징으로 하는 전력 반도체 소자.
  7. 제1항에 있어서,
    상기 게이트 장벽은 개별적인 산화물 바디에 의해 각 전력 전극으로부터 이격되어 위치해 있는 것을 특징으로 하는 전력 반도체 소자.
  8. 제7항에 있어서,
    상기 게이트 장벽은 AlInGaN의 합금으로 구성되고, 그리고 상기 산화물 바디는 (AlGa)2O3로 구성되는 것을 특징으로 하는 전력 반도체 소자.
  9. 제7항에 있어서,
    상기 게이트 장벽은 AlGaN으로 구성되고, 그리고 상기 산화물 바디는 (AlGa)2O3로 구성되는 것을 특징으로 하는 전력 반도체 소자.
  10. 제1항에 있어서,
    상기 제 1 질소 극성 활성 이종접합부 위에 형성되는 제 2 질소 극성 활성 이종접합부를 더 포함하며, 여기서 상기 제 2 질소 극성 활성 이종접합부는 제 3 Ⅲ족 질화물 반도체 바디 및 제 4 Ⅲ족 질화물 반도체 바디를 포함하고, 상기 제 3 Ⅲ족 질화물 반도체 바디와 상기 제 4 Ⅲ족 질화물 반도체 바디는 서로 다른 밴드 갭을 가지며 제2의 2차원 전자가스를 형성하는 것을 특징으로 하는 전력 반도체 소자.
  11. 제10항에 있어서,
    상기 제 4 Ⅲ족 질화물 반도체 바디는 상기 게이트 구조체를 수납하기 위한 리세스를 포함하는 것을 특징으로 하는 전력 반도체 소자.
  12. 반도체 소자를 생산하는 방법으로서,
    Ⅲ족 질화물 반도체 바디를 성장시키는 단계와;
    상기 Ⅲ족 질화물 반도체 바디 내의 임의 영역에 수소 이온을 주입하는 단계와;
    상기 영역을 따라 상기 Ⅲ족 질화물 반도체 바디를 분리하여 질소 극성 Ⅲ족 질화물 반도체 바디를 획득하는 단계와; 그리고
    상기 질소 극성 Ⅲ족 질화물 반도체 바디 위에 Ⅲ족 질화물 반도체 소자를 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 생산 방법.
  13. 제12항에 있어서,
    상기 Ⅲ족 질화물 반도체 바디에 기판을 본딩하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 생산 방법.
  14. 제12항에 있어서,
    상기 Ⅲ족 질화물 반도체 바디는 GaN으로 구성되는 것을 특징으로 하는 반도체 소자 생산 방법.
  15. 제12항에 있어서,
    상기 Ⅲ족 질화물 반도체 소자는 게이트 구조체와, 그리고 상기 게이트 구조체 아래의 게이트 장벽을 포함하는 것을 특징으로 하는 반도체 소자 생산 방법.
  16. 제15항에 있어서,
    상기 게이트 장벽은 AlInGaN 계열로부터의 합금인 것을 특징으로 하는 반도체 소자 생산 방법.
  17. 제16항에 있어서,
    상기 게이트 장벽은 AlGaN으로 구성되는 것을 특징으로 하는 반도체 소자 생산 방법.
  18. 제12항에 있어서,
    상기 Ⅲ족 질화물 반도체 소자는, 게이트 구조체와, 제 1 전력 전극과, 제 2 전력 전극과, 상기 게이트 구조체 아래의 게이트 장벽과, 그리고 상기 전력 전극 각각과 상기 게이트 장벽 사이에 배치되는 절연 스페이서(insulation spacer)를 포함하는 것을 특징으로 하는 반도체 소자 생산 방법.
  19. 제18항에 있어서,
    상기 게이트 장벽은 AlInGaN 계열로부터의 합금으로 구성되는 것을 특징으로 하는 반도체 소자 생산 방법.
  20. 제18항에 있어서,
    상기 게이트 장벽은 AlGaN으로 구성되는 것을 특징으로 하는 반도체 소자 생산 방법.
  21. 제18항에 있어서,
    상기 절연 스페이서들은 (AlGa)2O3로 구성되는 것을 특징으로 하는 반도체 소자 생산 방법.
  22. 제12항에 있어서,
    상기 Ⅲ족 질화물 반도체 소자는 Ⅲ족 질화물 활성 이종접합부를 하나 이상 포함하는 것을 특징으로 하는 반도체 소자 생산 방법.
  23. 제12항에 있어서,
    상기 Ⅲ족 질화물 반도체 소자는, 게이트 구조체를 수납하는 리세스를 구비한 Ⅲ족 질화물 활성 이종접합부를 하나 이상 포함하는 것을 특징으로 하는 반도체 소자 생산 방법.
KR1020087001978A 2005-07-06 2006-07-06 Ⅲ족 질화물 인헨스먼트 모드 소자 Expired - Fee Related KR101045573B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US69698505P 2005-07-06 2005-07-06
US60/696,985 2005-07-06
PCT/US2006/026323 WO2007006001A2 (en) 2005-07-06 2006-07-06 Iii-nitride enhancement mode devices

Publications (2)

Publication Number Publication Date
KR20080030050A KR20080030050A (ko) 2008-04-03
KR101045573B1 true KR101045573B1 (ko) 2011-07-01

Family

ID=37605219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001978A Expired - Fee Related KR101045573B1 (ko) 2005-07-06 2006-07-06 Ⅲ족 질화물 인헨스먼트 모드 소자

Country Status (5)

Country Link
US (1) US7759699B2 (ko)
JP (1) JP5202312B2 (ko)
KR (1) KR101045573B1 (ko)
DE (1) DE112006001751B4 (ko)
WO (1) WO2007006001A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627197B1 (ko) * 2015-01-30 2016-06-03 충남대학교산학협력단 열근 무 품종을 구분하기 위한 특이 마커 및 이의 용도

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP2008306130A (ja) * 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
US8312292B2 (en) 2007-07-31 2012-11-13 Viasat, Inc. Input output access controller
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US8159003B2 (en) * 2007-11-26 2012-04-17 International Rectifier Corporation III-nitride wafer and devices formed in a III-nitride wafer
US7999288B2 (en) * 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5587564B2 (ja) * 2009-06-19 2014-09-10 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US7999287B2 (en) 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8957454B2 (en) 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US20120274366A1 (en) 2011-04-28 2012-11-01 International Rectifier Corporation Integrated Power Stage
US8853707B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with etched leadframe
US8853706B2 (en) 2011-05-04 2014-10-07 International Rectifier Corporation High voltage cascoded III-nitride rectifier package with stamped leadframe
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US9087812B2 (en) 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US20150255547A1 (en) * 2012-03-29 2015-09-10 Agency For Science, Technology And Research III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
TWI588955B (zh) * 2012-09-24 2017-06-21 索泰克公司 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
JP6042994B2 (ja) * 2012-10-26 2016-12-14 アールエフエイチアイシー コーポレイション 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
WO2015172348A1 (en) 2014-05-15 2015-11-19 The Procter & Gamble Company Dentifrice compositions having dental plaque mitigation or improved fluoride uptake
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
JP6023825B2 (ja) * 2015-01-14 2016-11-09 株式会社豊田中央研究所 半導体装置
US9627473B2 (en) * 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
US11024717B2 (en) 2018-03-22 2021-06-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
CN109346407A (zh) * 2018-09-21 2019-02-15 张海涛 氮化镓hemt的制造方法
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
US12040356B2 (en) * 2020-04-13 2024-07-16 Guangdong Zhineng Technology Co., Ltd. Fin-shaped semiconductor device, fabrication method, and application thereof
CN111584628B (zh) * 2020-05-28 2021-03-26 浙江大学 增强型GaN HEMT器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026434A (ko) * 1994-12-22 1996-07-22 양승택 GaAs 화합물 반도체 소자의 게이트 형성방법
KR19980063741A (ko) * 1996-12-04 1998-10-07 이데이노부유끼 전계 효과 트랜지스터 및 그 제조 방법
KR20020070104A (ko) * 2001-02-27 2002-09-05 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
KR20040018502A (ko) * 2001-07-24 2004-03-03 크리, 인코포레이티드 절연 게이트 갈륨 비소 질화물/갈륨 질화물계 고전자이동도 트랜지스터

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601692B1 (en) * 1992-09-14 1997-11-12 Kabushiki Kaisha Toshiba Electronic device incorporating artificial super lattice
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
US6040225A (en) * 1997-08-29 2000-03-21 The Whitaker Corporation Method of fabricating polysilicon based resistors in Si-Ge heterojunction devices
GB2338592A (en) * 1998-06-19 1999-12-22 Secr Defence Single electron transistor
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP2000277724A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 電界効果トランジスタとそれを備えた半導体装置及びその製造方法
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
JP3690594B2 (ja) * 2001-07-25 2005-08-31 日本電信電話株式会社 ナイトライド系化合物半導体の電界効果トランジスタ
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ及びその製造方法
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
US7001867B2 (en) * 2002-05-21 2006-02-21 Conocophillips Company Rare earth aluminates and gallates supported rhodium catalysts for catalytic partial oxidation of hydrocarbons
JP2004140339A (ja) * 2002-09-25 2004-05-13 Univ Chiba 窒化物系ヘテロ構造を有するデバイス及びその製造方法
AU2003285768A1 (en) 2002-12-11 2004-06-30 Ammono Sp. Z O.O. A template type substrate and a method of preparing the same
JP4469139B2 (ja) * 2003-04-28 2010-05-26 シャープ株式会社 化合物半導体ｆｅｔ
DE60336543D1 (de) * 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
US7488992B2 (en) * 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
US8120139B2 (en) * 2003-12-05 2012-02-21 International Rectifier Corporation Void isolated III-nitride device
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026434A (ko) * 1994-12-22 1996-07-22 양승택 GaAs 화합물 반도체 소자의 게이트 형성방법
KR19980063741A (ko) * 1996-12-04 1998-10-07 이데이노부유끼 전계 효과 트랜지스터 및 그 제조 방법
KR20020070104A (ko) * 2001-02-27 2002-09-05 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
KR20040018502A (ko) * 2001-07-24 2004-03-03 크리, 인코포레이티드 절연 게이트 갈륨 비소 질화물/갈륨 질화물계 고전자이동도 트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627197B1 (ko) * 2015-01-30 2016-06-03 충남대학교산학협력단 열근 무 품종을 구분하기 위한 특이 마커 및 이의 용도

Also Published As

Publication number Publication date
US20070007547A1 (en) 2007-01-11
JP5202312B2 (ja) 2013-06-05
WO2007006001A3 (en) 2009-04-16
US7759699B2 (en) 2010-07-20
WO2007006001A9 (en) 2007-03-29
WO2007006001A2 (en) 2007-01-11
DE112006001751B4 (de) 2010-04-08
JP2009503810A (ja) 2009-01-29
DE112006001751T5 (de) 2008-05-08
KR20080030050A (ko) 2008-04-03

Similar Documents

Publication Publication Date Title
KR101045573B1 (ko) Ⅲ족 질화물 인헨스먼트 모드 소자
US7728355B2 (en) Nitrogen polar III-nitride heterojunction JFET
US10249715B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
US8900939B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
US9214517B2 (en) Semiconductor device using 2-dimensional electron gas and 2-dimensional hole gas and method of manufacturing the semiconductor device
US8716756B2 (en) Semiconductor device
US7465968B2 (en) Semiconductor device and method for fabricating the same
JP2009224801A (ja) 増強／空乏モード擬似形態高電子移動度トランジスタデバイス
WO2007108404A1 (ja) 半導体電界効果トランジスタ及びその製造方法
JP2015065241A (ja) 半導体装置の製造方法および半導体装置
JP2016054215A (ja) 化合物半導体装置及びその製造方法
US20130146888A1 (en) Monolithic semiconductor device and method for manufacturing the same
US20200395447A1 (en) Semiconductor Device and Method for Fabricating a Wafer
CN103314438A (zh) 氮化物系半导体装置
JP2010153748A (ja) 電界効果半導体装置の製造方法
US12046669B2 (en) HEMT and method of fabricating the same
TW201929221A (zh) 半導體元件及其製作方法
JP6360239B2 (ja) 半導体装置の製造方法および半導体装置
US12224333B2 (en) HEMT with stair-like compound layer at drain
TW202416535A (zh) 基於氮化鎵的常閉型半導體裝置
TW202345402A (zh) 半導體裝置
US20140217416A1 (en) Nitrides based semiconductor device

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20080124

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080131

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090730

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20100531

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110614

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110624

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110627

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140611

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140611

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150608

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150608

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160621

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170616

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180619

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230405