[go: up one dir, main page]

KR101036388B1 - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101036388B1
KR101036388B1 KR1020080080986A KR20080080986A KR101036388B1 KR 101036388 B1 KR101036388 B1 KR 101036388B1 KR 1020080080986 A KR1020080080986 A KR 1020080080986A KR 20080080986 A KR20080080986 A KR 20080080986A KR 101036388 B1 KR101036388 B1 KR 101036388B1
Authority
KR
South Korea
Prior art keywords
solder
post
surface treatment
forming
treatment layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080080986A
Other languages
English (en)
Other versions
KR20100022351A (ko
Inventor
이동규
문선재
최진원
정태준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080080986A priority Critical patent/KR101036388B1/ko
Priority to US12/289,273 priority patent/US20100044084A1/en
Publication of KR20100022351A publication Critical patent/KR20100022351A/ko
Application granted granted Critical
Publication of KR101036388B1 publication Critical patent/KR101036388B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 및 이의 제조 방법을 제공한다. 상기 인쇄회로기판은 패드가 형성된 기판; 상기 기판상에 배치되며, 상기 패드를 노출하는 솔더 레지스트; 상기 패드상에 배치된 포스트; 상기 포스트상에 배치된 표면처리층; 및 상기 표면처리층상에 배치된 범프를 포함하여, 포스트와 범프간의 결합 신뢰성을 확보할 수 있다.
범프, 포스트, 표면처리층, 플립 칩 패키징, 인쇄회로기판

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본원 발명은 인쇄회로기판에 관한 것으로, 구체적으로 포스트와 범프사이에 표면처리층을 구비하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
최근 전자제품이 소형화, 경량화되는 추세에 따라, 이에 구비되는 반도체 소자 부품 또한 소형화 및 박형화되는 추세에 있다. 이와 같은 기술 추세에 대응하기 위해서 반도체 소자를 패키지용 인쇄회로기판에 실장하는 패키징 기술에 대한 관심이 높아지고 있다.
다수의 패키징 기술 중 플립칩 패키징은 도전성의 솔더범프를 이용하여 반도체 칩의 도전패드와 인쇄회로기판의 도전패드를 직접적으로 접속시키는 기술이다. 이로써, 플립칩 패키징은 미세한 피치를 갖는 패드를 갖는 인쇄회로기판에 적용될 수 있어, 경박단소화며 집약적인 회로 구성을 갖는 반도체 패키지를 제조할 수 있다. 또한, 플립칩 패키징에 의한 반도체 패키지는 기존의 다른 패키징 기술로 형성 된 반도체 패키지에 비해 신호전달거리를 줄일 수 있어 반도체 칩의 속도를 향상시킬 수 있다.
이와 같은 장점을 가짐에 따라, 상기 플립칩 패키징은 널리 연구되고 있으며, 상용화되고 있다. 그러나, 상기 플립칩 패키징은 상기 인쇄회로기판의 회로 패턴 및 패드가 점점 미세화되는 것에 대응하는데 한계가 있었다. 즉, 상기 회로 패턴 및 패드의 미세화에 따라, 상기 솔더 범프의 피치가 미세화되어야 한다. 이때, 상기 솔더 범프 피치가 미세화될 수록, 상기 범프의 높이 즉, 스탠드 오프가 낮아지게 되는 문제점이 있었다. 상기 스탠드 오프가 낮아질 경우, 고온에서 상기 범프는 기판과 반도체 소자간의 열 팽창률 차이로 인해 발생하는 과도한 응력을 받게 될 수 있다. 이와 같은 과도한 응력은 범프의 분열을 초래하고, 이로 인해 범프 접합 신뢰도가 저하될 수 있다.
따라서, 상기 범프 피치가 미세화됨에 따라 발생하는 신뢰성 저하를 방지하기 위해, 일정한 높이를 갖는 금속 포스트를 형성한 후, 상기 금속 포스트 표면에 솔더를 도금 및 리플로우 공정을 수행하여 상기 금속 포스트상에 솔더 범프를 형성하였다.
그러나, 상기 리플로우 공정에서, 상기 금속 포스트와 상기 솔더 범프사이에 거대한 금속간 화합물(Iner metallic Compound)이 형성되어 상기 금속 포스트와 상기 솔더 범프간의 결합력이 저하되었다. 여기서, 상기 금속간 화합물은 적정 두께, 예컨대 3um이하의 두께로 형성될 경우 두 금속간의 결합간의 결합력을 증가시키는 역할을 하지만, 상기 금속간 화합물의 두께가 과도하게 증가할 경우, 두 금속간의 결합력을 오히려 저하시킨다. 특히, 상기 금속 포스트는 Cu로 형성되는데, Cu와 솔더를 직접적으로 접촉할 경우, 상기 금속간 화합물의 두께를 제어하는 것은 더욱 어렵다.
또한, 상기 솔더를 형성하기 전에, 상기 금속 포스트가 외부에 노출되어 상기 포스트가 산화될 수 있다. 이와 같은 산화로 인해, 상기 포스트에 대한 상기 솔더의 젖음성이 저하될 수 있다. 이로 인해, 인쇄회로기판과 반도체 칩간의 접촉 신뢰성이 저하되는 문제점이 발생하였다.
따라서, 종래 플립칩 패키징을 위한 패키지 기판에 금속 포스트를 구비하여 미세한 피치를 갖는 범프를 형성할 수 있었으나, 거대한 금속간 화합물(Iner metallic Compound) 및 포스트의 산화로 인해 상기 포스트와 범프간의 접촉 신뢰성이 저하되는 문제점이 있었다.
본원 발명의 과제는 포스트와 범프사이에 표면처리층을 구비하여, 포스트와 범프 간의 접촉 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 이의 제조 방법을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 인쇄회로기판을 제 공한다. 상기 인쇄회로기판은 패드가 형성된 기판; 상기 기판상에 배치되며, 상기 패드를 노출하는 솔더 레지스트; 상기 패드상에 배치된 포스트; 상기 포스트상에 배치된 표면처리층; 및 상기 표면처리층상에 배치된 범프를 포함한다.
여기서, 상기 표면처리층은 Ni-Sn계 금속간 화합물(Inter Metallic Compound)을 포함한다.
또한, 상기 패드와 상기 포스트 사이에 배치된 계면층을 더 포함할 수 있다.
또한, 상기 범프는 상기 포스트 상면에 캡 형태로 배치될 수 있다.
또한, 상기 포스트는 상기 솔더 레지스트의 상면으로부터 일부가 돌출된 형태를 가질 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 인쇄회로기판의 제조 방법을 제공한다. 상기 제조 방법은 패드가 형성된 기판을 제공하는 단계; 상기 기판상에 상기 패드를 노출하는 솔더 레지스트를 형성하는 단계; 상기 노출된 패드상에 포스트를 형성하는 단계; 상기 포스트상에 예비 표면처리층을 형성하는 단계; 및 상기 예비 표면처리층상에 솔더의 형성 및 리플로우 공정을 수행하여, 표면처리층 및 범프를 형성하는 단계를 포함한다.
여기서, 상기 예비 표면처리층은 Au/Ni, Au/Ni alloy, Ni, Ni-alloy, Ad/Ni, Pd/Ni alloy, Au/Pd/Ni 및 Au/Pu/Ni-alloy 중 어느 하나로 형성할 수 있다.
또한, 상기 패드와 상기 포스트사이에 계면층을 더 형성할 수 있다.
또한, 상기 포스트를 형성하는 단계와 상기 예비 표면처리층을 형성하는 단계사이에 상기 솔더 레지스트상에 레지스트 패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 솔더는 상기 레지스트 패턴의 상면에 대하여 평탄하게 형성한다.
또한, 상기 레지스트 패턴은 상기 솔더에 리플로우 공정을 수행한 후에 제거될 수 있다.
본원 발명의 인쇄회로기판은 포스트와 범프간의 계면 결합력을 증대시킬 수 있는 표면처리층을 구비함에 따라, 상기 포스트와 상기 범프간의 접촉 신뢰성을 향상시킬 수 있다.
또한, 상기 표면처리층에 의해, 상기 포스트의 산화를 방지할 수 있으며, 상기 포스트에 대한 상기 범프를 형성하는 솔더의 젖음성을 향상시킬 수 있다.
또한, 상기 솔더의 리플로우 공정후에 레지스트 패턴을 제거함에 따라, 상기 포스트의 측면으로 상기 솔더가 확산되는 것을 방지할 수 있어, 상기 솔더의 사용을 최소화할 수 있다. 이와 더불어, 상기 솔더의 사용량 제어가 용이해짐에 따라, 상기 솔더의 과도한 사용으로 인한 근접한 범프들을 서로 연결하는 브리지가 형성되는 것을 방지할 수 있다.
이하, 본 발명의 실시예들은 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하면, 기판(100)상에 패드(110)가 배치되어 있다. 상기 기판(100)은 반도체 기판 또는 회로기판일 수 있으며, 이에 한정되는 것은 아니다. 예컨대, 상기 기판(100)은 교대로 적층된 회로층과 절연층을 포함하는 다층 회로기판일 수 있다.
상기 패드를 통해, 상기 기판(100)과 외부 부품, 예컨대 반도체 칩은 서로 전기적으로 접속된다. 도면에는 도시되지 않았으나, 상기 기판(100)상에 패드(110)외에 회로 패턴이 더 배치될 수 있다.
상기 패드(110)를 포함하는 기판(100)상에 솔더 레지스트(150)가 배치되어 있다. 상기 패드(110)와 상기 외부 부품간의 전기적 접속을 위해, 상기 솔더 레지스트(150)는 상기 패드(110)를 노출하는 개구를 구비한다. 본 발명의 실시예에서, 상기 솔더 레지스트(150) 및 회로를 형성하는 재질에 대해서 한정하는 것은 아니며, 당업계에서 통상적으로 사용되는 것이라면 무엇이든 사용가능하다.
상기 솔더 레지스트(150)로부터 노출된 상기 패드(110)상에 포스트(120)가 배치되어 있다. 이때, 상기 포스트(120)는 상기 솔더 레지스트(150)의 상면으로부터 일부가 돌출된 형태를 가진다. 상기 포스트(120)로 인해, 인쇄회로기판과 상기 외부 부품간의 거리, 즉 스탠드 오프를 높게 형성할 수 있다. 이로 인해, 고온에서 후술될 범프(140)는 인쇄회로기판과 반도체 칩간의 열 팽창률 차이로 인해 발생하는 과도한 응력을 완화시킬 수 있어, 범프(140)의 접합 신뢰도를 향상시킬 수 있다. 또한, 상기 포스트(120)는 외부에 노출됨에 따라, 상기 기판(100)에서 발생되는 열을 더욱 효율적으로 분산시킬 수 있다.
상기 포스트(120)는 전도성을 갖는 재질로 이루어질 수 있다. 상기 전도성 재질의 예로서는 Cu, Ni, Sn 및 Au로 이루어질 수 있다.
이에 더하여, 도면에는 도시되지 않았으나, 상기 패드(110)와 상기 포스트(120)사이에 계면층이 더 구비될 수 있다. 상기 계면층은 상기 패드(110)의 산화를 방지하는 역할을 할 수 있다. 상기 계면층을 형성하는 재질의 예로서는 Ni 및 Ni/Au등을 포함할 수 있다.
상기 포스트(120)상에 표면처리층(130)이 배치되어 있다. 상기 표면처리층(130)은 상기 포스트(120)와 후술될 범프(140)간의 계면 결합력을 향상시키는 역할을 한다. 이때, 상기 표면처리층(130)은 3um 이하의 두께로 형성하는 것이 바람직하다. 여기서, 상기 표면처리층(130)이 3um 이상으로 형성될 경우, 상기 범프(140)와 상기 포스트(120)의 계면 결합력을 오히려 쇠퇴시킬 수 있기 때문이다. 상기 표면처리층(130)은 금속간 화합물(Inter Metallic Compound)로 이루어질 수 있다. 여기서, 상기 금속간 화합물은 1um이하의 균일한 두께로 형성되는 특성을 갖는 Ni-Sn계 금속간 화합물로 이루어질 수 있다. 이에 따라, 상기 표면처리층(130)은 상기 포스트(120)상에 배치되어, 상기 포스트(120)와 범프(140)의 계면 결합력 을 향상시킬 수 있다. 또한, 상기 표면처리층(130)은 상기 포스트(120)의 산화를 방지할 수 있어, 상기 표면처리층(130)은 상기 범프(140)를 형성하는 솔더의 젖음성을 향상시키는 역할을 더 수행할 수 있다.
상기 표면처리층(130)상에 범프(140)가 배치되어 있다. 상기 범프(140)는 상기 표면처리층(130)을 형성하는 재질과 함께 Ni-Sn계 금속간 화합물을 형성하기 위해 Sn계 금속을 포함할 수 있다. 예컨대, 상기 범프(140)는 Sn, Sn-Ag 및 Sn-Ag-Cu중 어느 하나를 포함할수 있다. 상기 범프(140)는 상기 포스트(120)의 상면상에만 배치된다. 즉, 상기 범프(140)는 상기 포스트(120) 상에 캡의 형태로 형성될 수 있다.
따라서, 본 발명의 실시예에서 인쇄회로기판은 포스트(120)상에 표면처리층(130)을 구비하여 포스트(120)와 범프(140)간의 접촉 신뢰성을 향상시킬 수 있다.
도면에 도시된 160은 포스트(120)를 형성하기 위한 시드층이다.
도 2 내지 도 11은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 2를 참조하면, 인쇄회로기판을 형성하기 위해, 먼저 패드(110)가 형성된 기판(100)을 제공한다. 상기 기판(100)은 반도체 기판 또는 회로기판일 수 있다.
상기 기판(100)상에 상기 패드(110)를 노출하는 솔더 레지스트(150)를 형성한다. 상기 솔더 레지스트(150)는 감광성 수지를 도포한 후, 상기 도포된 감광성 수지막에 노광 및 현상공정을 수행하여 형성할 수 있다. 상기 감광성 수지를 형성하는 재질의 예로서는 에폭시계 수지 및 아크릴계 수지등을 포함할 수 있다.
이에 더하여, 상기 패드(110) 및 솔더 레지스트(150)를 포함하는 기판(100)상에 계면층을 더 형성할 수 있다. 상기 계면층은 상기 패드(110)의 산화를 방지하는 역할을 할 수 있다. 상기 계면층 재질의 예로서는 Ni 또는 Ni/Au일 수 있다. 상기 계면층은 무전해 도금법을 통해 형성할 수 있다. 본 발명의 실시예에서, 상기 계면층을 형성하는 것으로 설명하였으나, 상기 패드(110)상에 포스트(120)를 형성하기 전에 상기 패드(110)상의 산화막을 제거하는 산세 처리를 수행할 경우, 상기 계면층 형성은 생략될 수도 있다.
도 3을 참조하며, 상기 패드(110) 및 솔더 레지스트(150)를 포함하는 기판(100)상에 시드층(160)을 형성한다. 상기 시드층(160)을 형성하는 재질의 예로서는 Cu로 형성할 수 있다. 상기 시드층(160)의 형성 방법의 예로서는 무전해 도금법을 통해 형성할 수 있다.
도 4를 참조하면, 상기 시드층(160)을 포함하는 기판(100)상에 감광성막(220a)을 형성한다. 상기 감광성막(220a)상에 노광 및 현상 공정을 수행하여, 도 5에서와 같이 상기 패드(110)를 노출하는 레지스트 패턴(220b)을 형성한다. 즉, 상기 레지스트 패턴(220b)은 상기 솔더 레지스트(150)상에 배치된다.
도 6을 참조하면, 상기 레지스트 패턴(220b) 및 상기 솔더 레지스트(150)에 의해 노출된 상기 패드(110)상에 포스트(120)를 형성한다. 상기 포스트(120)는 전해 도금법을 통해 형성할 수 있다. 상기 포스트(120)를 형성하는 재질의 예로서는, Cu, Ni, Sn 및 Au로 형성할 수 있다.
도 7을 참조하면, 상기 포스트(120) 상에 표면처리층(130)을 형성하기 위한 예비 표면처리층(130a)을 형성한다. 상기 예비 표면처리층(130a)을 형성하는 재질의 예로서는 Au/Ni, Au/Ni alloy, Ni, Ni-alloy, Ad/Ni, Pd/Ni alloy, Au/Pd/Ni 및 Au/Pu/Ni-alloy등을 포함할 수 있다. 상기 예비 표면처리층(130a)은 전해 도금법 또는 무전해 도금법을 사용하여 형성할 수 있다.
상기 예비 표면처리층(130a)은 상기 범프(140)를 형성하는 솔더의 젖음성 및 상기 포스트(120)의 산화를 방지하는 역할을 할 수 있다.
도 8을 참조하면, 상기 예비 표면처리층(130a)상에 솔더(140a)를 형성한다. 상기 솔더(140a)는 상기 레지스트 패턴(220b)의 개구에 채워지며 평탄하게 형성한다. 즉, 상기 솔더(140a)의 상면과 상기 레지스트 패턴(220b)의 상면은 일직선상에 배치된다. 이로써, 상기 범프(140)를 다수개로 형성할 경우, 상기 범프(140)들간의 높이 편차를 줄일 수 있다.
상기 솔더(140a)를 평탄하게 형성하는 방법에 대해서는 상세하게 후술하기로 한다.
도 9를 참조하면, 상기 솔더(140a)에 리플로우 공정을 수행함에 따라, 상기 포스트(120) 상에 범프(140)를 형성한다. 상기 리플로우 공정에서 상기 예비 표면처리층(130a)의 Ni와 상기 솔더(140a)의 Sn간의 금속간화합물을 주성분으로 하는 표면처리층(130)이 형성된다. 즉, 상기 표면처리층(130)은 Ni-Sn계 금속간 화합물일 수 있다. 상기 표면처리층(130)은 Ni-Sn계 금속간 화합물의 특성상 1um이하로 형성된다. 이에 따라, 상기 표면처리층(130)은 상기 포스트(120)와 범프(140)간의 계면 결합력을 향상시키는 역할을 하게 되어, 상기 포스트(120)와 범프(140)간의 결합 신뢰성을 향상시킬 수 있다.
또한, 상기 레지스트 패턴(220b)에 의해, 리플로우 공정에서 상기 포스트(120)의 측면으로 솔더(140a)가 확산되는 것을 방지할 수 있다. 이로써, 상기 솔더(140a)가 상기 포스트(120)의 측면으로 확산되는 것을 고려하지 않아도 되므로, 상기 솔더(140a)의 사용량을 최소화할 수 있다. 이에 더하여, 상기 포스트(120)의 측면에 금속간 화합물이 형성되는 것을 방지할 수 있다.
도 10을 참조하면, 리플로우 공정을 수행한 후, 상기 레지스트 패턴(220b)을 제거한다. 이에 따라, 상기 포스트(120)는 상기 솔더 레지스트(150)의 상면으로부터 일부가 돌출된 형태를 가지게 된다.
도 11을 참조하면, 상기 레지스트 패턴(220b)을 제거한 후, 상기 레지스트 패턴(220b)의 하부에 배치되었던 시드층(160)을 제거함으로써, 도 12에서와 같이, 플립칩 패키징에 적용할 수 있는 인쇄회로기판을 제조할 수 있다.
따라서, 본 발명의 실시예에 따른 인쇄회로기판의 제조 방법에 의하면, 포스트(120)와 범프(140)사이에 표면처리층(130)을 형성하여, 포스트(120)와 범프(140)간의 결합 신뢰성을 향상시킬 수 있었다.
또한, 리플로우 공정후에 레지스트 패턴(220b)을 제거함에 따라, 솔더(140a)의 사용량을 최소화할 수 있었다.
또한, 레지스트 패턴(220b)을 기준으로 솔더(140a)를 평탄하게 형성함에 따 라, 범프(140)간의 높이 편차를 줄일 수 있었다.
이하, 도 12 내지 도 14는 솔더를 평탄하게 형성하는 방법을 더욱 상세하게 설명한다.
도 12는 솔더의 형성 방법을 보여주는 단면도이다.
도 12를 참조하면, 개구를 갖는 레지스트 패턴(220b)이 형성된 기판(100)상에 스퀴지 인쇄장치를 이용하여 솔더 페이스트(140a)를 도포한다. 여기서, 상기 스퀴지(300)가 상기 기판(100)상을 이동하면서, 상기 솔더 페이스트(140a)는 상기 개구상에 충진되며 평탄하게 형성될 수 있다.
도 13 및 도 14는 솔더를 형성하는 다른 방법을 보여주는 단면도이다.
도 13을 참조하면, 개구를 갖는 레지스트 패턴(220b)이 형성된 기판(100)상에 도금 공정을 수행하여 솔더(140a)를 형성한다. 이때, 상기 솔더(140a)는 상기 개구에 충진되며 평탄하게 형성할 수 있다. 그러나, 상기 도금 공정을 제어함에 있어, 공정이 어려워지므로, 상기 솔더(140a)는 상기 개구에 충진되며 상기 레지스트 패턴(220b)의 표면으로부터 돌출되도록 형성한다. 이후, 돌출된 솔더는 기계적 연마공정, 예컨대 버프(400)를 이용한 연마공정을 수행하여 제거함으로써, 상기 솔더(140a)를 평탄하게 형성할 수 있다. 이에 더하여, 상기 범프의 높이를 제어해야 할 경우, 상기 레지스트 패턴(220b)의 표면을 더 연마할 수 있다.
따라서, 본 발명의 실시예에서, 상기 솔더(140a)를 평탄하게 형성함으로써, 상기 솔더에 의해 형성된 범프의 높이 편차를 줄일 수 있다.
도 1은 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 11은 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위해 도시한 단면도들이다.
도 12는 솔더의 형성 방법을 보여주는 단면도이다.
도 13 및 도 14는 솔더를 형성하는 다른 방법을 보여주는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110 : 패드
120 : 포스트 130 : 표면처리층
130a : 예비 표면처리층 140 : 범프
150 : 솔더 레지스트 160 : 시드층

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 패드가 형성된 기판을 제공하는 단계;
    상기 기판상에 상기 패드를 노출하는 솔더 레지스트를 형성하는 단계;
    상기 노출된 패드상에 포스트를 형성하는 단계;
    상기 포스트상에 예비 표면처리층을 형성하는 단계;
    상기 예비 표면처리층상에 솔더를 형성하는 단계; 및
    상기 예비 표면처리층과 상기 솔더 일부의 반응을 통해 Ni-Sn계 금속간 화합물(Inter Metallic Compound)로 이루어진 표면처리층을 형성하고 이와 동시에 상기 표면처리층상에 배치된 범프를 형성하기 위해 상기 예비 표면처리층과 상기 솔더에 리플로우 공정을 수행하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  7. 제 6 항에 있어서.
    상기 예비 표면처리층은 Au/Ni, Au/Ni alloy, Ni, Ni-alloy, Ad/Ni, Pd/Ni alloy, Au/Pd/Ni 및 Au/Pu/Ni-alloy 중 어느 하나로 형성하는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 패드와 상기 포스트사이에 계면층을 더 형성하는 인쇄회로기판의 제조 방법.
  9. 제 6 항에 있어서,
    상기 기판 상에 상기 패드를 노출하는 솔더레지스트를 형성하는 단계와 상기 노출된 패드 상에 포스트를 형성하는 단계 사이에, 상기 솔더 레지스트상에 레지스트 패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 솔더는 상기 레지스트 패턴의 상면에 대하여 평탄하게 형성하는 인쇄회로기판의 제조 방법.
  11. 제 9 항에 있어서,
    상기 레지스트 패턴은 상기 예비 표면처리층과 상기 솔더에 리플로우 공정을 수행한 후에 제거되는 인쇄회로기판의 제조 방법.
  12. 삭제
KR1020080080986A 2008-08-19 2008-08-19 인쇄회로기판 및 이의 제조 방법 Expired - Fee Related KR101036388B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080080986A KR101036388B1 (ko) 2008-08-19 2008-08-19 인쇄회로기판 및 이의 제조 방법
US12/289,273 US20100044084A1 (en) 2008-08-19 2008-10-23 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080080986A KR101036388B1 (ko) 2008-08-19 2008-08-19 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100022351A KR20100022351A (ko) 2010-03-02
KR101036388B1 true KR101036388B1 (ko) 2011-05-23

Family

ID=41695285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080986A Expired - Fee Related KR101036388B1 (ko) 2008-08-19 2008-08-19 인쇄회로기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20100044084A1 (ko)
KR (1) KR101036388B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255954B1 (ko) 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
CN102484081A (zh) * 2009-07-02 2012-05-30 弗利普芯片国际有限公司 用于垂直柱互连的方法和结构
KR101119839B1 (ko) * 2010-05-23 2012-02-28 주식회사 네패스 범프 구조물 및 그 제조 방법
TWI435666B (zh) * 2010-07-20 2014-04-21 Lg Innotek Co Ltd 輻散熱電路板及其製造方法
EP2731993B1 (en) * 2011-07-12 2023-08-30 LG Innotek Co., Ltd. Epoxy resin compound and radiant heat circuit board using the same
JP2014072326A (ja) * 2012-09-28 2014-04-21 Hitachi Chemical Co Ltd 半導体素子搭載用パッケージ基板及びその製造方法
TWI473227B (zh) 2012-11-15 2015-02-11 矽品精密工業股份有限公司 基板之連接結構及其製法
US9992863B2 (en) 2013-08-23 2018-06-05 Apple Inc. Connector inserts and receptacle tongues formed using printed circuit boards
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
US10115692B2 (en) * 2016-09-14 2018-10-30 International Business Machines Corporation Method of forming solder bumps

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335388A (ja) * 1997-06-04 1998-12-18 Ibiden Co Ltd ボールグリッドアレイ
US20020033531A1 (en) 2000-09-04 2002-03-21 Fumiaki Matsushima Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP2003142811A (ja) * 2001-11-06 2003-05-16 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US20040089946A1 (en) * 2002-11-12 2004-05-13 Amkor Technology, Inc. Chip size semiconductor package structure
US7043830B2 (en) * 2003-02-20 2006-05-16 Micron Technology, Inc. Method of forming conductive bumps
US20090108443A1 (en) * 2007-10-30 2009-04-30 Monolithic Power Systems, Inc. Flip-Chip Interconnect Structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335388A (ja) * 1997-06-04 1998-12-18 Ibiden Co Ltd ボールグリッドアレイ
US20020033531A1 (en) 2000-09-04 2002-03-21 Fumiaki Matsushima Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
JP2003142811A (ja) * 2001-11-06 2003-05-16 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255954B1 (ko) 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법

Also Published As

Publication number Publication date
US20100044084A1 (en) 2010-02-25
KR20100022351A (ko) 2010-03-02

Similar Documents

Publication Publication Date Title
KR101036388B1 (ko) 인쇄회로기판 및 이의 제조 방법
US7812460B2 (en) Packaging substrate and method for fabricating the same
TWI506738B (zh) 封裝結構及其製法
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
JP5085932B2 (ja) 実装体及びその製造方法
KR100744606B1 (ko) 패키지 기판 제조방법
WO2013108323A1 (ja) 半導体装置製造方法および半導体装置
KR101034161B1 (ko) 반도체 패키지 기판
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
CN103098191A (zh) 电子元器件安装体、电子元器件及基板
CN101859733A (zh) 半导体封装构造、半导体封装构造用载板及其制造方法
EP3301712A1 (en) Semiconductor package assembley
TWI406342B (zh) 具有非阻焊限定型防焊層之半導體封裝及其製造方法
WO2009151108A1 (ja) 実装基板、及び基板、並びにそれらの製造方法
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
US7901997B2 (en) Method of manufacturing semiconductor device
TWI476844B (zh) 導電凸塊的製造方法及具有導電凸塊的電路板結構
CN101217134A (zh) 球栅阵列封装的基板结构及其植球方法
JP3802824B2 (ja) 配線基板の製造方法
JP4525148B2 (ja) 半導体装置およびその製造方法
KR20110013902A (ko) 패키지 및 그 제조방법
JP3898628B2 (ja) 配線基板及び、その製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080819

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100604

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20101206

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110503

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110516

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110516

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180227