KR101035661B1 - Method for manufacturing thin film transistor and thin film transistor thereby - Google Patents
Method for manufacturing thin film transistor and thin film transistor thereby Download PDFInfo
- Publication number
- KR101035661B1 KR101035661B1 KR1020100016774A KR20100016774A KR101035661B1 KR 101035661 B1 KR101035661 B1 KR 101035661B1 KR 1020100016774 A KR1020100016774 A KR 1020100016774A KR 20100016774 A KR20100016774 A KR 20100016774A KR 101035661 B1 KR101035661 B1 KR 101035661B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- source
- photoresist layer
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 415
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 139
- 239000004065 semiconductor Substances 0.000 claims abstract description 122
- 238000000206 photolithography Methods 0.000 claims abstract description 57
- 239000011241 protective layer Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims description 64
- 230000001681 protective effect Effects 0.000 claims description 57
- 238000000059 patterning Methods 0.000 claims description 38
- 238000009832 plasma treatment Methods 0.000 claims description 37
- 239000007772 electrode material Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 239000007769 metal material Substances 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 14
- 150000004706 metal oxides Chemical class 0.000 claims description 14
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 4
- 239000005751 Copper oxide Substances 0.000 claims description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 4
- 229910000431 copper oxide Inorganic materials 0.000 claims description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000395 magnesium oxide Substances 0.000 claims description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 4
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims 4
- 238000002360 preparation method Methods 0.000 claims 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 제조 공정이 간단하고, 생산성 및 신뢰성이 향상된 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터에 관한 것이다.
이를 위해, 본 발명은 절연 기판을 구비하는 기판 구비 단계와, 기판 상부에 게이트 전극을 형성하는 게이트 전극 형성 단계와, 기판 및 게이트 전극 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계와, 게이트 절연막 상부에 반도체층을 증착하는 반도체층 형성 단계와 반도체층 상부에 양성 포토레지스트 및 게이트 전극에 대응하여 패턴이 형성된 마스크를 이용한 사진식각공정으로 보호층을 형성하는 제 1 사진식각단계와, 보호층 및 반도체층 상부에 음성 포토레지스트 및 마스크를 이용한 사진식각공정으로 상기 보호층의 일부가 노출되도록 소스/드레인 전극을 형성하는 제 2 사진식각단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법을 개시한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor having a simple manufacturing process, and to improved productivity and reliability, and a thin film transistor thereby.
To this end, the present invention provides a substrate providing step including an insulating substrate, a gate electrode forming step of forming a gate electrode on the substrate, a gate insulating film forming step of forming a gate insulating film on the substrate and the gate electrode, and an upper portion of the gate insulating film. A first photolithography step of forming a protective layer by a semiconductor layer forming step of depositing a semiconductor layer in the photolithography process and a photolithography process using a mask in which a pattern is formed corresponding to a positive photoresist and a gate electrode on the semiconductor layer, and a protective layer and a semiconductor A method of manufacturing a thin film transistor comprising a second photolithography step of forming a source / drain electrode to expose a portion of the protective layer by a photolithography process using a negative photoresist and a mask on the layer.
Description
본 발명은 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터에 관한 것이다. The present invention relates to a method for manufacturing a thin film transistor and a thin film transistor thereby.
박막 트랜지스터(Thin Film Transistor; TFT)는 액정표시장치 등의 액티브 소자로 이용된다. 그리고, 박막 트랜지스터는 일반적으로 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하여 형성된다. Thin film transistors (TFTs) are used as active elements in liquid crystal displays and the like. In addition, the thin film transistor generally includes a semiconductor layer, a gate electrode, a source electrode, and a drain electrode.
이러한, 박막 트랜지스터는 소스/드레인 전극의 형성시 과도한 식각에 의하여 반도체층이 함께 식각되는 것을 막기 위하여, 반도체층 상부에 에치스토퍼층(Etch-Stopper Layer:ESL)이 더 형성되게 된다. 또한, 이러한 에치스토퍼층은 반도체층 계면(Interface)이 외부 공기 및 수분에 노출되어 전기적 특성이 열화되는 것을 방지하는 역할을 한다. In the thin film transistor, an etching-stopper layer (ESL) is further formed on the semiconductor layer to prevent the semiconductor layer from being etched together due to excessive etching during the formation of the source / drain electrodes. In addition, the etch stopper layer serves to prevent the semiconductor layer interface from being exposed to external air and moisture and deteriorating electrical characteristics.
이하, 에치스토퍼층을 갖는 박막 트랜지스터의 구조 및 제조 방법에 대하여 자세히 설명하도록 한다. Hereinafter, the structure and manufacturing method of the thin film transistor having an etch stopper layer will be described in detail.
도 1은 종래의 박막 트랜지스터를 도시한 단면도이다. 1 is a cross-sectional view showing a conventional thin film transistor.
도 1을 참조하면, 종래기술에 의한 박막 트랜지스터(10)는 기판(11), 기판(11) 상부의 게이트 전극(12), 기판(11) 및 게이트 전극(12) 상부의 게이트 절연막(13), 게이트 절연막(13) 상부의 반도체층(14), 반도체층(14) 상부에 게이트 전극(12)에 대응하여 형성되는 에치스토퍼층(15) 및 반도체층(14) 상부 및 에치스토퍼층(15) 상부에 에치스토퍼층(15)이 일부 노출되도록 형성되는 소스/드레인 전극(16)을 포함한다. Referring to FIG. 1, the
에치스토퍼층(15)과 소스/드레인 전극(16)은 패턴을 형성하기 위하여 각각 상이한 마스크를 사용하여 사진식각공정을 행하게 된다. 다시 말해, 종래기술에 의한 박막 트랜지스터(10)는 에치스토퍼층(15)의 패턴 형성을 위한 제 1 마스크와 소스/드레인 전극(16)의 패턴을 형성하기 위한 제 2 마스크를 따로 제조하여, 이들을 가지고 사진식각공정에 의하여 제조되어 진다.The
본 발명의 목적은 제조 공정이 간단하고, 생산성 및 신뢰성이 향상된 박막 트랜지스터의 제조 방법 및 이에 의한 박막 트랜지스터를 제공함에 있다. An object of the present invention is to provide a method for manufacturing a thin film transistor with a simple manufacturing process, improved productivity and reliability, and a thin film transistor thereby.
상기한 목적을 달성하기 위해 본 발명에 따른 박막 트랜지스터의 제조 방법은 절연 기판을 구비하는 기판 구비 단계; 상기 기판 상부에 게이트 전극을 형성하는 게이트 전극 형성 단계; 상기 기판 및 상기 게이트 전극 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계; 상기 게이트 절연막 상부에 반도체층을 증착시키는 반도체층 형성 단계; 상기 반도체층 상부에 양성 포토레지스트 및 게이트 전극에 대응하여 패턴이 형성된 마스크를 이용한 사진식각공정으로 보호층을 형성하는 제 1 사진식각단계; 및 상기 보호층 및 상기 반도체층 상부에 음성 포토레지스트 및 상기 마스크를 이용한 사진식각공정으로 상기 보호층의 일부가 노출되도록 소스/드레인 전극을 형성하는 제 2 사진식각단계를 포함할 수 있다.In order to achieve the above object, a method of manufacturing a thin film transistor according to the present invention includes: a substrate having an insulating substrate; Forming a gate electrode on the substrate; Forming a gate insulating film on the substrate and the gate electrode; Forming a semiconductor layer on the gate insulating layer; A first photolithography step of forming a protective layer by a photolithography process using a mask in which a pattern is formed corresponding to the positive photoresist and the gate electrode on the semiconductor layer; And a second photolithography step of forming a source / drain electrode on the protective layer and the semiconductor layer to expose a portion of the protective layer by a photolithography process using a negative photoresist and the mask.
여기서, 상기 제 1 사진식각단계는 상기 반도체층 상부에 보호물질을 증착시키는 보호물질층 형성 단계; 상기 보호물질층 상부에 양성 포토레지스트층을 도포하는 양성 포토레지스트층 형성 단계; 상기 마스크를 통해, 상기 양성 포토레지스트층에 대하여 노광하여, 상기 양성 포토레지스트층을 패터닝하는 양성 포토레지스트층 패터닝 단계; 상기 패터닝된 양성 포토레지스트층을 식각 마스크로 하여 상기 보호물질층을 식각하여 패터닝된 상기 보호층을 형성하는 보호층 형성 단계; 및 상기 패터닝된 양성 포토레지스트층을 제거하는 양성 포토레지스트층 제거 단계를 포함할 수 있다.The first photolithography step may include forming a protective material layer to deposit a protective material on the semiconductor layer; Forming a positive photoresist layer on the protective material layer; A positive photoresist layer patterning step of patterning the positive photoresist layer by exposing to the positive photoresist layer through the mask; A protective layer forming step of forming the patterned protective layer by etching the protective material layer by using the patterned positive photoresist layer as an etching mask; And removing the positive photoresist layer to remove the patterned positive photoresist layer.
더불어, 상기 보호층 형성 단계에서, 상기 식각은 상기 보호물질층 하부의 상기 반도체층에까지 이루어질 수 있다.In addition, in the forming of the protective layer, the etching may be made to the semiconductor layer under the protective material layer.
또한, 상기 보호물질층은 금속-산화물(Metal-Oxide)로 이루어질 수 있다.In addition, the protective material layer may be made of metal-oxide (Metal-Oxide).
또한, 상기 보호물질층은 산화 알루미늄, 산화 구리, 산화 니켈, 산화 마그네슘 및 산화 지르코니아로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있다.In addition, the protective material layer may be made of any one selected from the group consisting of aluminum oxide, copper oxide, nickel oxide, magnesium oxide and zirconia oxide.
또한, 상기 보호물질층 형성 단계는 상기 반도체층 상부에 금속 물질을 증착한 후, 상기 금속 물질에 대하여 화학기상증착에 의한 산화 또는 열처리(Thermal Annealing)를 하여, 금속-산화물층을 형성할 수 있다In the forming of the protective material layer, the metal material may be deposited on the semiconductor layer, and then the metal material may be oxidized or thermally annealed by chemical vapor deposition to form a metal oxide layer.
또한, 상기 보호물질층 형성 단계는 화학 기상 증착법 또는 물리 기상 증착법 중 어느 하나로 행하여질 수 있다.In addition, the forming of the protective material layer may be performed by either chemical vapor deposition or physical vapor deposition.
또한, 상기 보호물질층 형성 단계는 상기 반도체층에 대하여 플라즈마 처리를 한 후 상기 보호물질층을 증착할 수 있다.In the forming of the protective material layer, the protective material layer may be deposited after performing plasma treatment on the semiconductor layer.
또한, 상기 제 2 사진식각단계는 상기 보호층 및 상기 반도체층 상부에 소스/드레인 전극 물질을 증착시키는 소스/드레인 전극 물질층 형성 단계; 상기 소스/드레인 전극 물질층 상부에 음성 포토레지스트층을 도포하는 음성 포토레지스트층 형성 단계; 상기 마스크를 통해, 상기 음성 포토레지스트층에 대하여 노광하여, 상기 음성 포토레지스트층을 패터닝하는 음성 포토레지스트층 패터닝 단계; 상기 패터닝된 음성 포토레지스트층을 식각 마스크로 하여 상기 소스/드레인 전극 물질층을 식각하여 패터닝된 상기 소스/드레인 전극을 형성하는 소스/드레인 전극 형성 단계; 및 상기 패터닝된 음성 포토레지스트층을 제거하는 음성 포토레지스트층 제거 단계를 포함할 수 있다.The second photolithography step may further include forming a source / drain electrode material layer to deposit a source / drain electrode material on the passivation layer and the semiconductor layer; Forming a negative photoresist layer over the source / drain electrode material layer; A negative photoresist layer patterning step of patterning the negative photoresist layer by exposing to the negative photoresist layer through the mask; Forming a patterned source / drain electrode by etching the source / drain electrode material layer by using the patterned negative photoresist layer as an etch mask; And removing the patterned negative photoresist layer.
또한, 상기 소스/드레인 전극 물질층 형성 단계 이전에, 상기 보호층 및 상기 반도체층 상부에 비정질 실리콘층을 더 증착하는 비정질 실리콘층 형성 단계를 더 포함하며, 상기 비정질 실리콘층은 상기 소스/드레인 전극 형성 단계에서, 상기 패터닝된 음성 포토레지스트층을 식각 마스크로 하여 상기 소스/드레인 전극 물질층과 함께 식각되어, 오믹 컨택층으로 형성될 수 있다.Further, before forming the source / drain electrode material layer, the method may further include forming an amorphous silicon layer further depositing an amorphous silicon layer on the protective layer and the semiconductor layer, wherein the amorphous silicon layer is the source / drain electrode. In the forming step, the patterned negative photoresist layer may be etched together with the source / drain electrode material layer using an etch mask to form an ohmic contact layer.
또한, 상기 제 2 사진식각단계는, 상기 제 1 사진식각단계에서보다 큰 광량을 이용하여 사진식각공정을 실시하여, 상기 소스/드레인 전극이 상기 보호층의 상부의 일부에 겹치도록 형성될 수 있다.In the second photolithography step, a photolithography process may be performed using a larger amount of light than in the first photolithography step so that the source / drain electrode overlaps a part of the upper portion of the protective layer. .
또한, 상기 반도체층 형성 단계는 상기 반도체층을 증착하기 이전에 상기 게이트 절연막에 대하여 플라즈마 처리를 할 수 있다.In the forming of the semiconductor layer, plasma treatment may be performed on the gate insulating layer before depositing the semiconductor layer.
또한, 상기 반도체층은 산화아연(ZnO)에 인듐(In)과 갈륨(Ga)이 도핑되어 형성된 비정질의 IGZO 반도체층일 수 있다.
In addition, the semiconductor layer may be an amorphous IGZO semiconductor layer formed by doping zinc oxide (ZnO) with indium (In) and gallium (Ga).
또한, 상기한 목적을 달성하기 위해, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법은 절연 기판을 구비하는 기판 구비 단계; 상기 기판 상부에 게이트 전극을 형성하는 게이트 전극 형성 단계; 상기 기판 및 상기 게이트 전극 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계; 상기 게이트 절연막 상부에 음성 포토레지스트 및 게이트 전극에 대응하여 패턴이 형성된 마스크를 이용한 사진식각공정으로 상기 게이트 전극 상부의 상기 게이트 절연막이 노출되도록 소스/드레인 전극을 형성하는 제 3 사진식각 단계; 상기 소스/드레인 전극 및 상기 게이트 절연막 상부에 반도체층을 증착시키는 반도체층 형성 단계; 및 상기 반도체층 상부에 양성 포토레지스트 및 상기 마스크를 이용한 사진식각공정으로 보호층을 형성하는 제 4 사진식각 단계를 포함할 수 있다.In addition, in order to achieve the above object, a method of manufacturing a thin film transistor according to another embodiment of the present invention includes the steps of providing a substrate having an insulating substrate; Forming a gate electrode on the substrate; Forming a gate insulating film on the substrate and the gate electrode; A third photolithography step of forming a source / drain electrode to expose the gate insulating film on the gate electrode by a photolithography process using a mask having a pattern corresponding to a negative photoresist and a gate electrode on the gate insulating film; Forming a semiconductor layer on the source / drain electrodes and the gate insulating layer; And a fourth photolithography step of forming a protective layer on the semiconductor layer by a photolithography process using a positive photoresist and the mask.
여기서, 제 3 사진식각 단계는 상기 게이트 절연막 상부에 소스/드레인 전극 물질을 증착시키는 소스/드레인 전극 물질층 형성 단계; 상기 소스/드레인 전극 물질층 상부에 음성 포토레지스트층을 도포하는 음성 포토레지스트층 형성 단계; 상기 마스크를 통해, 상기 음성 포토레지스트층에 대하여 노광하여, 상기 음성 포토레지스트층을 패터닝 하는 음성 포토레지스트층 패터닝 단계; 상기 패터닝된 음성 음성 포토레지스트층을 식각 마스크로 하여 상기 소스/드레인 전극 물질층을 식각하여 패터닝된 상기 소스/드레인 전극을 형성하는 소스/드레인 전극 형성 단계; 및 상기 패터닝된 음성 포토레지스트층을 제거하는 음성 포토레지스트층 제거 단계를 포함할 수 있다.The third photolithography step may include forming a source / drain electrode material layer to deposit a source / drain electrode material on the gate insulating layer; Forming a negative photoresist layer over the source / drain electrode material layer; A negative photoresist layer patterning step of patterning the negative photoresist layer by exposing to the negative photoresist layer through the mask; Forming a source / drain electrode by etching the source / drain electrode material layer by using the patterned negative negative photoresist layer as an etch mask to form the patterned source / drain electrode; And removing the patterned negative photoresist layer.
더불어, 제 4 사진식각 단계는 상기 반도체층 상부에 보호물질을 증착시키는 보호물질층 형성 단계; 상기 보호물질층 상부에 양성 포토레지스트층을 도포하는 양성 포토레지스트층 형성 단계; 상기 마스크를 통해, 상기 양성 포토레지스트층에 대하여 노광하여, 상기 양성 포토레지스트층을 패터닝하는 양성 포토레지스트층 패터닝 단계; 상기 패터닝된 양성 포토레지스트층을 식각 마스크로 하여 상기 보호물질층을 식각하여 패터닝된 상기 보호층을 형성하는 보호층 형성 단계; 및 상기 패터닝된 양성 포토레지스트층을 제거하는 양성 포토레지스트층 제거 단계를 포함할 수 있다.In addition, the fourth photolithography step may include forming a protective material layer for depositing a protective material on the semiconductor layer; Forming a positive photoresist layer on the protective material layer; A positive photoresist layer patterning step of patterning the positive photoresist layer by exposing to the positive photoresist layer through the mask; A protective layer forming step of forming the patterned protective layer by etching the protective material layer by using the patterned positive photoresist layer as an etching mask; And removing the positive photoresist layer to remove the patterned positive photoresist layer.
또한, 제 3 사진식각 단계는, 상기 제 4 사진식각 단계에서보다 큰 광량을 이용하여 사진식각공정을 실시하여, 상기 보호층이 상기 소스/드레인 전극의 상부의 일부에 겹치도록 형성될 수 있다.In addition, in the third photolithography step, a photolithography process may be performed using a larger amount of light than in the fourth photolithography step so that the protective layer overlaps a part of the upper portion of the source / drain electrode.
본 발명에 따른 박막 트랜지스터의 제조 방법은 하나의 마스크를 이용해 두 번의 사진식각공정을 행함으로써 제조 공정이 단순화된다. 또한, 본 발명에 따른 박막 트랜지스터의 제조 방법은 제조 공정이 단순화됨에 따라 생산성이 향상된다. In the manufacturing method of the thin film transistor according to the present invention, the manufacturing process is simplified by performing two photolithography processes using one mask. In addition, the manufacturing method of the thin film transistor according to the present invention improves productivity as the manufacturing process is simplified.
그리고, 본 발명에 따른 제조 방법으로 형성된 박막 트랜지스터는 반도체층이 공기 중에 노출되는 것을 막아 그 신뢰성이 향상된다. 또한, 본 발명에 따른 제조 방법으로 형성된 박막 트랜지스터는 반도체층 오버 에칭부의 상부에 소스/드레인 전극이 형성되어 반도체층과 소스/드레인 전극의 접촉 저항 특성이 향상된다.And the thin film transistor formed by the manufacturing method which concerns on this invention prevents a semiconductor layer from being exposed to air, and its reliability improves. In addition, in the thin film transistor formed by the manufacturing method according to the present invention, a source / drain electrode is formed on the semiconductor layer over-etched portion to improve contact resistance between the semiconductor layer and the source / drain electrode.
도 1은 종래의 박막 트랜지스터를 도시한 단면도이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 플로우챠트이다.
도 5a 내지 도 5m은 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성을 설명하기 위한 단면도이다.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 플로우챠트이다.
도 10a 내지 도 10g는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성을 설명하기 위한 도면이다.1 is a cross-sectional view showing a conventional thin film transistor.
2 to 4 are flowcharts illustrating a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention.
5A to 5M are diagrams for describing a method and a configuration of a thin film transistor according to an exemplary embodiment of the present invention.
6 is a cross-sectional view illustrating a method and a configuration of a thin film transistor according to another exemplary embodiment of the present invention.
7 to 9 are flowcharts illustrating a method of manufacturing a thin film transistor according to still another embodiment of the present invention.
10A to 10G are diagrams for describing a method and a configuration of a thin film transistor according to still another embodiment of the present invention.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.
이하에서는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성에 대하여 설명하도록 한다. Hereinafter, a method and a configuration of a thin film transistor according to an embodiment of the present invention will be described.
도 2 내지 도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 플로우챠트이다. 도 5a 내지 도 5m은 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성을 설명하기 위한 도면이다.
2 to 4 are flowcharts illustrating a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention. 5A to 5M are diagrams for describing a method and a configuration of a thin film transistor according to an exemplary embodiment of the present invention.
도 2를 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 구비 단계(S110), 게이트 전극 형성 단계(S120), 게이트 절연막 형성 단계(S130), 반도체층 형성 단계(S140), 제 1 사진식각 단계(S150) 및 제 2 사진식각 단계(S160)을 포함한다.
Referring to FIG. 2, a method of manufacturing a thin film transistor according to an exemplary embodiment of the present invention includes a substrate preparing step S110, a gate electrode forming step S120, a gate insulating film forming step S130, a semiconductor layer forming step S140, A first photolithography step S150 and a second photolithography step S160 are included.
기판 구비 단계(S110)는, 도 2 및 도 5a를 참조하면, 기판(110)을 구비하는 단계이다. 기판(110)은 유리 또는 플라스틱으로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
Substrate providing step (S110), referring to FIGS. 2 and 5A, is a step of providing a
게이트 전극 형성 단계(S120)는, 도 2 및 도 5b를 참조하면, 기판(110)의 상부에 게이트 전극(120)을 형성하는 단계이다. 게이트 전극(120)은 기판(110) 상부의 일부 소정 영역에 패터닝되어 형성된다. 그리고, 게이트 전극(120)은 알루미늄, 알루미늄 합금, 몰리브덴 및 몰리브덴 합금으로 이루어진 군에서 선택되는 어느 하나의 금속으로 형성될 수 있다.
Referring to FIGS. 2 and 5B, the gate electrode forming step S120 is a step of forming the
게이트 절연막 형성 단계(S130)는, 도 2 및 도 5c를 참조하면, 기판(110) 및 게이트 전극(120)의 상부에 게이트 절연막(130)을 증착시키는 단계이다. 게이트 절연막(130)은 열전달 특성과 전기적 절연 특성이 우수한 실리콘 산화막, 실리콘 질화막, DLC(Diamond Like Carbon)막 및 실리콘 탄화막 중의 어느 하나로 이루어진 단일막 또는 어느 하나 이상의 다층막일 수 있다. 그리고, 게이트 절연막(130)은 화학 기상 증착 등에 의하여 형성될 수 있다.
Referring to FIGS. 2 and 5C, the gate insulating film forming step (S130) is a step of depositing the
반도체층 형성 단계(S140)는, 도 2 및 도 5d를 참조하면, 게이트 절연막(130)의 상부에 반도체층(140)을 증착시키는 단계이다. 반도체층(140)은 산화물 반도체층일 수 있다. 구체적으로, 반도체층(140)은 산화 아연(ZnO)에 인듐(In) 및 갈륨(Ga)이 주입된 비정질의 IGZO 반도체층일 수 있다. 이러한, 비정질의 IGZO 반도체층은 균일성이 좋고, 갈륨(Ga)의 첨가에 의하여 재료 안정성이 향상되고, 인듐(In)의 첨가에 의하여 전기적 특성이 향상된다. 또한, 비정질의 IGZO 반도체층은 이동도가 높고 내화학성이 좋다. 이외에도, 반도체층(140)은 비정질 실리콘 기반, 다결정 실리콘 기반, 유기 박막 기판 반도체일 수 있다. 또한, 반도체층(140)은 화학 기상 증착, 물리 기상 증착 등에 의하여, 게이트 절연막(130)의 상부에 증착된다. 반도체층(140)을 증착시키기 전에, 게이트 절연막(130)에 대하여 플라즈마 처리를 할 수 있다. 플라즈마 처리에 의하여, 게이트 절연막(130)의 표면이 클리닝되면, 후의 반도체층(140)의 게이트 절연막(130)에 대한 증착력이 증가할 수 있다. 또한, 플라즈마 처리에 의하여, 반도체층(140)의 백-채널(back-channel) 계면의 신뢰성이 증가하고, 반도체 소자의 전기적 특성이 향상된다. 상기 플라즈마 처리는 H2, He, CF4, N2O 및 NH3 로 이루어진 군에서 선택된 어느 하나의 기체를 이용한 플라즈마 처리일 수 있다. 그리고, 플라즈마 처리는 단일 플라즈마 처리 뿐만이 아니라 연속해서 다른 플라즈마 처리(예: He 플라즈마 처리 이후 H2 플라즈마 처리 인가)가 행해질 수 있다.
2 and 5D, the semiconductor layer forming step (S140) is a step of depositing the
제 1 사진식각 단계(S150)는, 도 2 및 도 3을 참조하면, 보호물질층 형성 단계(S151), 양성 포토레지스트층 형성 단계(S152), 양성 포토레지스트층 패터닝 단계(S153), 보호층 형성 단계(S154) 및 양성 포토레지스트층 제거 단계(S155)를 포함하여 형성된다.
2 and 3, the first photolithography step S150 may include forming a protective material layer (S151), forming a positive photoresist layer (S152), patterning a positive photoresist layer (S153), and protecting layer. And forming a positive photoresist layer (S155).
보호물질층 형성 단계(S151)는, 도 3 및 도 5e를 참조하면, 반도체층(140)의 상부에 보호물질층(150a)을 증착시키는 단계이다. 보호물질층(150a)은 절연 특성을 갖는 금속-산화물(Metal-Oxide)로 형성된 단층막일 수 있다. 특히, 보호물질층(150a)은 산화 알루미늄, 산화 구리, 산화 니켈, 산화 마그네슘 및 산화 지르코니아로 이루어진 군에서 선택된 어느 하나로 이루어진 금속-산화물층일 수 있다. 또한, 보호물질층(150a)은 열전달 특성과 전기적 절연 특성이 우수한 실리콘산화(SiOx)층, 실리콘질화(SiNx)층, DLC(Diamond Like Carbon)층 및 실리콘탄화(SiCx)층 중 어느 하나의 층을 포함한 단층막 또는 하나 이상의 층을 포함한 다층막일 수 있다. 보호물질층(150a)은 화학 기상 증착 또는 물리 기상 증착에 의하여 반도체층(140)의 상부에 증착되어 형성될 수 있다. 특히, 금속-산화물로 형성되는 보호물질층(150a)은 다음의 두가지 방법으로 형성될 수 있다. 첫째, 산화가 가능한 금속물질을 반도체층(140) 상부에 형성한 후에, 챔버내의 반응 기체로 H2O 또는 O2를 사용하여 화학기상증착을 하여 금속물질을 산화시키는 화학적 방법. 둘째, 산화가 가능한 금속물질을 반도체층(140) 상부에 형성한 후에, 열처리(Thermal Annealing)를 하여 반도체층(140)의 실리콘이 상기 금속물질로 확산되도록 하는 방법이 있다. 특히, 열처리에 의하여 금속-산화물로 형성되는 보호물질층(150a)을 형성하는 경우에는, 반도체층(140)과의 접촉면 저항을 낮게 형성할 수 있다. 그리고, 보호물질층(150a)을 증착시키기 전에, 반도체층(140)에 대하여 플라즈마 처리를 할 수 있다. 플라즈마 처리에 의하여, 반도체층(140)의 표면이 클리닝되면, 후의 보호물질층(150a)의 반도체층(140)에 대한 증착력이 증가할 수 있다. 또한, 상기 플라즈마 처리는 수소 플라즈마 처리 또는 헬륨 플라즈마 처리일 수 있다.
3 and 5E, the protective material layer forming step (S151) is a step of depositing the
양성 포토레지스트층 형성 단계(S152)는, 도 3 및 도 5f를 참조하면, 보호물질층(150a) 상부에 양성 포토레지스트층(2a)을 도포하는 단계이다.
3 and 5F, the positive photoresist layer forming step (S152) is a step of applying the
양성 포토레지스층 패터닝 단계(S153)는, 도 3, 도 5f 및 도 5g를 참조하면, 게이트 전극(120)에 대응하여, 패턴이 형성된 마스크(1)를 통해, 양성 포토레지스트층(2a)에 대하여 노광하는 단계이다. 구체적으로, 마스크(1)는 게이트 전극(120)과 겹치도록 형성된다. 그리고, 양성 포토레지스트층(2a)을 이용한 사진식각공정은 마스크(1)의 개방된 영역과 겹치는 부분의 양성 포토레지스트층(2a)을 제거하는 공정이다. 따라서, 상기의 마스크(1)를 이용한, 양성 포토레지스트층(2a)에 대한 노광으로 게이트 전극(120)의 상부에 겹치도록 패터닝된 양성 포토레지스트층(2)이 형성되게 된다.
Referring to FIGS. 3, 5F, and 5G, the positive photoresist layer patterning step S153 may be applied to the
보호층 형성 단계(S154)는, 도 3, 도 5g 및 도 5h를 참조하면, 패터닝된 양성 포토레지스트층(2)을 식각 마스크로 하여, 패터닝된 양성 포토레지스트층(2)과 동일 패턴으로 보호물질층(150a)을 식각하는 단계이다. 이에 의하여, 보호물질층(150a)은 게이트 전극(120) 상부와 겹치도록 패터닝된 보호층(150)으로 형성된다. 이러한, 보호층(150)은 반도체층(140)이 공기중에 직접 노출되는 것을 막는다.또한, 보호층(150)은 게이트 전극(120)과 겹치도록 반도체층(140)이 상부에 형성되어, 후술하는 소스/드레인 전극(170)을 형성하는 식각 공정에서 반도체층(140)을 보호하는 역할을 한다. 또한, 보호층(150)은 반도체층(140)이 비정질 IGZO 반도체층일 경우, 반도체층 상부에 플라즈마 화학기상증착으로 산화 실리콘(SiOx)을 증착하여 페시베이션막을 형성할 때, 반도체층의 O성분이 페시베이션막에 결합되어 반도체층의 채널이 전도성을 갖는 것을 막는 역할을 한다.
3, 5G and 5H, the protective layer forming step S154 may be performed by using the patterned
양성 포토레지스트층 제거 단계(S155)는, 도 3, 도 5g 및 도 5h를 참조하면, 보호층(150)을 패터닝 한 후, 보호층(150) 상부에 남아있는, 패터닝된 양성 포토레지스트층(2)을 제거하는 단계이다.
3, 5G, and 5H, after patterning the
제 2 사진식각 단계(S160)는, 도 2 및 도 4를 참조하면, 소스/드레인 전극 물질층 형성 단계(S162), 음성 포토레지스트층 형성 단계(S163), 음성 포토레지스트층 패터닝 단계(S164), 소스/드레인 전극 형성 단계(S165) 및 음성 포토레지스트층 제거 단계(S166)를 포함하여 형성된다. 그리고, 제 2 사진식각 단계(S160)는 비정질 실리콘층 형성 단계(S161)를 더 포함하여 형성될 수 있다.
For the second photolithography step S160, referring to FIGS. 2 and 4, the source / drain electrode material layer forming step S162, the negative photoresist layer forming step S163, and the negative photoresist layer patterning step S164. And a source / drain electrode forming step (S165) and a negative photoresist layer removing step (S166). The second photolithography step S160 may further include an amorphous silicon layer forming step S161.
비정질 실리콘층 형성 단계(S161)는, 도 4 및 도 5i를 참조하면, 반도체층(140) 및 보호층(150) 상부에 비정질 실리콘층(160a)을 증착시키는 단계이다. 비정질 실리콘층(160a)은 화학 기상 증착에 의하여 증착될 수 있다. 비정질 실리콘층(160a)은 반도체층(140)과 같은 형의 고농도의 이온이 주입된 층일 수 있다. 구체적으로, 반도체층(140)에 n형 이온이 주입되어 있을 경우에, 비정질 실리콘층(160a) 역시 n+ 이온이 주입되어 있을 수 있다.
4 and 5I, the amorphous silicon layer forming step (S161) is a step of depositing the
소스/드레인 전극 물질층 형성 단계(S162)는, 도 4 및 도 5j를 참조하면, 비정질 실리콘층(160a) 상부에 소스/드레인 전극 물질층(170a)을 증착시키는 단계이다. 소스/드레인 전극 물질층(170a)은 도전성을 갖는 금속 물질로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
In the forming of the source / drain electrode material layer (S162), referring to FIGS. 4 and 5J, the source / drain
음성 포토레지스트층 형성 단계(S163)는, 도 4 및 도 5k를 참조하면, 소스/드레인 전극 물질층(170a) 상부에 음성 포토레지스트층(3a)를 도포하는 단계이다.
Referring to FIGS. 4 and 5K, the negative photoresist layer forming step (S163) is a step of applying the
음성 포토레지스트층 패터닝 단계(S164)는, 도 4, 도 5k 및 도 5l을 참조하면, 양성 포토레지스트층 패터닝 단계(S153)에서 사용되었던, 게이트 전극(120)에 대응하여 패턴이 형성된 마스크(1)를 통해, 음성 포토레지스트층(3a)에 대하여 노광하는 단계이다. 음성 포토레지스트층(3a)을 이용한 사진식각공정은 마스크(1)의 폐쇄된 영역과 겹치는 부분의 음성 포토레지스트층(3a)을 제거하는 단계이다. 그리고, 음성 포토레지스트층 패터닝 단계(S164)는 노광시, 양성 포토레지스층 패터닝 단계(S153)에서 보다 큰 광량으로 음성 포토레지스트층(3a)에 대한 식각 공정을 진행한다. 이에 의해, 음성 포토레지스트층(3a)은 보호층(150)의 상부 일부와 겹치도록 패터닝된 음성 포토레지스트층(3)으로 형성된다.
In the negative photoresist layer patterning step S164, referring to FIGS. 4, 5K, and 5L, a
소스/드레인 전극 형성 단계(S165)는, 도 4, 도 5l 및 도 5m을 참조하면, 패터닝된 음성 포토레지스트층(3)을 식각 마스크로 하여, 비정질 실리콘층(160a) 및 소스/드레인 전극 물질층(170a)을 식각하여, 오믹 컨택층(160) 및 소스/드레인 전극(170)을 형성하는 단계이다. 음성 포토레지스트층(3)이 보호층(150)의 일부와 겹치도록 형성되어, 오믹 컨택층(160) 및 소스/드레인 전극(170)은 보호층(150)과 일부 겹치고, 보호층(150)의 일부가 노출되도록 형성된다. 그리고, 반도체층과 같은 형의 이온이 주입되고 비정질 실리콘으로 형성된 오믹 컨택층(160)은 소스/드레인 전극(170)과 반도체층(140)을 오믹 접촉(ohmic contact) 하게 한다.
Referring to FIGS. 4, 5L and 5M, the source / drain electrode forming step S165 may be performed by using the patterned
음성 포토레지스트층 제거 단계(S166)는, 도 4, 5l 및 도 5m을 참조하면, 오믹 컨택층(160) 및 소스/드레인 전극(170) 상부에 남아 있는 패터닝된 음성 포토레지스트층(3)을 제거하는 단계이다.
4, 5L and 5M, the negative photoresist layer removing step S166 may be performed by removing the patterned
이하에서는 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성에 대하여 설명하도록 한다. Hereinafter, a method and a configuration of a thin film transistor according to another embodiment of the present invention will be described.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성을 설명하기 위한 단면도이다.
6 is a cross-sectional view illustrating a method and a configuration of a thin film transistor according to another exemplary embodiment of the present invention.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 박막 트랜지스터(200)는 도 2, 도 3 및 도 5a 내지 도 5m에 따른 박막 트랜지스터(100)와 제 1 사진식각 단계(S150)의 보호층 형성 단계(S154)에서 제조 방법을 달리하여, 반도체층(240), 오믹 컨택층(260) 및 소스/드레인 전극(270)의 구조가 다르게 형성된다. 따라서, 이하에서 본 발명의 다른 실시예에 따른 박막 트랜지스터(200)는 제 1 사진식각 단계(S150)의 보호층 형성 단계(S154)의 제조 방법과 반도체층(240), 오믹 컨택층(260) 및 소스/드레인 전극(270)의 구성 중심으로 설명한다. 또한, 도 2, 도 3, 도 5a 내지 도 5m에 따른 박막 트랜지스터(100)의 제조 방법 및 구성과 동일 유사한 부분은 상세한 설명을 생략한다.
Referring to FIG. 6, the
본 발명의 다른 실시예에 따른 박막 트랜지스터(200)는 기판(210), 기판(210) 상부의 게이트 전극(220), 기판(210) 및 게이트 전극(220) 상부의 게이트 절연막(230), 게이트 절연막(230) 상부의 반도체층(240), 게이트 전극(220)에 대응하도록 반도체층(240) 상부에 형성되는 보호층(250), 반도체층(240) 및 보호층(250) 상부의 오믹 컨택층(260) 및 소스/드레인 전극(270)을 포함하여 형성된다.The
특히, 본 발명의 다른 실시예에 따른 박막 트랜지스터(200)는 제 1 사진식각 단계(S150)의 보호층 형성 단계(S154)에서 양성 포토레지스트층을 식각 마스크로 하여 보호물질층을 식각할 때, 보호물질층 뿐만 아니라, 하부의 반도체층(240)도 소정 깊이 만큼 더 식각을 하여, 반도체층(240)에 오버 에칭부(240a)를 형성한다. 오버 에칭부(240a)를 형성함에 의하여, 소스/드레인 전극(270) 및 오믹 컨택층(260)과 채널 영역을 갖는 반도체층(240)의 접촉 저항 능력이 향상될 수 있다.
Particularly, in the
이하에서는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성에 대하여 설명하도록 한다.Hereinafter, a method and a configuration of a thin film transistor according to still another embodiment of the present invention will be described.
도 7 내지 도 9는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 플로우챠트이다. 도 10a 내지 도 10g는 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법 및 구성을 설명하기 위한 도면이다.7 to 9 are flowcharts illustrating a method of manufacturing a thin film transistor according to still another embodiment of the present invention. 10A to 10G are diagrams for describing a method and a configuration of a thin film transistor according to still another embodiment of the present invention.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터의 제조 방법은 기판 구비 단계(S210), 게이트 전극 형성 단계(S220), 게이트 절연막 형성 단계(S230), 제 3 사진식각 단계(S240), 반도체층 형성 단계(S250) 및 제 4 사진식각 단계(S260)을 포함한다.
Referring to FIG. 7, a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention may include a substrate preparing step (S210), a gate electrode forming step (S220), a gate insulating film forming step (S230), and a third photolithography step ( S240), the semiconductor layer forming step S250 and the fourth photolithography step S260.
기판 구비 단계(S210)는, 도 7 및 도 10a를 참조하면, 기판(310)을 구비하는 단계이다. 기판(310)은 유리 또는 플라스틱으로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
Substrate provision step (S210), referring to Figures 7 and 10a, is a step of providing a substrate (310). The
게이트 전극 형성 단계(S220)는, 도 7 및 도 10a를 참조하면, 기판(310)의 상부에 게이트 전극(320)을 형성하는 단계이다. 게이트 전극(320)은 기판(310) 상부의 일부 소정 영역에 패터닝되어 형성된다. 그리고, 게이트 전극(320)은 알루미늄, 알루미늄 합금, 몰리브덴 및 몰리브덴 합금으로 이루어진 군에서 선택되는 어느 하나의 금속으로 형성될 수 있다.
Referring to FIGS. 7 and 10A, the gate electrode forming step S220 is a step of forming the
게이트 절연막 형성 단계(S230)는, 도 7 및 도 10a를 참조하면, 기판(310) 및 게이트 전극(320)의 상부에 게이트 절연막(330)을 증착시키는 단계이다. 게이트 절연막(330)은 열전달 특성과 전기적 절연 특성이 우수한 실리콘 산화막, 실리콘 질화막, DLC(Diamond Like Carbon)막 및 실리콘 탄화막 중의 어느 하나로 이루어진 단일막 또는 어느 하나 이상의 다층막일 수 있다. 그리고, 게이트 절연막(330)은 화학 기상 증착 등에 의하여 형성될 수 있다.
Referring to FIGS. 7 and 10A, the gate insulating film forming step S230 is performed by depositing a
제 3 사진식각 단계(S240)는, 도 7 및 도 8을 참조하면, 소스/드레인 전극 물질층 형성 단계(S241), 음성 포토레지스트층 형성 단계(S242), 음성 포토레지스트층 패터닝 단계(S243), 소스/드레인 전극 형성 단계(S244) 및 음성 포토레지스트층 제거 단계(S245)를 포함한다.
7 and 8, the third photolithography step S240 may include a source / drain electrode material layer forming step S241, a negative photoresist layer forming step S242, and a negative photoresist layer patterning step S243. , Source / drain electrode forming step S244 and negative photoresist layer removing step S245.
소스/드레인 전극 물질층 형성 단계(S241)는, 도 8 및 도 10a를 참조하면, 게이트 절연막(330) 상부에 소스/드레인 전극 물질층(370a)을 증착시키는 단계이다. 소스/드레인 전극 물질층(370a)은 도전성을 갖는 금속 물질로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.
In the forming of the source / drain electrode material layer (S241), referring to FIGS. 8 and 10A, the source / drain
음성 포토레지스트층 형성 단계(S242)는, 도 8 및 도 10a를 참조하면, 소스/드레인 전극 물질층(370a) 상부에 음성 포토레지스트층(3a')을 도포하는 단계이다.
Referring to FIGS. 8 and 10A, the negative photoresist layer forming step (S242) is a step of applying the
음성 포토레지스트층 패터닝 단계(S243)는, 도 8, 도 10a 및 도 10b를 참조하면, 게이트 전극(320)에 대응하여 패턴이 형성된 마스크(1')를 통해, 음성 포토레지스트층(3a')에 대하여 노광하는 단계이다. 음성 포토레지스트층(3a')을 이용한 사진식각공정은 마스크(1')의 폐쇄된 영역과 겹치는 부분의 음성 포토레지스트층(3a')을 제거하는 단계이다. 그리고, 음성 포토레지스트층 패터닝 단계(S243)는 노광시, 후술하는 양성 포토레지스층 패터닝 단계(S263))에서 보다 큰 광량으로 음성 포토레지스트층(3a')에 대하여 식각 공정을 진행한다.
In the negative photoresist layer patterning step S243, referring to FIGS. 8, 10A, and 10B, the
소스/드레인 전극 형성 단계(S244)는. 도 8, 도 10b 및 도 10c를 참조하면, 패터닝된 음성 포토레지스트층(3')을 식각 마스트로 하여, 소스/드레인 전극 물질층(370a)을 식각하여, 소스/드레인 전극(370)을 형성하는 단계이다.
Source / drain electrode forming step (S244) is. Referring to FIGS. 8, 10B, and 10C, the source / drain
음성 포토레지스트층 제거 단계(S245)는, 도 8, 도 10b 및 도 10c를 참조하면, 소스/드레인 전극(370) 상부에 남아 있는 패터닝된 음성 포토레지스트층(3')을 제거하는 단계이다.
Referring to FIGS. 8, 10B, and 10C, the negative photoresist layer removing step S245 may be performed to remove the patterned
반도체층 형성 단계(S250)는, 도 7 및 도 10d를 참조하면, 게이트 절연막(330) 및 소스/드레인 전극(370)의 상부에 반도체층(340)을 증착시키는 단게이다. 반도체층(340)은 산화물 반도체층일 수 있다. 구체적으로, 반도체층(340)은 산화 아연(ZnO)에 인듐(In) 및 갈륨(Ga)이 주입된 비정질의 IGZO 반도체층일 수 있다. 이러한, 비정질의 IGZO 반도체층은 균일성이 좋고, 갈륨(Ga)의 첨가에 의하여 재료 안정성이 향상되고, 인듐(In)의 첨가에 의하여 전기적 특성이 향상된다. 또한, 비정질의 IGZO 반도체층은 이동도가 높고 내화학성이 좋다. 이외에도, 반도체층(340)은 비정질 실리콘 기반, 다결정 실리콘 기반, 유기 박막 기판 반도체일 수 있다. 또한, 반도체층(340)은 화학 기상 증착, 물리 기상 증착 등에 의하여, 게이트 절연막(330)의 상부에 증착된다. 반도체층(340)을 증착시키기 전에, 게이트 절연막(330) 및 소스/드레인 전극(370)의 표면에 대하여 플라즈마 처리를 할 수 있다. 플라즈마 처리에 의하여, 게이트 절연막(330) 및 소스/드레인 전극(370)의 표면이 클리닝되면, 후의 반도체층(340)의 게이트 절연막(330) 및 소스/드레인 전극(370)에 대한 증착력이 증가할 수 있다. 또한, 플라즈마 처리에 의하여, 반도체층(340)의 프론트-채널(Front-channel) 계면의 신뢰성이 증가하고, 반도체 소자의 전기적 특성이 향상된다. 상기 플라즈마 처리는 H2, He, CF4, N2O 및 NH3 로 이루어진 군에서 선택된 어느 하나의 기체를 이용한 플라즈마 처리일 수 있다. 그리고, 플라즈마 처리는 단일 플라즈마 처리 뿐만이 아니라 연속해서 다른 플라즈마 처리(예: He 플라즈마 처리 이후 H2 플라즈마 처리 인가)가 행해질 수도 있다.
7 and 10D, the semiconductor layer forming step S250 is performed by depositing the
제 4 사진식각 단계(S260)는, 도 7 및 도 9를 참조하면, 보호물질층 형성 단계(S261), 양성 포토레지스트층 형성 단계(S262), 양성 포토레지스트층 패터닝 단계(S263), 보호층 형성 단계(S264) 및 양성 포토레지스트층 제거 단계(S265)를 포함한다.
Referring to FIGS. 7 and 9, the fourth photolithography step S260 may include a protective material layer forming step S261, a positive photoresist layer forming step S262, a positive photoresist layer patterning step S263, and a protective layer. Forming step (S264) and positive photoresist layer removing step (S265).
보호물질층 형성 단계(S261)는, 도 9 및 도 10e를 참조하면, 반도체층(340)의 상부에 보호물질층(350a)을 증착시키는 단계이다. 보호물질층(350a)은 절연 특성을 갖는 금속-산화물(Metal-Oxide)로 형성된 단층막일 수 있다. 특히, 보호물질층(350a)은 산화 알루미늄, 산화 구리, 산화 니켈, 산화 마그네슘 및 산화 지르코니아로 이루어진 군에서 선택된 어느 하나로 이루어진 금속-산화물층일 수 있다 또한, 보호물질층(350a)은 열전달 특성과 전기적 절연 특성이 우수한 실리콘산화(SiOx)층, 실리콘질화(SiNx)층, DLC(Diamond Like Carbon)층 및 실리콘탄화(SiCx)층 중 어느 하나의 층을 포함한 단층막 또는 하나 이상의 층을 포함한 다층막일 수 있다. 보호물질층(350a)은 화학 기상 증착 또는 물리 기상 증착에 의하여 반도체층(340)의 상부에 증착되어 형성될 수 있다. 특히, 금속-산화물로 형성되는 보호물질층(350a)은 다음의 두 가지 방법으로 형성될 수 있다. 첫째, 산화가 가능한 금속물질을 반도체층(340) 상부에 형성한 후에, 챔버내의 반응 기체로 H2O 또는 O2를 사용하여 화학기상증착을 하여 금속물질을 산화시키는 화학적 방법. 둘째, 산화가 가능한 금속물질을 반도체층(340) 상부에 형성한 후에, 열처리(Thermal Annealing)를 하여 반도체층(340)의 실리콘이 상기 금속물질로 확산되도록 하는 방법이 있다. 특히, 열처리에 의하여 금속-산화물로 형성되는 보호물질층(350a)을 형성하는 경우에는, 반도체층(340)과의 접촉면 저항을 낮게 형성할 수 있다. 그리고, 보호물질층(350a)을 증착시키기 전에, 반도체층(340)에 대하여 플라즈마 처리를 할 수 있다. 플라즈마 처리에 의하여, 반도체층(340)의 표면이 클리닝되면, 후의 보호물질층(350a)의 반도체층(340)에 대한 증착력이 증가할 수 있다. 또한 플라즈마 처리에 의하여, 반도체층(340)의 백-채널(back-channel) 계면의 신뢰성이 증가하고, 반도체 소자의 전기적 특성이 향상된다. 상기 플라즈마 처리는 H2, He, CF4, N2O 및 NH3 로 이루어진 군에서 선택된 어느 하나의 기체를 이용한 플라즈마 처리일 수 있다. 그리고, 플라즈마 처리는 단일 플라즈마 처리 뿐만이 아니라 연속해서 다른 플라즈마 처리(예: He 플라즈마 처리 이후 H2 플라즈마 처리 인가)가 행해질 수도 있다.
9 and 10E, the protective material layer forming step S261 is a step of depositing the
양성 포토레지스트층 형성 단계(S262)는, 도 9 및 도 10e를 참조하면, 보호물질층(350a)의 상부에 양성 포토레지스트층(2a')을 도포하는 단계이다.
9 and 10E, the positive photoresist layer forming step S262 is performed by applying the
양성 포토레지스트층 패터닝 단계(S263)는, 도 9, 도 10e 및 도 10f를 참조하면, 제 3 사진식각 단계(S240)의 음성 포토레지스트층 패터닝 단계(S243)에서 사용된 마스크(1')를 통해, 양성 포토레지스트층(2a')에 대하여 노광하는 단계이다. 구체적으로, 마스크(1')는 게이트 전극(320)과 겹치도록 형성된다. 그리고, 양성 포토레지스트층(2a')을 이용한 사진식각공정은 마스크(1')의 개방된 영역과 겹치는 부분의 양성 포토레지스트층(2a')을 제거하는 공정이다. 따라서, 상기의 마스크(1')를 이용한, 양성 포토레지스트층(2a')에 대한 노광으로 게이트 전극(320)의 상부에 겹치도록 패터닝된 양성 포토레지스트층(2')이 형성되게 된다. 양성 포토레지스트층 패터닝 단계(S263)는 노광시, 상기 음성 포토레지스트층 패터닝 단계(S243)보다 작은 광량으로 양성 포토레지스트층(2a')에 대하여 식각 공정을 진행한다. 이에 의해, 양성 포토레지스트층(2a')은 소스/드레인 전극(370)의 상부 일부와 겹치도록 패터닝 된 양성 포토레지스트층(2')으로 형성된다.
In the positive photoresist layer patterning step S263, referring to FIGS. 9, 10E, and 10F, the
보호층 형성 단계(S264)는, 도 9, 도 10f 및 도 10g를 참조하면, 패터닝된 양성 포토레지스트층(2')을 식각 마스크로 하여, 패터닝된 양성 포토레지스트층(2')과 동일 패턴으로 보호물질층(350a)을 식각하는 단계이다. 이에 의하여, 보호물질층(350a)은 게이트 전극(320) 상부와 겹치도록 패터닝된 보호층(350)으로 형성된다. 이러한, 보호층(350)은 소스/드레인 전극(370) 사이의 반도체층(340) 백-인터페이스(back-interface)를 보호한다.
9, 10F and 10G, the protective layer forming step S264 is performed by using the patterned
양성 포토레지스트층 제거 단계(S265)는, 도 9, 도 10f 및 도 10g를 참조하면, 보호층(350)을 패터닝한 후, 보호층(350) 상부에 남아있는, 패터닝된 양성 포토레지스트층(2')을 제거하는 단계이다.
9, 10F and 10G, after patterning the
이상 설명한 바와 같이, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다. 특히, 상기의 기재에서 층이 다른 층 또는 기판 "상부"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상면에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있음을 의미한다.As described above, the present invention is not limited to the specific preferred embodiments described above, and any person having ordinary skill in the art to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Various modifications are possible, of course, and such changes are within the scope of the claims. In particular, in the above description where a layer is said to be on another layer or substrate "top" it means that it can be formed directly on the other layer or substrate top surface or a third layer may be interposed therebetween. .
100, 200, 300; 박막 트랜지스터
110, 210, 310; 기판
120, 220, 320; 게이트 전극
130, 230, 330; 게이트 절연막
140, 240, 340; 반도체층
150, 250, 350; 보호층
160, 260; 오믹 컨택층
170, 270, 370; 소스/드레인 전극
1, 1'; 마스크
2a, 2a'; 양성 포토레지스트층
3a, 3a'; 음성 포토레지스트층100, 200, 300; Thin film transistor
110, 210, 310; Board
120, 220, 320; Gate electrode
130, 230, 330; Gate insulating film
140, 240, 340; Semiconductor layer
150, 250, 350; Protective layer
160, 260; Ohmic contact layer
170, 270, 370; Source / Drain Electrodes
1, 1 '; Mask
2a, 2a '; Positive photoresist layer
3a, 3a '; Negative photoresist layer
Claims (18)
상기 기판 상부에 게이트 전극을 형성하는 게이트 전극 형성 단계;
상기 기판 및 상기 게이트 전극 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계;
상기 게이트 절연막 상부에 반도체층을 증착시키는 반도체층 형성 단계;
상기 반도체층 상부에 양성 포토레지스트 및 게이트 전극에 대응하여 패턴이 형성된 마스크를 이용한 사진식각공정으로 보호층을 형성하는 제 1 사진식각단계; 및
상기 보호층 및 상기 반도체층 상부에 음성 포토레지스트 및 상기 마스크를 이용한 사진식각공정으로 상기 보호층의 일부가 노출되도록 소스/드레인 전극을 형성하는 제 2 사진식각단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.Providing a substrate having an insulating substrate;
Forming a gate electrode on the substrate;
Forming a gate insulating film on the substrate and the gate electrode;
Forming a semiconductor layer on the gate insulating layer;
A first photolithography step of forming a protective layer by a photolithography process using a mask in which a pattern is formed corresponding to the positive photoresist and the gate electrode on the semiconductor layer; And
And a second photolithography step of forming a source / drain electrode to expose a part of the protective layer by a photolithography process using a negative photoresist and the mask on the protective layer and the semiconductor layer. Method of preparation.
상기 제 1 사진식각단계는
상기 반도체층 상부에 보호물질을 증착시키는 보호물질층 형성 단계;
상기 보호물질층 상부에 양성 포토레지스트층을 도포하는 양성 포토레지스트층 형성 단계;
상기 마스크를 통해, 상기 양성 포토레지스트층에 대하여 노광하여, 상기 양성 포토레지스트층을 패터닝하는 양성 포토레지스트층 패터닝 단계;
상기 패터닝된 양성 포토레지스트층을 식각 마스크로 하여 상기 보호물질층을 식각하여 패터닝된 상기 보호층을 형성하는 보호층 형성 단계; 및
상기 패터닝된 양성 포토레지스트층을 제거하는 양성 포토레지스트층 제거 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1,
The first photo etching step
Forming a protective material layer on the semiconductor layer;
Forming a positive photoresist layer on the protective material layer;
A positive photoresist layer patterning step of patterning the positive photoresist layer by exposing to the positive photoresist layer through the mask;
A protective layer forming step of forming the patterned protective layer by etching the protective material layer by using the patterned positive photoresist layer as an etching mask; And
And removing the patterned positive photoresist layer to remove the patterned positive photoresist layer.
상기 보호층 형성 단계에서, 상기 식각은 상기 보호물질층 하부의 상기 반도체층에까지 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 2,
In the forming of the protective layer, the etching is a manufacturing method of a thin film transistor, characterized in that even to the semiconductor layer below the protective material layer.
상기 보호물질층은 금속-산화물(Metal-Oxide)로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 2,
The protective material layer is a method of manufacturing a thin film transistor, characterized in that the metal oxide (Metal-Oxide).
상기 보호물질층은 산화 알루미늄, 산화 구리, 산화 니켈, 산화 마그네슘 및 산화 지르코니아로 이루어진 군에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 4, wherein
The protective material layer is a method of manufacturing a thin film transistor, characterized in that made of any one selected from the group consisting of aluminum oxide, copper oxide, nickel oxide, magnesium oxide and zirconia.
상기 보호물질층 형성 단계는 상기 반도체층 상부에 금속 물질을 증착한 후, 상기 금속 물질에 대하여 화학기상증착에 의한 산화 또는 열처리(Thermal Annealing)를 하여, 금속-산화물층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 2,
The forming of the protective material layer may include depositing a metal material on the semiconductor layer, and then performing oxidation or heat treatment by chemical vapor deposition on the metal material to form a metal oxide layer. Method of manufacturing a thin film transistor.
상기 보호물질층 형성 단계는 화학 기상 증착법 또는 물리 기상 증착법 중 어느 하나로 행하여 지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 2,
The protective material layer forming step may be performed by any one of chemical vapor deposition and physical vapor deposition.
상기 보호물질층 형성 단계는 상기 반도체층에 대하여 플라즈마 처리를 한 후 상기 보호물질층을 증착하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 2,
The forming of the protective material layer may include depositing the protective material layer after performing plasma treatment on the semiconductor layer.
상기 제 2 사진식각단계는
상기 보호층 및 상기 반도체층 상부에 소스/드레인 전극 물질을 증착시키는 소스/드레인 전극 물질층 형성 단계;
상기 소스/드레인 전극 물질층 상부에 음성 포토레지스트층을 도포하는 음성 포토레지스트층 형성 단계;
상기 마스크를 통해, 상기 음성 포토레지스트층에 대하여 노광하여, 상기 음성 포토레지스트층을 패터닝하는 음성 포토레지스트층 패터닝 단계;
상기 패터닝된 음성 포토레지스트층을 식각 마스크로 하여 상기 소스/드레인 전극 물질층을 식각하여 패터닝된 상기 소스/드레인 전극을 형성하는 소스/드레인 전극 형성 단계; 및
상기 패터닝된 음성 포토레지스트층을 제거하는 음성 포토레지스트층 제거 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1,
The second photo etching step
Forming a source / drain electrode material layer to deposit a source / drain electrode material over the protective layer and the semiconductor layer;
Forming a negative photoresist layer over the source / drain electrode material layer;
A negative photoresist layer patterning step of patterning the negative photoresist layer by exposing to the negative photoresist layer through the mask;
Forming a source / drain electrode by etching the source / drain electrode material layer by using the patterned negative photoresist layer as an etch mask to form the patterned source / drain electrode; And
And a negative photoresist layer removing step of removing the patterned negative photoresist layer.
상기 소스/드레인 전극 물질층 형성 단계 이전에, 상기 보호층 및 상기 반도체층 상부에 비정질 실리콘층을 더 증착하는 비정질 실리콘층 형성 단계를 더 포함하며,
상기 비정질 실리콘층은 상기 소스/드레인 전극 형성 단계에서, 상기 패터닝된 음성 포토레지스트층을 식각 마스크로 하여 상기 소스/드레인 전극 물질층과 함께 식각되어, 오믹 컨택층으로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 9,
Prior to forming the source / drain electrode material layer, further comprising an amorphous silicon layer forming step of further depositing an amorphous silicon layer on the protective layer and the semiconductor layer,
The amorphous silicon layer may be etched together with the source / drain electrode material layer by using the patterned negative photoresist layer as an etch mask in the source / drain electrode forming step to form an ohmic contact layer. Method of preparation.
상기 제 2 사진식각단계는, 상기 제 1 사진식각단계에서보다 큰 광량을 이용하여 사진식각공정을 실시하여, 상기 소스/드레인 전극이 상기 보호층의 상부의 일부에 겹치도록 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1,
In the second photolithography step, a photolithography process is performed using a larger amount of light than in the first photolithography step, wherein the source / drain electrodes are formed to overlap a part of the upper portion of the protective layer. Method of manufacturing a thin film transistor.
상기 반도체층 형성 단계는 상기 반도체층을 증착하기 이전에 상기 게이트 절연막에 대하여 플라즈마 처리를 하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1,
The forming of the semiconductor layer may include performing a plasma treatment on the gate insulating layer before depositing the semiconductor layer.
상기 반도체층은 산화아연(ZnO)에 인듐(In)과 갈륨(Ga)이 도핑되어 형성된 비정질의 IGZO 반도체층인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 1,
And the semiconductor layer is an amorphous IGZO semiconductor layer formed by doping zinc oxide (ZnO) with indium (In) and gallium (Ga).
상기 기판 상부에 게이트 전극을 형성하는 게이트 전극 형성 단계;
상기 기판 및 상기 게이트 전극 상부에 게이트 절연막을 형성하는 게이트 절연막 형성 단계;
상기 게이트 절연막 상부에 음성 포토레지스트 및 게이트 전극에 대응하여 패턴이 형성된 마스크를 이용한 사진식각공정으로 상기 게이트 전극 상부의 상기 게이트 절연막이 노출되도록 소스/드레인 전극을 형성하는 제 3 사진식각 단계;
상기 소스/드레인 전극 및 상기 게이트 절연막 상부에 반도체층을 증착시키는 반도체층 형성 단계; 및
상기 반도체층 상부에 양성 포토레지스트 및 상기 마스크를 이용한 사진식각공정으로 보호층을 형성하는 제 4 사진식각 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.Providing a substrate having an insulating substrate;
Forming a gate electrode on the substrate;
Forming a gate insulating film on the substrate and the gate electrode;
A third photolithography step of forming a source / drain electrode to expose the gate insulating film on the gate electrode by a photolithography process using a mask having a pattern corresponding to a negative photoresist and a gate electrode on the gate insulating film;
Forming a semiconductor layer on the source / drain electrodes and the gate insulating layer; And
And a fourth photolithography step of forming a protective layer on the semiconductor layer by a photolithography process using a positive photoresist and the mask.
제 3 사진식각 단계는
상기 게이트 절연막 상부에 소스/드레인 전극 물질을 증착시키는 소스/드레인 전극 물질층 형성 단계;
상기 소스/드레인 전극 물질층 상부에 음성 포토레지스트층을 도포하는 음성 포토레지스트층 형성 단계;
상기 마스크를 통해, 상기 음성 포토레지스트층에 대하여 노광하여, 상기 음성 포토레지스트층을 패터닝 하는 음성 포토레지스트층 패터닝 단계;
상기 패터닝된 음성 음성 포토레지스트층을 식각 마스크로 하여 상기 소스/드레인 전극 물질층을 식각하여 패터닝된 상기 소스/드레인 전극을 형성하는 소스/드레인 전극 형성 단계; 및
상기 패터닝된 음성 포토레지스트층을 제거하는 음성 포토레지스트층 제거 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 14,
The third photo etching step
Forming a source / drain electrode material layer to deposit a source / drain electrode material on the gate insulating film;
Forming a negative photoresist layer over the source / drain electrode material layer;
A negative photoresist layer patterning step of patterning the negative photoresist layer by exposing to the negative photoresist layer through the mask;
Forming a source / drain electrode by etching the source / drain electrode material layer by using the patterned negative negative photoresist layer as an etch mask to form the patterned source / drain electrode; And
And removing the patterned negative photoresist layer, wherein the negative photoresist layer is removed.
상기 제 4 사진식각 단계는
상기 반도체층 상부에 보호물질을 증착시키는 보호물질층 형성 단계;
상기 보호물질층 상부에 양성 포토레지스트층을 도포하는 양성 포토레지스트층 형성 단계;
상기 마스크를 통해, 상기 양성 포토레지스트층에 대하여 노광하여, 상기 양성 포토레지스트층을 패터닝하는 양성 포토레지스트층 패터닝 단계;
상기 패터닝된 양성 포토레지스트층을 식각 마스크로 하여 상기 보호물질층을 식각하여 패터닝된 상기 보호층을 형성하는 보호층 형성 단계; 및
상기 패터닝된 양성 포토레지스트층을 제거하는 양성 포토레지스트층 제거 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 14,
The fourth photo etching step is
Forming a protective material layer on the semiconductor layer;
Forming a positive photoresist layer on the protective material layer;
A positive photoresist layer patterning step of patterning the positive photoresist layer by exposing to the positive photoresist layer through the mask;
A protective layer forming step of forming the patterned protective layer by etching the protective material layer by using the patterned positive photoresist layer as an etching mask; And
And removing the patterned positive photoresist layer to remove the patterned positive photoresist layer.
제 3 사진식각 단계는, 상기 제 4 사진식각 단계에서보다 큰 광량을 이용하여 사진식각공정을 실시하여, 상기 보호층이 상기 소스/드레인 전극의 상부의 일부에 겹치도록 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.The method of claim 14,
In the third photolithography step, a photolithography process is performed using a larger amount of light than in the fourth photolithography step so that the protective layer is formed to overlap a portion of the upper portion of the source / drain electrode. Method of manufacturing a transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100016774A KR101035661B1 (en) | 2010-02-24 | 2010-02-24 | Method for manufacturing thin film transistor and thin film transistor thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100016774A KR101035661B1 (en) | 2010-02-24 | 2010-02-24 | Method for manufacturing thin film transistor and thin film transistor thereby |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101035661B1 true KR101035661B1 (en) | 2011-05-23 |
Family
ID=44366295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100016774A Active KR101035661B1 (en) | 2010-02-24 | 2010-02-24 | Method for manufacturing thin film transistor and thin film transistor thereby |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101035661B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140000103A (en) * | 2012-06-22 | 2014-01-02 | 엘지디스플레이 주식회사 | Method of fabricating oxide thin film transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990048092A (en) * | 1997-12-08 | 1999-07-05 | 김영환 | Manufacturing method of liquid crystal display device |
| KR20060013598A (en) * | 2004-08-07 | 2006-02-13 | 삼성에스디아이 주식회사 | Thin film transistor and method of manufacturing same |
-
2010
- 2010-02-24 KR KR1020100016774A patent/KR101035661B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990048092A (en) * | 1997-12-08 | 1999-07-05 | 김영환 | Manufacturing method of liquid crystal display device |
| KR20060013598A (en) * | 2004-08-07 | 2006-02-13 | 삼성에스디아이 주식회사 | Thin film transistor and method of manufacturing same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140000103A (en) * | 2012-06-22 | 2014-01-02 | 엘지디스플레이 주식회사 | Method of fabricating oxide thin film transistor |
| KR102039424B1 (en) * | 2012-06-22 | 2019-11-01 | 엘지디스플레이 주식회사 | Method of fabricating oxide thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI431781B (en) | Method of manufacturing a thin film transistor element | |
| US9437627B2 (en) | Thin film transistor and manufacturing method thereof | |
| CN101246909A (en) | Thin film transistor and manufacturing method thereof | |
| TWI819592B (en) | Semiconductor device and manufacturing method thereof | |
| JP4627272B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
| KR102188398B1 (en) | Method for manufacturing oxide semiconductor thin film transistor | |
| WO2016008226A1 (en) | Thin film transistor and preparation method for same, array substrate and display device | |
| JP2007013091A (en) | Semiconductor device and manufacturing method thereof | |
| WO2018223476A1 (en) | Manufacturing method for indium gallium zinc oxide thin film transistor | |
| CN105448938A (en) | Thin film transistor substrate and manufacturing method thereof | |
| WO2017124594A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| KR102148957B1 (en) | Display substrate and method of manufacturing a display substrate | |
| CN110993612A (en) | Array substrate and manufacturing method thereof | |
| KR20210075164A (en) | Transistor Fabrication Method and Gate All-Around Device Structure | |
| CN104253158B (en) | Thin film transistor and method of manufacturing the same | |
| KR102280449B1 (en) | Method for manufacturing oxide thin film transistor | |
| WO2011105343A1 (en) | Semiconductor device, method for manufacturing same, and display device | |
| KR101035661B1 (en) | Method for manufacturing thin film transistor and thin film transistor thereby | |
| JP5558222B2 (en) | Method for manufacturing thin film transistor substrate | |
| CN105514122A (en) | TFT array substrate and manufacturing method thereof | |
| KR20160084923A (en) | Thin film transistor panel and manufacturing method thereof | |
| CN109860107B (en) | Array substrate and manufacturing method thereof | |
| US10672623B2 (en) | Transistor and method of manufacturing the same | |
| JP5633328B2 (en) | Manufacturing method of semiconductor device | |
| CN106469757A (en) | Semiconductor device and the manufacture method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20100224 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110415 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110512 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110513 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20140428 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140428 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150430 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160128 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170421 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170421 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180425 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190902 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190902 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200513 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20210701 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220706 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20230424 Start annual number: 13 End annual number: 13 |