KR101032704B1

KR101032704B1 - 인쇄회로기판 제조방법

Info

Publication number: KR101032704B1
Application number: KR1020100029838A
Authority: KR
Inventors: 오화섭; 임성진; 조정우; 신영환
Original assignee: 삼성전기주식회사
Priority date: 2009-04-14
Filing date: 2010-04-01
Publication date: 2011-05-06
Anticipated expiration: 2030-04-01
Also published as: KR20100113979A

Abstract

인쇄회로기판 제조방법이 개시된다. 상기 제조방법은, 제1 영역 및 제2 영역이 형성된 절연층을 제공하는 단계; 상기 절연층에, 상기 제1 영역을 노출시키는 제1 개구부가 형성된 솔더레지스트층(solder resist layer)을 형성하는 단계; 상기 제1 개구부 내의 상기 제1 영역에 제1 표면처리층을 형성하는 단계; 상기 솔더레지스트층에 상기 제2 영역을 노출시키는 제2 개구부를 형성하는 단계; 및 상기 제2 개구부 내의 상기 제2 영역에 제2 표면처리층을 형성하는 단계를 포함한다.

Description

인쇄회로기판 제조방법{Method of Manufacturing a Printed Circuit Board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

반도체 패키지 기판(semi-conductor package substrate)이 점점 고속도화, 고집적화되고, 반도체와의 연결 방식이 기존의 와이어 본딩(wire bonding) 방식에서 플립칩 본딩(flip chip bonding) 방식으로 발전해 나감에 따라, 하나의 인쇄회로기판에 서로 다른 종류의 표면처리 적용에 대한 요구가 증가하고 있다. 또한 특정 영역에 대해서는 다른 영역과 다른 더 높은 정밀도를 갖는 디자인에 대한 요구도 증가하고 있다.

이렇듯, 서로 다른 표면처리를 하나의 기판에 적용하거나, 특정 영역의 정확도를 높이는 디자인에 대한 요구에 대응하기 위해서는, 종래의 방식과는 다른 개선된 방식을 개발할 필요가 있다.

도 1 내지 도 8은 종래 기술에 따른 인쇄회로기판 제조방법을 나타낸 공정도이다. 종래 기술에 따르면, 상술한 바와 같은 반도체 패키지용 인쇄회로기판의 와이어본딩 패드와 솔더볼 패드에 서로 다른 표면처리를 수행하기 위하여, 에치백 공정(etch-back process)을 이용한다. 먼저, 도 1 및 도 2에 도시된 바와 같이, 절연층(11) 상에 형성된 와이어본딩 패드(12), 솔더볼 패드(미도시) 및 도금 인입선(bus-line, 14)이 외부로 노출되도록 솔더레지스트층(15)에 개구부를 각각 형성한다.

이어서, 도 3 및 도 4에 도시된 바와 같이, 솔더볼 패드(미도시) 및 도금 인입선(14) 표면을 도금 레지스트(16)로 커버하고, 전해 도금에 의해 와이어본딩 패드(12)의 표면에만 니켈층(17) 및 금층(18)을 형성한다.

이 후, 도 5 내지 도 8에 도시된 바와 같이, 도금 레지스트(16)을 제거한 뒤, 솔더볼 패드(미도시) 및 와이어본딩 패드(12)의 표면을 에칭 레지스트(19)로 커버하고, 도금 인입선(14)을 제거한다. 그리고, 에칭 레지스트(19)를 제거한다.

마지막으로, 솔더볼 패드(미도시)에 OSP층을 형성한다.

그러나, 이와 같은 종래기술에 따르면, 솔더볼 패드를 커버하기 위한 도금 레지스트가 필요하고 도금 인입선의 제거를 위한 에칭 레지스트가 필요하게 되어 공정 수가 증가하고, 이에 따라 공정 시간이 증가하고 불량률이 증가하는 한계가 존재한다.

또한, 전해 도금을 위한 도금 인입선이 필요하므로, 회로 및 패드의 배치에 있어 제약이 따르게 된다. 그리고 이러한 도금 인입선은 상술한 에치백 공정에 의해 제거되더라도 도 8에 도시된 바와 같이 잔류 부분이 남게 되어 고속 신호 전달 시 노이즈(noise)로 작용할 우려가 있다.

이에, 무전해 도금에 의해 와이어본딩 패드를 표면처리하고자 하는 시도가 있으나, 현재 일반적인 도금 레지스트는 무전해 도금을 위한 도금액에 견디지 못하므로, 솔더볼 패드에 OSP 등과 같이 와이어본딩 패드의 경우와 상이한 이형(異形) 표면처리를 적용하기에 어려움이 있다.

본 발명은, 다양한 종류의 표면처리가 필요한 패키지용 인쇄회로기판을 보다 용이하고 정밀하게 구현할 수 있는 방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 제1 영역 및 제2 영역이 형성된 절연층을 제공하는 단계; 상기 절연층에, 상기 제1 영역을 노출시키는 제1 개구부가 형성된 솔더레지스트층(solder resist layer)을 형성하는 단계; 상기 제1 개구부 내의 상기 제1 영역에 제1 표면처리층을 형성하는 단계; 상기 솔더레지스트층에 상기 제2 영역을 노출시키는 제2 개구부를 형성하는 단계; 및 상기 제2 개구부 내의 상기 제2 영역에 제2 표면처리층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.

여기서, 제1 영역과 상기 제2 영역은, 각각 와이어본딩 패드, 범프 패드, 및 회로패턴 중 어느 하나일 수 있으며, 상기 제2 개구부를 형성하는 단계는, 레이저(laser)에 의하여 수행될 수 있다.

한편, 상기 제1 표면처리층과 상기 제2 표면처리층은, 각각, 전해 니켈 및 금 도금 방식, ENIG(electroless nickel immersion gold) 방식, ENAG(electroless nickel autocatalytic gold) 방식, ENEPIG(electroless nickel electroless palladium immersion gold) 방식, ENIPIG(electroless nickel immersion palladium immersion gold) 방식, 무전해 주석 도금(Immersion Tin Plating) 방식, OSP(organic solderability preservative) 방식 중 어느 하나를 통해 형성될 수 있다. 이 때, 상기 제1 표면처리층과 상기 제2 표면처리층은 서로 다른 방식에 의해 형성될 수도 있다.

본 발명의 실시예에 따르면, 제1 표면처리층과 제2 표면처리층의 형성 공정을 구분함으로써, 다양한 종류의 표면처리가 필요한 패키지용 인쇄회로기판을 보다 용이하고 정밀하게 구현할 수 있다.

도 1 내지 도 8은 종래 기술에 따른 인쇄회로기판 제조방법을 나타낸 공정도.
도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 10 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타낸 단면도.

본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 9는 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조방법을 나타낸 순서도이다. 도 10 내지 도 14는 본 발명의 일 실시예에 따른 인쇄회로기판(100) 제조방법의 각 공정을 나타낸 단면도이다.

본 실시예에 따르면, 도 9 내지 도 14에 도시된 바와 같이, 절연층(110)을 제공하는 단계, 절연층(110)에 제1 개구부(122)가 형성된 솔더레지스트층(solder resist layer, 120)을 형성하는 단계, 제1 영역(112)에 제1 표면처리층(130)을 형성하는 단계, 솔더레지스트층(120)에 제2 영역(114)를 노출시키는 제2 개구부(124)를 형성하는 단계, 제2 영역(114)에 제2 표면처리층(140)을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제시된다.

여기서 제1 영역(112)과 제2 영역(114)은 솔더레지스트층에 의해 커버되지 않고 개방됨으로써, 그 표면에 표면처리가 수행되는 도전성 부분(예를 들면 와이어본딩 패드, 범프 패드, 회로패턴의 일부분 등)을 의미한다.

이와 같은 본 실시예에 따르면, 제1 영역(112)에 형성되는 제1 표면처리층(130)과, 제2 영역(114)에 형성되는 제2 표면처리층(140)이 독립된 개별 공정을 통해 형성된다.

이 때, 제1 표면처리층(130)이 무전해 도금 방식에 의해 형성될 수 있다. 이에 따라, 종래 전해 도금에 의한 경우에 비해 제조 공정이 단축되어 공정 비용이 절감되고 공정 시간이 단축될 수 있다. 또한 도금 인입선(bus-line)이 불필요하므로 회로 설계의 자유도가 향상되고, 도금 인입선의 잔류물에 의해 발생될 수 있는 노이즈(noise)를 방지할 수 있다.

결과적으로, 본 실시예에 따르면 와이어 본딩 방식과 플립칩 본딩 방식 등과같이 다양한 방식의 접속이 모두 적용되는 반도체 패키지용 인쇄회로기판 등과 같이 다양한 종류의 표면처리가 필요한 패키지용 인쇄회로기판이 보다 용이하고 정밀하게 구현될 수 있다.

이하, 도 9 내지 도 14를 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.

먼저, 도 10에 도시된 바와 같이, 제1 영역(112) 및 제2 영역(114)이 형성된 절연층(110)을 제공한다(S110). 절연층(110) 상에는 회로패턴(116), 제1 영역(112) 및 제2 영역(114)이 형성된다.

본 실시예에서는 제1 영역(112)으로 반도체 칩 등을 금(Au), 은(Ag), 구리(Cu) 등과 같은 재질의 와이어를 이용하여 인쇄회로기판(100)에 접속시키기 위한, 즉 와이어 본딩을 위한 패드를 제시하도록 하며, 제2 영역(114)으로는 또 다른 반도체 칩 등을 솔더 범프(solder bump) 등을 이용하여 인쇄회로기판(100)에 접속시키기 위한, 즉 플립칩 접속을 위한 범프 패드를 제시하도록 한다. 그러나, 반드시 이에 한정되는 것은 아니며, 제1 영역과 제2 영역은 회로패턴의 일부분 또는 표면실장용 패드 등일 수도 있을 것이다.

다음으로, 도 10 및 도 11에 도시된 바와 같이, 절연층(110)에, 제1 영역(112)을 노출시키는 제1 개구부(122)가 형성된 솔더레지스트층(120)을 형성한다(S120). 포토리소그래피(photo-lithography) 방식에 의해 제1 개구부(122)가 형성된 솔더레지스트층(120)을 형성하는 공정으로 다음과 같이 나누어 설명할 수 있다.

우선 도 10에 도시된 바와 같이 절연층(110) 상에 회로패턴(116), 제1 영역(112) 및 제2 영역(114)을 커버하도록 감광성 물질층(125)을 형성한 뒤, 마스크(150)를 이용하여 노광 및 현상 공정을 수행함으로써, 도 11에 도시된 바와 같이 제1 영역(112)의 위치에 상응하는 제1 개구부(122)가 형성된 솔더레지스트층(120)을 형성한다.

이와 같이, 포토리소그래피에 의해 제1 개구부(122)를 형성하여 제1 영역(112)만을 외부로 노출시킴으로써, 제2 영역(114)을 커버하는 별도의 도금 레지스트 없이도, 원하는 표면처리 방식에 의해 제1 영역(112)에만 제1 표면처리층(130)을 형성할 수 있다.

본 실시예와 달리 제1 영역(112) 및 제2 영역(114)을 모두 노출시킨 후 제1 영역(112)에만 제1 표면처리층(130)을 형성하기 위해서는 도금 레지스트를 이용하여 제2 영역(114)을 커버하여야 한다. 그러나 도금 레지스트의 경우 무전해 도금을 적용하는 경우 도금액에서 견디지 못하는 한계가 있고, 적용 시 프로세스가 길어지는 문제가 있다.

그러나 본 실시예에 따르는 경우, 도금 레지스트 자체를 사용할 필요가 없어, 무전해 도금에 의해 제1 표면처리층(130)만을 형성할 수 있으며, 이 경우, 전해 도금에 의한 경우에 비해 제조 공정이 단축되어 공정 비용이 절감되고 공정 시간이 단축될 수 있다. 그리고 전해 도금을 위한 도금 인입선이 불필요하므로 회로 설계의 자유도가 향상될 수 있으며, 잔류 도금 인입선에 의한 노이즈 등의 발생을 방지할 수 있다.

다음으로, 도 12에 도시된 바와 같이, 제1 개구부(122) 내의 제1 영역(112)에 제1 표면처리층(130)을 형성한다(S130).

상술한 공정에 의해 제1 영역(112)은 제1 개구부(122)을 통해 외부로 노출되나 제2 영역(114)은 솔더레지스트층(120)에 의해 여전히 커버되어 있다. 따라서 이러한 솔더레지스트층(120)은, 무전해 도금 방식을 적용하는 경우, 도금 레지스트로서의 기능도 수행하게 되어, 예를 들어 니켈층(132) 및 금층(134)으로 이루어진 제1 표면처리층(130)은 제1 영역(112)에만 형성될 수 있다.

이와 같이 본 실시예의 경우, 솔더레지스트층(120)이 일시적으로 도금 레지스트로서의 기능도 수행할 수 있으므로, 별도의 도금 레지스트 자체가 필요 없어, 제1 제1 영역(112)만을 선택적으로 도금하기 위한 무전해 도금 공정을 보다 용이하고 효과적으로 수행할 수 있다.

한편, 제1 표면처리층(130)을 형성하는 방법으로는, 전해 니켈 및 금 도금 방식, ENIG(electroless nickel immersion gold) 방식, ENAG(electroless nickel autocatalytic gold) 방식, ENEPIG(electroless nickel electroless palladium immersion gold) 방식, ENIPIG(electroless nickel immersion palladium immersion gold) 방식, 무전해 주석 도금(Immersion Tin Plating) 방식, OSP(organic solderability preservative) 방식 등을 이용할 수 있을 것이다.

다음으로, 도 13에 도시된 바와 같이, 솔더레지스트층(120)에 제2 영역(114)을 노출시키는 제2 개구부(124)를 형성한다(S140). 솔더레지스트층(120)에 제2 영역(114)을 외부로 노출시키는 제2 개구부(124)를 형성하는 공정으로, 예를 들어 레이저 장치(160)를 이용한 직접 식각 방식을 이용할 수 있다.

이와 같이 제1 표면처리층(130)이 형성된 후에, 별개의 독립적인 공정에 의하여 제2 영역(114)의 위치와 상응하는 제2 개구부(124)가 형성됨으로써, 제2 개구부(124) 내부의 제2 영역(114)에 제1 표면처리층(130)과는 상이한 물질로 이루어진 이형(異形)의 제2 표면처리층(140)이 별도 도금 레지스트에 대한 고려 없이도 용이하게 형성될 수 있다.

또한, 레이저를 이용하여 제2 개구부(124)를 형성함으로써, 제2 영역(114)과 제2 개구부(124) 간의 정합(alignment) 정도를 향상시킬 수 있다. 즉, 노광 및 현상에 의해 제2 개구부(124)를 형성하는 경우, 제2 영역(114)과 제2 개구부(124) 간에 편심에 의한 불량이 발생할 우려가 있으나, 본 실시예의 경우 레이저 장치(160)를 이용하여 보다 정밀하게 제2 개구부(124)를 형성하므로 제2 영역(114)을 보다 미세하고 정밀하게 형성할 수 있다.

다음으로, 도 14에 도시된 바와 같이, 제2 개구부(124) 내의 제2 영역(114)에, 제2 표면처리층(140)을 형성한다(S150). 이 때, 제2 표면처리층(140)은 제1 표면처리층(130)과 동일한 방식으로 형성될 수도 있으나, 다양한 설계 상의 필요에 따라 제1 표면처리층(130)과 상이한 방식으로 형성될 수도 있을 것이다.

예를 들어, 제2 개구부(124) 내에 유기 물질을 코팅하여, 예를 들어 OSP(organic solderability preservative)층 등과 같이 제1 표면처리층(130)과는 물질 구성이 상이한 제2 표면처리층(140)을 제2 영역(114) 상에 형성할 수 있는 것이다. 전술한 바와 같이, 본 실시예에 따르면, 제1 표면처리층(130)과 제2 표면처리층(140)의 형성 공정이 구분되기 때문에, 와이어 본딩 방식과 플립칩 본딩 방식이 모두 적용되는 반도체 패키지용 인쇄회로기판과 같이 다양한 종류의 표면처리가 필요한 반도체 패키지용 인쇄회로기판을 보다 용이하고 정밀하게 구현할 수 있게 된다.

한편, 본 실시예의 경우, 제2 표면처리층(140)이 OSP 방식에 의해 형성되는 경우를 예로 제시하였으나, 전해 니켈 및 금 도금 방식, ENIG(electroless nickel immersion gold) 방식, ENAG(electroless nickel autocatalytic gold) 방식, ENEPIG(electroless nickel electroless palladium immersion gold) 방식, ENIPIG(electroless nickel immersion palladium immersion gold) 방식, 무전해 주석 도금(Immersion Tin Plating) 방식 등도 이용될 수 있음은 물론이다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

100: 인쇄회로기판 110: 절연층
112: 제1 영역 114: 제2 영역
116: 회로패턴 120: 솔더레지스트층(solder resist layer)
125: 감광성 물질층 122: 제1 개구부
124: 제2 개구부 130: 제1 표면처리층
132: 니켈층 134: 금층
140: 제2 표면처리층 150: 마스크(mask)
160: 레이저 장치

Claims

제1 영역 및 제2 영역이 형성된 절연층을 제공하는 단계;
상기 절연층에, 상기 제1 영역을 노출시키는 제1 개구부가 형성된 솔더레지스트층(solder resist layer)을 형성하는 단계;
상기 제1 개구부 내의 상기 제1 영역에 제1 표면처리층을 형성하는 단계;
상기 솔더레지스트층에 상기 제2 영역을 노출시키는 제2 개구부를 형성하는 단계; 및
상기 제2 개구부 내의 상기 제2 영역에 제2 표면처리층을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 제1 영역과 상기 제2 영역은, 각각 와이어본딩 패드, 범프 패드, 및 회로패턴 중 어느 하나인 것을 특징으로 하는 인쇄회로기판 제조방법
제1항에 있어서,
상기 제2 개구부를 형성하는 단계는, 레이저(laser)에 의하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,
상기 제1 표면처리층과 상기 제2 표면처리층은, 각각,
전해 니켈 및 금 도금 방식, ENIG(electroless nickel immersion gold) 방식, ENAG(electroless nickel autocatalytic gold) 방식, ENEPIG(electroless nickel electroless palladium immersion gold) 방식, ENIPIG(electroless nickel immersion palladium immersion gold) 방식, 무전해 주석 도금(Immersion Tin Plating) 방식, OSP(organic solderability preservative) 방식 중 어느 하나를 통해 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제4항에 있어서,
상기 제1 표면처리층과 상기 제2 표면처리층은 서로 다른 방식에 의해 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.