[go: up one dir, main page]

KR100905922B1 - 패키지용 인쇄회로기판 및 그 제조방법 - Google Patents

패키지용 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100905922B1
KR100905922B1 KR1020080013912A KR20080013912A KR100905922B1 KR 100905922 B1 KR100905922 B1 KR 100905922B1 KR 1020080013912 A KR1020080013912 A KR 1020080013912A KR 20080013912 A KR20080013912 A KR 20080013912A KR 100905922 B1 KR100905922 B1 KR 100905922B1
Authority
KR
South Korea
Prior art keywords
solder
pad
resist layer
substrate
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080013912A
Other languages
English (en)
Inventor
이동규
최진원
유기영
정태준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080013912A priority Critical patent/KR100905922B1/ko
Priority to US12/219,140 priority patent/US20090205854A1/en
Application granted granted Critical
Publication of KR100905922B1 publication Critical patent/KR100905922B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

패키지용 인쇄회로기판 및 그 제조방법이 개시된다. 일면에 솔더패드 및 가이드패드가 형성된 기판을 제공하는 단계; 기판의 일면에 솔더레지스트층을 형성하는 단계; 가이드패드가 노출되도록 솔더레지스트층의 일부를 오프닝하는 단계; 노출된 가이드패드에 대해 표면처리를 수행하는 단계; 솔더패드가 노출되도록 솔더레지스트층의 일부를 오프닝하는 단계; 및 노출된 솔더패드에 솔더범프를 형성하는 단계를 포함하는 패키지용 인쇄회로기판 제조방법은, 표면처리를 최소화 하여 비용을 절감할 수 있고, 미확산층이 발생하는 것을 방지할 수 있어 제품의 신뢰성을 향상시킬 수 있다.
패키지, 인쇄회로기판, LDA(Laser Direct Ablation), 표면처리, 솔더 도금 범핑

Description

패키지용 인쇄회로기판 및 그 제조방법{Printed circuit board for package and manufacturing method thereof}
본 발명은 패키지용 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체 IC들의 급속한 발전으로 칩 및 CPU와 PCB를 연결하는 패키지 기술의 발전과 개선이 절실히 요구되고 있다. 특히, 회로와 패턴의 초 미세피치화는 기존의 와이어본딩(wire bonding) 기술에 한계를 가져 왔다.
이에 대한 대안으로 스크린 인쇄기술을 이용한 솔더범프용 플립칩 기판(Flip??Chip substrate)이 널리 연구되고 상용화 되었지만 이 역시 점점 작아지는 미세 패턴에 대응하기에는 한계가 있는 실정이다.
궁극적으로 초 미세피치를 갖는 패턴을 극복하기 위해서는 스크린 인쇄 대신 다른 공법이 적용되어야 하는데 그것이 바로 도금 기술이다. 도금을 이용하여 솔더범프를 형성하면, 초 미세 패턴의 극복과 더불어 보이드 발생을 제거하고 외부 인자에 의한 불량을 방지할 수 있는 장점이 있다.
도 1 내지 도 10은 종래기술에 따른 패키지용 인쇄회로기판 제조방법을 나타내는 공정도이다. 도 1 내지 도 10을 참조하여 종래기술에 따른 패키지용 인쇄회로기판 제조방법에 대해 간략히 설명하면 다음과 같다.
먼저, 도 1에 도시된 바와 같이, 최외곽층 기판에 범프가 형성될 솔더패드(2)와 최종 검사 및 신뢰성 장비사용의 기준이 될 가이드패드(3)를 형성한 후 솔더레지스트(Solder Resist)잉크를 도포한다.
그리고 나서, 도 2에 도시된 바와 같이, 이미징 공정으로 가이드패드(3) 및 솔더패드(2)를 모두 오픈한 후, 무전해 니켈(Ni)층과 무전해 금(Au) 혹은 무전해 니켈(Ni)/팔라듐(Pd)/금(Au) 표면처리를 실시한다. 도 3에는 니켈도금층(4) 및 금도금층(5)이 형성된 모습이 도시되어 있다.
이 후, 도 4에 도시된 바와 같이, 스퍼터링 공정에 의해 기판 전체에 시드층(6)을 형성하고, 도 5에 도시된 바와 같이, 감광성 드라이 필름(7')을 적층한 후, 도 6에 도시된 바와 같이, 노광/현상 공정을 이용하여 솔더가 도금될 솔더패드(2) 부분만 오픈된 형상의 도금레지스트층(7)을 형성한다.
그리고 나서, 도 7에 도시된 바와 같이, 오픈된 솔더패드(2) 부분에 전해도금을 실시하여 원하는 두께의 솔더도금층(8)을 형성한 후 도 8에 도시된 바와 같이, 도금레지스트층(7)을 제거하고, 도 9에 도시된 바와 같이 시드층(6)을 제거한다.
마지막으로, 플럭스(flux)를 도금된 솔더 전체에 도포한 후 리플로우 공정을 실시하여 도 10에 도시된 바와 같이 라운드 형상의 솔더범프(9)를 형성한다.
상술한 바와 같이, 종래기술에 따른 패키지용 인쇄회로기판 제조방법의 경우, 솔더범프가 형성되는 솔더패드 상에 '무전해 니켈(Ni)과 무전해 금(gold)층을 형성하는 ENIG'와 '무전해 니켈(Ni)/무전해 팔라듐(Pd)/침적 금(gold)층을 형성하는 ENEPIG'등과 같은 표면처리 공정에 의해 표면처리층이 형성된다.
이러한 표면처리층의 최외곽층은 리플로우 공정 동안 솔더 전체 및 솔더 외곽으로 확산하여 사라져야 하는데, 표면처리 방법 또는 표면처리층의 두께에 의하여 최외곽 층이 미처 확산하지 못하는 경우가 발생하여 솔더와 패드간의 정상적인 금속간 화합물이 형성되지 못하는 경우가 발생한다. 이러한 미확산층과 비정상적인 금속화합물은 부분적인 들뜸 현상을 초래하게 되어, 결과적으로 솔더와 솔더패드 사이의 결합력을 약화시키는 문제를 발생시키게 된다. 즉, 제품의 신뢰성에 치명적인 결함을 유발하게 되는 것이다.
본 발명은 표면처리를 최소화 하여 비용을 절감할 수 있고, 미확산층이 발생하는 것을 방지할 수 있어 제품의 신뢰성을 향상시킬 수 있으며, 솔더범프 내부에 보이드가 형성되는 것을 방지할 수 있는 패키지용 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 솔더패드 및 가이드패드가 형성된 기판을 제공하는 단계; 기판의 일면에 솔더레지스트층을 형성하는 단계; 가이드패드가 노출되도록 솔더레지스트층의 일부를 오프닝하는 단계; 노출된 가이드패드에 대해 표면처리를 수행하는 단계; 솔더패드가 노출되도록 솔더레지스트층의 일부를 오프닝하는 단계; 및 노출된 솔더패드에 솔더범프를 형성하는 단계를 포함하는 패키지용 인쇄회로기판 제조방법을 제공할 수 있다.
솔더범프를 형성하는 단계는, 기판의 일면에 시드층을 형성하는 단계; 기판의 일면에 솔더패드에 상응하는 개구부가 형성된 도금레지스트층을 형성하는 단계; 전해도금을 통하여, 솔더패드에 솔더를 도금하는 단계; 시드층의 노출된 부분이 제거되도록 플래시 에칭을 수행하는 단계; 및 도금된 솔더에 대하여 리플로우를 수행하는 단계를 통하여 수행될 수 있다.
또한, 가이드패드에 대해 표면처리를 수행하는 단계는, 가이드패드의 상면에 직접 금, 은, 주석 또는 유기보호피막으로 이루어지는 코팅층을 형성함으로써 수행될 수 있으며, 솔더패드가 노출되도록 솔더레지스트층의 일부를 오프닝하는 단계는 LDA(Laser Direct Ablation) 기술을 이용하여 수행될 수 있다.
본 발명의 다른 측면에 따르면, 기판; 기판의 일면에 형성되는 솔더패드 및 가이드패드; 기판의 일면을 커버하되, 솔더패드 및 가이드패드에 상응하는 개구부가 형성된 솔더레지스트층; 가이드패드의 상면에 직접 형성되며, 금, 은, 주석 또는 유기보호피막으로 이루어지는 코팅층; 및 솔더패드의 상면에 직접 형성되는 솔더범프를 포함하는 패키지용 인쇄회로기판을 제공할 수 있다.
본 발명의 바람직한 실시예에 따르면, 표면처리를 최소화 하여 비용을 절감할 수 있고, 미확산층이 발생하는 것을 방지할 수 있어 제품의 신뢰성을 향상시킬 수 있으며, 솔더범프 내부에 보이드가 형성되는 것을 방지할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지 다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 패키지용 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 11은 본 발명의 다른 측면에 따른 패키지용 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도이고, 도 12 내지 도 22은 도 12의 패키지용 인쇄회로기판 제조방법을 나타내는 공정도이다. 도 12 내지 도 22를 참조하면, 기판(10), 솔더레지스트층(11), 솔더패드(12), 가이드패드(13), 코팅층(14), 시드층(15), 도금레지스트층(16), 솔더도금층(17), 솔더범프(18)가 도시되어 있다.
먼저, 도 12에 도시된 바와 같이, 일면에 솔더패드(12) 및 가이드패드(13)가 형성된 기판(10)을 준비하고(S110), 기판(10)의 일면에 솔더레지스트층(11)을 형성한다(S120). 솔더패드(12)는 솔더범프(도 22의 18)가 형성되는 곳으로서, 솔더범프(도 22의 18)를 통해 기판(10)에 형성되는 회로패턴(미도시) 등이 전자소자 등과 전기적으로 연결될 수 있게 된다. 또한, 가이드패드(13)는 제품에 대한 신뢰성 검사 등에 있어 기준이 될 수 있다.
다음으로, 도 13에 도시된 바와 같이, 가이드패드(13)가 노출되도록 솔더레 지스트층(11)의 일부를 오프닝한 다음(S130), 도 14에 도시된 바와 같이, 노출된 가이드패드(13)에 대해 표면처리를 수행한다(S140). 즉, 가이드패드(13)에 대해서만 표면처리를 수행하기 위하여 가이드패드(13)만 노출시킨 다음 표면처리 공정을 수행하는 것이다.
이처럼, 가이드패드(13)에 대해서만 표면처리를 수행하고, 솔더범프(도 22의 18)가 형성되는 솔더패드(12)에 대해서는 표면처리를 수행하지 않음으로써, 솔더범프(18)와 솔더패드(12) 사이에 미확산층이 존재하지 않도록 할 수 있어 이들 간의 결합 신뢰성을 확보할 수 있게 된다.
가이드패드(13)가 노출되도록 솔더레지스트층(11)을 오프닝하기 위하여 본 실시 예에서는 레이저를 이용하여 솔더레지스트층(11)을 직접 식각하는 LDA(laser direct ablation) 기술을 이용하는 방법을 제시한다. LDA 기술을 이용함으로써, 가이드패드(13)에 대한 선택적인 오프닝을 보다 용이하게 구현할 수 있게 된다. LDA 기술 이외에, 노광 및 현상 공정을 이용할 수도 있음은 물론이다.
한편, 가이드패드(13)에 대한 표면처리 공정으로 니켈 도금과 금 도금을 순차적으로 수행하는 방법을 이용할 수도 있으나, 가이드패드(13)가 광학기기 등의 인식용으로만 사용되는 점을 고려하여, 본 실시예에서는 직접 금도금을 수행하는 방법을 이용하도록 한다. 금 도금 이외에도 은 도금이나 주석 도금 또는 유기보호피막(OSP) 형성 등을 이용하여 가이드패드(13)의 상면에 코팅층(14)을 직접 형성할 수도 있다.
그리고 나서, 도 15에 도시된 바와 같이, 솔더패드(12)가 노출되도록 솔더레 지스트층(11)의 일부를 오프닝하고(S150), 노출된 솔더패드(12)에 솔더범프(도 22의 18)를 형성한다(S160). 솔더패드(12)가 노출되도록 솔더레지스트를 오프닝하기 위하여 LDA 기술을 이용할 수 있음은 전술한 바와 같다. 이하에서는, 노출된 솔더패드(12)에 솔더범프(도 22의 18)를 형성하는 방법에 대해 보다 구체적으로 설명하도록 한다.
먼저, 도 16에 도시된 바와 같이 기판(10)의 일면에 전해도금을 위한 전극용 금속 시드층(15)을 형성한다(S161). 시드층(15)은 솔더패드(12)와 동일한 재질의 금속을 이용하여 약 0.2um ~ 1um 정도의 두께로 형성될 수 있으며, 스퍼터링 공정 또는 무전해 도금 등의 방법을 통해 형성될 수 있다. 즉, 솔더패드(12)가 구리 재질로 이루어진 경우, 구리를 이용하여 시드층(15)을 형성할 수 있는 것이다. 한편, 여기서 제시한 시드층(15)의 두께 및 형성 방법은 일 예에 불과하며, 제조 상의 필요에 따라 다양하게 변경될 수 있다.
이렇게 시드층(15)을 형성한 후, 기판(10)의 일면에 솔더패드(12)에 상응하는 개구부가 형성된 도금레지스트층(16)을 형성하고(S162), 전해도금을 통하여 솔더패드(12)에 솔더를 도금한다(S163).
이를 위하여, 도 17에 도시된 바와 같이, 시드층(15) 위에 감광성 드라이필름(16')을 적층하고, 도 18에 도시된 바와 같이, 노광 및 현상 공정을 통해 솔더패드(12)만 개방되도록 한 다음, 도 19에 도시된 바와 같이 전해도금을 수행하여 솔더도금층(17)을 형성하는 방법을 이용할 수 있다.
그리고 나서, 도 20에 도시된 바와 같이, 도금레지스트층(16)을 제거하 고(S164), 도 21에 도시된 바와 같이, 시드층(15)의 노출된 부분이 제거되도록 플래시 에칭을 수행한 다음(S165), 솔더도금층(17)에 대하여 리플로우를 수행함으로써(S166) 도 22에 도시된 바와 같이 라운드 형상의 솔더범프(18)를 형성할 수 있게 된다.
다음으로, 본 발명의 다른 측면에 따른 패키지용 인쇄회로기판(10)의 일 실시예에 대해 도 22를 참조하여 설명하도록 한다. 도 22에 도시된 바와 같이, 본 실시예에 따른 패키지용 인쇄회로기판은, 기판(10); 기판(10)의 일면에 형성되는 솔더패드(12) 및 가이드패드(13); 기판(10)의 일면을 커버하되, 솔더패드(12) 및 가이드패드(13)에 상응하는 개구부가 형성된 솔더레지스트층(11); 가이드패드(13)의 상면에 직접 형성되며 금, 은, 주석 또는 유기보호피막 등으로 이루어지는 코팅층(14); 및 솔더패드(12)의 상면에 직접 형성되는 솔더범프(18)를 주된 구성요소로 하여 이루어질 수 있다.
여기서, 솔더범프(18)가 솔더패드(12)의 상면에 직접 형성된다는 것은, 솔더범프(18)와 솔더패드(12) 사이에 이들과 다른 종류의 재료가 개재되지 않는다는 것을 의미하는 것으로서, 솔더패드(12)와 동일한 재질의 시드층(도 21의 15), 또는 솔더범프(18)와 시드층(15) 또는 솔더범프와 솔더패드(12) 사이의 합금층(미도시) 마저 형성되지 않는다는 의미는 아니다.
이러한 패키지용 인쇄회로기판은, 앞서 설명한 본 발명의 일 측면에 따른 패키지용 인쇄회로기판 제조방법과 동일 또는 유사한 방법을 통해 제조될 수 있다.
본 실시예에 따른 패키지용 인쇄회로기판은 솔더패드(12)와 솔더범프(18) 사이에 별도의 표면처리를 하지 않아 미확산층이 존재하지 않으며, 가이드패드(13)의 상면에는 금, 은, 주석 또는 유기보호피막 등으로 이루어지는 코팅층(14)이 직접 형성됨으로써, 재료비용이 절감될 수 있을 뿐만 아니라 제조공정 또한 단순화될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1 내지 도 10은 종래기술에 따른 패키지용 인쇄회로기판 제조방법을 나타내는 공정도.
도 11은 본 발명의 다른 측면에 따른 패키지용 인쇄회로기판 제조방법의 일 실시예를 나타내는 순서도.
도 12 내지 도 22은 도 12의 패키지용 인쇄회로기판 제조방법을 나타내는 공정도.
<도면의 주요부분에 대한 부호의 설명>
10: 기판
11: 솔더레지스트층
12: 솔더패드
13: 가이드패드
14: 코팅층
15: 시드층
16: 도금레지스트층
17: 솔더도금층
18: 솔더범프

Claims (5)

  1. 일면에 솔더패드 및 가이드패드가 형성된 기판을 제공하는 단계;
    상기 기판의 일면에 솔더레지스트층을 형성하는 단계;
    상기 가이드패드가 노출되도록 상기 솔더레지스트층의 일부를 오프닝하는 단계;
    상기 노출된 가이드패드에 대해 표면처리를 수행하는 단계;
    상기 솔더패드가 노출되도록 상기 솔더레지스트층의 일부를 오프닝하는 단계; 및
    상기 노출된 솔더패드에 솔더범프를 형성하는 단계를 포함하는 패키지용 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 솔더범프를 형성하는 단계는,
    상기 기판의 일면에 시드층을 형성하는 단계;
    상기 기판의 일면에 상기 솔더패드에 상응하는 개구부가 형성된 도금레지스트층을 형성하는 단계; 및
    전해도금을 통하여, 상기 솔더패드에 솔더를 도금하는 단계;
    상기 도금레지스트층을 제거하는 단계;
    상기 시드층의 노출된 부분이 제거되도록 플래시 에칭을 수행하는 단계; 및
    상기 도금된 솔더에 대하여 리플로우를 수행하는 단계를 포함하는 것을 특징으로 하는 패키지용 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 가이드패드에 대해 표면처리를 수행하는 단계는, 상기 가이드패드의 상면에 직접 금, 은, 주석 또는 유기보호피막(OSP)으로 이루어지는 코팅층을 형성함으로써 수행되는 것을 특징으로 하는 패키지용 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    상기 솔더패드가 노출되도록 상기 솔더레지스트층의 일부를 오프닝하는 단계는 LDA(Laser Direct Ablation) 기술을 이용하여 수행되는 것을 특징으로 하는 패키지용 인쇄회로기판 제조방법.
  5. 기판;
    상기 기판의 일면에 형성되는 솔더패드 및 가이드패드;
    상기 기판의 상기 일면을 커버하되, 상기 솔더패드 및 상기 가이드패드에 상 응하는 개구부가 형성된 솔더레지스트층;
    상기 가이드패드의 상면에 직접 형성되며, 금, 은, 주석 또는 유기보호피막(OSP)으로 이루어지는 코팅층; 및
    상기 솔더패드의 상면에 직접 형성되는 솔더범프를 포함하는 패키지용 인쇄회로기판.
KR1020080013912A 2008-02-15 2008-02-15 패키지용 인쇄회로기판 및 그 제조방법 Expired - Fee Related KR100905922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080013912A KR100905922B1 (ko) 2008-02-15 2008-02-15 패키지용 인쇄회로기판 및 그 제조방법
US12/219,140 US20090205854A1 (en) 2008-02-15 2008-07-16 Printed circuit board for a package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013912A KR100905922B1 (ko) 2008-02-15 2008-02-15 패키지용 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100905922B1 true KR100905922B1 (ko) 2009-07-02

Family

ID=40954063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013912A Expired - Fee Related KR100905922B1 (ko) 2008-02-15 2008-02-15 패키지용 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20090205854A1 (ko)
KR (1) KR100905922B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140978B1 (ko) 2010-08-20 2012-05-03 삼성전기주식회사 인쇄회로기판의 제조방법
KR101255954B1 (ko) 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
CN111970849A (zh) * 2019-05-20 2020-11-20 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014128A (ko) * 2010-08-02 2019-02-11 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
EP2506690A1 (en) * 2011-03-28 2012-10-03 Atotech Deutschland GmbH Method to form solder deposits and non-melting bump structures on substrates
KR101131288B1 (ko) * 2010-12-06 2012-03-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20130113118A1 (en) * 2011-11-04 2013-05-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
US8847078B2 (en) * 2012-09-27 2014-09-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN103607848A (zh) * 2013-11-27 2014-02-26 广东成德电路股份有限公司 一种用于提高印制电路板阻焊对位精度的方法
CN103997853A (zh) * 2014-05-26 2014-08-20 蔡新民 一种超长铝基电路板的制作方法
JP2017034059A (ja) * 2015-07-31 2017-02-09 イビデン株式会社 プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US20200205295A1 (en) * 2017-06-15 2020-06-25 Jabil Inc. System, Apparatus and Method for Utilizing Surface Mount Technology on Metal Substrates
CN112566352A (zh) * 2019-09-25 2021-03-26 李家铭 具有抗雷射填缝层的电路结构及其制法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200412A (ja) 2002-12-18 2004-07-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP2007214534A (ja) 2006-02-09 2007-08-23 Phoenix Precision Technology Corp 導電構造を具備する回路基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US6485843B1 (en) * 2000-09-29 2002-11-26 Altera Corporation Apparatus and method for mounting BGA devices
JP2004012803A (ja) * 2002-06-06 2004-01-15 Fujitsu Ltd 光伝送用プリント板ユニット及び実装方法
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
TWI255158B (en) * 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200412A (ja) 2002-12-18 2004-07-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
JP2007214534A (ja) 2006-02-09 2007-08-23 Phoenix Precision Technology Corp 導電構造を具備する回路基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140978B1 (ko) 2010-08-20 2012-05-03 삼성전기주식회사 인쇄회로기판의 제조방법
KR101255954B1 (ko) 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
CN111970849A (zh) * 2019-05-20 2020-11-20 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
US20090205854A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
KR100905922B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
JP5011329B2 (ja) メタルポストを備えた基板及びその製造方法
KR101177664B1 (ko) 인쇄회로기판의 제조방법
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
KR101061792B1 (ko) 칩 내장형 인쇄회로기판 및 제조 방법
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
US20150223329A1 (en) Carrier Plate, Device Having the Carrier Plate and Method for Producing a Carrier Plate
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
KR101131230B1 (ko) 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP2013065811A (ja) プリント回路基板及びその製造方法
KR100723489B1 (ko) 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR20110013902A (ko) 패키지 및 그 제조방법
KR101143530B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
KR101032704B1 (ko) 인쇄회로기판 제조방법
US7736952B2 (en) Wafer packaging method
KR100986294B1 (ko) 인쇄회로기판의 제조방법
KR101314712B1 (ko) 비아층을 구비하는 인쇄회로기판 및 이의 제조 방법
JP2010283133A (ja) 電極バンプの形成方法および半導体パッケージの製造方法
JP2012195418A (ja) 半導体装置の製造方法
KR20100138081A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080215

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090625

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090629

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20120409

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130403

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180407