KR101026984B1

KR101026984B1 - 톱니파의 슬로프 보상기 및 ｄｃ/ｄｃ 변환기

Info

Publication number: KR101026984B1
Application number: KR1020080094740A
Authority: KR
Inventors: 이신우
Original assignee: 주식회사 코아로직
Priority date: 2008-09-26
Filing date: 2008-09-26
Publication date: 2011-04-11
Anticipated expiration: 2028-09-26
Also published as: KR20100035379A

Abstract

본 발명은 DC/DC 변환기 및 변환 방법에 관한 것으로, DC/DC 변환기에 포함된 슬로프(slope) 보상기는 외부 소자의 전류를 센싱하여 센싱 전류를 생성하는 전류 센싱부, 소정의 주파수를 가지는 기준 클럭을 생성하는 클럭 발생부 및 센싱 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성하는 톱니파 발생기를 포함한다.

Description

톱니파의 슬로프 보상기 및 ＤＣ/ＤＣ 변환기{Slope compensator of saw tooth wave and DC/DC converter}

본 발명은 DC/DC 변환기에 관한 것으로, 더욱 상세하게는 전류 제어 방식의 DC/DC 변환기 및 변환 방법, 상기 DC/DC 변환기에 포함된 슬로프 보상기 및 보상 방법에 관한 것이다.

최근에 널리 이용되는 휴대 전화기, 휴대 정보 단말기, 디지털 카메라 등과 같은 각종 휴대형 전자 기기들은 전원 전압을 동작 전압으로 변환하는 장치로서 DC/DC 변환기를 포함한다. DC/DC 변환기는 입력 전압을 부하가 요구하는 소정의 출력 전압으로 변환하는 장치로서, 전압 방식 제어 또는 전류 방식 제어에 의한 피드백을 이용하여 에러를 최소화한다.

본 발명이 해결하고자 하는 과제는 회로 설계를 간단하게 하고, 회로의 선형성을 향상시키고, 불필요한 옵셋 전압의 발생을 줄일 수 있는 톱니파의 슬로프 보상기와 그 방법, 상기 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체, 상기 슬로프 보상기를 포함하는 DC/DC 변환기와 그 방법, 상기 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 있다.

상기 과제를 해결하기 위한 본 발명에 따른 슬로프 보상기는 외부 소자의 전류를 센싱하여 센싱 전류를 생성하는 전류 센싱부; 소정의 주파수를 가지는 기준 클럭을 생성하는 클럭 발생부; 및 상기 센싱 전류를 기초로 슬로프(slope)가 보상된 톱니파를 상기 기준 클럭에 동기되도록 생성하는 톱니파 발생기를 포함한다.

또한, 상기 과제를 해결하기 위한 본 발명에 따른 DC/DC 변환기는 스위치의 온/오프 동작에 의해 입력 전압을 공급하여, 소정의 레벨로 설정된 출력 전압을 출력하는 스위칭부; 상기 스위치에 흐르는 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성하는 슬로프 보상기; 상기 출력 전압와 기준 전압의 오차를 증폭하는 오차 증폭부; 상기 오차 증폭부의 출력과 상기 슬로프 보상기에서 생성된 톱니파를 비교하는 비교기; 및 상기 비교기의 비교 결과에 따라 상기 스위치의 온/오프 동작을 제어하기 위한 제어 신호를 상기 기준 클럭에 동기되도록 생 성하는 제어 회로를 포함한다.

또한, 상기 과제를 해결하기 위한 본 발명에 따른 슬로프 보상 방법은 소정의 주파수를 가지는 기준 클럭을 생성하는 단계; 외부 소자의 전류를 센싱하여 센싱 전류를 생성하는 단계; 및 상기 센싱 전류를 기초로 슬로프가 보상된 톱니파를 상기 기준 클럭에 동기되도록 생성하는 단계를 포함한다.

또한, 상기 과제는 외부 소자의 전류를 센싱하여 센싱 전류를 생성하는 단계; 소정의 주파수를 가지는 기준 클럭을 생성하는 단계; 및 상기 센싱 전류를 기초로 슬로프가 보상된 톱니파를 상기 기준 클럭에 동기되도록 생성하는 단계를 포함 슬로프 보상 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 의해 달성된다.

또한, 상기 과제를 해결하기 위한 본 발명에 따른 DC/DC 변환 방법은 스위치의 온/오프 동작에 의해 입력 전압을 공급하여, 소정의 레벨로 설정된 출력 전압을 출력하는 단계; 상기 스위치에 흐르는 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성하는 단계; 상기 출력 전압와 기준 전압의 오차를 증폭하는 단계; 상기 증폭된 오차와 상기 생성된 톱니파를 비교하는 단계; 및 상기 비교 결과에 따라 상기 스위치의 온/오프 동작을 제어하기 위한 제어 신호를 상기 기준 클럭에 동기되도록 생성하는 단계를 포함한다.

또한, 상기 과제는 스위치의 온/오프 동작에 의해 입력 전압을 공급하여, 소정의 레벨로 설정된 출력 전압을 출력하는 단계; 상기 스위치에 흐르는 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성하는 단계; 상기 출력 전압와 기준 전압의 오차를 증폭하는 단계; 상기 증폭된 오차와 상기 생성된 톱니파를 비교하는 단계; 및 상기 비교 결과에 따라 상기 스위치의 온/오프 동작을 제어하기 위한 제어 신호를 상기 기준 클럭에 동기되도록 생성하는 단계를 포함하는 DC/DC 변환 방법을 실행하기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 의해 달성된다.

본 발명에 따르면, 종래와 달리 별도의 덧셈 회로를 구비하지 않고, 스위치에 흐르는 전류를 기초로 클럭에 동기되는 톱니파를 생성하므로, 회로의 설계가 간단해질 뿐 아니라, 선형성이 향상되고, 옵셋 전압의 발생을 줄일 수 있다. 또한, 본 발명에 따르면, 외부 소자에 흐르는 전류 정보를 가진 스위치의 전류에 대한 정보를 전압의 형태로 제공하는 경우에도 하나의 전압-전류 변환기만을 구비하면 되고, 별도의 덧셈 회로를 구비할 필요가 없으므로, 비선형성 및 옵셋 전압의 발생을 줄일 수 있다. 또한, 본 발명에 따르면, 슬로프 보상기는 전류 프로그래밍을 통하여 슬로프 보상 전류의 양과 톱니파 발생 전류의 양을 조절함으로써, 슬로프 보상기에서 발생되는 톱니파의 크기를 조절할 수 있다. 또한, 별도의 클럭 발생기를 사용하지 않고 제어 회로 및 기타 디지털 회로에서 톱니파의 주파수보다 빠른 여러 클럭을 사용할 수 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 스텝-다운(step-down) DC/DC 변환기를 나타내는 블록도이다.

도 1을 참조하면, 스텝-다운 DC/CD 변환기는 입력 전압(Vin)을 입력 전압(Vin)보다 낮은 출력 전압(Vout)으로 변환하며, 강압(buck) 변환기라고도 한다. 스텝-다운 변환기는 스위칭부(1), 슬로프 보상부(2), 오차 증폭기(3), 비교기(4), 제어회로(5), 버퍼(6)를 포함하고, 출력 커패시터(Cout), 부하 저항(R_L) 및 분압용의 제1 및 제2 저항(R1, R2)을 더 포함한다.

스위칭부(1)는 스위치(SW), 인덕터(L) 및 다이오드(D)를 포함한다. 스위치(SW)는 제어 신호에 의해 온/오프되는데, 본 발명의 일 실시예에서, 스위치(SW)는 PMOS 트랜지스터로 구현될 수 있다. 구체적으로, 제어 신호가 로우(low) 레벨인 경우에 스위치(SW)는 온(on)되어, 다이오드(D)는 역방향-바이어싱되고, 인덕터(L)를 통해 전류가 흐름으로써 인덕터(L)에 전기 에너지가 저장된다. 한편, 제어 신호가 하이(high) 레벨인 경우에 스위치(SW)는 오프(off)되어, 다이오드(D)는 순방향-바이어싱되고, 스위치(SW)가 온인 동안에 인덕터(L)에 저장된 전기 에너지 가 다이오드(D) 및 인덕터(L)를 흐르는 전류로서 출력 전압(Vout)으로 전달된다. 이와 같이, 인덕터(L)는 입력 단자에서 출력 단자로 에너지를 전달하는 역할을 한다. 제어 신호에 따른 스위칭부(1)의 구체적인 동작에 대해서는 후술하기로 한다.

슬로프 보상부(2)는 전류 센싱부(10), 톱니파 발생기(20) 및 클럭 발생기(30)를 포함하고, 외부 소자에 흐르는 전류 정보를 가진 스위치(SW)의 전류를 기초로 슬로프가 보상된 톱니파를 생성한다. 구체적으로, 전류 센싱부(10)는 외부 소자에 흐르는 전류 정보를 가진 스위치(SW)에 흐르는 전류를 센싱하여 센싱 전류(Ia)를 생성한다. 클럭 발생기(30)는 소정의 제1 주파수(f1)에 따른 구형파의 클럭(CLK)을 생성한다. 톱니파 발생기(20)는 전류 센싱부(10)에서 센싱된 센싱 전류(Ia)를 기초로 클럭 발생기(30)에서 생성된 클럭(CLK)에 동기되는 톱니파를 생성한다. 이와 같이, 슬로프 보상부(2)에서 출력된, 슬로프가 보상된 톱니파에 의해 스텝-다운 DC/DC 변환기의 안정성이 향상된다.

종래의 슬로프 보상부는 소정의 톱니파를 생성하는 톱니파 발생기, 스위치의 전류를 센싱하는 전류 센싱부, 및 톱니파 발생기와 전류 센싱부의 출력을 합하는 덧셈 회로로 구성된다. 이 경우, 톱니파 발생기의 출력과 전류 센싱부의 출력은 둘 다 전류 또는 전압이어야 덧셈 회로가 덧셈 연산을 수행할 수 있으므로, 추가적으로 전류-전압 변환기나 전압-전류 변환기를 구비해야 한다. 다시 말해, 톱니파 발생기의 출력이 전압 형식인 경우, 톱니파 발생기의 출력을 전류 형식으로 변환하는 전압-전류 변환기를 구비해야 한다. 따라서, 회로의 설계가 복잡해질 뿐 아니 라, 비선형성이 증가되고, 제어 불가능한 옵셋(offset) 전압이 발생될 수 있다.

그러나, 본 발명의 일 실시예에 따른 슬로프 보상부는 별도의 덧셈 회로를 구비하지 않고, 톱니파 발생기(20)는 센싱 전류(Ia)를 기초로 클럭(CLK)에 동기되는 톱니파를 생성하므로, 회로의 설계가 간단해질 뿐 아니라, 선형성이 향상되고, 옵셋 전압의 발생을 줄일 수 있다. 한편, 본 발명의 다른 실시예에 따른 슬로프 보상부는, 전류 센싱부(10)가 외부 소자에 흐르는 전류 정보를 가진 스위치(SW)의 전류에 대한 정보를 전압의 형태로 제공하는 경우에는 하나의 전압-전류 변환기를 구비해야 한다. 그러나, 이 경우에도 별도의 덧셈 회로를 구비할 필요가 없으므로, 비선형성 및 옵셋 전압의 발생을 줄일 수 있다. 톱니파 발생기(20)의 구체적인 동작에 대해서는 이하에서 도 3 내지 10을 참조하여 상술하기로 한다.

오차 증폭기(3)는 기준 전압(Vref)과 제2 저항(R2)의 전압(V_R2)과의 오차를 증폭하여 증폭 전압을 출력한다. 비교기(4)는 슬로프 보상부(2)에서 생성된 톱니파의 전압과 오차 증폭기(3)에서 출력된 증폭 전압을 비교하여, 비교 결과에 따라 하이 레벨 또는 로우 레벨의 비교 신호를 출력한다. 제어 회로(5)는 비교기(4)에서 출력된 비교 신호와 클럭 발생기(30)에서 생성된 클럭(CLK)을 수신하여, 스위치(SW)의 온/오프 동작을 제어하기 위한 신호를 출력한다. 버퍼(6)는 제어 회로(5)에서 출력된 신호를 버퍼링한다. 상술한 스위치(SW)에 입력되는 제어 신호는 버퍼(6)에서 버퍼링된 신호이다.

보다 상세하게는, 비교기(4)는 비교 결과, 톱니파의 전압 보다 오차 증폭 기(3)에서 출력된 증폭 전압이 높은 경우에 로우 레벨의 비교 신호를 출력한다. 제어 회로(5)는 로우 레벨의 비교 신호를 수신하고, 클럭(CLK)에 동기되는 로우 레벨의 신호를 출력하며, 버퍼(6)는 이를 버퍼링하여 스위치(SW)에 로우 레벨의 제어 신호를 제공한다. 이로써, 스위치(SW)는 온된다.

한편, 비교기(4)는 비교 결과, 톱니파의 전압 보다 오차 증폭기(3)에서 출력된 증폭 전압이 낮은 경우에 하이 레벨의 비교 신호를 출력한다. 제어 회로(5)는 하이 레벨의 비교 신호를 수신하고, 클럭(CLK)에 동기되는 하이 레벨의 신호를 출력하며, 버퍼(6)는 이를 버퍼링하여 스위치(SW)에 하이 레벨의 제어 신호를 제공한다. 이로써, 스위치(SW)는 오프된다. 이와 같이, 스위치(SW)는 부하 측의 출력으로부터 피드백에 의해 제어된다.

도 2는 본 발명의 일 실시예에 따른 스텝-업(step-up) DC/DC 변환기를 나타내는 블록도이다.

도 2를 참조하면, 스텝-업 DC/CD 변환기는 입력 전압(Vin)을 입력 전압(Vin)보다 높은 출력 전압(Vout)으로 변환하며, 승압(boost) 변환기라고도 한다. 스텝-업 변환기는 스위칭부(1'), 슬로프 보상부(2), 비교기(3), 오차 증폭기(4), 제어회로(5), 버퍼(6)를 포함하고, 출력 커패시터(Cout), 부하 저항(R_L) 및 분압용 제1 및 제2 저항(R1, R2)을 더 포함한다.

도 1의 스텝-다운 DC/DC 변환기와 비교하면, 도 2의 스텝-업 DC/DC 변환기는 스위칭부(1')의 구성만이 다르고, 다른 구성 요소는 실질적으로 동일하다. 따라 서, 도 2의 스텝-업 DC/DC 변환기는 도 1의 스텝-다운 DC/DC 변환기와 동일한 참조 부호를 이용하기로 한다. 또한, 이하에서는, 스위칭부(1')에 대해서만 상술하고, 다른 구성 요소에 대한 상세한 설명은 생략하기로 한다.

스위칭부(1')는 스위치(SW'), 인덕터(L) 및 다이오드(D)를 포함한다. 스위치(SW')는 제어 신호에 의해 온/오프되는데, 본 발명의 일 실시예에서, NMOS 트랜지스터로 구현될 수 있다. 구체적으로, 제어 신호가 하이 레벨인 경우에 스위치(SW')는 온되어, 다이오드(D)는 역방향-바이어싱되고, 인덕터(L)를 통해 전류가 흐름으로써 인덕터(L)에 전기 에너지가 저장된다. 한편, 제어 신호가 로우 레벨인 경우에 스위치(SW')는 오프되어, 다이오드(D)는 순방향-바이어싱되고, 스위치(SW')가 온인 동안에 인덕터(L)에 저장된 전기 에너지가 다이오드(D) 및 인덕터(L)를 흐르는 전류로서 출력 전압(Vout)으로 전달된다. 이와 같이, 인덕터(L)는 입력 단자에서 출력 단자로 에너지를 전달하는 역할을 한다.

이하에서는, 도 3 내지 도 10을 참조하여, 도 1의 스텝-다운 DC/DC 변환기 또는 도 2의 스텝-업 DC/DC 변환기에 포함된 톱니파 발생기의 다양한 실시예에 따른 구성 및 동작에 대하여 상술하기로 한다.

도 3은 본 발명의 일 실시예에 따른 톱니파 발생기(21)를 상세하게 나타내는 블록도이다. 도 4는 도 3의 톱니파 발생기(21)에 포함된 전류 프로그래밍부를 상세하게 나타내는 회로도이다. 여기서, 톱니파 발생기(21)는 도 1의 스텝-다운 DC/DC 변환기 또는 도 2의 스텝-업 DC/DC 변환기에 포함될 수 있다.

이하에서는, 도 3 및 4를 참조하여, 톱니파 발생기(21)의 동작을 상술하기로 한다. 톱니파 발생기(21)는 제1 및 제2 전류 미러(211, 212), 제1 및 제2 전류 프로그래밍부(213, 214), 에지 검출부(215) 및 출력부(216)를 포함한다.

제1 전류 미러(211)는 톱니파를 발생하기 위한 기준 전류(Ib)가 입력되는 트랜지스터와, 기준 전류(Ib)가 각각 미러링되는 두 단의 전류 경로(current path)를 포함하여, 제1 전류 프로그래밍부(213)에 2개의 바이어스(B1, B2)를 제공한다. 한편, 제2 전류 미러(212)는 전류 센싱부(10)에서 출력된 센싱 전류(Ia)가 입력되는 트랜지스터와, 센싱 전류(Ia)가 각각 미러링되는 두 단의 전류 경로를 포함하여, 제2 전류 프로그래밍부(214)에 2개의 바이어스를 제공한다. 여기서, 톱니파 발생기(21)는 기준 전류(Ib) 및 센싱 전류(Ia)를 이용하여 톱니파를 생성하므로, 2개의 전류 미러를 포함한다. 그러나, 본 발명의 다른 실시예에서, 톱니파 발생기(21)는 3개 이상의 전류 미러를 포함할 수 있고, 이 경우, 기준 전류(Ib) 및 센싱 전류(Ia) 외의 추가적인 정보를 기초로 톱니파의 슬로프를 보상할 수 있다.

제1 전류 프로그래밍부(213)는 제1 및 제2 바이어스(B1, B2)와 제1 제어 신호(CS1)를 기초로 제1 전류(I1)를 생성한다. 보다 상세하게는, 제1 전류 프로그래밍부(213)는 제1 바이어스(B1)에 의해 바이어싱되는 N개의 PMOS 트랜지스터들, 제2 바이어스(B2)에 의해 바이어싱되는 N개의 PMOS 트랜지스터들, 및 N개의 제1 제어 신호들(CS1_1, CS1_2, CS1_3, …, CS1_N)에 의해 온/오프되는 스위치들을 포함한다. 여기서, N개의 제1 제어 신호들 각각의 레벨을 조절하여, 제1 전류 프로그래밍부(213)에서 생성되는 전류의 크기를 조절할 수 있다.

제2 전류 프로그래밍부(214)는 제3 및 제4 바이어스와 제2 제어 신호(CS2)를 기초로 제2 전류(I2)를 생성한다. 여기서, 제2 전류 프로그래밍부(214)의 구성 및 동작은 제1 전류 프로그래밍부(213)와 유사하므로, 생략하기로 한다.

에지 검출부(215)는 지연부(2151) 및 XOR 게이트(2152)를 포함한다. 지연부(2151)는 클럭 발생기(30)에서 생성된 클럭(CLK)을 소정 시간 동안 지연시킨다. XOR 게이트(2152)는 클럭(CLK)과 지연부(2151)에서 소정 시간 동안 지연된 클럭과 대하여 배타적 논리합(XOR) 연산을 수행한다. 그러므로, XOR 게이트(2152)는 클럭(CLK)과 소정 시간 동안 지연된 클럭이 서로 다른 레벨인 경우에는 하이 레벨의 신호를 출력하고, 클럭(CLK)과 소정 시간 동안 지연된 클럭이 모두 같은 레벨인 경우에는 로우 레벨의 신호를 출력한다.

여기서, 에지 검출부(215)는 XOR 게이트(2152)를 포함하였으나, 본 발명의 다른 실시예에서 에지 검출부(215)는 AND, OR 게이트 등과 같은 다른 논리 게이트를 이용함으로써 생성되는 톱니파의 주파수를 변경할 수 있다. 출력부(216)는 스위치(SW1)와 커패시터(C1)를 포함하고, 제1 및 제2 전류(I1, I2)를 합산한 결과를 기초로 에지 검출부(215)에서 출력되는 신호에 동기되는 톱니파를 생성한다. 따라서, 출력부(216)에서 출력되는 톱니파의 주파수는 클럭 발생기(30)에서 생성된 클럭(CLK)의 주파수인 제1 주파수의 2배가 된다.스위치(SW1)는 에지 검출부(215)에서 출력되는 신호에 따라 온/오프되는데, 스위치(SW1)가 온인 동안 커패시터(C1)는 방전되고, 스위치(SW1)가 오프인 동안 커패시터(C1)는 충전됨으로써, 톱니파가 생성된다.

이하에서는, 톱니파 발생기(21)의 동작을 상술하기로 한다.

전류 센싱부(10)에서 출력된 센싱 전류(Ia)가 '0'이면, 즉, 도 1의 스위치(SW)에 흐르는 전류가 없으면, 제1 전류 미러(211)에는 기준 전류(Ib)가 입력되지만, 제2 전류 미러(212)에 입력되는 전류는 없다. 이 경우, 제1 전류 프로그래밍부(213)는 제1 제어 신호(CS1)에 의해 레벨이 조정되는 제1 전류(Ia)를 생성하지만, 제2 전류 프로그래밍부(214)에서 출력되는 제2 전류(I2)는 '0'이다. 따라서, 톱니파 발생기(21)는 센싱 전류(Ia)에 의한 슬로프 보상 동작을 수행하지 않으므로, 전형적인 톱니파 발생 회로로 동작한다.

한편, 전류 센싱부(10)에서 출력된 센싱 전류(Ia)가 소정의 값을 가지면, 즉, 도 1의 스위치(SW)에 전류가 흐르면, 제1 및 제2 전류 미러(211, 212)에는 각각 기준 전류(Ib) 및 센싱 전류(Ia)가 입력된다. 이 경우, 제1 전류 프로그래밍부(213)는 제1 제어 신호(CS1)에 의해 레벨이 조정되는 제1 전류(I1)를 생성하고, 제2 전류 프로그래밍부(214)는 제2 제어 신호(CS2)에 의해 레벨이 조정되는 제2 전류(I2)를 생성한다. 이로써, 출력부(216)는 제1 및 제2 전류(I1, I2)의 합을 입력받아, 클럭(CLK)에 동기되는 톱니파를 생성한다. 따라서, 톱니파 발생기(21)는 스위치(SW)에 흐르는 전류인, 센싱 전류(Ia)에 의해 슬로프가 보상된 톱니파를 생성할 수 있다.

본 발명의 다른 실시예에 따르면, 톱니파 발생기(21)는 에지 검출부(215)를 포함하지 않을 수 있다. 이 경우에, 출력부(216)에서 출력되는 톱니파의 주파수는 클럭 발생기(30)에서 생성된 클럭(CLK)의 주파수인 제1 주파수와 동일하다. 또한, 본 발명의 또 다른 실시예에 따르면, 톱니파 발생기(21)는 에지 검출부(215)에 다 양한 논리 소자를 포함함으로써, 출력부(216)에서 출력되는 톱니파의 주파수는 클럭 발생기(30)에서 생성된 클럭(CLK)의 주파수의 소정의 정수 배가 될 수 있다.

도 5는 본 발명의 다른 실시예에 따른 톱니파 발생기(22)를 상세하게 나타내는 블록도이다. 도 6은 도 5의 톱니파 발생기(22)에 포함된 전류 프로그래밍부를 상세하게 나타내는 회로도이다. 여기서, 톱니파 발생기(22)는 도 1의 스텝-다운 DC/DC 변환기 또는 도 2의 스텝-업 DC/DC 변환기에 포함될 수 있다.

이하에서는, 도 5 및 6을 참조하여, 톱니파 발생기(22)의 동작을 상술하기로 한다. 톱니파 발생기(22)는 제1 및 제2 전류 미러(221, 222), 제1 및 제2 전류 프로그래밍부(223, 224), 에지 검출부(225) 및 출력부(226)를 포함한다. 여기서, 에지 검출부(225) 및 출력부(226)의 구성 및 동작은 도 3의 톱니파 발생기(21)에 포함된 에지 검출부(215) 및 출력부(226)와 실질적으로 동일하므로, 상세한 설명을 생략하기로 한다.

제1 전류 미러(221)는 톱니파를 발생하기 위한 기준 전류(Ib)가 입력되는 트랜지스터와, 기준 전류(Ib)가 미러링되는 한 단의 전류 경로를 포함하여, 제1 전류 프로그래밍부(223)에 1개의 바이어스(B1)를 제공한다. 한편, 제2 전류 미러(222)는 전류 센싱부(10)에서 출력된 센싱 전류(Ia)가 입력되는 트랜지스터와, 센싱 전류(Ia)가 미러링되는 한 단의 전류 경로를 포함하여, 제2 전류 프로그래밍부(24)에 1개의 바이어스를 제공한다.

제1 전류 프로그래밍부(223)는 바이어스(B1)와 제1 제어 신호(CS1)를 기초로 제1 전류(I1)를 생성한다. 보다 상세하게는, 제1 전류 프로그래밍부(223)는 바이 어스(B1)에 의해 바이어싱되는 N개의 PMOS 트랜지스터들 및 N개의 제1 제어 신호들(CS1_1, CS1_2, CS1_3, …, CS1_N)에 의해 온/오프되는 스위치들을 포함한다. 여기서, N개의 제1 제어 신호들 각각의 레벨을 조절하여, 제1 전류 프로그래밍부(223)에서 생성되는 전류의 크기를 조절할 수 있다.

제2 전류 프로그래밍부(224)는 바이어스(B2)와 제2 제어 신호(CS2)를 기초로 제2 전류(I2)를 생성한다. 여기서, 제2 전류 프로그래밍부(224)의 구성 및 동작은 제1 전류 프로그래밍부(223)와 유사하므로, 생략하기로 한다.

이와 같이, 도 3의 톱니파 발생기(21)와 비교하면, 도 5의 톱니파 발생기(22)의 제1 및 제2 전류 미러(221, 222)는 한 단의 전류 경로만을 포함하는바, 하나의 바이어스만을 제공한다. 그러나, 본 발명의 다른 실시예에서, 톱니파 발생기의 제1 및 제2 전류 미러는 복수의 전류 경로를 포함할 수 있고, 그에 대응하여 복수의 바이어스를 제공할 수 있다.

도 7은 본 발명의 또 다른 실시예에 따른 톱니파 발생기(23)를 상세하게 나타내는 블록도이다. 도 8은 도 7의 톱니파 발생기(23)에 포함된 전류 프로그래밍부를 상세하게 나타내는 회로도이다. 여기서, 톱니파 발생기(23)는 도 1의 스텝-다운 DC/DC 변환기 또는 도 2의 스텝-업 DC/DC 변환기에 포함될 수 있다.

이하에서는, 도 7 및 8을 참조하여, 톱니파 발생기(23)의 동작을 상술하기로 한다. 톱니파 발생기(23)는 제1 및 제2 전류 미러(231, 232), 제1 및 제2 전류 프로그래밍부(233, 234) 및 출력부(235)를 포함한다.

제1 전류 미러(231)는 톱니파를 발생하기 위한 기준 전류(Ib)가 입력되는 트 랜지스터와, 기준 전류(Ib)가 각각 미러링되는 두 단의 전류 경로를 포함하여, 제1 전류 프로그래밍부(233)에 2개의 바이어스(B1, B2)를 제공한다. 한편, 제2 전류 미러(232)는 전류 센싱부(10)에서 출력된 센싱 전류(Ia)가 입력되는 트랜지스터와, 센싱 전류(Ia)가 각각 미러링되는 두 단의 전류 경로를 포함하여, 제2 전류 프로그래밍부(234)에 2개의 바이어스를 제공한다.

제1 전류 프로그래밍부(233)는 제1 및 제2 바이어스(B1, B2)와 제1 제어 신호(CS1)를 기초로 제1 및 제2 전류(I1, I2)를 생성한다. 보다 상세하게는, 제1 전류 프로그래밍부(233)는 제1 바이어스(B1)에 의해 바이어싱되는 2*N개의 PMOS 트랜지스터들, 제2 바이어스(B2)에 의해 바이어싱되는 2*N개의 PMOS 트랜지스터들, N개의 제1 제어 신호들(CS1_1, CS1_2, CS1_3, …, CS1_N)에 의해 온/오프되는 N개의 제1 스위치들, 및 N개의 제1 제어 신호들(CS1_1, CS1_2, CS1_3, …, CS1_N)에 의해 온/오프되는 N개의 제2 스위치들을 포함한다. 여기서, N개의 제1 제어 신호들 각각의 레벨을 조절하여, 제1 전류 프로그래밍부(233)에서 생성되는 제1 및 제2 전류(I1, I2)의 크기를 조절할 수 있다.

제2 전류 프로그래밍부(234)는 제3 및 제4 바이어스(B3, B4)와 제2 제어 신호(CS2)를 기초로 제3 및 제4 전류(I3, I4)를 생성한다. 여기서, 제2 전류 프로그래밍부(234)의 구성 및 동작은 제1 전류 프로그래밍부(233)와 유사하므로, 생략하기로 한다.

출력부(235)는 제1 및 제2 톱니파 발생부(2351, 2352), 인버터(2353) 및 합산부(2354)를 포함한다. 인버터(2353)는 클럭 발생기(30)에서 생성된 클럭(CLK)을 인버팅하여 반전 클럭(I_CLK)을 생성한다. 여기서, 클럭(CLK) 및 반전 클럭(I_CLK)의 주파수는 제1 주파수(f1)이다.

제1 톱니파 발생부(2351)는 제1 전류(I1) 및 제3 전류(I3)의 합을 입력받아, 반전 클럭(CLK)에 동기되고 제1 주파수(f1)를 가진 제1 톱니파를 생성한다. 제2 톱니파 발생부(2352)는 제2 전류(I2) 및 제4 전류(I4)의 합을 입력받아, 클럭(CLK)에 동기되고 제1 주파수(f1)를 가진 제2 톱니파를 생성한다.

합산부(2354)는 제1 및 제2 톱니파를 합하여 제1 주파수(f1)의 2배인 제2 주파수(2*f1)를 가지는 톱니파를 생성한다. 보다 상세하게는, 합산부(2354)는 제1 및 제2 바이패스부(2354a, 2354b)를 포함한다. 제1 바이패스부(2354a)는 제1 PMOS 트랜지스터와 제1 NMOS 트랜지스터를 포함한다. 여기서, 제1 PMOS 트랜지스터는 반전 클럭(I_CLK)에 의해 온/오프되고, 제1 NMOS 트랜지스터는 클럭(CLK)에 의해 온/오프된다. 제2 바이패스부(2354b)는 제2 PMOS 트랜지스터와 제2 NMOS 트랜지스터를 포함한다. 여기서, 제2 PMOS 트랜지스터는 클럭(CLK)에 의해 온/오프되고, 제2 NMOS 트랜지스터는 반전 클럭(I_CLK)에 의해 온/오프된다. 따라서, 제1 톱니파 및 제2 톱니파가 합해짐으로써, 출력부(235)에서 최종적으로 출력되는 톱니파는 상기 제1 주파수(f1)의 2배인 제2 주파수(2*f1)를 가진다. 다시 말해, 톱니파 발생부(23)에서 출력되는 톱니파의 주파수는 클럭 발생기(30)에서 출력되는 클럭(CLK)의 주파수의 2배이다.

본 발명의 다른 실시예에 따르면, 톱니파 발생기(23)는 합산부(2354)의 구성을 변경하여 클럭 발생기(30)에서 출력되는 클럭(CLK)의 주파수의 소정의 정수 배 를 가진 톱니파를 생성할 수 있다.

도 9는 본 발명의 또 다른 실시예에 따른 톱니파 발생기(24)를 상세하게 나타내는 블록도이다. 도 10은 도 9의 톱니파 발생기(24)에 포함된 전류 프로그래밍부를 상세하게 나타내는 회로도이다. 여기서, 톱니파 발생기(24)는 도 1의 스텝-다운 DC/DC 변환기 또는 도 2의 스텝-업 DC/DC 변환기에 포함될 수 있다.

이하에서는, 도 9 및 10을 참조하여, 톱니파 발생기(24)의 동작을 상술하기로 한다. 톱니파 발생기(24)는 제1 및 제2 전류 미러(241, 242), 제1 및 제2 전류 프로그래밍부(243, 244) 및 출력부(245)를 포함한다. 여기서, 출력부(245)의 구성 및 동작은 도 7의 톱니파 발생기(23)에 포함된 출력부(245)와 실질적으로 동일하므로, 상세한 설명은 생략하기로 한다.

제1 전류 미러(241)는 톱니파를 발생하기 위한 기준 전류(Ib)가 입력되는 트랜지스터와, 기준 전류(Ib)가 미러링되는 한 단의 전류 경로를 포함하여, 제1 전류 프로그래밍부(243)에 1개의 바이어스(B1)를 제공한다. 한편, 제2 전류 미러(242)는 전류 센싱부(10)에서 출력된 센싱 전류(Ia)가 입력되는 트랜지스터와, 센싱 전류(Ia)가 미러링되는 한 단의 전류 경로를 포함하여, 제2 전류 프로그래밍부(244)에 1개의 바이어스를 제공한다.

제1 전류 프로그래밍부(243)는 바이어스(B1)와 제1 제어 신호(CS1)를 기초로 제1 및 제2 전류(I1, I2)를 생성한다. 보다 상세하게는, 제1 전류 프로그래밍부(243)는 바이어스(B1)에 의해 바이어싱되는 2*N개의 PMOS 트랜지스터들, N개의 제1 제어 신호들(CS1_1, CS1_2, CS1_3, …, CS1_N)에 의해 온/오프되는 N개의 제1 스위치들, 및 N개의 제1 제어 신호들(CS1_1, CS1_2, CS1_3, …, CS1_N)에 의해 온/오프되는 N개의 제2 스위치들을 포함한다. 여기서, N개의 제1 제어 신호들 각각의 레벨을 조절하여, 제1 전류 프로그래밍부(243)에서 생성되는 제1 및 제2 전류(I1, I2)의 크기를 조절할 수 있다.

제2 전류 프로그래밍부(244)는 바이어스(B2)와 제2 제어 신호(CS2)를 기초로 제3 및 제4 전류(I3, I4)를 생성한다. 여기서, 제2 전류 프로그래밍부(244)의 구성 및 동작은 제1 전류 프로그래밍부(243)와 유사하므로, 생략하기로 한다.

이와 같이, 도 7의 톱니파 발생기(23)와 비교하면, 도 9의 톱니파 발생기(24)의 제1 및 제2 전류 미러(241, 242)는 한 단의 전류 경로만을 포함하는바, 하나의 바이어스만을 제공한다. 그러나, 본 발명의 다른 실시예에서, 톱니파 발생기의 제1 및 제2 전류 미러는 복수의 전류 경로를 포함할 수 있고, 그에 대응하여 복수의 바이어스를 제공할 수 있다.

도 11은 본 발명의 일 실시예에 따른 슬로프 보상 방법을 나타내는 흐름도이다.

도 11을 참조하면, 본 실시예에 따른 슬로프 보상 방법은 도 1 또는 2에 도시된 DC/DC 변환기에 포함된 슬로프 부상부(2)에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 1 또는 2에 도시된 슬로프 보상부(2)에 관하여 이상에서 기술된 내용은 본 실시예에 따른 슬로프 보상 방법에도 적용된다.

1100 단계에서, 클럭 발생기(30)는 소정의 주파수를 가지는 기준 클럭을 생 성한다.

1110 단계에서, 전류 센싱부(10)는 외부 소자의 전류를 센싱하여 센싱 전류를 생성한다. 여기서, 전류 센싱부(10)는 스위칭부(1)에 포함된 인덕터(L)의 전류를 센싱할 수 있다. 본 발명의 다른 실시예에서, 1100 단계와 1110 단계의 순서는 변경될 수 있다.

1120 단계에서, 톱니파 발생기(20)는 센싱 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성한다. 구체적으로, 톱니파 발생기(20)는 기준 전류를 기초로 생성되는 기준 톱니파의 슬로프를 센싱 전류에 의해 보상함으로써 톱니파를 생성한다.

도 12는 본 발명의 일 실시예에 따른 DC/DC 변환 방법을 나타내는 흐름도이다.

도 12를 참조하면, 본 실시예에 따른 DC/DC 변환 방법은 도 1 또는 2에 도시된 DC/DC 변환기에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 1 또는 2에 도시된 DC/DC 변환기에 관하여 이상에서 기술된 내용은 본 실시예에 따른 DC/DC 변환 방법에도 적용된다.

1200 단계에서, 스위칭부(1)는 스위치(SW)의 온/오프 동작에 의해 입력 전압(Vin)을 공급하여, 소정의 레벨로 설정된 출력 전압(Vout)을 출력한다.

1210 단계에서, 슬로프 보상기(2)는 스위치(SW)에 흐르는 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭(CLK)에 동기되도록 생성한다. 보다 상세하게는, 전류 센싱부(10)는 스위치(SW)의 전류를 센싱하여 센싱 전류(Ia)를 생성하고, 톱니파 발생기(20)는 센싱 전류(Ia)를 기초로 슬로프가 보상된 톱니파를 기준 클럭(CLK)에 동기되도록 생성한다.

1220 단계에서, 오차 증폭기(3)는 출력 전압(Vout)와 기준 전압(Vref)의 오차를 증폭한다. 여기서, 오차 증폭기(3)는 출력 전압(Vout)이 분압용의 제1 및 제2 저항(R1, R2)에 의해 분압된 전압과 기준 전압(Vref)의 오차를 증폭할 수 있다.

1230 단계에서, 비교기(4)는 오차 증폭기(3)에서 증폭된 오차와 슬로프 보상기(2)에서 생성된 톱니파를 비교한다.

1240 단계에서, 제어 회로(5)는 비교기(4)의 비교 결과에 따라 스위치(SW)의 온/오프 동작을 제어하기 위한 제어 신호를 기준 클럭(CLK)에 동기되도록 생성한다. 여기서, 버퍼(6)는 제어 신호를 버퍼링하여 스위치(SW)에 제공할 수 있다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.

또한, 본 발명에 따른 시스템은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장 치를 포함한다. 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.

도 1은 본 발명의 일 실시예에 따른 스텝-다운 DC/DC 변환기를 나타내는 블록도이다.

도 2는 본 발명의 일 실시예에 따른 스텝-업 DC/DC 변환기를 나타내는 블록도이다.

도 3은 본 발명의 일 실시예에 따른 톱니파 발생기를 상세하게 나타내는 블록도이다.

도 4는 도 3의 톱니파 발생기에 포함된 전류 프로그래밍부를 상세하게 나타내는 회로도이다.

도 5는 본 발명의 다른 실시예에 따른 톱니파 발생기를 나타내는 상세하게 블록도이다.

도 6은 도 5의 톱니파 발생기에 포함된 전류 프로그래밍부를 상세하게 나타내는 회로도이다.

도 7은 본 발명의 또 다른 실시예에 따른 톱니파 발생기를 상세하게 나타내는 블록도이다.

도 8은 도 7의 톱니파 발생기에 포함된 전류 프로그래밍부를 상세하게 나타내는 회로도이다.

도 9는 본 발명의 또 다른 실시예에 따른 톱니파 발생기를 상세하게 나타내는 블록도이다.

도 10은 도 9의 톱니파 발생기에 포함된 전류 프로그래밍부를 상세하게 나타 내는 회로도이다.

Claims

외부 소자의 전류를 센싱하여 센싱 전류를 생성하는 전류 센싱부;

소정의 주파수를 가지는 기준 클럭을 생성하는 클럭 발생부; 및

상기 센싱 전류 및 기준 전류를 수신하고, 상기 기준 전류를 기초로 생성되는 기준 톱니파의 슬로프를 상기 센싱 전류에 의해 보상하여, 슬로프가 보상된 톱니파를 상기 기준 클럭에 동기되도록 생성하는 톱니파 발생기를 포함하고,

상기 슬로프가 보상된 톱니파는 상기 기준 클럭의 주파수에 대하여 정수 배의 주파수를 가지는 것을 특징으로 하는 슬로프 보상기.
삭제
제1항에 있어서,

상기 톱니파 발생기는

상기 기준 전류를 기초로, 제1 제어 신호에 의해 레벨이 조절되는 제1 전류를 생성하는 제1 전류 프로그래밍부;

상기 센싱 전류를 기초로, 제2 제어 신호에 의해 레벨이 조절되는 제2 전류를 생성하는 제2 전류 프로그래밍부; 및

상기 제1 및 제2 전류의 합을 기초로, 상기 기준 클럭의 주파수에 대한 정수 배의 주파수를 가지는 상기 슬로프가 보상된 톱니파를 생성하는 출력부를 포함하는 것을 특징으로 하는 슬로프 보상기.
제3항에 있어서,

상기 톱니파 발생기는

상기 기준 클럭의 상승 에지(edge) 및 하강 에지 중 적어도 하나를 검출하여 상기 슬로프가 보상된 톱니파의 주파수를 조절하는 에지 검출기를 더 포함하는 것을 특징으로 하는 슬로프 보상기.
제4항에 있어서,

상기 톱니파 발생기는

상기 기준 전류를 미러링하여 상기 제1 전류 프로그래밍부에 적어도 하나의 제1 바이어스를 제공하는 제1 전류 미러; 및

상기 센싱 전류를 미러링하여 상기 제2 전류 프로그래밍부에 적어도 하나의 제2 바이어스를 제공하는 제2 전류 미러를 더 포함하는 것을 특징으로 하는 슬로프 보상기.
제1항에 있어서,

상기 톱니파 발생기는

상기 기준 전류를 기초로, 제1 제어 신호에 의해 레벨이 조절되는 제1 및 제2 전류를 생성하는 제1 전류 프로그래밍부;

상기 센싱 전류를 기초로, 제2 제어 신호에 의해 레벨이 조절되는 제3 및 제4 전류를 생성하는 제2 전류 프로그래밍부; 및

상기 제1 내지 제4 전류를 기초로, 상기 기준 클럭의 주파수에 대한 정수 배의 주파수를 가지는 상기 슬로프가 보상된 톱니파를 생성하는 출력부를 포함하는 것을 특징으로 하는 슬로프 보상기.
제6항에 있어서,

상기 출력부는

상기 기준 클럭을 인버팅하여 반전 클럭을 생성하는 인버터;

상기 제1 및 제3 전류의 합을 기초로, 상기 기준 클럭의 주파수에 대한 N배의 주파수를 가지는 제1 톱니파를 상기 반전 클럭에 동기되도록 생성하는 제1 톱니파 발생부;

상기 제2 및 제4 전류의 합을 기초로, 상기 기준 클럭의 주파수에 대한 N배의 주파수를 가지는 제2 톱니파를 상기 기준 클럭에 동기되도록 생성하는 제2 톱니파 발생부; 및

상기 제1 및 제2 톱니파를 합하여 상기 기준 클럭의 주파수에 대한 2*N배의 주파수를 가지는 상기 슬로프가 보상된 톱니파를 생성하는 합산부를 포함하고,

N은 자연수인 것을 특징으로 하는 슬로프 보상기.
제7항에 있어서,

상기 톱니파 발생기는

상기 기준 전류를 미러링하여 상기 제1 전류 프로그래밍부에 적어도 하나의 제1 바이어스를 제공하는 제1 전류 미러; 및

상기 센싱 전류를 미러링하여 상기 제2 전류 프로그래밍부에 적어도 하나의 제2 바이어스를 제공하는 제2 전류 미러를 더 포함하는 것을 특징으로 하는 슬로프 보상기.
스위치의 온/오프 동작에 의해 입력 전압을 공급하여, 소정의 레벨로 설정된 출력 전압을 출력하는 스위칭부;

상기 스위치에 흐르는 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성하는 슬로프 보상기;

상기 출력 전압와 기준 전압의 오차를 증폭하는 오차 증폭부;

상기 오차 증폭부의 출력과 상기 슬로프 보상기에서 생성된 상기 슬로프가 보상된 톱니파를 비교하는 비교기; 및

상기 비교기의 비교 결과에 따라 상기 스위치의 온/오프 동작을 제어하기 위한 제어 신호를 상기 기준 클럭에 동기되도록 생성하는 제어 회로를 포함하고,

상기 슬로프 보상기는,

상기 스위치의 전류를 센싱하여 센싱 전류를 생성하는 전류 센싱부; 및

상기 센싱 전류 및 기준 전류를 수신하고, 상기 기준 전류를 기초로 생성되는 기준 톱니파의 슬로프를 상기 센싱 전류에 의해 보상하여 상기 슬로프가 보상된 톱니파를 상기 기준 클럭에 동기되도록 생성하는 톱니파 발생기를 포함하고,

상기 슬로프가 보상된 톱니파는 상기 기준 클럭의 주파수에 대하여 정수 배의 주파수를 가지는 것을 특징으로 하는 DC/DC 변환기.
삭제
삭제
제9항에 있어서,

상기 톱니파 발생기는

상기 기준 전류를 기초로, 제1 제어 신호에 의해 레벨이 조절되는 제1 전류를 생성하는 제1 전류 프로그래밍부;

상기 센싱 전류를 기초로, 제2 제어 신호에 의해 레벨이 조절되는 제2 전류를 생성하는 제2 전류 프로그래밍부; 및

상기 제1 및 제2 전류의 합을 기초로, 상기 기준 클럭의 주파수에 대한 정수 배의 주파수를 가지는 상기 슬로프가 보상된 톱니파를 생성하는 출력부를 포함하는 것을 특징으로 하는 DC/DC 변환기.
제9항에 있어서,

상기 톱니파 발생기는

상기 기준 전류를 기초로, 제1 제어 신호에 의해 레벨이 조절되는 제1 및 제2 전류를 생성하는 제1 전류 프로그래밍부;

상기 센싱 전류를 기초로, 제2 제어 신호에 의해 레벨이 조절되는 제3 및 제4 전류를 생성하는 제2 전류 프로그래밍부; 및

상기 제1 내지 제4 전류를 기초로, 상기 기준 클럭의 주파수에 대한 정수 배의 주파수를 가지는 상기 슬로프가 보상된 톱니파를 생성하는 출력부를 포함하는 것을 특징으로 하는 DC/DC 변환기.
제13항에 있어서,

상기 출력부는

상기 기준 클럭을 인버팅하여 반전 클럭을 생성하는 인버터;

상기 제1 및 제3 전류의 합을 기초로 상기 기준 클럭의 주파수에 대한 N배의 주파수를 가지는 제1 톱니파를 상기 반전 클럭에 동기되도록 생성하는 제1 톱니파 발생부;

상기 제2 및 제4 전류의 합을 기초로 하여 상기 기준 클럭의 주파수에 대한 N배의 주파수를 가지는 제2 톱니파를 상기 기준 클럭에 동기되도록 생성하는 제2 톱니파 발생부; 및

상기 제1 및 제2 톱니파를 합하여 상기 기준 클럭의 주파수에 대한 2*N배의 주파수를 가지는 상기 슬로프가 보상된 톱니파를 생성하는 합산부를 포함하고,

N은 자연수인 것을 특징으로 하는 DC/DC 변환기.
소정의 주파수를 가지는 기준 클럭을 생성하는 단계;

외부 소자의 전류를 센싱하여 센싱 전류를 생성하는 단계; 및

상기 센싱 전류 및 기준 전류를 수신하고, 상기 기준 전류를 기초로 생성되는 기준 톱니파의 슬로프를 상기 센싱 전류에 의해 보상하여 슬로프가 보상된 톱니파를 상기 기준 클럭에 동기되도록 생성하는 단계를 포함하고,

상기 슬로프가 보상된 톱니파는 상기 기준 클럭의 주파수에 대하여 정수 배의 주파수를 가지는 것을 특징으로 하는 슬로프 보상 방법.
삭제
삭제
스위치의 온/오프 동작에 의해 입력 전압을 공급하여, 소정의 레벨로 설정된 출력 전압을 출력하는 단계;

상기 스위치에 흐르는 전류를 기초로 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성하는 단계;

상기 출력 전압와 기준 전압의 오차를 증폭하는 단계;

상기 증폭된 오차와 상기 생성된 슬로프가 보상된 톱니파를 비교하는 단계; 및

상기 비교 결과에 따라 상기 스위치의 온/오프 동작을 제어하기 위한 제어 신호를 상기 기준 클럭에 동기되도록 생성하는 단계를 포함하고,

상기 슬로프가 보상된 톱니파를 기준 클럭에 동기되도록 생성하는 단계는,

상기 스위치의 전류를 센싱하여 센싱 전류를 생성하는 단계; 및

상기 센싱 전류 및 기준 전류를 수신하고, 상기 기준 전류를 기초로 생성되는 기준 톱니파의 슬로프를 상기 센싱 전류에 의해 보상하여, 상기 슬로프가 보상된 톱니파를 상기 기준 클럭에 동기되도록 생성하는 단계를 포함하고,

상기 슬로프가 보상된 톱니파는 상기 기준 클럭의 주파수에 대하여 정수 배의 주파수를 가지는 것을 특징으로 하는 DC/DC 변환 방법.
삭제
삭제