KR100992664B1

KR100992664B1 - 회로기판 제조방법

Info

Publication number: KR100992664B1
Application number: KR1020090017864A
Authority: KR
Inventors: 임철홍; 박정기; 오태훈
Original assignee: 주식회사 코리아써키트
Priority date: 2009-03-03
Filing date: 2009-03-03
Publication date: 2010-11-05
Anticipated expiration: 2029-03-03
Also published as: KR20100099395A

Abstract

본 발명은, 제1절연층과 제1도체층이 상하로 적층된 단면적층판을 준비하고, 상기 제1절연층에서 칩의 단자부가 놓여질 상면 부분에 가이드홀을 가공하는 단계와, 상기 가이드홀에 솔더를 도포하여 솔더면을 형성하는 단계와, 상기 단자부가 상기 솔더면을 바라보도록 상기 칩을 상기 제1절연층의 상부에 배치한 후 상기 단자부를 상기 가이드홀 측에 삽입하여 솔더링하는 단계와, 상기 제1절연층의 상부에서 상기 칩을 감싸도록 제2절연층과 제2도체층을 각각 적층하여 칩이 실장된 형태의 회로기판을 제조하는 단계와, 상기 가이드홀 부분에 대응되는 제1도체층과 제1절연층 부분을 레이저 드릴링 가공하여 비아홀을 형성하는 단계와, 상기 제1도체층과 상기 단자부가 도통하도록 상기 비아홀 부분을 동도금하는 단계, 및 상기 제1도체층 및 제2도체층에 각각 회로를 형성하는 단계를 포함하는 회로기판 제조방법을 제공한다.

개시된 회로기판 제조방법에 따르면, 회로기판의 도체층과 회로기판에 내장된 칩의 단자부를 상호 연결하는 비아홀을 레이저 드릴링으로 가공할 경우, 칩의 단자부를 감싸고 있는 솔더면에 의해 가공 정확도의 허용치가 확대됨에 따라, 레이저 드릴링 가공 편차 발생시에도 회로기판의 도체층과 칩의 단자부 간의 접속 성능을 안정적으로 유지할 수 있고 접속의 신뢰성을 향상시킬 수 있다.

Description

회로기판 제조방법{Method for manufacturing circuit board}

본 발명은, 회로기판 제조방법에 관한 것으로서, 보다 상세하게는 칩 실장이 가능한 회로기판 제조방법에 관한 것이다.

일반적으로 회로기판 내에 칩(전자부품)을 실장하는 방식은 종래에 다양하게 개시되어 있다. 그 예로서, 먼저 회로기판 내에 칩을 내장하고, 상기 칩의 단자부에 대응되는 회로기판 부분을 드릴링하여 비아홀을 형성한 다음, 상기 회로기판의 도체층(동박층)과 칩의 단자부 간을 상호 연결하는 방식이 있다.

그런데, 이러한 경우 상기 단자부를 위한 비아홀을 상기 회로기판 상에 정위치에 가공하기 어려울 뿐만 아니라, 가공 깊이에 따라 칩의 단자부가 손상 또는 파손될 수 있는 단점이 있다. 또한, 상기 비아홀이 정위치에 가공되지 않은 경우, 도체층과 단자부 간의 접속 불량이 발생되는 문제점이 있다.

본 발명은, 회로기판에 칩을 내장하되 회로기판의 도체층과 칩의 단자부 간의 접속 성능을 향상시키는 회로기판 제조방법을 제공하는데 목적이 있다.

또한, 상기 가이드홀의 가공 단계는, 상기 가이드홀을 기계적 드릴링 가공한 다음 레이저 드릴링 가공할 수 있다. 여기서, 상기 레이저 드릴링 가공된 이후의 상기 가이드홀의 깊이 및 직경은, 상기 단자부의 높이 및 깊이보다 큰 크기를 가질 수 있다. 그리고, 상기 비아홀을 형성하는 단계는, 상기 비아홀의 바닥면 직경이 상기 가이드홀의 바닥면 직경과 일치하도록 레이저 드릴링 가공하여 형성할 수 있다.

본 발명에 따른 회로기판 제조방법에 따르면, 회로기판의 도체층과 회로기판에 내장된 칩의 단자부를 상호 연결하는 비아홀을 레이저 드릴링으로 가공할 경우, 칩의 단자부를 감싸고 있는 솔더면에 의해 가공 정확도의 허용치가 확대됨에 따라, 레이저 드릴링 가공 편차 발생시에도 회로기판의 도체층과 칩의 단자부 간의 접속 성능을 안정적으로 유지할 수 있고 접속의 신뢰성을 향상시킬 수 있다.

도 1은 본 발명의 실시예에 따른 회로기판 제조방법의 S110 내지 S130단계를 나타내는 단면도이고, 도 2는 도 1 이후의 S140 내지 S160단계를 나타내는 단면도이며, 도 3은 도 2 이후의 S170 내지 S200단계를 나타내는 단면도이다.

이하에서는, 상기 회로기판 제조방법에 관하여 도 1 내지 도 3을 참조로 하여 보다 상세히 설명하고자 한다.

먼저, 도 1을 참조하면, 제1절연층(110)과 제1도체층(120)이 상하로 적층된 단면적층판을 준비한다(S110). 여기서, 상기 제1절연층(110)은 에폭시(Epoxy), 폴리이미드(Polyimide), 테프론(Teflon), 시안염산 에스테르(Cyanate Ester), BT(Bismaleic Triazine) 재질 등의 다양한 수지(Resin)가 이용 가능하다. 또한 이외에도, LCD(Liquid Crystal Polymers) 재질이 이용 가능하다. 상기 제1도체층(120)은 동박 등의 재질이 해당된다.

다음으로, 상기 제1절연층(110)에서 칩(10)의 단자부(11)가 놓여질 상면 부분에 가이드홀(111)을 가공한다(S120). 이때, 상기 가이드홀(111)은 기계적 드릴링(Mechanical Drilling)으로 가공된 다음 레이저 드릴링(Laser Drilling)으로 가공된다. 상기 기계적 드릴링은 후속 레이저 드릴링을 위한 사전 드릴링 작업으로서, 상기 가이드홀(111)의 위치를 잡아주는 역할을 하고, 상기 레이저 드릴링은 상기 가이드홀(111)에 대한 상세한 가공을 수행한다.

상기 레이저 드릴링은 C02레이저, Nd-YAG레이저 등의 방식이 이용 가능하다. 여기서, 상기 레이저 드릴링 가공된 이후의 상기 가이드홀(111)의 깊이 및 직경은, 상기 단자부(11)의 높이 및 깊이보다 큰 수준으로 가공 가능하다.

이러한 경우, 추후 S150 단계시 가이드홀(111) 내부의 솔더면(130)이 칩(10)의 단자부(11)와 솔더링 되면서, 단자부(11)의 전기접속 면적이 솔더면(130)에 의해 더욱 증가되게 된다. 따라서, 추후 S180단계에서 비아홀(160)의 드릴링 가공 편차 발생시에도, 단자부(11)와 제1도체층(120) 간의 접속 성능을 안정적으로 유지할 수 있다.

상기 S120단계 이후에는, 상기 가이드홀(111)에 솔더를 도포하여 솔더면(130)을 형성한다(S130). 상기 솔더면(130)은 솔더페이스트, 솔더볼 등의 형태를 가질 수 있다.

여기서, 솔더를 도포하는 방식은 메탈마스크, 필름, 마이크로 솔더볼 등의 방법이 이용 가능하다. 이때, 솔더의 도포량은, 후속 리플로우 공정시 가이드홀(111) 내부로의 솔더 함침량, 칩(10)의 단자부(11) 크기, 단자부들(11) 간의 간 격을 각각 고려하여 결정 가능하다.

다음으로, 도 2를 참조하면, 상기 단자부(11)가 상기 솔더면(130)을 바라보도록 상기 칩(10)을 상기 제1절연층(110)의 상부에 배치한다(S140). 이러한 S140단계는 상기 가이드홀(111)과 상기 칩(10)의 단자부(11)가 서로 마주보도록 정렬하는 단계이다. 즉, 솔더면(130)을 형성한 상기 가이드홀(111)은 칩(10)의 마운팅을 위한 위치 가이드 홀로 이용된다. 여기서, 상기 칩(10)은 베어 다이(Bare Die)형 칩뿐만 아니라, 표면 실장형 입출력 단자부를 갖는 전자부품이라면 모두 해당될 수 있다.

상기 S140단계 이후에는, 상기 단자부(11)를 상기 가이드홀(111)의 내부 측에 삽입하여 솔더링한다(S150). 이때, 상기 솔더면(130)을 상기 가이드홀(111)에 충분히 함침되도록 솔더링함에 따라, 단자부(11)의 접속면적을 증가시킴과 동시에 접속의 안정성을 증대시킬 수 있다. 상기 솔더링시에는 리플로우 방식이 이용 가능하다.

한편, 상기 S140 단계 이전에는, 상기 단자부(11)를 제외한 상기 칩(10)의 표면부에 접착제(미도시)가 도포 가능하다. 이러한 경우, 상기 S150단계시 상기 칩(10)의 표면부와 상기 제1절연층(110)의 상면이 상기 접착제에 의해 서로 안정적으로 접착 가능하게 된다.

이후에는, 상기 제1절연층(110)의 상부에서 상기 칩(10)을 감싸도록 제2절연층(140)과 제2도체층(150)을 각각 적층하고(S160), 가열 및 가압하여, 칩(10)이 실장된 형태의 회로기판을 제조한다(S170). 이때, 상기 제2절연층(140)은 윈도우 가 공된 것, 윈도우 가공되지 않은 것, 또는 윈도우 가공된 것과 가공되지 않은 것의 조합이 이용될 수 있다. 상기 윈도우란, 칩(10)의 영역에 해당하는 제2절연층(140; ex, 에폭시) 부분을 미리 금형이나 레이저 드릴링 등의 방식으로 가공한 것을 의미한다.

상기 S170단계 이후에는, 도 3을 참조하면, 상기 가이드홀(111) 부분에 대응되는 제1도체층(120)과 제1절연층(110) 부분을 레이저 드릴링 가공하여 비아홀(160)을 형성한다(S180). 이러한 S180단계의 비아홀(160) 형성은, 앞서 S110 내지 S120단계에서 가공된 가이드홀(111)을 활용하여 레이저(C02레이저, Nd-YAG레이저 등) 드릴링 가공한다.

이때, 드릴링의 깊이는 칩(10)의 단자부(11) 까지 완벽하게 가공될 필요는 없으며, 상기 S150단계에서 함침된 솔더면(130)의 부위까지만 가공되어도 무관하다. 또한, 상기 비아홀(160)의 드릴링된 바닥면의 직경은 상기 가이드홀(111)의 드릴링된 바닥면의 직경과 일치하는 수준으로 가공되어, 상호 간의 접속성을 향상시킨다.

이러한 S180단계에 따르면, 상기 비아홀(160)의 형성을 위한 레이저 드릴링의 위치 혹은 깊이의 편차가 약간 발생하더라도, 상기 칩(10)의 단자부(11)를 감싸고 있는 솔더면(130)에 의해 가공 정확도의 허용치가 확대될 수 있다. 즉, 상기 솔더면(130)의 구성에 따라 상기 레이저 드릴링의 가공 정확도가 크게 요구되지 않는 이점이 있다. 따라서, 상기 비아홀(160)에 대한 레이저 드릴링의 가공 오차 발생시에도, 회로기판의 도체층(120)과 칩의 단자부(11) 간의 접속이 충분히 유지될 수 있고 접속의 신뢰성을 향상시킬 수 있다.

다음으로, 상기 제1도체층(120)과 상기 단자부(11)가 도통하도록 상기 비아홀(160) 부분을 동도금(170)한다(S190). 이때, 상기 동도금(170)은 상기 비아홀(160)의 내부가 채워지도록 도금하는 것도 가능한데, 이러한 비아 필링(Via Filling) 동도금을 통해 비아홀(160)의 내부가 메워지면서 칩의 단자부(11) 하부의 솔더면(130)과 접속하게 되어, 회로기판과 칩(전자부품) 간의 접속 성능과 신뢰성이 더욱 향상될 수 있다.

여기서, 상기 비아홀(160)의 동도금(170)을 위해, 디스미어, 화학동도금, 전기동도금이 순차적으로 수행 가능하다. 또한, 제1도체층(120)과 제2도체층(150)의 표면에도 적은 양의 동도금이 수행될 수 있다.

이렇게 제1도체층(120)과 단자부(11)를 도통한 다음에는, 상기 제1도체층(120) 및 제2도체층(150)에 각각의 회로를 형성한다(S200). 상기 회로 형성에는 공지된 다양한 공법(Subtractive, Modified Semi-Additive, Semi-Additivie)이 이용될 수 있다. 회로 형성 이후에는, 공지된 다양한 후속 공정이 따를 수 있다.

이상과 같은 회로기판 제조방법에 따르면, 플립칩 본딩이나 와이어 본딩 대비하여 제조원가를 절약할 수 있다. 또한, 이미 내장된 칩(10)의 입출력 단자부(11)에 레이저 드릴링을 수행할 때, 상기 비아홀(160)의 가공 오차를 줄일 수 있으며, 회로기판과 칩(10) 간의 접속불량의 문제를 개선할 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균 등한 다른 실시예가 가능한 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

도 1은 본 발명의 실시예에 따른 회로기판 제조방법의 S110 내지 S130단계를 나타내는 단면도,

도 2는 도 1 이후의 S140 내지 S160단계를 나타내는 단면도,

도 3은 도 2 이후의 S170 내지 S200단계를 나타내는 단면도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10: 칩 11: 단자부

110: 제1절연층 111: 가이드홀

120: 제1도체층 130: 솔더면

140: 제2절연층 150: 제2도체층

160: 비아홀 170: 동도금

Claims

(a) 제1절연층과 제1도체층이 상하로 적층된 단면적층판을 준비하고, 상기 제1절연층에서 칩의 단자부가 놓여질 상면 부분에 가이드홀을 가공하는 단계;

(b) 상기 가이드홀에 솔더를 도포하여 솔더면을 형성하는 단계;

(c) 상기 단자부가 상기 솔더면을 바라보도록 상기 칩을 상기 제1절연층의 상부에 배치한 후 상기 단자부를 상기 가이드홀 측에 삽입하여 솔더링하는 단계;

(d) 상기 제1절연층의 상부에서 상기 칩을 감싸도록 제2절연층과 제2도체층을 각각 적층하여 칩이 실장된 형태의 회로기판을 제조하는 단계;

(e) 상기 가이드홀 부분에 대응되는 제1도체층과 제1절연층 부분을 레이저 드릴링 가공하여 비아홀을 형성하는 단계;

(f) 상기 제1도체층과 상기 단자부가 도통하도록 상기 비아홀 부분을 동도금하는 단계; 및

(g) 상기 제1도체층 및 제2도체층에 각각 회로를 형성하는 단계를 포함하는 회로기판 제조방법.
청구항 1에 있어서, 상기 (a) 단계는,

상기 가이드홀을 기계적 드릴링 가공한 다음 레이저 드릴링 가공하며,

상기 레이저 드릴링 가공된 이후의 상기 가이드홀의 깊이 및 직경은, 상기 단자부의 높이 및 깊이보다 큰 회로기판 제조방법.
청구항 1에 있어서, 상기 (c) 단계는,

상기 솔더면이 상기 가이드홀에 함침되도록 솔더링하는 회로기판 제조방법.
청구항 1 또는 청구항 3에 있어서, 상기 (c) 단계 이전에는,

상기 단자부를 제외한 상기 칩의 표면부에 접착제가 도포되고,

상기 (c) 단계에는,

상기 칩의 표면부와 상기 제1절연층의 상면이 서로 접착되는 회로기판 제조방법.
청구항 1에 있어서, 상기 (e) 단계는,

상기 비아홀의 바닥면 직경이 상기 가이드홀의 바닥면 직경과 일치하도록 레이저 드릴링 가공하는 회로기판 제조방법.