KR100990613B1 - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR100990613B1 KR100990613B1 KR1020080040555A KR20080040555A KR100990613B1 KR 100990613 B1 KR100990613 B1 KR 100990613B1 KR 1020080040555 A KR1020080040555 A KR 1020080040555A KR 20080040555 A KR20080040555 A KR 20080040555A KR 100990613 B1 KR100990613 B1 KR 100990613B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- circuit
- bump
- insulating layer
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000011889 copper foil Substances 0.000 claims abstract description 19
- 238000010030 laminating Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 13
- 238000005260 corrosion Methods 0.000 claims description 11
- 230000007797 corrosion Effects 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- FBAFATDZDUQKNH-UHFFFAOYSA-M iron chloride Chemical compound [Cl-].[Fe] FBAFATDZDUQKNH-UHFFFAOYSA-M 0.000 claims description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 claims description 2
- 229960003280 cupric chloride Drugs 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 135
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000003825 pressing Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229910021591 Copper(I) chloride Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-N anhydrous cyanic acid Natural products OC#N XLJMAIOERFSOGZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- OXBLHERUFWYNTN-UHFFFAOYSA-M copper(I) chloride Chemical compound [Cu]Cl OXBLHERUFWYNTN-UHFFFAOYSA-M 0.000 description 1
- -1 cyanic acid ester Chemical class 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001955 polyphenylene ether Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 지지체의 일면에 제1 회로패턴 및 제1 랜드를 포함하는, 도전성 페이스트로 이루어진 제1 회로층을 형성하는 단계, 상기 제1 랜드에 범프를 형성하는 단계, 상기 범프가 형성된 상기 제1 회로층에 절연층을 적층하는 단계, 상기 절연층 상에 동박층을 적층한 후 제2 회로패턴을 포함하는 제2 회로층을 형성하고, 상기 지지체를 제거하는 단계 및 상기 제2 회로층을 가압하여 상기 절연층에 매립시키는 단계를 통해 제조되어, 회로패턴이 매립구조를 가지고, 범프를 이용하여 층간도통을 구현함으로써 인쇄회로기판의 고밀도 배선화 및 박판화가 가능하게 된다.
매립, 도전성 페이스트, 범프, 랜드리스, 지지체
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 도전성 페이스트를 이용하여 매립된 구조의 회로층 및 층간 연결을 위한 범프를 형성함으로써 고밀도 배선화 및 박판화가 가능한 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 따라 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
이러한 요구에 대응하기 위한 하나의 방법으로서 회로전사방식이 제안되고 있으며, 도 1 내지 도 6에는 이러한 종래의 회로전사방식을 이용한 인쇄회로기판의 제조 공정이 도시되어 있다. 이하, 도 1 내지 도 6을 참조하여 종래의 회로전사방 식을 이용한 인쇄회로기판의 제조 공정을 설명하면 다음과 같다.
먼저, 캐리어(11)에 니켈 베리어층(nikel barrier layer; 12)을 형성한다(도 1).
다음, 니켈 베리어층(12) 상에 동도금층을 도금하고, 노광, 현상, 및 에칭을 통해 회로층(13)을 형성한다(도 2).
다음, 절연층(14)을 사이에 두고 회로층(13)이 형성된 한 쌍의 캐리어(11)를 대향하도록 정렬 후 가압하고, 캐리어(11)를 제거한다(도 3).
다음, 니켈 베리어층(12)을 제거한다(도 4).
다음, 기계적 드릴링 또는 레이저 등을 이용하여 양 회로층(13)을 연결하기 위한 비아홀(15)을 형성한다(도 5).
마지막으로, 비아홀(15)에 필도금 공정을 통해 필도금층(16)을 형성하고, 회로층(13)과 높이가 일치하도록 필도금층(16)을 평탄화한다(도 6).
종래에는 이와 같은 회로전사방식을 이용하여 인쇄회로기판을 제조하였다.
그러나, 이러한 회로전사방식을 이용한 인쇄회로기판의 제조방법은 회로층(13)의 회로패턴이 에칭되는 것을 보호하기 위해 베리어층을 필요로 하고, 이 베리어층을 형성하고 제거하는데 독립적인 공정이 요구되었을 뿐만 아니라 이에 따라 비용이 상승되는 문제가 발생하였다. 또한, 공정 수의 증가에 따라 제조시간이 늘어났을 뿐만 아니라, 필도금 후 필도금층(16)을 평탄화하는 공정이 추가되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 도전성 페이스트로 일부의 회로층을 형성함으로써 별도의 금속층 패터닝 과정 및 베리어층 형성/제거과정이 필요없는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은, 회로패턴을 매립된 구조로 형성함으로써 고밀도 배선화 및 박판화가 가능한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은, 범프와 연결되는 회로패턴의 폭을 범프의 직경보다 작게 형성함으로써 랜드리스 구조의 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명에 따른 인쇄회로기판은,
절연층;
상기 절연층의 일면에 상기 절연층과 평평하도록 매립된 제1 회로층;
상기 절연층의 타면에 상기 절연층과 평평하도록 매립된 제2 회로층; 및
상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 도전성 페이스트로 이루어진 범프를 포함하고,
상기 제1 회로층은 도전성 페이스트로 이루어진 것을 특징으로 한다.
여기서, 상기 도전성 페이스트는 Ag 페이스트인 것을 특징으로 한다.
또한, 상기 제2 회로층 중 상기 범프와 연결되는 제2 회로패턴은 상기 범프의 직경보다 작은 폭을 가지며, 상기 범프에 매립되는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판의 제조방법은,
(A) 지지체의 일면에 제1 회로패턴 및 제1 랜드를 포함하는, 도전성 페이스트로 이루어진 제1 회로층을 형성하는 단계;
(B) 상기 제1 랜드에 범프를 형성하는 단계;
(C) 상기 범프가 형성된 상기 제1 회로층에 절연층을 적층하는 단계
(D) 상기 절연층 상에 동박층을 적층한 후 제2 회로층을 형성하고, 상기 지지체를 제거하는 단계; 및
(E) 상기 제2 회로층을 가압하여 상기 절연층에 매립시키는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 지지체의 제거는 상기 제2 회로층의 형성과 동시에 수행되는 것을 특징으로 한다.
또한, 상기 지지체는 동박인 것을 특징으로 한다.
또한, 상기 동박의 제거는 염화철 부식액, 2염화동 부식액, 알칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭하여 수행되는 것을 특징으로 한다.
또한, 상기 도전성 페이스트로 형성된 제1 회로층은 상기 에칭액에 의해 제거되지 않는 것을 특징으로 한다.
또한, 상기 (D)단계에서 상기 제2 회로층을 형성하는 단계는 상기 제2 회로 층 중 범프와 연결되는 제2 회로패턴의 폭이 상기 범프의 직경보다 작게 형성되도록 수행되는 것을 특징으로 한다.
또한, 상기 제2 회로패턴은 상기 범프에 매립되는 것을 특징으로 한다.
본 발명에 따른 인쇄회로기판 및 그 제조방법은, 제1 회로층을 도전성 페이스트로 형성함으로써 회로전사방식을 이용하여 회로층을 형성하는 경우 사용되는 별도의 금속층 패터닝 과정이나 베리어층 형성 및 제거 과정이 필요없어, 공정이 단순화되고 제조비용이 절감되는 효과를 갖는다.
또한, 본 발명은 별도의 금속층 패터닝 과정이나 베리어층 형성 및 제거 과정을 사용할 필요 없이 도전성 페이스트로 회로층 및 범프를 형성함으로써 에칭공정에 의해 발생하는 환경문제등을 예방하는 효과를 갖는다.
또한, 도전성 페이스트 충진을 통해 회로층을 형성함으로써 고밀도, 예를 들어 10㎛ 내지 15㎛의 미세회로패턴이 구현이 가능하다.
또한, 매립형 회로패턴을 가짐으로써 인쇄회로기판의 박판화가 가능하며, 회로패턴을 매립시킴에 있어 평평한 프레스판을 이용함으로써 별도의 평탄화 공정이 필요없는 장점을 갖는다.
또한, 범프와 연결되는 회로패턴의 폭을 범프의 직경보다 작게 형성함으로써 랜드리스 구조를 제공하여 인쇄회로기판의 박판화가 가능한 장점을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로 기판 및 그 제조방법을 상세히 설명한다.
도 7은 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이고, 도 8은 본 발명의 다른 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이며, 도 9 내지 도 14는 도 7에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조 공정을 나타내는 도면이고, 도 15 내지 도 20은 도 8에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조공정을 나타내는 도면이다.
도 7은 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)을 나타낸 도면이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)은 절연층(106), 이 절연층(106)의 양면에 형성된 제1 회로층(102) 및 제2 회로층(108), 및 범프(105)를 포함하여 구성된다.
절연층(106)은 하나 이상의 열경화성 수지를 혼합한 조성물로 이루어질 수 있다. 열경화성 수지 조성물은 에폭시 수지, 시안산 에스테르 수지, 비스말레이미드 수지, 폴리이미드 수지, 관능기 함유 폴리페닐렌 에테르 수지 등의 수지가 단독 또는 2종 이상 배합된 조성으로 이루어진다. 필요에 따라, 통상의 열가소성 수지 역시 배합하여 사용할 수 있다.
제1 회로층(102)은 절연층(106)의 일면에 형성되며, 제1 회로패턴(103) 및 제1 랜드(104)를 포함한다.
여기서, 제1 회로층(102)은 도전성 페이스트로 형성되며, 제1 랜드(104)에는 층간 회로층의 전기적 접속을 위한 범프(105)가 형성되어 있다.
제2 회로층(108)은 절연층(106)의 타면에 형성되며, 제2 회로층(108) 중 일부 회로패턴은 범프(105)와 연결되어 있다.
범프(105)는 제1 회로층(102)과 제2 회로층(108)을 연결하기 위한 것으로서, 도전성 페이스트로 형성된다.
여기서 도전성 페이스트 범프(105)는 Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.
도 8은 본 발명의 다른 바람직한 실시예에 따른 인쇄회로기판(200)을 나타낸 도면이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판(200)은 절연층(206), 이 절연층(206)의 양면에 형성된 제1 회로층(202) 및 제2 회로층(208), 및 범프(205)를 포함하여 구성된다.
여기서, 본 실시예에 따른 다층 인쇄회로기판(200)은 제2 회로층(208) 중 범프(205)와 연결되는 제2 회로패턴(208a)의 폭이 범프(205)의 직경보다 작게 형성되어 범프(205)에 매립되는 점, 즉 랜드리스 구조를 채용하는 점에 특징이 있다.
상술한 바와 같이, 랜드리스 구조를 채용하는 점을 제외하고는 도 7에 도시된 인쇄회로기판(100)의 구조와 동일하므로 각 구성요소에 대한 상세한 설명을 생 략하기로 한다.
도 9 내지 도 14는 도 7에 도시된 인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다.
먼저, 도 9에 도시한 바와 같이, 지지체(101)의 일면에 도전성 페이스트로 제1 회로패턴(103) 및 제1 랜드(104)를 포함하는 제1 회로층(102)을 형성한다.
여기서, 지지체(101)는 도전성 페이스트로 제1 회로층(102)의 형성이 가능하도록 일정강도 이상을 갖는 것이 바람직하며, 예를 들어, 금속 또는 중합체, 특히 박리성 중합체로 이루어진 재료 모두 사용가능하며, 일례로 동박을 들 수 있다.
또한, 제1 회로층(102)은 도전성 페이스트로 이루어지며, 그 형성과정의 일례를 간단히 설명하면 다음과 같다.
먼저, 지지체(101)에 드라이 필름을 적층하고, 제1 회로층(102)이 형성되는 위치에 대응되는 위치에 개구부가 형성되도록 드라이 필름을 패터닝 한다. 다음, 개구부에 도전성 페이스트를 충진한 후, 드라이 필름을 제거함으로써 제1 회로층(102)이 형성된다.
이때, 도전성 페이스트를 충진에 의한 회로층을 형성하는 어디티브(additive) 방식을 사용함으로써, 미세회로패턴의 구현이 가능하며, 예를 들어, 약 10㎛에서 약 15㎛의 미세회로패턴의 구현이 가능하게 된다. 또한, 도전성 페이스트를 통해 회로층을 형성함으로써 별도의 회로층 형성을 위한 금속층 패터닝 과 정, 베리어층 형성 및 제거 과정 등이 필요 없을 뿐만 아니라, 공정이 단축되게 된다.
또한, 이 도전성 페이스트는 이후에 경화되어 제1 회로패턴(103) 및 제1 랜드(104)를 포함하는 제1 회로층(102)을 형성하기 위한 것으로서, 도전성이 있는 재료이면 사용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.
한편, 상기한 방법 이외에도 도전성 페이스트의 인쇄등에 의하여 제1 회로층(102)을 직접 형성할 수 있으나, 특별히 상술한 방법들에 한정되는 것은 아니다.
다음, 도 10에 도시한 바와 같이, 제1 회로층(102)의 제1 랜드(104)에 범프(105)를 형성한다.
여기서, 범프(105)는 예를 들어, 스크린 프린트(screen print) 방식에 의해 형성될 수 있다. 스크린 프린트는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 방식이다. 즉, 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고, 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 제1 랜드(104) 상에 전사되며, 원하는 모양과 높이로 형성하는 것이 가능하다. 물론, 다른 공지의 방법으로 범프(105)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다.
한편, 범프(105)를 구성하는 도전성 페이스트는 도전성이 있는 재료이면 사 용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.
다음, 도 11에 도시한 바와 같이, 범프(105)가 인쇄된 제1 회로층(102)에 절연층(106)을 적층한다. 이때, 절연층(106)은 인쇄된 범프(105)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하며, 이는 접촉 또는 무접촉 방식에 의해 형성될 수 있다.
여기서, 접촉 방식은 범프(105)가 인쇄된 지지체(101)에 절연층(106)을 적층하는 것이다. 여기서, 범프(105)는 절연층(106)을 관통하도록 절연층(106) 보다 강도가 큰 것이 바람직하며, 절연층(106)은 열경화성 수지로 형성된 반경화 상태의 프리프레그가 바람직하다. 바람직하게는, 절연층(106)은 범프(105)의 높이보다 작은 두께를 가지므로, 범프(105)는 그 높이만큼 절연층(106)을 관통하게 된다.
한편, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이 비접촉 방식은, 접촉방식에서 범프(105)가 절연층(106)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 범프(105)의 형상 변화 또는 범프(105)와 절연층(106) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용하다.
다음, 도 12에 도시한 바와 같이, 절연층(106) 상에 동박층(107)을 적층한다.
여기서, 동박층(107)은 진공상태에서 절연층(106) 및 범프(105)를 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레 스판을 이용하여 가압함으로써 절연층(106) 상에 적층된다. 이와 같이, 동박층(107)을 가압함으로써 동박층(107)은 범프(105)와 연결되게 된다.
다음, 도 13에 도시한 바와 같이, 동박층(107)을 패터닝하여 제2 회로층(108)을 형성하고, 지지체(101)를 제거한다.
여기서, 제2 회로층(108)은 통상의 서브트랙티브(subtractive)법을 이용하여 형성된다. 즉, 동박층(107) 상에 드라이 필름(dry film; DF)층을 적층하고, 노광, 현상 및 에칭 공정에 의해 제2 회로층(108)이 형성된다.
이때, 동박층(107)의 에칭에 사용되는 에칭액은 염화철(FeCl5) 부식액, 5염화동 부식액(CuCl5), 알칼리 부식액, 및 과산화수소/황산계(H2O5/H5SO4) 부식액 등이다.
한편, 상술한 바와 같이, 지지체(101)로 동박이 사용될 수 있으며, 이때 지지체(101)는 제2 회로층(108)의 형성 공정 중의 에칭액에 의한 에칭 공정에 의해 동시에 제거될 수 있다. 그러나, 지지체(101)가 에칭액에 의해 제거되는 경우 제1 회로패턴(103) 및 제1 랜드(104)는 이 에칭액에 의해 에칭되지 않는 것이 바람직하다. 즉, 제1 회로패턴(103) 및 제1 랜드(104)를 형성하는 도전성 페이스트는 이 에칭액에 의해 에칭되지 않는 것이 바람직하다.
마지막으로, 도 14에 도시한 바와 같이, 제2 회로층(108)을 가압하여 절연 층(106)에 매립시킨다.
여기서, 제2 회로층(108)은 진공상태에서 절연층(106)을 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 매립될 수 있다. 이 프레스판은 표면이 평평하기 때문에 제2 회로층(108)이 절연층(106)과 평평하도록 매립되게 된다. 이와 같이 표면이 평평한 프레스판을 사용하여 가압함으로써 별도의 평탄화 공정을 수행할 필요 없이 매립된 구조의 회로층이 형성된다.
이와 같은 공정에 의해 도 7에 도시한 바와 같은 인쇄회로기판(100)이 제조된다.
도 15 내지 도 20은 도 8에 도시된 인쇄회로기판을 제조하는 바람직한 실시예에 따른 제조공정을 나타낸 도면으로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다. 여기서, 이전 실시예와 동일한 기능을 수행하는 구성 및 공정에 대해서는 동일하게 채용될 수 있으므로 이에 대한 상세한 설명은 생략하기로 한다.
먼저, 도 15에 도시한 바와 같이, 지지체(201)의 일면에 도전성 페이스트로 제1 회로패턴(203) 및 제1 랜드(204)를 포함하는 제1 회로층(202)을 형성한다.
다음, 도 16에 도시한 바와 같이, 제1 회로층(202)의 제1 랜드(204)에 범프(205)를 인쇄한다.
다음, 도 17에 도시한 바와 같이, 범프(205)가 인쇄된 제1 회로층(202)에 절연층(206)을 적층한다.
다음, 도 18에 도시한 바와 같이, 절연층(206) 상에 동박층(207)을 적층한다.
다음, 도 19에 도시한 바와 같이, 동박층(207)을 패터닝하여 제2 회로층(208)을 형성하고, 지지체(201)를 제거한다.
여기서, 제2 회로층(208) 중 범프(205)와 연결되는 회로패턴의 폭이 범프(205)의 직경보다 작게 형성된다.
마지막으로, 도 20에 도시한 바와 같이, 제2 회로층(208)을 가압하여 절연층(206)에 매립시킨다.
여기서, 제2 회로층(208) 중 범프(205)와 연결되는 제2 회로패턴(208a)은 그 폭이 범프(205)의 직경보다 작게 형성된 상태로 범프(205)에 매립된다. 즉, 랜드리스(landless) 구조가 형성된다.
이와 같은 공정에 의해 도 8에 도시한 바와 같은 인쇄회로기판(200)이 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 6은 종래기술에 따른 인쇄회로기판의 제조 공정을 나타내는 도면이다.
도 7은 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 8은 본 발명의 다른 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 9 내지 도 14는 도 7에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조 공정을 나타내는 도면이다.
도 15 내지 도 20은 도 8에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조 공정을 나타내는 도면이다.
<도면 부호의 설명>
100, 200 : 인쇄회로기판 101, 201 : 지지체
102, 202 : 제1 회로층 103, 203 : 제1 회로패턴
104, 204 : 제1 랜드 105, 205 : 범프
106, 206 : 절연층 107, 207 : 동박층
108, 208 : 제2 회로층 208a : 제2 회로패턴
Claims (10)
- 절연층;상기 절연층의 일면에 상기 절연층과 평평하도록 매립된 제1 회로층;상기 절연층의 타면에 상기 절연층과 평평하도록 매립된 제2 회로층; 및상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 도전성 페이스트로 이루어진 범프를 포함하고,상기 제1 회로층은 도전성 페이스트로 이루어지고, 상기 제2 회로층 중 상기 범프와 연결되는 제2 회로패턴은 상기 범프의 직경보다 작은 폭을 가지며, 상기 범프에 매립되는 것을 특징으로 하는 인쇄회로기판.
- 청구항 1에 있어서,상기 도전성 페이스트는 Ag 페이스트인 것을 특징으로 하는 인쇄회로기판.
- 삭제
- (A) 지지체의 일면에 제1 회로패턴 및 제1 랜드를 포함하는, 도전성 페이스트로 이루어진 제1 회로층을 형성하는 단계;(B) 상기 제1 랜드에 범프를 형성하는 단계;(C) 상기 범프가 형성된 상기 제1 회로층에 반경화 상태의 프리프레그로 절연층을 적층하는 단계(D) 상기 절연층 상에 동박층을 적층한 후 제2 회로층을 형성하고, 상기 지지체를 제거하는 단계; 및(E) 상기 제2 회로층을 가압하여 상기 절연층에 매립시키는 단계를 포함하고, 상기 (D)단계에서 상기 제2 회로층을 형성하는 단계는 상기 제2 회로층 중 범프와 연결되는 제2 회로패턴의 폭이 상기 범프의 직경보다 작게 형성되도록 수행되며, 상기 제2 회로패턴은 상기 범프에 매립되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,상기 지지체의 제거는 상기 제2 회로층의 형성과 동시에 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 4에 있어서,상기 지지체는 동박인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 6에 있어서,상기 동박의 제거는 염화철 부식액, 2염화동 부식액, 알칼리 부식액, 및 과산화수소/황산계 부식액 중 선택된 하나의 에칭액에 의해 에칭하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 청구항 7에 있어서,상기 도전성 페이스트로 형성된 제1 회로층은 상기 에칭액에 의해 제거되지 않는 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080040555A KR100990613B1 (ko) | 2008-04-30 | 2008-04-30 | 인쇄회로기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080040555A KR100990613B1 (ko) | 2008-04-30 | 2008-04-30 | 인쇄회로기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090114753A KR20090114753A (ko) | 2009-11-04 |
| KR100990613B1 true KR100990613B1 (ko) | 2010-10-29 |
Family
ID=41555968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080040555A Expired - Fee Related KR100990613B1 (ko) | 2008-04-30 | 2008-04-30 | 인쇄회로기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100990613B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079579A (ja) | 1996-09-05 | 1998-03-24 | Toshiba Corp | 印刷配線板、および印刷配線板の製造方法 |
| JP2002353617A (ja) | 2001-05-23 | 2002-12-06 | Kyocera Chemical Corp | プリント配線基板及びその製造方法 |
| KR100657410B1 (ko) * | 2006-02-15 | 2006-12-14 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
-
2008
- 2008-04-30 KR KR1020080040555A patent/KR100990613B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079579A (ja) | 1996-09-05 | 1998-03-24 | Toshiba Corp | 印刷配線板、および印刷配線板の製造方法 |
| JP2002353617A (ja) | 2001-05-23 | 2002-12-06 | Kyocera Chemical Corp | プリント配線基板及びその製造方法 |
| KR100657410B1 (ko) * | 2006-02-15 | 2006-12-14 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090114753A (ko) | 2009-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8737085B2 (en) | Wiring board with a built-in component and method for manufacturing the same | |
| US10966324B2 (en) | Wiring board, multilayer wiring board, and method of manufacturing wiring board | |
| KR101281410B1 (ko) | 다층 배선기판 | |
| JPWO2007010758A1 (ja) | 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法 | |
| KR101006603B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| US7728234B2 (en) | Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same | |
| US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
| KR101018281B1 (ko) | 수동소자 내장형 인쇄회로기판 제조 방법 | |
| JP2007005815A (ja) | 多層印刷回路基板およびその製造方法 | |
| KR20090063116A (ko) | 반도체 장치용 패키지 및 그 제조 방법 | |
| KR101022965B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP5860303B2 (ja) | 配線基板およびその製造方法 | |
| JP5565951B2 (ja) | 配線基板およびその製造方法 | |
| KR100990613B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20110010427A (ko) | 홀수 층 구조의 인쇄회로기판 및 그 제조방법 | |
| KR20150136914A (ko) | 인쇄회로기판의 제조방법 | |
| JP4666830B2 (ja) | 多層配線基板及びその製造方法 | |
| KR100990567B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
| US20070029109A1 (en) | Multilayer printed wiring board and production method therefor | |
| KR100689018B1 (ko) | 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법 | |
| JP2002252459A (ja) | 多層配線基板及びその製造方法 | |
| TWI644368B (zh) | 封裝基板及其製作方法、封裝結構 | |
| JP6016017B2 (ja) | 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法 | |
| KR20140025824A (ko) | 전자 칩이 내장된 회로기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080430 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20100210 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100809 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20101021 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20101021 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130916 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141001 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20160909 |