[go: up one dir, main page]

KR100984634B1 - 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체 - Google Patents

플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체 Download PDF

Info

Publication number
KR100984634B1
KR100984634B1 KR1020080072362A KR20080072362A KR100984634B1 KR 100984634 B1 KR100984634 B1 KR 100984634B1 KR 1020080072362 A KR1020080072362 A KR 1020080072362A KR 20080072362 A KR20080072362 A KR 20080072362A KR 100984634 B1 KR100984634 B1 KR 100984634B1
Authority
KR
South Korea
Prior art keywords
gas
electrode
film
plasma
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080072362A
Other languages
English (en)
Other versions
KR20090012135A (ko
Inventor
아키히로 기쿠치
겐지 이데하라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090012135A publication Critical patent/KR20090012135A/ko
Application granted granted Critical
Publication of KR100984634B1 publication Critical patent/KR100984634B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

포토 레지스트 패턴을 소경화 하면서 에칭할 때에, 고 레이트로 소경화 할 수 있고, 그때의 포토 레지스트 막의 표면상태를 양호하게 하여, 균열을 수복할 수 있는 플라즈마 에칭방법을 제공하는 것이다.
에칭 대상막과 에칭 패턴으로서 개구가 형성된 포토 레지스트 막을 갖는 웨이퍼(W)를 챔버(10) 내의 서셉터(16)에 배치하고, 챔버(10) 내에 CF4 가스, CH2F2 가스, C5F8 가스를 포함하는 처리 가스를 도입하여, 상부 전극(34)에 고주파전력을 인가하여 플라즈마를 생성시킴과 동시에, 상부 전극(34)에 직류 전압을 인가하고, 생성된 플라즈마에 의해, 포토 레지스트 막에 형성된 개구를 소경화시키면서 포토 레지스트 막에 형성된 개구를 거쳐서 에칭 대상막을 에칭한다.

Description

플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체 {PLASMA ETCHING METHOD, PLASMA ETCHING APPARATUS AND STORAGE MEDIUM}
본 발명은 반도체기판 등의 피 처리체의 소정 막을 ArF 레지스트 막 등의 포토 레지스트 막을 마스크로 해서 플라즈마 에칭하는 플라즈마 에칭방법, 플라즈마 에칭 장치 및 플라즈마 에칭방법을 실행하기 위한 프로그램을 기억하는 기억 매체에 관한 것이다.
반도체 디바이스의 제조 프로세스에 있어서는 피처리 기판인 반도체 웨이퍼에 대하여, 포토리소그래피 공정에 의해 포토 레지스트 패턴을 형성하고, 이것을 마스크로 해서 에칭을 실행하고 있다.
최근, 반도체 디바이스의 미세화가 점점 진행되어 에칭에 있어서도 점점 미세가공이 요구되고 있으며, 이러한 미세화에 대응해서 마스크로서 이용되는 포토 레지스트의 막두께가 얇아지고, 사용되는 포토 레지스트도 KrF 포토 레지스트 (즉, KrF 가스를 발광원으로 한 레이저 광으로 노광하는 포토 레지스트)로부터, 약 0.13 ㎛ 이하의 패턴 개구를 형성할 수 있는 ArF 포토 레지스트(즉, ArF 가스를 발광원 으로 한, 보다 단파장의 레이저 광으로 노광하는 포토 레지스트)로 이행되고 있다.
그러나, ArF 포토 레지스트 막을 이용한 기존의 포토리소그래피 기술에서는, 미세화가 한계에 이르러, 더욱 미세한 홀을 형성하는 것이 곤란하다. 이러한 것을 해소하기 위해서는, 마스크 층인 ArF 포토 레지스트 막의 측벽에 플라즈마 반응 생성물을 퇴적시키는 기술(특허문헌 1 등)을 적용할 수 있다. 즉, 이러한 기술에 의해 포토 레지스트 막의 개구를 소경화하여, 보다 미세한 패턴을 형성할 수 있다. 또한, 특허문헌 2에는 CF계 가스의 CF의 활성종이 에칭 작용 및 홀 측벽에 폴리머를 형성하는 작용의 양쪽의 역할을 수행하지만, 이 작용은 CF계 가스에 따라 다르기 때문에, 가스종에 따라 공급 방법을 변경하는 기술이 개시되어 있다.
그런데, Ar 포토 레지스트는 포토리소그래피에 의해 패턴화했을 때에 표면상태가 나쁘고, 균열이 생기기 쉽다. 그래서, 상기 특허문헌 1의 기술을 적용해서 에칭을 실행했을 때에 개구를 소경화 할 수는 있지만, ArF 포토 레지스트 막에 발생한 균열은 그대로 잔존하여, 이 장소에서의 ArF 잔막 부족에 의해 하지(下地)의 배선 패턴이 손상되어 회로가 단락(短絡)해 버릴 우려가 있다. 또한, 상기 특허문헌 1의 기술에서는 개구를 소망하는 직경까지 소경화하는데에 시간이 걸려, 스루풋이 낮다고 하는 문제도 있다. 상기 특허문헌 2는 처리 가스에 의한 에칭 작용 및 폴리머 퇴적 작용을 조정하는 것은 기재되어 있지만, 개구의 소경화 및 ArF 레지스트의 균열 수복에 대해서는 일체 기재되어 있지 않다.
한편, 초미세 패턴을 형성할 때에는, 포토 레지스트 막의 하층의 피 에칭 막의 광학적 성질 및 포토 레지스트 막의 두께의 변동에 따른 정재파, 반사 노칭과 피 에칭막으로부터의 회절광 및 반사광에 의한 포토 레지스트 패턴의 CD(critical dimension)의 변동이 불가피하게 발생하기 때문에, 피 에칭 막과 포토 레지스트 막 사이에, 노광원으로 사용되는 광의 파장대에서 광 흡수가 양호한 물질로 이루어지는 반사 방지막을 개재시키고 있다. 이러한 반사 방지막으로서는, 최근 유기 반사 방지막이 많이 이용되고 있으며, 그의 에칭에는 포토 레지스트 막을 마스크로 한 플라즈마 에칭이 이용된다 (예를 들면 특허문헌 3 참조).
그러나, 유기 반사 방지막은 ArF 포토 레지스트 막과 유사한 조성을 갖고 있기 때문에, 유기 반사 방지막을 에칭할 때는 ArF 포토 레지스트 막도 거의 같은 에칭레이트로 에칭되어 버려, 최종적인 마스크 잔막이 부족하다는 문제가 있다.
[특허문헌 1] 일본 특허 공개 2005-129893호 공보
[특허문헌 2] 일본 특허 공개 2006-269879호 공보
[특허문헌 3] 일본 특허 공개 2005-26348호 공보
본 발명은 이러한 사정에 비추어 이루어진 것으로, 포토 레지스트 패턴을 소경화하면서 에칭할 때에, 고 레이트로 소경화 할 수 있고, 그때의 포토 레지스트 막의 표면 상태를 양호하게 하여, 균열을 수복할 수 있는 플라즈마 에칭 방법 및 플라즈마 에칭 방법 장치를 공급하는 것을 목적으로 한다.
또한, 포토 레지스트 막에 대하여 높은 선택비로 유기 반사 방지막을 에칭할 수 있는 플라즈마 에칭 방법 및 플라즈마 에칭 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 관점에서는, 포토 레지스트 막을 마스크로 해서 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하에 대향해서 마련된 처리 용기 내에, 에칭 대상막과 개구가 형성된 포토 레지스트 막을 갖는 피 처리체를 배치하는 공정과, 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리 가스의 플라즈마를 생성하는 공정을 갖고, 상기 플라즈마에 의해, 상기 포토 레지스트 막에 형성된 상기 개구를 소경화시키면서 상기 개구를 거쳐서 에칭 대상막을 에칭하는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
본 발명의 제 2 관점에서는, 포토 레지스트 막을 마스크로 해서 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하에 대향해서 마련된 처리 용기 내에, 에칭 대상막과 에칭 패턴으로서 개구가 형성된 포토 레지스트 막을 갖는 피 처리체를 배치하는 공정과, 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 플라즈 마를 생성하는 공정과, 상기 플라즈마를 생성하고 있는 소정 기간, 상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 공정을 갖고, 상기 플라즈마에 의해, 상기 포토 레지스트 막에 형성된 상기 개구를 소경화시키면서 상기 포토 레지스트 막에 형성된 개구를 거쳐서 에칭 대상막을 에칭하는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 제 2 관점에 있어서, 상기 직류 전압은 -500 ∼ -1500 V 범위인 것이 바람직하다. 또한, 상기 제 1 및 제 2 관점에 있어서, 상기 CxFy 가스는 C4F8 가스, C5F8 가스 및 C4F6 가스로부터 선택되는 적어도 1종인 것이 바람직하다. 또한, 상기 CxFy 가스로서 C5F8 가스를 이용했을 경우에는, 그의 유량이 5 ∼ 10 mL/min (sccm)인 것이 바람직하다. 상기 피 처리체로서는, 포토 레지스트 막과 에칭 대상막 사이에 유기계 반사 방지막을 갖고 있는 것을 사용하는 할 수 있다.
본 발명의 제 3 관점에서는, 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 제 1 전극 및 제 2 전극이 상하에 대향해서 마련된 처리 용기 내에, 에칭 대상막과 개구가 형성된 포토 레지스트 막을 갖는 피 처리체를 배치하는 공정과, 처리 용기 내에 포함하는 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 플라즈마를 생성하는 공정과, 상기 플라즈마를 형성하고 있는 소정 기간, 상기 제 1 전극 및 제 2 전극 중 어느 하나에, 포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반사 방지막이 에칭되도록 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는 플라즈마 에칭 방법을 제공한다.
상기 제 3 관점에 있어서, 상기 직류 전압은 -1000 ∼ -1500V의 범위인 것이 바람직하다. 또한, 상기 처리 가스는 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 것이 바람직하다.
본 발명의 제 4 관점에서는, 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭방법으로서, 제 1 전극 및 제 2 전극이 상하에 대향해서 마련된 처리 용기 내에, 에칭 대상막과 유기 반사 방지막과 에칭 패턴으로서 개구가 형성된 포토 레지스트 막을 갖는 피 처리체를 배치하는 공정과, 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 공정과, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 플라즈마를 생성하는 공정과, 상기 플라즈마를 생성하고 있는 동안의 제 1 기간, 상기 제 1 전극 및 제 2 전극 중 어느 하나 하나에, 주로 포토 레지스트 막의 상기 개구를 소경화 할 수 있는 조건으로 직류전압을 인가하는 공정과, 상기 플라즈마를 생성하고 있는 동안의 상기 제 1 기간 후의 제 2 기간, 상기 제 1 전극 및 제 2 전극 중 어느 하나에, 주로 포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반사 방지막이 에칭 되는 조건으로 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는 플라즈마 에칭방법을 제공한다.
상기 제 4 관점에 있어서, 상기 제 1 기간에 상기 직류전압을 -500 ∼ -1500 V로 하고, 상기 제 2 기간에 상기 직류전압을 -1000 ∼ -1500 V로 하는 것이 바람직하다. 또한, 상기 제 3 및 제 4 관점에 있어서, 상기 CxFy 가스는 C4F8 가스、 C5F8 가스 및 C4F6 가스로부터 선택되는 적어도 1종인 것이 바람직하다. 또한, 상기 CxFy 가스로서 C5F8 가스를 이용한 경우에는 그의 유량이 5 ∼ 10 mL/min (sccm)인 것이 바람직하다.
본 발명의 제 5 관점에서는, 유기 반사 방지막과 포토 레지스트 막이 형성된 피 처리체가 수용되어 진공으로 유지 가능한 처리용기와, 상기 처리 용기 내에 상하에 대향하도록 마련된 제 1 전극 및 제 2 전극과, 상기 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 가스 도입 기구와, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리 가스의 플라즈마를 생성하는 고주파전원 유닛과, 상기 플라즈마에 의해, 상기 포토 레지스트 막에 형성된 개구를 소경화시키면서 상기 개구를 거쳐서 에칭 대상막을 에칭하도록 가스 도입 기구 및 고주파전원 유닛의 적어도 한쪽을 제어하는 제어부를 구비하는 것을 특징으로 하는 플라즈마 에칭 장치를 제공한다.
본 발명의 제 6 관점에서는, 유기 반사 방지막과 포토 레지스트 막이 형성된 피 처리체가 수용되어 진공으로 유지 가능한 처리용기와, 상기 처리 용기 내에 상하에 대향하도록 마련된 제 1 전극 및 제 2 전극과, 상기 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 가스 도입 기구와, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리가스의 플라즈마를 생성하는 고주파전원 유닛과, 상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 직류전원 유닛과, 상기 플라즈마에 의해, 상기 포토 레지스트 막에 형성된 개구를 소경화시키면서 상기 포토 레지스트 막에 형성된 개구를 거쳐서 에칭 대상막을 에칭하도록 가스 도입 기구 및 고주파전원 유닛의 적어도 한쪽 및 상기 직류전원 유닛을 제어하는 제어부를 구비하는 것을 특징으로 하는 플라즈마 에칭 장치를 제공한다.
본 발명의 제 7 관점에서는, 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭장치로서, 피 처리체가 수용되어 진공으로 유지가능한 처리용기와, 상기 처리 용기 내에 상하에 대향하도록 마련된 제 1 전극 및 제 2 전극과, 상기 처리 용기 내에 처리 가스를 도입하는 가스 도입 기구와, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리 가스의 플라즈마를 생성하는 고주파 전원 유닛과, 상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 직류전원 유닛과, 포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반 사 방지막이 에칭되도록 상기 직류전원 유닛을 제어하는 제어부를 구비하는 것을 특징으로 하는 플라즈마 에칭 장치를 제공한다.
본 발명의 제 8 관점에서는, 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭 장치로서, 피 처리체가 수용되어 진공으로 유지 가능한 처리용기와, 상기 처리 용기 내에 상하에 대향하도록 마련된 제 1 전극 및 제 2 전극과, 상기 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 가스 도입 기구와, 상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리 가스의 플라즈마를 생성하는 고주파 전원 유닛과, 상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 직류전원 유닛과, 상기 고주파 전원 유닛에 의해 처리 가스의 플라즈마가 형성되어 있는 동안에, 주로 포토 레지스트 막의 상기 개구를 소경화 할 수 있는 조건으로 직류전압이 인가되는 기간과, 주로 포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반사 방지막이 에칭되는 조건으로 직류전압이 인가되는 기간이 존재하도록 상기 직류전원 유닛을 제어하는 제어부를 구비하는 것을 특징으로 하는 플라즈마 에칭 장치를 제공한다.
본 발명의 제 9 관점에서는, 컴퓨터상에서 동작하고, 플라즈마 에칭 장치를 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행시에 상기 플라 즈마 에칭방법이 행하여지도록, 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 의하면， CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 사용하고, 상하에 대향해서 마련된 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 처리 가스의 플라즈마를 생성하여 에칭 대상막을 에칭하므로, CF4 가스, CH2F2 가스에 의한 개구의 소경화 효과를 CxFy 가스가 촉진하여, 소경화 레이트를 상승시켜 처리의 스루풋을 높일 수 있음과 동시에, CxFy 가스에 의해 ArF 포토 레지스트 막의 표면을 평활화 할 수 있고, 포토 레지스트 막의 두께를 증가시키며, 또한, 균열을 수복할 수 있다. 이 때문에，종래 ArF 포토 레지스트 막의 잔막 부족을 해소하기 위한 다층 레지스트 기술을 이용할 수 밖에 없었던 경우에도 단층 레지스트의 적용이 가능하게 된다. 또한, 본 발명은 더블 패터닝 기술과 같이, 보다 좁은 피치의 패턴을 형성하는 기술에 특히 유효하다.
또한, 본 발명에서는 상기한 바와 같이, CF4 가스, CH2F2 가스, CxFY 가스(단, x/y≥0.5)를 포함하는 처리 가스를 사용하고, 상하에 대향해서 마련된 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 처리 가스의 플라즈마를 생성하는 것에 더하여, 플라즈마를 생성할 때에 제 1 전극 및 제 2 전극의 어느 하나에 직류전압을 인가함으로써, 직류전압 인가 전극에 부착된 폴리머를 피 처리 체에 공급할 수 있어, 상기 효과를 한층 높일 수 있다.
또한, 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭할 때에, 상하에 대향해서 마련된 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 처리 가스의 플라즈마를 생성하는 것에 더하여, 플라즈마를 생성할 때에 제 1 전극 및 제 2 전극의 어느 하나에 직류전압을 인가함으로써, 직류전압 인가 전극에 부착된 폴리머를 포토 레지스트 막에 공급할 수 있어, 유기 반사 방지막을 포토 레지스트 막에 대하여 고선택비로 에칭할 수 있다.
또한, 에칭 대상막 상에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭할 때에, CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 사용하고, 상하에 대향해서 마련된 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 처리 가스의 플라즈마를 생성하는 것에 더하여, 플라즈마를 생성할 때에 제 1 전극 및 제 2 전극의 어느 하나에 직류전압을 인가하고, 제 1 기간에서는 그 직류전압을, 개구를 소경화 가능한 조건으로 하고 그 후의 제 2 기간에서는 그 직류전압을 포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반사 방지막이 에칭되는 조건으로 하므로, 소경화 레이트를 상승시켜서 처리의 스루풋을 높이고, 또한 ArF 포토 레지스트 막의 표면을 평활화한다라는 효과와, 포토 레지스트 막에 대하여 고선택비로 유기 반사 방지막을 에칭할 수 있는 효과의 모두를 얻을 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대해서 구체적으로 설명한다.
도 1은 본 발명의 실시에 이용되는 플라즈마 에칭 장치의 1 예를 나타내는 개략 단면도이다.
이 플라즈마 에칭장치는 용량 결합형 평행 평판 플라즈마 에칭 장치로서 구성되어 있고, 예를 들어 표면이 양극 산화 처리된 알루미늄으로 이루어지는 대략 원통형의 챔버(처리용기, 10)을 갖고 있다. 이 챔버(10)는 보안 접지되어 있다.
챔버(10)의 바닥부에는 세라믹 등으로 이루어지는 절연판(12)을 거쳐서 원주 형상의 서셉터 지지대(14)가 배치되고, 이 서셉터 지지대(14) 위에 예를 들면 알루미늄으로 이루어지는 서셉터(16)가 마련되어 있다. 서셉터(16)는 하부전극을 구성하고, 그 위에 피처리 기판인 반도체 웨이퍼(W)가 탑재된다.
서셉터(16)의 상면에는 반도체 웨이퍼(W)를 정전기력으로 흡착 보지하는 정전 척(18)이 마련되어 있다. 이 정전 척(18)은 도전막으로 이루어지는 전극(20)을 한 쌍의 절연층 또는 절연 시트 사이에 끼운 구조를 갖는 것이며, 전극(20)에는 직류 전원(22)이 전기적으로 접속되어 있다. 그래서, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱(coulomb) 등의 정전기력에 의해 반도체 웨이퍼(W)가 정전 척(18)에 흡착 보지된다.
정전 척(18)[반도체 웨이퍼(W)] 주위의 서셉터(16)의 상면에는, 에칭의 균일성을 향상시키기 위한, 예를 들면 실리콘으로 이루어지는 도전성의 포커스 링(보정 링, 24)이 배치되어 있다. 서셉터(16) 및 서셉터 지지대(14)의 측면에는, 예컨데 석영으로 이루어지는 원통형의 내벽 부재(26)가 마련되어 있다.
서셉터 지지대(14)의 내부에는, 예를 들면 원주 상으로 냉매실(28)이 마련되어 있다. 이 냉매실에는 외부에 마련된 도시하지 않는 냉각기로부터 배관(30a,30b)을 거쳐서 소정온도의 냉매, 예를 들면 냉각수가 순환 공급되어, 냉매의 온도에 의해 서셉터 상의 반도체 웨이퍼(W)의 처리온도를 제어할 수 있다.
또한, 도시하지 않은 열전도 가스 공급 기구로부터의 열전도 가스, 예를 들면 He가스가 가스 공급 라인(32)을 거쳐서 정전 척(18)의 상면과 반도체 웨이퍼(W)의 이면 사이에 공급된다.
하부전극인 서셉터(16)의 위쪽에는, 서셉터(16)와 대향하도록 평행하게 상부 전극(34)이 마련되어 있다. 그래서, 상부 및 하부 전극(34, 16) 사이의 공간이 플라즈마 생성 공간이 된다. 상부 전극(34)은 하부전극인 서셉터(16) 상의 반도체 웨이퍼(W)와 대향해서 플라즈마 생성 공간과 접하는 면, 즉 대향면을 형성한다.
이 상부 전극(34)은 절연성 차폐 부재(42)를 거쳐서, 챔버(10)의 상부에 지지되어 있고, 서셉터(16)와의 대향면을 구성하며, 또한 다수의 토출 구멍(37)을 갖는 전극판(36)과, 이 전극판(36)을 착탈 자유롭게 지지하고, 도전성 재료, 예를 들면 표면이 양극 산화 처리된 알루미늄으로 이루어지는 수냉 구조의 전극 지지체(38)에 의해 구성되어 있다. 전극판(36)은 쥴(joule) 열이 적은 저저항의 도전 체 또는 반도체가 바람직하고, 또한, 후술하는 바와 같이 레지스트를 강화하는 관점으로부터는 실리콘 함유 물질이 바람직하다. 이러한 관점으로부터, 전극판(36)은 실리콘이나 SiC로 구성되는 것이 바람직하다. 전극 지지체(38)의 내부에는 가스 확산실(40)이 마련되고, 이 가스 확산실(40)로부터는 가스 토출 구멍(37)에 연통되는 다수의 가스 통과 구멍(41)이 아래쪽으로 연장되어 있다.
전극 지지체(38)에는 가스 확산실(40)로 처리 가스를 인도하는 가스 도입구(62)가 형성되어 있고, 이 가스 도입구(62)에는 가스 공급관(64)이 접속되며, 가스 공급관(64)에는 처리 가스 공급원(66)이 접속되어 있다. 가스 공급관(64)에는 상류측으로부터 순서대로 매스 플로우 컨트롤러(MFC, 68) 및 개폐 밸브(70)가 마련되어 있다(MFC 대신에 FCN (Flow Control Nozzle) 이어도 좋다). 그리고, 처리 가스 공급원(66)으로부터, 에칭을 위한 처리 가스가 가스 공급관(64)으로부터 가스 확산실(40)에 도달하여 가스 통과 구멍(41) 및 가스 토출 구멍(37)을 거쳐서 샤워 형상으로 플라즈마 생성 공간으로 토출된다. 즉, 상부 전극(34)은 처리 가스를 공급하기 위한 샤워 헤드로서 기능한다.
상부 전극(34)에는 정합기(46) 및 급전 막대(44)을 거쳐서, 제 1 고주파 전원(48)이 전기적으로 접속되어 있다. 제 1 고주파 전원(48)은 10 MHz 이상의 주파수, 예를 들면 60 MHz의 고주파 전력을 출력한다. 정합기(46)는 제 1 고주파 전원(48)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키는 것으로, 챔버(10) 내에 플라즈마가 생성되어 있을 때에 제 1 고주파 전원(48)의 출력 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다. 정합기(46)의 출력단자는 급 전 막대(44)의 상단에 접속되어 있다.
한편, 상기 상부 전극(34)에는 제 1 고주파 전원(48) 외에, 가변 직류전원(50)이 전기적으로 접속되어 있다. 가변 직류전원(50)은 바이폴라 전원이어도 좋다. 구체적으로는, 이 가변 직류전원(50)은 상기 정합기(46) 및 급전 막대(44)을 거쳐서 상부 전극(34)에 접속되어 있고, 온·오프 스위치(52)에 의해 급전의 온·오프가 가능하게 된다. 가변 직류전원(50)의 극성 및 전류·전압 및 온·오프 스위치(52)의 온·오프는 컨트롤러(51)에 의해 제어되도록 되어 있다.
정합기(46)는 도 2에 도시하는 바와 같이 제 1 고주파 전원(48)의 급전 라인(49)으로부터 분기하여 마련된 제 1 가변 콘덴서(54)와, 급전 라인(49)의 그의 분기점의 하류측에 마련된 제 2 가변 콘덴서(56)을 갖고 있어, 이들에 의해 상기 기능을 발휘한다. 또한, 정합기(46)에는 직류전압 전류(이하, 단지 직류전압이라고 함)이 상부 전극(34)에 유효하게 공급 가능하도록, 제 1 고주파 전원(48)으로부터의 고주파(예를 들면, 60 MHz) 및 후술하는 제 2 고주파 전원으로부터의 고주파(예를 들면 2 MHz)을 트랩하는 필터(58)가 마련되어 있다. 즉, 가변 직류전원(50)으로부터의 직류전류가 필터(58)를 거쳐서 급전 라인(49)에 접속된다. 이 필터(58)는 코일(59)과 콘덴서(60)로 구성되어 있고, 이들에 의해 제 1 고주파 전원(48)으로부터의 고주파 및 후술하는 제 2 고주파 전원으로부터의 고주파가 트랩된다.
챔버(10)의 측벽으로부터 상부 전극(34)의 높이 위치보다도 위쪽으로 연장하도록 원통형의 접지 도체(10a)가 마련되어 있고, 이 원통형 접지 도체(10a)의 천장 벽 부분은 실린더 형상의 절연 부재(44a)에 의해 상부 급전 막대(44)로부터 전기적으로 절연되어 있다.
하부전극인 서셉터(16)에는 정합기(88)을 거쳐서 제 2 고주파 전원(90)이 전기적으로 접속되어 있다. 이 제 2 고주파 전원(90)으로부터 하부전극 서셉터(16)에 고주파 전력이 공급됨으로써, 반도체 웨이퍼(W) 측에 이온이 인입된다. 제 2 고주파 전원(90)은 300 kHz ∼ 13.56 MHz 범위 내의 주파수, 예를 들면 2 MHz의 고주파 전력을 출력한다. 정합기(88)는 제 2 고주파 전원(90)의 내부(또는 출력) 임피던스에 부하 임피던스를 정합시키기 위한 것으로, 챔버(10) 내에 플라즈마가 생성되어 있을 때에 제 2 고주파 전원(90)의 내부 임피던스와 부하 임피던스가 외견상 일치하도록 기능한다.
상부 전극(34)에는 제 1 고주파 전원(48)으로부터의 고주파(60 MHz)는 통과시키지 않고 제 2 고주파 전원(90)으로부터의 고주파(2 MHz)을 그라운드로 통과시키기 위한 로우 패스 필터(LPF, 92)가 전기적으로 접속되어 있다. 이 로우 패스 필터(LPF, 92)는 바람직하게는 LR필터 또는 LC필터로 구성되지만, 1개의 도선만으로 제 1 고주파 전원(48)으로부터의 고주파(60 MHz)에 대해서는 충분히 큰 리액턴스를 부여할 수 있으므로, 그것으로 충분하다고도 할 수 있다. 한편， 하부전극인 서셉터(16)에는 제 1 고주파 전원(48)으로부터의 고주파(60 MHz)를 그라운드로 통과시키기 위한 하이패스필터(HPF, 94)가 전기적으로 접속되어 있다.
챔버(10)의 바닥부에는 배기구(80)가 마련되고, 이 배기구(80)에 배기관(82)을 거쳐서 배기 장치(84)가 접속되어 있다. 배기 장치(84)는 터보 분자 펌프 등의 진공펌프를 갖고 있어, 챔버(10) 내를 소망하는 진공도까지 감압 가능하게 되어 있다. 또한, 챔버(10)의 측벽에는 반도체 웨이퍼(W)의 반입출구(85)가 마련되어 있고, 이 반입출구(85)는 게이트 밸브(86)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(10)의 내벽을 따라 챔버(10)에 에칭부（부생물[데포(depo)]이 부착되는 것을 방지하기 위한 데포 실드(11)가 착탈 자유롭게 마련되어 있다. 즉, 데포 실드(11)이 챔버 벽을 구성하고 있다. 또한, 데포 실드(11)는 내벽 부재(26)의 외주에도 마련되어 있다. 챔버(10) 바닥부의 챔버 벽측의 데포 실드(11)와 내벽 부재(26) 측의 데포 실드(11) 사이에는 배기 플레이트(83)가 마련되어 있다. 데포 실드(11) 및 배기 플레이트(83)로서는, 알루미늄 재에 Y2O3 등의 세라믹을 피복한 것을 적절하게 이용할 수 있다.
데포 실드(11)의 챔버 내벽을 구성하는 부분의 웨이퍼(W)와 거의 같은 높이 부분에는, 그라운드에 DC적으로 접속된 도전성 부재(GND블럭, 91)가 마련되고 있어, 이에 따라 이상 방전 방지 효과를 발휘한다.
플라즈마 처리장치의 각 구성부는 제어부(전체 제어장치, 95)에 접속되어 제어되는 구성으로 되어 있다. 또한, 제어부(95)에는 공정 관리자가 플라즈마 처리장치를 관리하기 위해서 커맨드의 입력 조작 등을 실행하는 키보드나, 플라즈마 처리장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(96)가 접속되어 있다.
또한, 제어부(95)에는 플라즈마 처리장치에서 실행되는 각종 처리를 제어부(95)의 제어로 실현하기 위한 제어 프로그램이나, 처리조건에 따라 플라즈마 처 리장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된 기억부(97)가 접속되어 있다. 레시피는 하드 디스크나 반도체 메모리에 기억되어 있어도 좋고, CDROM 、DVD 등의 휴대할 수 있는 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 기억부(97)의 소정 위치에 세트하도록 되어 있어도 좋다.
그리고, 필요에 따라서，사용자 인터페이스(96)로부터의 지시 등으로, 임의의 레시피를 기억부(97)로부터 호출해서 제어부(95)에 실행시키는 것으로, 제어부(95)의 제어하에서, 플라즈마 처리장치에서의 소망하는 처리가 행하여진다.
다음에, 이렇게 구성되는 플라즈마 에칭 장치에 의해 실시되는 본 발명의 제 1 실시 형태에 따른 플라즈마 에칭 방법에 대해서 설명한다.
여기에서는, 피 처리체인 반도체 웨이퍼(W)로서, 예를 들면 도 3에 도시하는 바와 같이 Si기판(101) 위에, 에칭 스토퍼 막(102), 에칭 대상막(103), 반사 방지막(BARC, 104), 패턴화된 포토 레지스트 막(105)이 순차적으로 형성된 것을 사용한다.
에칭 스토퍼 막(102)으로서는 SiC막이 예시된다. 또한, 에칭 대상막(103)로서는 층간 절연막이 예시되며, 예를 들어 SiO2막 및/또는 Low-k막이 예시된다. 반사 방지막(104)로서는 유기계의 것이 주류이며, 그 두께는 80 nm 정도이다. 포토 레지스트 막(105)으로서는 ArF 레지스트가 예시되고, 두께는 120 nm 정도이다.
이 플라즈마 에칭시에는 우선, 게이트 밸브(86)를 열림 상태로 해서 반입출구(85)를 거쳐서 상기 구조를 갖는 반도체 웨이퍼(W)를 챔버(10) 내에 반입하고, 서셉터(16) 위에 탑재한다. 그리고, 처리 가스 공급원(66)으로부터 반사 방지 막(104)을 에칭하기 위한 처리 가스를 소정의 유량으로 가스 확산실(40)에 공급하고, 가스 통과 구멍(41) 및 가스 토출 구멍(37)을 거쳐서 챔버(10) 내에 공급하면서, 배기 장치(84)에 의해 챔버(10) 내를 배기하여, 그 안의 압력을 예를 들면 0.1 ∼ 150 Pa 범위 내의 설정 값으로 한다. 또한, 서셉터 온도는 0∼40 ℃ 정도로 한다.
그리고, 이 상태에서 챔버(10) 내에 소정의 처리 가스를 도입하고, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파 전력을 소정의 파워로 상부 전극(34)에 인가함과 동시에, 제 2 고주파 전원(90)으로부터 이온 인입용의 고주파를 소정의 파워로 하부전극인 서셉터(16)에 인가한다. 그리고, 가변 직류전원(50)으로부터 소정의 직류전압을 상부 전극(34)에 인가한다. 또한, 정전 척(18)을 위한 직류 전원(22)으로부터 직류전압을 정전 척(18)의 전극(20)에 인가하여, 반도체 웨이퍼(W)를 서셉터(16)에 고정한다.
상부 전극(34)의 전극판(36)에 형성된 가스 토출 구멍(37)으로부터 토출된 처리 가스는 고주파전력에 의해 발생한 상부 전극(34)과 하부전극인 서셉터(l6) 사이의 글로우 방전 중에서 플라즈마화하고, 이 플라즈마에서 생성되는 래디컬이나 이온에 의해 반도체 웨이퍼(W)의 피처리면이 에칭된다.
상부 전극(34)에는 높은 주파수영역(예를 들면, 10 MHz 이상)의 고주파전력을 공급하므로, 플라즈마를 바람직한 상태에서 고밀도화 할 수 있어, 보다 저압의 조건하에서도 고밀도 플라즈마를 형성할 수 있다.
본 실시형태에서는, 반사 방지막(104) 및 에칭 대상막(103)을 에칭 할 때에, 포토 레지스트 막(105)의 개구(106)를 소경화한다. 즉, 도 4에 도시하는 바와 같이 플라즈마 에칭시에, 포토리소그래피 공정에서 형성된 포토 레지스트 막(105)의 개구(106) 벽부에 CF계의 퇴적물(107)을 퇴적시켜서 개구(106)을 소경화하여, 도 5에 도시하는 바와 같이 그 만큼 반사 방지막(104), 에칭 대상막(103)의 에칭 홀(108)의 직경을 미세화한다.
이와 같이 플라즈마 에칭시에 CF계의 퇴적물을 포토 레지스트 막(105)에 형성된 개구(106)의 내벽에 퇴적시켜서 개구(106)를 소경화할 때에는 퇴적 효과가 높은 CF계 가스, 전형적으로는 CF4 가스와, 소기(掃氣, scavenge) 효과r가 높은 CHF계 가스, 전형적으로는 CH2F2 가스를 병용함으로써, 퇴적물의 퇴적을 제어하는 것이 유효하다고 생각된다.
그러나, 포토 레지스트 막으로서 ArF 포토 레지스트 막을 이용했을 경우에는 본질적으로 그의 강도가 낮기 때문에，개구(106)로서 피치의 좁은 홀 패턴을 형성하면, 그 패턴 사이에 균열이 형성되어, 상기 처리 가스를 이용하여 개구(106)을 소경화해도 그의 균열을 수복할 수가 없다. 이 때문에， 이러한 균열이 생긴 부분에서는 ArF 레지스트의 잔막 부족에 의해, 하지의 배선 패턴이 손상해서 회로가 단락하는 등의 문제가 발생할 우려가 있다. 또한, 상기 가스를 이용했을 경우에, 소망하는 치수까지 패턴을 소경화하기 위해서 시간이 걸리고, 스루풋이 낮다고 하는 문제도 발생한다.
이 때문에, 본 실시형태에서는 처리 가스로서, CF4 가스와 CH2F2 가스 외에, C 양이 많은 CF계 가스, 구체적으로는 CxFy 가스로서, x/y≥0.5를 만족하는 것을 이용한다. 이렇게 C 양이 많은 CF계 가스인 CxFy 가스를 이용함으로써, ArF 포토 레지스트 막의 표면에 평활성이 높은 퇴적물을 형성할 수 있고, 퇴적물 자체의 양도 증가해서 포토 레지스트 막(105)의 두께의 증가 및 균열 수복이 가능하게 되어, 상기와 같은 ArF 포토 레지스트 막의 국소적인 잔막 부족에 의해 발생하고 있었던 배선 단락의 문제를 유효하게 해소할 수 있다. 또한, 상기 CxFy 가스를 이용함으로써 퇴적이 촉진되므로, 소망하는 치수까지 개구(106)를 소경화하는데에 걸리는 시간을 대폭 단축할 수 있어, 대폭적인 스루풋의 단축이 가능해진다.
이와 같이, CxFy 가스를 CF4 가스 및 CH2F2 가스에 첨가함으로써 상술한 바와 같은 효과를 얻을 수 있지만, 이러한 효과는 플라즈마 에칭 중에 상부 전극(34)에 가변 직류전원(50)으로부터 직류전압을 인가함으로써, 보다 크게 할 수 있다. 즉, CxFy 가스를 첨가하는 것과 직류 전압의 인가와의 상승 작용에 의해 상기 효과를 현저하게 촉진시킬 수 있다.
이 점에 대해서, 이하에 설명한다.
상부 전극(34)에는 종전의 에칭 프로세스, 특히 상부 전극(34)으로의 고주파전력이 작은 에칭 프로세스에 의해 폴리머가 부착되어 있다. 그리고, 에칭 처리를 실행할 때에 상부 전극(34)에 적절한 직류전압을 인가하면, 도 6에 도시하는 바와 같이 상부전극의 자기 바이어스 전압 Vdc을 깊게 하는 것, 즉 상부 전극(34) 표면에서의 Vdc의 절대값을 크게 할 수 있다. 이 때문에，상부 전극(34)에 부착되어 있는 폴리머가 인가된 직류 전압에 의해 스퍼터 되어 반도체 웨이퍼(W)에 공급되며, 포토 레지스트 막(105) 위에 데포로서 부착된다. 이렇게 직류 전압 인가에 의해 데포 부착 효과가 발생하고, 상술한 바와 같은 처리 가스에 의한 퇴적효과에 의해, 고 스루풋에서의 개구(106)의 소경화를 실현함과 동시에, 균열 수복 작용을 보다 촉진하여, 회로 단락의 우려를 한층 작게 할 수 있다.
x/y≥0.5을 만족하는 CxFy 가스로서는, C4F8 가스、 C5F8 가스 및 C4F6 가스를 들 수 있고, 이들로부터 선택되는 적어도 1종을 이용할 수 있다. 이들가스는 가스의 종류에 따라 양을 적절하게 변화시킨다. 이들 중에는, 효과가 비교적 높고 양산 적용이 용이한 C5F8 가스가 바람직하며, 그의 양은 5∼10 mL/min (sccm)인 것이 바람직하다. 이들 가스의 효과는 C의 비율이 많은 만큼 크다고 생각되고, C5F8 가스보다도 C의 비율이 작은 C4F8 가스에서는 5∼40 mL/min (sccm)인 것이 바람직하다. C의 비율이 가장 높은 것은 C4F6 가스이며, 보다 적은 양으로 소망하는 효과를 얻을 수 있을 가능성이 있다.
또한, CF4 가스의 유량은 100∼200 mL/min (sccm), CH2F2 가스의 유량은 5∼30 mL/min (sccm)인 것이 바람직하다. 처리 가스는 CF4 가스, CH2F2 가스, CxFy 가스로 이루어지는 것이라도 좋고, 이것들에 Ar 가스 등의 불활성 가스를 더 부가한 것이라도 좋다.
또한, 가변 직류전원(50)으로부터 상부 전극(34)으로의 인가 직류 전압은 상 기 효과를 얻는 관점으로부터, -500 ∼ -1500 V의 범위가 바람직하다.
다음에, 이러한 제 1 실시 형태 방법의 효과를 확인한 결과에 대해서 설명한다. 여기에서는, 피처리기판으로서, 에칭 대상막인 다공성 저유전막 위에 유기 반사 방지막을 형성하고, 또한 그 위에 에칭 마스크로서 ArF 레지스트 막을 형성한 것을 사용했다. 에칭 전의 초기 상태의 ArF 레지스트 막을 주사형 전자현미경(SEM)으로 촬상한 사진을 도 7에 나타낸다. 여기에서는, ArF 포토 레지스트 막에 형성된 개구 패턴의 초기 직경은 140 nm로 했다. 이 사진으로부터 명확한 바와 같이, 몇 개의 개구 패턴으로부터는 균열이 연장하고 있는 것을 알 수 있다.
이러한 기판을 도 1의 장치에 반입해서 본 실시형태의 조건인 이하의 조건A 및 비교 조건인 이하의 조건B에서 플라즈마 에칭 처리를 실행했다.
<조건 A>
챔버 내 압력: 13.3Pa (100 mT)
상부 고주파 파워: 500 W
하부 고주파 파워: 400 W
직류전압: -1000 V
프로세스 가스 및 유량:
CF4 = 150 mL/min (표준상태 환산 값(sccm))
CH2F2 = 20 mL/min (sccm)
C5F8 = 7 mL/min (sccm)
자기장:
센터 = 15T
에지 = 40T
온도:
상부전극 및 웨이퍼 = 60 ℃
서셉터 = 20 ℃
<조건 B>
챔버 내 압력: 13.3 Pa(100 mT)
상부 고주파 파워: 500 W
하부 고주파 파워: 400 W
직류전압: -500 V
프로세스 가스 및 유량:
CF4 = 150 mL/min (sccm)
CH2F2 = 20 mL/min (sccm)
자기장:
센터 = 15T
에지 = 40T
온도:
상부전극 및 웨이퍼 = 60 ℃
서섭터 = 20 ℃
이러한 조건에서 에칭을 실행한 결과, 본 실시형태의 조건인 조건A에서는 10 sec의 에칭 처리에 의해, 포토 레지스트 막의 홀 형상의 개구를 140 nm로부터 목표인 110 nm까지 소경화 할 수 있었다. 또한, 에칭 후의 포토 레지스트 막의 평면은 도 8의 SEM 사진에 도시하는 바와 같이 균열이 수복되어 있는 것이 확인되었다. 또한, 포토 레지스트 막의 잔막은 센터에서 230 nm, 에지에서 220 nm였다.
한편, 비교 조건인 조건B에서는 포토 레지스트 막의 홀 형상의 개구를 140 nm로부터 목표치인 110 nm까지 소경화하는 데에 40 sec 걸렸다. 또한, 에칭 후의 포토 레지스트 막의 평면은 도 9의 SEM 사진에 도시하는 바와 같이 초기의 균열이 잔존하고 있는 것이 확인되었다. 또한, 포토 레지스트 막의 잔막의 두께는 센터에서 220 nm, 에지에서 218 nm였다.
이 결과로 부터, 본 실시형태의 조건에서 에칭을 행함으로써，최초에 ArF 레지스트 막에 존재하고 있었던 균열을 수복할 수 있고, 홀 형상의 개구를 소경화하는데 걸리는 시간도 비교예 보다도 짧아, 고 스루풋으로 소망하는 소경화를 실현할 수 있다는 것이 확인되었다. 또한, 포토 레지스트 막의 잔막의 두께도 본 실시형태의 조건 쪽이 더 두꺼운 것이 확인되었다.
다음에, 본 발명의 제 2 실시 형태에 따른 플라즈마 에칭 방법에 대해서 설명한다.
본 실시형태에 있어서는, 피 처리체인 반도체 웨이퍼(W)로서, 예를 들면 도 10에 도시하는 바와 같이 Si기판(201) 위에, 에칭 스토퍼 막(202), 에칭 대상 막(203), 유기 반사 방지막(BARC, 204), 패턴화된 포토 레지스트 막(205)이 순차적으로 형성된 것을 사용하고, 에칭 대상막(203)의 에칭에 앞서 유기 반사 방지막(BARC, 204)을, 포토 레지스트 막(205)을 마스크로 해서 에칭한다.
이 에칭시에는 마스크 잔막을 확보하는 관점으로부터 유기 반사 방지막(BARC, 204)을 포토 레지스트 막(205)에 대하여 고 선택비로 에칭할 필요가 있지만, 유기 반사 방지막(204)은 ArF 포토 레지스트 막과 같은 포토 레지스트 막(205)과 유사한 조성을 갖고 있기 때문에, 유기 반사 방지막(204)을 에칭할 때는 포토 레지스트 막(205)도 거의 같은 레이트로 에칭되어 버려, 최종적인 마스크 잔막이 부족하다. 그래서, 본 실시형태에서는 이하에 설명하는 바와 같이, 상부전극(34)에 가변 직류전원(50)으로부터 직류전압을 인가함으로써, 포토 레지스트 막(205)에 대하여 높은 선택비로 유기 반사 방지막(204)을 에칭한다.
구체적으로는 우선, 게이트 밸브(86)을 열림 상태로 하여 반입출구(85)을 거쳐서 상기 구조를 갖는 반도체 웨이퍼(W)를 챔버(10) 내에 반입하여 서셉터(16) 상에 탑재한다. 그리고, 처리 가스 공급원(66)으로부터 반사 방지막(104)을 에칭하기 위한 처리 가스를 소정의 유량으로 가스 확산실(40)에 공급하여, 가스 통과 구멍(41) 및 가스 토출 구멍(37)을 거쳐서 챔버(10) 내에 공급하면서, 배기 장치(84)에 의해 챔버(10) 내를 배기하고, 그 안의 압력을 예를 들면 0.1∼150 Pa 범위 내의 설정 값으로 한다. 또한, 서셉터 온도는 0 ∼ 40 ℃ 정도로 한다.
그리고, 이 상태에서 챔버(10) 내에 소정의 처리 가스를 도입하고, 제 1 고주파 전원(48)으로부터 플라즈마 생성용의 고주파전력을 소정의 파워로 상부 전 극(34)에 인가함과 동시에, 제 2 고주파 전원(90)으로부터 이온 인입용의 고주파를 소정의 파워로 하부전극인 서셉터(16)에 인가한다. 그리고, 가변 직류전원(50)으로부터 소정의 직류전압을 상부 전극(34)에 인가한다. 또한, 정전 척(18)을 위한 직류 전원(22)으로부터 직류전압을 정전척(18)의 전극(20)에 인가하여, 반도체 웨이퍼(W)를 서셉터(16)에 고정한다.
상부 전극(34)의 전극판(36)에 형성된 가스 토출 구멍(37)으로부터 토출된 처리 가스는, 고주파전력에 의해 발생한 상부 전극(34)과 하부전극인 서셉터(16) 사이의 글로우 방전 중에서 플라즈마화하고, 이 플라즈마로 생성되는 래디컬이나 이온에 의해 반도체 웨이퍼(W)의 피처리면이 에칭된다.
본 실시형태에서는, 이러한 에칭 처리시에, 상부 전극(34)에 가변 직류전원(50)으로부터 직류전압을 인가한다. 이렇게 직류전압을 인가함으로써, 제 1 실시 형태와 마찬가지의 원리로 상부 전극(34)에 부착되어 있는 폴리머가, 인가된 직류전압에 의해서 스퍼터되어 반도체 웨이퍼(W)에 공급되어, 포토 레지스트 막(205) 위에 데포로서 부착된다. 이 때문에， 포토 레지스트 막(205)을 두껍게 할 수 있고, 결과적으로 포토 레지스트 막(205)에 대한 유기 반사 방지막(204)의 에칭 선택비를 크게 할 수 있다. 이때의 선택비는, 인가하는 직류전압의 절대값이 증가함에 따라서 커져, -1000 ∼ -1500 V의 범위에서 3.0 이상의 선택비를 얻을 수 있기 때문에 이 범위가 바람직하다.
본 실시형태에 있어서, 처리 가스로서는 통상의 것을 사용할 수 있지만, 제 1 실시 형태와 마찬가지로, CF4 가스, CH2F2 가스 및 CxFy 가스로서, x/y≥0.5를 만족하는 것을 사용하는 것이 바람직하다. 또한, x/y≥0.5를 만족하는 CxFy 가스로서는, C4F8 가스, C5F8 가스 및 C4F6 가스를 들 수 있고, 이들로부터 선택되는 적어도 1종을 이용하는 할 수 있다. 이들 중에서는, C5F8 가스가 바람직하며, 그의 양은 5∼10 mL/min (sccm)인 것이 바람직하다. 또한, CF4 가스의 유량은 100∼200 mL/min (sccm), CH2F2 가스의 유량은 5∼30 mL/min (sccm)인 것이 바람직하다. 처리 가스는 CF4 가스, CH2F2 가스, CxFy 가스로 이루어지는 것이라도 좋고, 이들에 Ar가스 등의 불활성가스를 더 부가한 것이라도 좋다.
본 실시형태와 같이, ArF 레지스트 막을 마스크로 해서 유기 반사 방지막(BARC)을 플라즈마 에칭할 경우에, 제 1 실시 형태와 마찬가지의 처리 가스를 사용했을 경우에는, 상부 전극(34)에 인가하는 직류전압을 제어함으로써, 반사 방지막을 고 선택비로 에칭할 수 있다는 효과 외에, ArF 레지스트 막의 개구를, 균열을 수복하면서 고 스루풋으로 소경화 할 수 있다는 제 1 실시 형태의 효과도 나타낼 수 있다.
또한, ArF 레지스트 막을 마스크로 해서 유기 반사 방지막(BARC)을 플라즈마 에칭할 경우에, 제 1 단계로서, 제 1 실시 형태에 있어서의 포토 레지스트 막의 개구를 소경화 할 수 있는 조건에 의해, ArF 레지스트 막의 개구를, 균열을 수복하면서 고 스루풋으로 소경화하고, 계속해서 제 2 단계로서, 제 2 실시 형태에 있어서 의 유기 반사 막을 ArF 포토 레지스트 막에 대하여 고 에칭 선택비로 에칭할 수 있는 조건에 의해 에칭한다는, 2단계의 에칭을 실행하는 것도 가능하다.
다음에, 제 2 실시 형태의 방법의 효과를 확인한 결과에 대해서 설명한다.
여기서는, 다공성 Low-k막 위에 유기 반사 방지막을 형성하고, 또한 그 위에 에칭 마스크로서 ArF 레지스트 막을 형성한 피처리 기판을 이용했다. 이러한 기판을 도 1의 장치에 반입해서 이하의 조건에서 상부 전극(34)에 인가하는 직류 전압을 변화시켜서 플라즈마 에칭 처리를 실행했다.
챔버 내 압력: 13.3 Pa(100 mT)
상부 고주파 파워: 500 W
하부 고주파 파워: 400 W
직류전압: -500 ∼ -1500 V
프로세스 가스 및 유량:
CF4 = 150 mL/min [표준상태 환산 값(sccm)]
CH2F2 = 20 mL/min (sccm)
C5F8 = 7 mL/min (sccm)
자기장:
센터 = 15T
에지 = 40T
온도:
상부전극 및 웨이퍼 = 60 ℃
서셉터 = 20 ℃
이러한 조건에서 에칭을 실행한 결과를 도 11에 나타낸다. 도 11은 횡측에상부전극(34)에 인가하는 직류전압을 취하고, 종축에 유기 반사 방지막의 ArF 레지스트 막에 대한 에칭 선택비를 취하여, 이들의 관계를 도시하는 도면이다. 이 도면에 도시하는 바와 같이, 인가하는 직류전압의 크기(절대값)가 커질수록 에칭 선택비가 상승하여, -1000 ∼ -1500 범위에서 3.0 ∼ 5.4라는 높은 에칭 선택비로 유기 반사 방지막을 에칭할 수 있는 것이 확인되었다.
또한, 본 발명은 상기 실시 형태에 한정되는 것이 아니며, 여러가지 변형 가능하다. 예를 들면, 본 발명이 적용되는 장치에 대해서는 도 1의 것에 한정되는 것은 아니고, 이하에 나타내는 여러가지의 것을 이용할 수 있다. 예를 들면, 도 12에 도시하는 바와 같이, 하부전극인 서셉터(16)에 제 1 고주파 전원(48')으로부터 플라즈마 생성용의, 예를 들면 60 MHz의 고주파전력을 인가함과 동시에, 제 2 고주파 전원(90')으로부터 이온 인입용의, 예를 들면 2 MHz의 고주파전력을 인가하는 하부 2 주파 인가 타입의 플라즈마 에칭장치를 적용할 수 있다. 도시한 바와 같이, 상부전극(234)에 가변 직류전원(166)을 접속해서 소정의 직류전압을 인가함으로써, 상기 실시 형태와 마찬가지의 효과를 얻을 수 있다.
또한 이 경우에 도 13에 도시하는 바와 같이, 직류전원(168)을 하부전극인 서셉터(16)에 접속하여, 서셉터(16)에 직류전압을 인가하도록 해도 좋다.
또한 도 14에 도시하는 바와 같이, 상부 전극(234')을 챔버(10)을 거쳐서 접 지하도록 하고, 하부전극인 서셉터(16)에 고주파 전원(170)을 접속하여, 이 고주파 전원(170)로부터 플라즈마 형성용의, 예를 들면 13.56 MHz의 고주파전력을 인가하는 타입의 플라즈마 에칭 장치이어도 적용할 수 있으며, 이 경우에는 도시한 바와 같이, 하부전극인 서셉터(16)에 가변 직류전원(172)을 접속해서 소정의 직류 전압을 인가함으로써, 상기 실시 형태와 마찬가지의 효과를 얻을 수 있다.
또한 도 15에 도시하는 바와 같이, 도 14와 마찬가지의 상부 전극(234')을 챔버(10)을 거쳐서 접지하도록 하고, 하부전극인 서셉터(16)에 고주파 전원(170)을 접속하여, 이 고주파 전원(170)으로부터 플라즈마 형성용의 고주파전력을 인가하는 타입의 에칭 장치에 있어서, 가변 직류전원(174)을 상부 전극(234')에 인가하도록 해도 좋다.
도 1은 본 발명의 실시에 사용되는 플라즈마 에칭장치의 1 예를 나타내는 개략 단면도.
도 2는 도 1의 플라즈마 에칭 장치에 있어서, 제 1 고주파전원에 접속된 정합기의 구조를 도시하는 도면.
도 3은 본 발명의 제 1 실시 형태의 실시에 사용되는 반도체 웨이퍼의 구조를 나타내는 단면도.
도 4는 도 3에 나타내는 반도체 웨이퍼에 있어서, 포토 레지스트 막의 개구를 소경화한 상태를 나타내는 단면도.
도 5는 도 4에 나타내는 소경화한 포토 레지스트 막을 마스크로 해서 플라즈마 에칭을 실행한 상태를 나타내는 단면도.
도 6은 도 1의 플라즈마 처리장치에 있어서, 상부전극에 직류 전압을 인가했을 때의 Vdc 및 플라즈마 시스(sheath) 두께의 변화를 도시한 도면.
도 7은 본 발명의 제 1 실시 형태의 효과의 확인에 이용한 반도체 웨이퍼의 에칭 전의 포토 레지스트 막의 상태를 나타내는 전자현미경 사진.
도 8은 도 7의 반도체 웨이퍼를 본 발명의 제 1 실시 형태의 조건에서 에칭 했을 때의 포토 레지스트 막의 상태를 나타내는 전자현미경 사진.
도 9는 도 7의 반도체 웨이퍼를 비교 조건에서 에칭했을 때의 포토 레지스트 막의 상태를 나타내는 전자현미경 사진.
도 10은 본 발명의 제 2 실시 형태의 실시에 사용되는 반도체 웨이퍼의 구조 를 나타내는 단면도.
도 11은 상부전극에 인가하는 직류전압과 유기 반사 방지막의 ArF 포토 레지스트 막에 대한 에칭 선택비와의 관계를 도시한 도면.
도 12는 본 발명의 실시에 적용이 가능한 다른 타입의 플라즈마 에칭 장치의 예를 도시하는 개략도.
도 13은 본 발명의 실시에 적용이 가능한 또 다른 타입의 플라즈마 에칭 장치의 예를 나타내는 단면도.
도 14는 본 발명의 실시에 적용이 가능한 또 다른 타입의 플라즈마 에칭 장치의 예를 도시하는 개략도.
도 15는 본 발명의 실시에 적용이 가능한 또한 다른 타입의 플라즈마 에칭장치의 예를 나타내는 단면도.
도면의 주요부분에 대한 부호의 설명
10: 챔버 (처리용기) 16: 서셉터 (하부전극)
34: 상부전극 44: 급전 막대
46,88: 정합기 48: 제 1 고주파전원
50: 가변 직류전원 51: 컨트롤러
52: 온·오프 스위치 66: 처리 가스 공급원
84: 배기 장치 90: 제 2 고주파전원
91: GND 블럭 101, 201: Si 기판
103, 203: 에칭 대상막 104, 204: 유기 반사 방지막
105, 205: 포토 레지스트 막 106: 개구
107: CF계의 퇴적물 108: 에칭 홀
W: 반도체 웨이퍼 (피처리 기판)

Claims (18)

  1. 삭제
  2. 포토 레지스트 막을 마스크로 해서 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서,
    제 1 전극 및 제 2 전극이 상하에 대향해서 마련된 처리 용기 내에, 에칭 대상막과 에칭 패턴으로서 개구가 형성된 포토 레지스트 막을 갖는 피 처리체를 배치 하는 공정과,
    처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 플라즈마를 생성하는 공정과,
    상기 플라즈마를 생성하고 있는 소정 기간 동안, 상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 공정을 갖고,
    상기 플라즈마에 의해, 상기 포토 레지스트 막에 형성된 상기 개구를 소경화시키면서 상기 포토 레지스트 막에 형성된 개구를 거쳐서 에칭 대상막을 에칭하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  3. 제 2 항에 있어서,
    상기 직류 전압은 -500 ∼ -1500V 범위인 것을 특징으로 하는
    플라즈마 에칭 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 CxFy 가스는 C4F8 가스, C5F8 가스 및 C4F6 가스로부터 선택되는 적어도 1종인 것을 특징으로 하는
    플라즈마 에칭 방법.
  5. 제 4 항에 있어서,
    상기 CxFy 가스는 C5F8 가스이며, 그의 유량이 5 ∼ 10 mL/min (sccm)인 것을 특징으로 하는
    플라즈마 에칭 방법.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 피 처리체는 포토 레지스트 막과 에칭 대상막 사이에 유기계 반사 방지막을 갖는 것을 특징으로 하는
    플라즈마 에칭 방법.
  7. 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭 방법으로서,
    제 1 전극 및 제 2 전극이 상하에 대향해서 마련된 처리 용기 내에, 에칭 대상막과 개구가 형성된 포토 레지스트 막을 갖는 피 처리체를 배치하는 공정과,
    처리 용기 내에 포함하는 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 플라즈마를 생성하는 공정과,
    상기 플라즈마를 형성하고 있는 소정 기간, 상기 제 1 전극 및 제 2 전극 중 어느 하나에, 포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반사 방지막이 에칭되도록 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는
    플라즈마 에칭 방법.
  8. 제 7 항에 있어서,
    상기 직류 전압은 -1000 ∼ -1500V의 범위인 것을 특징으로 하는
    플라즈마 에칭 방법.
  9. 제 7 항에 있어서,
    상기 처리 가스는 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하 는 것을 특징으로 하는
    플라즈마 에칭 방법.
  10. 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭방법으로서,
    제 1 전극 및 제 2 전극이 상하에 대향해서 마련된 처리 용기 내에, 에칭 대상막과 유기 반사 방지막과 에칭 패턴으로서 개구가 형성된 포토 레지스트 막을 갖는 피 처리체를 배치하는 공정과,
    처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 공정과,
    상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 플라즈마를 생성하는 공정과,
    상기 플라즈마를 생성하고 있는 동안의 제 1 기간, 상기 제 1 전극 및 제 2 전극 중 어느 하나 하나에, 포토 레지스트 막의 상기 개구를 소경화 할 수 있는 조건으로 직류전압을 인가하는 공정과,
    상기 플라즈마를 생성하고 있는 동안의 상기 제 1 기간 후의 제 2 기간, 상기 제 1 전극 및 제 2 전극 중 어느 하나에, 포토 레지스트 막에 대하여 소정값 이 상의 선택비로 유기 반사 방지막이 에칭되는 조건으로 직류전압을 인가하는 공정을 갖는 것을 특징으로 하는
    플라즈마 에칭방법.
  11. 제 10 항에 있어서,
    상기 제 1 기간에 상기 직류전압을 -500 ∼ -1500 V로 하고, 상기 제 2 기간에 상기 직류전압을 -1000 ∼ -1500 V로 하는 것을 특징으로 하는
    플라즈마 에칭 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 CxFy 가스는 C4F8 가스、 C5F8 가스 및 C4F6 가스로부터 선택되는 적어도 1종인 것을 특징으로 하는
    플라즈마 에칭 방법.
  13. 제 12 항에 있어서,
    상기 CxFy 가스는 C5F8 가스이며, 그의 유량이 5 ∼ 10 mL/min (sccm)인 것 을 특징으로 하는
    플라즈마 에칭 방법.
  14. 삭제
  15. 유기 반사 방지막과 포토 레지스트 막이 형성된 피 처리체가 수용되어 진공으로 유지 가능한 처리용기와,
    상기 처리 용기 내에 상하에 대향하도록 마련된 제 1 전극 및 제 2 전극과,
    상기 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 가스 도입 기구와,
    상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리가스의 플라즈마를 생성하는 고주파전원 유닛과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 직류전원 유닛과,
    상기 플라즈마에 의해, 상기 포토 레지스트 막에 형성된 개구를 소경화시키면서 상기 포토 레지스트 막에 형성된 개구를 거쳐서 에칭 대상막을 에칭하도록 가스 도입 기구 및 고주파전원 유닛의 적어도 한쪽 및 상기 직류전원 유닛을 제어하는 제어부를 구비하는 것을 특징으로 하는
    플라즈마 에칭 장치.
  16. 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭장치로서,
    피 처리체가 수용되어 진공으로 유지가능한 처리용기와,
    상기 처리 용기 내에 상하에 대향하도록 마련된 제 1 전극 및 제 2 전극과,
    상기 처리 용기 내에 처리 가스를 도입하는 가스 도입 기구와,
    상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리 가스의 플라즈마를 생성하는 고주파 전원 유닛과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 직류전원 유닛과,
    포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반사 방지막이 에칭되도록 상기 직류전원 유닛을 제어하는 제어부를 구비하는 것을 특징으로 하는
    플라즈마 에칭 장치.
  17. 에칭 대상막 위에 유기 반사 방지막이 형성되고, 또한 그 위에 포토 레지스트 막이 형성된 피 처리체에 대하여, 포토 레지스트 막을 마스크로 해서 유기 반사 방지막 및 에칭 대상막을 플라즈마 에칭하는 플라즈마 에칭 장치로서,
    피 처리체가 수용되어 진공으로 유지 가능한 처리용기와,
    상기 처리 용기 내에 상하에 대향하도록 마련된 제 1 전극 및 제 2 전극과,
    상기 처리 용기 내에 CF4 가스, CH2F2 가스, CxFy 가스(단, x/y≥0.5)를 포함하는 처리 가스를 도입하는 가스 도입 기구와,
    상기 제 1 전극 및 제 2 전극의 적어도 한쪽에 고주파전력을 인가하여 상기 처리 가스의 플라즈마를 생성하는 고주파 전원 유닛과,
    상기 제 1 전극 및 제 2 전극 중 어느 하나에 직류전압을 인가하는 직류전원 유닛과,
    상기 고주파 전원 유닛에 의해 처리 가스의 플라즈마가 형성되어 있는 동안에, 포토 레지스트 막의 개구를 소경화 할 수 있는 조건으로 직류전압이 인가되는 기간과, 포토 레지스트 막에 대하여 소정값 이상의 선택비로 유기 반사 방지막이 에칭되는 조건으로 직류전압이 인가되는 기간이 존재하도록 상기 직류전원 유닛을 제어하는 제어부를 구비하는 것을 특징으로 하는
    플라즈마 에칭 장치.
  18. 컴퓨터상에서 동작하고, 플라즈마 에칭 장치를 제어하는 프로그램이 기억된 기억 매체로서,
    상기 프로그램은 실행시에 제 2 항, 제 7 항 및 제 10 항 중 어느 한항의 플라즈마 에칭방법이 행하여지도록, 컴퓨터에 상기 플라즈마 에칭 장치를 제어시키는 것을 특징으로 하는
    기억 매체.
KR1020080072362A 2007-07-27 2008-07-24 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체 Active KR100984634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007195734A JP5065787B2 (ja) 2007-07-27 2007-07-27 プラズマエッチング方法、プラズマエッチング装置、および記憶媒体
JPJP-P-2007-00195734 2007-07-27

Publications (2)

Publication Number Publication Date
KR20090012135A KR20090012135A (ko) 2009-02-02
KR100984634B1 true KR100984634B1 (ko) 2010-10-01

Family

ID=40295792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072362A Active KR100984634B1 (ko) 2007-07-27 2008-07-24 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체

Country Status (5)

Country Link
US (1) US20090029557A1 (ko)
JP (1) JP5065787B2 (ko)
KR (1) KR100984634B1 (ko)
CN (1) CN101355017B (ko)
TW (1) TWI527113B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100018944A1 (en) * 2008-07-25 2010-01-28 United Microelectronics Corp. Patterning method
JP5466480B2 (ja) * 2009-02-20 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
US9613824B2 (en) * 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025761A (ko) * 2000-09-29 2002-04-04 가나이 쓰토무 반도체 집적 회로 장치의 제조 방법
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822945B2 (ja) * 1995-07-28 1998-11-11 日本電気株式会社 ドライエッチング装置及びドライエッチング方法
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
JP4753276B2 (ja) * 2002-11-26 2011-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP4727171B2 (ja) * 2003-09-29 2011-07-20 東京エレクトロン株式会社 エッチング方法
JP2007537602A (ja) * 2004-05-11 2007-12-20 アプライド　マテリアルズ　インコーポレイテッド フルオロカーボン化学エッチングにおけるｈ２添加物を使用しての炭素ドープ酸化ケイ素エッチング
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
JP4672455B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
US7951262B2 (en) * 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
JP4550507B2 (ja) * 2004-07-26 2010-09-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2007234770A (ja) * 2006-02-28 2007-09-13 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US7943523B2 (en) * 2006-02-28 2011-05-17 Tokyo Electron Limited Plasma etching method and computer readable storage medium

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025761A (ko) * 2000-09-29 2002-04-04 가나이 쓰토무 반도체 집적 회로 장치의 제조 방법
US20060134917A1 (en) * 2004-12-16 2006-06-22 Lam Research Corporation Reduction of etch mask feature critical dimensions

Also Published As

Publication number Publication date
TW200913055A (en) 2009-03-16
CN101355017B (zh) 2010-08-18
TWI527113B (zh) 2016-03-21
CN101355017A (zh) 2009-01-28
JP5065787B2 (ja) 2012-11-07
KR20090012135A (ko) 2009-02-02
US20090029557A1 (en) 2009-01-29
JP2009032920A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR100984634B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭장치 및 기억 매체
JP5642001B2 (ja) プラズマエッチング方法
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR100861260B1 (ko) 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체
TWI476544B (zh) Plasma processing method and modification method of photoresist pattern
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
TWI508162B (zh) Plasma processing methods and computer readable memory media
US9330935B2 (en) Plasma etching method and plasma etching apparatus
TWI878262B (zh) 基板處理方法
JP4558296B2 (ja) プラズマアッシング方法
JP2011049360A (ja) プラズマエッチング方法
US7943523B2 (en) Plasma etching method and computer readable storage medium
TW202044336A (zh) 基板處理方法及基板處理裝置
JP2006032908A (ja) 半導体装置の製造方法
WO2020008933A1 (ja) エッチング方法及び基板処理装置
TWI882855B (zh) 電漿處理裝置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080724

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20091210

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100626

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100927

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130903

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150827

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170830

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180920

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190919

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20210916

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20220902

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20230829

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240829

Start annual number: 15

End annual number: 15