[go: up one dir, main page]

KR100981621B1 - 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법 - Google Patents

액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR100981621B1
KR100981621B1 KR1020030061990A KR20030061990A KR100981621B1 KR 100981621 B1 KR100981621 B1 KR 100981621B1 KR 1020030061990 A KR1020030061990 A KR 1020030061990A KR 20030061990 A KR20030061990 A KR 20030061990A KR 100981621 B1 KR100981621 B1 KR 100981621B1
Authority
KR
South Korea
Prior art keywords
gate
layer
pad
electrode
aluminum
Prior art date
Application number
KR1020030061990A
Other languages
English (en)
Other versions
KR20050024147A (ko
Inventor
추교섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030061990A priority Critical patent/KR100981621B1/ko
Publication of KR20050024147A publication Critical patent/KR20050024147A/ko
Application granted granted Critical
Publication of KR100981621B1 publication Critical patent/KR100981621B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

낮은 저항을 갖는 데이터 배선을 포함하는 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법이 개시되어 있다. 이는 기판, 기판상에 형성되고 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴 및 기판 및 게이트 패턴상에 형성된 게이트 절연막을 포함한다. 게이트 절연막상에는 활성층 패턴이 형성된다. 데이터 패드는 활성층 패턴상에 형성되고 크롬으로 이루어진다. 소스 전극은 데이터선과 연결되어 있으며 게이트 전극에 인접하고 크롬 및 알루미늄-네오듐 합금의 이중층 구조를 갖는다. 그리고 드레인 전극은 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하며 활성층 패턴상에 형성되고 크롬층 및 부분적인 알루미늄-네오듐 합금의 이중층 구조를 갖는다. 배선의 저저항화가 가능하면서도, 알루미늄-네오듐 합금층에 대한 전면 식각 공정의 수행시 드레인 전극부와 데이터 패드부에서 발생할 수 있는 언더컷 불량 발생이 방지될 수 있다.

Description

액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법{Thin Film Transistor Of Liquid Crystal Display Device And Method Of Manufacturing The Same}
도 1a 내지 1c는 종래의 방법에 따라 액정 표시 장치의 박막 트랜지스터 기판의 형성 공정을 설명하기 위한 단면도들이다.
도 2는 본 발명의 방법을 적용하여 배선을 형성한 경우에 나타나는 문제점을 설명하기 위한 단면도이다.
도 3a 내지 3c는 본 발명의 바람직한 일실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 형성 공정을 설명하기 위한 단면도들이다.
도 4는 본 발명의 바람직한 실시예를 적용하여 제조한 액정 표시 장치의 박막 트랜지스터 기판에 대한 상면도이다.
도 5a 내지 5f는 도 4에 나타난 액정 표시 장치의 박막 트랜지스터 기판의 제조를 위한 공정 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 기판 26 : 게이트 전극
24 : 게이트 패드 65, 66 : 소오스/드레인 전극
68 : 데이터 패드
본 발명은 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로서, 상세하게는 낮은 비저항을 갖는 이중막 배선을 적용한 액정 표시 장치의 박막 트랜지스터 기판 및 이의 용이한 제조 방법에 관한 것이다.
일반적으로 표시 장치는 전기적인 신호를 시각 영상으로 변환시켜 인간이 직접 정보를 인식할 수 있도록 하는데 사용되는 전기 광학적인 장치이다. 이러한 표시 장치중 액정 표시 장치는 전계를 인가하여 액정 분자의 배열을 변화시켜 액정의 광학적 성질을 이용하는 표시 장치이다.
일반적으로 표시 장치는 전기적인 신호를 시각 영상으로 변환시켜 인간이 직접 정보를 인식할 수 있도록 하는데 사용되는 전기 광학적인 장치이다. 이러한 표시 장치중 액정 표시 장치는 전계를 인가하여 액정 분자의 배열을 변화시켜 액정의 광학적 성질을 이용하는 표시 장치이다.
박막 트랜지스터가 대형 표시 기판에 이용될 때 신호의 지연이나 이미지의 깜박거림을 방지하기 위해서는 게이트 저항이 작아야 한다. 작은 저항과 큰 전도도를 가지는 금속에는 구리나 알루미늄이 있다. 그러나 이러한 물질은 공정상 제약성이 뒤따른다. 특히 금속중에서 가장 낮은 비저항을 갖는 구리의 경우는 이를 사용한 공정 개발에 많은 관심이 기울여지고 있다. 그러나 기판이나 절연막과의 접착력이 떨어지고 자연 산화가 쉽게 일어나는 결점이 있으며, 구리 배선을 박막 트랜지 스터 공정에 적용하기 위해서는 우선 구리가 Si 기판으로 확산되는 것을 방지해야 하며 기판과의 접착력을 확보해야 한다는 어려움이 있다.
이에 따라 트랜지스터의 특성을 향상시키면서도 소자의 오믹 콘택(ohmic contact) 특성을 양호하게 할 수 있는 배선 물질의 개발은 항상 요구되고 있는 사항이다. 현재 일반적으로, 게이트 형성을 위한 금속으로는 AlNd/Cr 이중막을 사용하고 데이터 금속으로는 Cr을 사용하고 있다.
이러한 금속을 적용한 박막트랜지스터 기판의 형성 공정을 도면을 참고로 하여 설명하면 다음과 같다.
도 1a 내지 1c는 종래의 방법에 따라 액정 표시 장치의 박막 트랜지스터 기판상에 화소 전극을 형성하기 위하여 게이트 패드부를 포함하는 소정의 영역을 노출시키기 위한 식각 공정을 나타내는 단면도이다.
먼저 도 1a를 참고하면, 절연 기판(10) 위에 크롬, 알루미늄-네오듐 합금 등으로 이루어진 제1 게이트 배선층과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층의 이중층으로 이루어진 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(미도시), 게이트선의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(11P) 및 게이트선에 연결되어 있는 박막 트랜지스터의 게이트 전극(11G)을 포함한다. 바람직하게, 게이트 전극(11G)은 크롬층(11a) 및 알루미늄-네오듐 합금층(11b)을 포함하며, 게이트 패드(11P) 또한 크롬층(11c) 및 알루미늄-네오듐 합금층(11d)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(12)이 게이트 전극(11G) 및 게이트 패드(11P)를 포함하는 게이트 배선을 덮고 있다.
게이트 전극(11G)의 게이트 절연막(12) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층이 섬 모양으로 형성되어 있으며, 반도체층의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층이 형성되어 활성층 패턴(13)을 이루고 있다.
활성층 패턴(13) 및 게이트 절연막(12) 위에는 바람직하게 크롬으로 이루어진 데이터 배선층이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선과 교차하여 화소를 정의하는 데이터선(미도시), 데이터선의 분지이며 활성층 패턴(13)의 상부까지 연장되어 있는 소스 전극(14S), 데이터선의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(14P), 소스 전극(14S)과 분리되어 있으며 게이트 전극(11G)에 대하여 소스 전극(14S)의 반대쪽 활성층 패턴(13) 상부에 형성되어 있는 드레인 전극(14D)을 포함한다. 데이터 배선 및 이들이 가리지 않는 활성층 패턴(13) 상부에는 보호막(15)이 형성되어 있다.
보호막(15)에는 드레인 전극(14S) 및 데이터 패드(14P)를 각각 드러내는 접촉 구멍(16a, 16b)이 형성되어 있으며, 게이트 절연막(12)과 함께 게이트 패드(11P)를 드러내는 접촉 구멍(16c)이 형성되어 있다. 이때, 패드(14P, 11P)를 드러내는 접촉 구멍(16b, 16c)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있다.
도 1b를 참고하면, 게이트 패드(11P)를 이루는 크롬층(11c) 및 알루미늄-네오듐 합금층(11d) 중에서 상부에 형성된 알루미늄-네오듐 합금층(11d)을 전면 식각을 통하여 제거하도록 한다. 이는 이후 수행되는 ITO, IZO 등의 화소 전극을 형성하기 위한 물질을 증착하기 전에 반드시 수행해야 하는 공정이다. 알루미늄-네오듐 합금층의 알루미늄은 공기중에 노출되면 산화알루미늄(Al2O3) 자연산화막을 형성하게 된다. 이는 화소 전극과의 경계에서 절연막으로서의 역할을 하므로 결국 화소 전극과 게이트 패드간의 콘택시 저항을 증가시키게 된다. 따라서 알루미늄을 포함하는 상부층을 제거하고 게이트 패드에서는 크롬-ITO 또는 크롬-IZO 콘택이 이루어지도록 알루미늄-네오듐 전면 식각 공정을 수행하도록 한다.
도 1c를 참고하면, 이후 보호막(15) 위에는 접촉 구멍(16a)을 통하여 드레인 전극(14D)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(17a)이 형성되어 있다. 또한, 보호막(15) 위에는 접촉 구멍(16b, 16c)을 통하여 각각 데이터 패드(14P) 및 게이트 패드(11P)와 연결되어 있는 보조 데이터 패드(17b) 및 보조 게이트 패드(17c)가 형성되어 있다.
이상과 같은 구조로 형성되는 박막 트랜지스터 기판에서 특히 배선에 대한 저저항화가 추진되고 있는 가운데 새로운 금속을 찾기 위한 시도가 지속적으로 이루어져 저저항화를 실현하기 위한 노력이 더욱 요구되고 있다.
본 발명의 목적은 상기한 최근의 요구에 부응한 것으로서, 비저항이 이중 금 속 재료를 배선으로 적용하되 게이트 금속으로 적용되는 크롬/알루미늄-네오듐 이중층을 배선의 재료로 적용함으로써 저항의 저하가 가능한 액정 표시 장치의 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명의 다른 목적은 상기한 이중층 배선을 채용한 액정 표시 장치용 박막 트랜지스터 기판의 용이한 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는
기판;
상기 기판상에 형성되고 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴;
상기 기판 및 게이트 패턴상에 형성된 게이트 절연막;
상기 게이트 절연막상에 형성되고 반도체층 패턴 및 저항성 접촉층 패턴을 포함하는 활성층 패턴;
크롬 및 알루미늄-네오듐 합금의 이중층 구조를 가지며 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 활성층 패턴상에 형성되고 크롬으로 이루어진 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하고 크롬 및 알루미늄-네오듐 합금의 이중층 구조를 갖는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하며 상기 활성층 패턴상에 형성되고 크롬층 및 부분적인 알루미늄-네오듐 합금의 이중층 구조를 갖는 드레인 전극을 포함하는 데이터 배선;
상기 데이터 배선상에 형성되고 상기 드레인 전극, 상기 데이터 패드 및 상기 게이트 패드를 노출시키는 콘택홀을 갖는 보호막; 및
상기 보호막상에 형성되고 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 포함하는 투명전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 제공한다.
특히, 상기 게이트 패턴은 크롬층 및 알루미늄-네오듐 합금층을 포함하는 이중층으로 이루어지는 것이 바람직하며, 상기 게이트 패드는 크롬층의 단일층으로 이루어지는 것이 바람직하다.
또한, 상기 크롬 및 알루미늄-네오듐 이중층 구조를 갖는 데이터선의 전체 두께는 0.1㎛-0.5㎛ 범위인 것이 바람직하다.
상기한 본 발명의 다른 목적은,
기판상에 게이트 배선층을 형성하는 단계;
상기 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
게이트 절연막을 적층하는 단계;
반도체층 패턴 및 저항성 접촉층 패턴을 포함하는 활성층 패턴을 형성하는 단계;
크롬 및 알루미늄-네오듐 합금을 차례로 도포하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 활성층 패턴상에 형 성되는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하며 상기 활성층 패턴상에 형성되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
보호막을 형성하는 단계;
상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
노출된 알루미늄-네오듐 합금층을 식각하여 제거하는 단계;
투명 도전막을 적층하는 단계; 및
상기 투명 도전막을 식각하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해 달성된다.
본 발명에 의하면 배선의 저저항화를 위하여 기존에 게이트 배선으로 적용되던 알루미늄-네오듐 합금/크롬의 이중층을 데이터 배선으로 적용한다. 이는 크롬 단일막 대비 저항을 20% 이상 낮출 수 있는 구조이면서도 기존의 공정을 응용하기 때문에 제조가 용이하다.
기존의 크롬 단일막과 본 발명에서 적용하고 있는 AlNd/Cr 이중막에 대한 저항을 비교하면 다음과 같다.
먼저, 크롬 단일막의 경우 두께를 0.15㎛ 로 한 구조에서, 배선의 길이 L, 배선폭 W 인 경우에 비저항이 20μΩcm 이므로 저항 R1 = 20xL/(Wx0.25) 이다.
다음에, AlNd/Cr 이중막을 사용하되 현재 게이트 배선으로 적용하고 있는 동일한 구조로 할 경우, AlNd의 두께가 0.25㎛ 이고 Cr의 두께가 0.05㎛ 이다. 따라서 각 층의 저항은 R_AlNd = 4.5xL/(Wx0.25) 이고, R_Cr = 20xL/(Wx0.05) 이다. 이 두 배선이 적층되므로 두께의 합은 0.3㎛ 이므로 병렬 저항으로 합성 계산하면 R2 = 5.17xL/(Wx0.3) 이 된다. 이로부터 합성 비저항은 5.17μΩcm 이 얻어진다.
결국, R2/R1 = 0.775 이므로 배선 구조를 이중막으로 하면 저항을 20% 이상 줄일 수 있음을 확인할 수 있다.
이하, 본 발명을 첨부된 도면을 참고로 하여 좀 더 상세히 설명하기로 한다.
도 2는 본 발명의 방법을 적용하여 배선을 형성한 경우에 나타나는 문제점을 설명하기 위한 단면도이다.
도 2는 도 1a 및 1b에 나타난 공정을 유사하게 적용하되 데이터 배선의 형성시에만 AlNd/Cr의 이중막으로 적층한 구조를 적용하여 얻어진 결과물이다.
도 1a에 대한 설명에서와 동일한 방식으로 활성층 패턴(13)을 형성하고 그 상부에 크롬층을 적층한 후 알루미늄-네오듐 합금층을 적층하여 데이터 배선층을 형성한다. 도면에서 데이터선의 분지이며 활성층 패턴(13)의 상부까지 연장되어 있는 소스 전극(14S), 데이터선의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(14P), 소스 전극(14S)과 분리되어 있으며 게이트 전극(11G)에 대하여 소스 전극(14S)의 반대쪽 활성층 패턴(13) 상부에 형성되어 있 는 드레인 전극(14D) 등은 모두 크롬층(14e, 14a, 14c)과 알루미늄-네오듐 합금층(14f, 14b, 14d)의 이중층 구조를 갖는다.
이후 보호막(15)을 형성하고 식각 공정을 수행하여 드레인 전극(14S) 및 데이터 패드(14P)를 각각 드러내는 접촉 구멍(16a, 16b) 및 게이트 절연막(12)과 함께 게이트 패드(11P)를 드러내는 접촉 구멍(16c)을 형성하도록 한다. 이제, 게이트 패드(11P)를 이루는 크롬층(11c) 및 알루미늄-네오듐 합금층(11d) 중에서 상부에 형성된 알루미늄-네오듐 합금층(11d)을 비롯하여 데이터 패드(14P)를 이루는 크롬층(14e) 및 알루미늄-네오듐 합금층(14f) 중에서 상부에 형성된 알루미늄-네오듐 합금층(14f)그리고 드레인 전극(14D)을 이루는 크롬층(14c) 및 알루미늄-네오듐 합금층(14d) 중에서 상부에 형성된 알루미늄-네오듐 합금층(14d)을 전면 식각을 통하여 제거하도록 한다. 이러한 전면 식각 공정의 수행후에 도 2가 얻어진다.
그런데, 식각 공정의 수행후에 드레인 접촉 구멍(16a)과 데이터 패드 접촉 구멍(16b)에서는 식각 측면에 남아있는 AlNd 층에 기인하여 도면에서 화살표로 표시한 부분과 같이 언더컷 불량이 발생할 확률이 높아진다.
이러한 문제를 해결하기 위한 해결 방안을 다음과 같이 제시하고자 한다.
도 3a 내지 3c는 본 발명의 바람직한 일실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판의 형성 공정을 설명하기 위한 단면도들이다.
도 3a를 참고하면, 절연 기판(10) 위에 크롬, 알루미늄-네오듐 합금 등으로 이루어진 제1 게이트 배선층과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층의 이중층으로 이루어진 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(미도시), 게이트선의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다. 바람직하게, 게이트 전극(26)은 크롬층(261) 및 알루미늄-네오듐 합금층(262)을 포함하며, 게이트 패드(24) 또한 크롬층(241) 및 알루미늄-네오듐 합금층(242)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선을 덮고 있다.
게이트 전극(26)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층이 섬 모양으로 형성되어 있으며, 반도체층의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층이 형성되어 활성층 패턴을 이루고 있다.
이 때, 도 1a에서와는 상이하게 상기 활성층 패턴은 이후 데이터 패드(68)가 형성되는 부분의 하부에도 형성되어 있으며(402), 이후 형성될 드레인 전극(66)의 소오스 전극(65)과 반대 방향으로 연장되게 형성되어 있어서(401), 드레인 전극(66)이 활성층 패턴(401)의 단부를 노출시키도록 되어 있다.
활성층 패턴(401, 402) 및 게이트 절연막(30) 위에는 크롬과 알루미늄-네오듐 합금층으로 이루어진 데이터 배선층이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선과 교차하여 화소를 정의하는 데이터선(미도시), 데이터선의 분지이며 활성층 패턴(401)의 상부까지 연장되어 있는 소스 전극(65), 데이터선 의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 활성층 패턴(401) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
도 3b를 참고하면, 데이터 배선 및 이들이 가리지 않는 활성층 패턴(401, 402) 상부에는 보호막(40)이 형성되어 있다. 보호막(40)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이 때, 드레인 전극(66)을 드러내는 접촉 구멍(76)은 소오스 전극(65)과 반대 방향의 식각시 드레인 전극(66)의 단부를 벗어나고 활성층 패턴(401)의 상부가 노출되도록 형성하도록 한다. 그리고 데이터 패드(68)를 노출시키는 접촉 구멍(78)은 데이터 패드(68)가 모두 노출되면서 활성층 패턴(402)의 상부가 노출되도록 형성한다. 게이트 패드(24)를 노출시키는 접촉 구멍(74) 또한 게이트 패드(24)가 모두 노출되면서 기판이 노출되도록 접촉 구멍(74)을 형성하도록 한다. 이러한 식각 공정의 수행시에는 활성층 패턴의 비정질 실리콘을 식각저지막으로 하여 비정질 실리콘이 노출되는 시점을 식각 종료점으로 하여 수행하는 것이 가능하다.
도 3c를 참고하면, 게이트 패드(24)를 이루는 크롬층(241) 및 알루미늄-네오듐 합금층(242) 중에서 상부에 형성된 알루미늄-네오듐 합금층(242), 데이터 패드(68)를 이루는 크롬층(681) 및 알루미늄-네오듐 합금층(682) 중에서 상부에 형성된 알루미늄-네오듐 합금층(682)그리고 드레인 전극(66)을 이루는 크롬층(661) 및 알루미늄-네오듐 합금층(662) 중에서 상부에 형성된 알루미늄-네오듐 합금층(662)을 전면 식각을 통하여 제거하도록 한다.
상기한 방법에 의하면 도 2에서 나타나던 데이터 패드에서의 언더컷 불량 문제가 해결되며, 드레인 전극에서 나타나던 언더컷 불량도 한쪽은 해결된다. 드레인 전극에서의 언더컷 불량 발생 문제는 나머지 한쪽에서는 여전히 남아 있지만 그래도 도 2에서와 비교하면 월등하게 감소되는 것을 확인할 수 있다.
이하, 본 발명의 실시예에 따른 저저항 배선의 구조를 적용한 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 4는 본 발명의 바람직한 실시예를 적용하여 제조한 액정 표시 장치의 박막 트랜지스터 기판에 대한 상면도이고, 도 5a 내지 5f는 도 4에 나타난 액정 표시 장치의 박막 트랜지스터 기판의 제조를 위한 공정 단면도들로서 Ⅱ-Ⅱ 선에 대하여 절단한 도면들이다.
먼저, 도 5a에 도시한 바와 같이, 기판(10) 위에 크롬, 알루미늄, 구리, 몰리브덴, 텅스텐 등으로 이루어진, 바람직하게는 크롬으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄, 몰리브덴, 구리 등으로 이루어진, 바람직하게는 알루미늄-네오듐 합금층으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 적층한 다음, 패터닝한다. 이를 통하여 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26) 및 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이 트선으로 전달하는 게이트 패드(24)를 포함하는 게이트 배선을 형성한다.
다음, 도 5b에 도시한 바와 같이, 기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)을 적층하여 게이트 배선(22, 24, 26)을 덮도록 한다. 이후, 비정질 규소로 이루어진 반도체층, 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층을 연속하여 적층하고, 반도체층과 도핑된 비정질 규소층을 사진 식각하여 활성층 패턴(401, 402)을 형성한다. 게이트 전극(26) 상에 형성된 활성층 패턴(401)은 통상적인 공정에 적용되는 것이다. 다만, 상부에 드레인 전극이 형성될 부분은 더 길게 연장되어 형성된다는 점이 상이하다. 활성층 패턴 402는 이후 데이터 패드가 형성될 위치에 형성되는데, 데이터 패드보다 큰 사이즈로 형성하도록 한다.
도 5c를 참고하면, 크롬과 알루미늄-몰리브덴 합금을 차례로 적층하여 데이터 배선층(65, 66, 68)을 형성하고 사진 식각 공정을 수행하여 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. 이 때 소스 전극(65), 드레인 전극(66) 및 데이터 패드(68)는 각각 크롬층(651, 661, 681) 및 알루미늄-몰리브덴 합금층(652, 662, 682)으로 이루어진다. 그리고 드레인 전극(66)은 게이트 절연막(30)과 접촉하지 않도록, 활성층 패턴(401)의 상부에 형성되며 데이터 패드(68) 또한 게이트 절연막(30)과 접촉하지 않도록 활성층 패턴(402)의 상부에 형성된다.
도 5d를 참고하면, 데이터 배선 및 이들이 가리지 않는 활성층 패턴 상부 및 게이트 절연막(30)의 전면에 보호막(40)을 형성하고 이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(40)을 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. 또한 게이트 패드(24)를 노출시키는 접촉 구멍(74)은 게이트 패드(24)가 완전히 노출되도록 기판이 노출될 때까지 식각하도록 한다. 그리고 드레인 전극(66)을 노출시키는 접촉 구멍(76)은 드레인 전극(66)의 일부가 완전히 노출되도록 활성층 패턴(401)이 노출될 때까지 식각하도록 하며, 데이터 패드(68)를 노출시키는 접촉 구멍(78)은 데이터 패드(68)가 완전히 노출되도록 활성층 패턴(402)이 노출될 때까지 식각하도록 한다. 이러한 식각 공정의 수행은 활성층 패턴을 이루는 비정질 실리콘을 식각 저지막으로 이용하여 수행하는 것이 가능하다.
도 5e를 참고하면, 알루미늄-네오듐 합금층에 대하여 전면 식각 공정을 수행함으로써 노출된 상기 합금층을 제거하도록 한다.
다음, 마지막으로 도 5f에 도시한 바와 같이, ITO막을 증착하고 사진 식각하 여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다. ITO(indium tin oxide)를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상과 같은 본 발명의 방법을 적용하여 배선을 형성하면 저항을 크게 감소시킬 수 있으며, 이중 금속을 데이터 배선으로 사용하는 경우에 드레인 전극부와 데이터 패드부에서 알루미늄-네오듐 합금층의 전면 식각시에 발생할 수 있는 언더컷 불량 발생 문제를 용이하게 해결할 수 있다.
이와 같은 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있음이 물론이다.
이상과 같은 본 발명에 의하면 게이트 배선에서와 같이 이중층 데이터 배선을 형성하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하므로 낮은 저항과 높은 전도도를 구현할 수 있게 된다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 기판;
    상기 기판상에 형성되고 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴;
    상기 기판 및 게이트 패턴상에 형성된 게이트 절연막;
    상기 게이트 절연막상에 형성되고 반도체층 패턴 및 저항성 접촉층 패턴을 포함하는 활성층 패턴;
    크롬 및 알루미늄-네오듐 합금의 이중층 구조를 가지며 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되고 상기 활성층 패턴상에 형성되며 크롬으로 이루어진 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하고 크롬 및 알루미늄-네오듐 합금의 이중층 구조를 갖는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하고 상기 활성층 패턴상에 형성되며 크롬층 및 부분적인 알루미늄-네오듐 합금의 이중층 구조를 갖는 드레인 전극을 포함하는 데이터 배선;
    상기 데이터 배선상에 형성되고 상기 드레인 전극, 상기 데이터 패드 및 상기 게이트 패드를 노출시키는 콘택홀을 갖는 보호막; 및
    상기 보호막상에 형성되고 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 포함하는 투명전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에 있어서, 상기 게이트 패턴은 크롬층 및 알루미늄-네오듐 합금층을 포함하는 이중층으로 이루어진 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에 있어서, 상기 게이트 패드는 크롬층의 단일층으로 이루어진 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제1항에 있어서, 상기 크롬 및 알루미늄-네오듐 이중층 구조를 갖는 데이터선의 전체 두께는 0.1㎛-0.5㎛ 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 기판상에 게이트 배선층을 형성하는 단계;
    상기 게이트 배선층을 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴이 형성된 상기 기판 상에 게이트 절연막을 적층하는 단계;
    상기 게이트 절연막이 적층된 상기 기판 상에 반도체층 패턴 및 저항성 접촉층 패턴을 포함하는 활성층 패턴을 형성하는 단계;
    크롬 및 알루미늄-네오듐 합금을 차례로 도포하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 활성층 패턴상에 형성되는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하며 상기 활성층 패턴상에 형성되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;
    상기 데이터 배선이 형성된 상기 기판 상에 보호막을 형성하는 단계;
    상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;
    상기 접촉 구멍에 의해 노출된 알루미늄-네오듐 합금층을 식각하여 제거하는 단계;
    상기 알루미늄-네오듐 합금층이 식각된 상기 기판 상에 투명 도전막을 적층하는 단계; 및
    상기 투명 도전막을 식각하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에 있어서, 상기 게이트 배선층은 크롬 및 알루미늄-네오듐 합금을 차례로 도포하여 형성되는 이중층인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제5항에 있어서, 상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계는, 상기 활성층 패턴이 노출될 때까지 식각 공정을 진행하는 것으로 수행되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제5항에 있어서, 상기 크롬 및 알루미늄-네오듐 합금을 차례로 도포하여 형성되는 배선층의 전체 두께는 0.1㎛-0.5㎛ 범위인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020030061990A 2003-09-05 2003-09-05 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법 KR100981621B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030061990A KR100981621B1 (ko) 2003-09-05 2003-09-05 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030061990A KR100981621B1 (ko) 2003-09-05 2003-09-05 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20050024147A KR20050024147A (ko) 2005-03-10
KR100981621B1 true KR100981621B1 (ko) 2010-09-10

Family

ID=37231569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061990A KR100981621B1 (ko) 2003-09-05 2003-09-05 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100981621B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171187B1 (ko) 2005-11-07 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR102709262B1 (ko) 2024-04-01 2024-09-24 주식회사 태영티에스 도로 터널의 화재 발생시 대피 안내 장치
KR102712523B1 (ko) 2024-04-01 2024-10-04 주식회사 태영티에스 도로 터널의 소화용 살수 장치
KR102712519B1 (ko) 2024-04-01 2024-10-02 주식회사 태영티에스 도로 터널의 화재 진화용 소방 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063416A (ko) * 1999-12-22 2001-07-09 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020092719A (ko) * 2001-06-05 2002-12-12 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이기판 및 그 제조방법
KR20030004093A (ko) * 2001-07-03 2003-01-14 닛본 덴기 가부시끼가이샤 액정표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063416A (ko) * 1999-12-22 2001-07-09 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020092719A (ko) * 2001-06-05 2002-12-12 엘지.필립스 엘시디 주식회사 액정표시소자용 어레이기판 및 그 제조방법
KR20030004093A (ko) * 2001-07-03 2003-01-14 닛본 덴기 가부시끼가이샤 액정표시장치의 제조방법

Also Published As

Publication number Publication date
KR20050024147A (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
JP4131297B2 (ja) 液晶表示装置の製造方法
TW200305287A (en) Manufacturing method of thin film transistor array panel for display device
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
TWI360012B (en) Thin film transistor array panel
KR20110114906A (ko) 표시기판 및 그 제조방법
KR100623977B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100981621B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
TWI460515B (zh) 一種邊緣電場型液晶顯示器陣列基板及其製造方法
JPH11326941A (ja) アクティブマトリクス表示装置
KR100490043B1 (ko) 평면구동방식의액정표시장치및그제조방법
KR100333980B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100315914B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100309922B1 (ko) 액정표시장치의제조방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100502813B1 (ko) 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100552289B1 (ko) 반사형액정표시장치및그제조방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100543037B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030905

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080829

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030905

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100309

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100816

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100906

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705