[go: up one dir, main page]

KR100543037B1 - 평면 구동 방식의 액정 표시 장치 및 그 제조방법 - Google Patents

평면 구동 방식의 액정 표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100543037B1
KR100543037B1 KR1019980029214A KR19980029214A KR100543037B1 KR 100543037 B1 KR100543037 B1 KR 100543037B1 KR 1019980029214 A KR1019980029214 A KR 1019980029214A KR 19980029214 A KR19980029214 A KR 19980029214A KR 100543037 B1 KR100543037 B1 KR 100543037B1
Authority
KR
South Korea
Prior art keywords
line
gate
electrode
pixel
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980029214A
Other languages
English (en)
Other versions
KR20000009050A (ko
Inventor
심정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980029214A priority Critical patent/KR100543037B1/ko
Publication of KR20000009050A publication Critical patent/KR20000009050A/ko
Application granted granted Critical
Publication of KR100543037B1 publication Critical patent/KR100543037B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

투명한 절연 기판 위에 가로 방향으로 서로 평행하며 게이트 연결선을 통하여 연결되어 있는 이중의 게이트선 및 제1 게이트선의 일부인 게이트 전극을 포함하는 게이트 패턴이 형성되어 있다. 게이트 패턴을 덮는 게이트 절연막 위에는, 이중의 게이트선과 교차하여 화소 영역을 정의하는 제1 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 패턴, 제1 게이트선과 중첩되어 있는 제1 공통 전극선 및 제1 공통 전극선을 통하여 서로 연결되어 있으며 세로로 서로 평행한 다수의 공통 전극을 포함하는 공통 패턴 및 이웃하는 화소 영역의 제2 게이트선과 중첩되어 있으며 드레인 전극과 연결되어 있는 제1 화소 전극선 및 공통 전극과 교대로 평행하게 형성되어 있으며 제1 화소 전극선을 통하여 서로 연결되어 있는 화소 전극을 포함하는 화소 패턴이 형성되어 있다. 공통 패턴, 화소 패턴 및 데이터 패턴을 덮는 보호막에는 제1 데이터선의 일부, 공통 전극 및 화소 전극의 끝 부분을 노출시키는 제1, 제2 및 제3 접촉 구멍이 형성되어 있다. 보호막 위에는 제1 데이터선과 같은 형태로 제1 접촉 구멍을 통하여 제1 데이터선과 연결되어 있는 제2 데이터선, 제1 공통 전극선과 중첩되어 있으며 제3 접촉 구멍을 통하여 화소 전극과 연결되어 있는 제2 화소 전극선 및 제1 화소 전극선과 중첩되어 있으며 제2 접촉 구멍을 통하여 공통 전극과 연결되어 있는 제2 공통 전극선이 형성되어 있다.

Description

평면 구동 방식의 액정 표시 장치, 이의 박막 트랜지스터 기판 및 그 제조 방법
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 평면 구동 방식의 액정 표시 장치 및 그 제조 방법에 관한 것이다.
현재 광 시야각을 개선하기 위해 주로 사용되고 있는 액정 표시 장치로, 기판에 평행한 전계를 인가하는 평면 구동(IPS : in-plane switching) 방식의 액정 표시 장치가 개발되었다.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 평면 구동 방식의 액정 표시 장치의 구조에 대하여 상세하게 설명하기로 한다.
도 1은 종래의 기술에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 나타낸 배치도이다.
도 1에서 보는 바와 같이, 가로 방향으로 게이트선(20) 및 게이트선(20)의 일부는 게이트 전극(21)으로 이루어진 게이트 패턴이 형성되어 있다. 게이트선(20)과 평행한 공통 전극선(10) 및 공통 전극선(10)과 연결되어 있으며 서로 평행하게 세로 방향으로 형성되어 있는 다수의 공통 전극(11)으로 이루어진 공통 패턴이 형성되어 있다. 게이트선(20)과 교차하여 화소 영역을 정의하는 데이터선(60), 데이터선(60)의 분지인 소스 전극(61) 및 게이트 전극(21)을 중심으로 소스 전극(61)과 마주하는 드레인 전극(62)으로 이루어진 데이트 패턴이 형성되어 있다. 드레인 전극(62)과 연결되어 있으며 공통 전극선(10)과 중첩되어 있는 화소 전극선(90) 및 화소 전극선(90)과 연결되어 있으며 다수의 공통 전극(11) 사이에 형성되어 있는 화소 전극(91)으로 이루어진 화소 패턴이 형성되어 있다. 또한, 게이트 전극(21)과 소스/드레인 전극(61, 62)이 중첩되어 있는 부분에는 박막 트랜지스터의 채널층이 되는 반도체층(40)이 형성되어 있다.
그러나, 이러한 종래의 액정 표시 장치용 박막 트랜지스터 기판의 구조에서는 게이트 패턴(20, 21)과 공통 패턴(10, 11)이 동일한 층에 형성되어 있기 때문에 개구율이 감소하고, 이로 인하여 투과율이 감소하는 문제점이 발생한다.
본 발명에 과제는 이러한 문제점을 해결하기 위한 것으로서, 액정 표시 장치의 개구율을 향상시키는 것이다.
이러한 과제를 해결하기 위한 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에서는 투명한 절연 기판 위에 게이트선과 공통 전극선을 다른 층으로 형성하고, 이들을 중첩되도록 형성한다.
보다 상세하게는, 투명한 절연 기판 위에 가로 방향의 게이트선 및 게이트선의 일부인 게이트 전극을 포함하는 게이트 패턴을 형성하고, 게이트 패턴을 덮는 게이트 절연막을 형성한다. 게이트 절연막 상부에 게이트선과 교차하여 화소 영역을 정의하는 세로 방향의 제1 데이터선, 제1 데이터선의 일부인 소스 전극 및 게이트 전극을 중심으로 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 패턴을 형성하고, 화소 영역에 다수의 세로 공통 전극 및 이들을 연결하며 게이트선과 중첩하는 제1 공통 전극선을 포함하는 공통 패턴을 형성한다. 또한, 게이트 절연막 상부에 다수의 공통 전극과 교대로 평행한 다수의 화소 전극 및 이들을 연결하며 드레인 전극과 연결되어 있는 세로의 제1 화소 전극선을 포함하는 화소 패턴을 형성한다. 이때, 다수의 공통 전극 중 하나는 연장하여 서로 이웃하는 화소의 공통 전극과 연결한다. 이어, 데이터 패턴, 화소 패턴 및 공통 패턴을 덮는 보호막을 형성하고, 보호막을 패터닝하여 화소 전극 및 공통 전극의 끝 상부에 제1 및 제2 접촉 구멍을 형성하고, 보호막의 상부에 제1 공통 전극선과 중첩하며 다수의 화소 전극을 연결하는 제2 화소 전극선 및 제1 화소 전극선과 중첩하며 다수의 공통 전극을 연결하는 제2 공통 전극선을 형성한다.
여기서, 연장된 공통 전극과 제1 화소 전극선이 교차하는 경우에 제1 화소 전극선 또는 공통 전극을 분리할 수 있으며, 화소 영역의 가장 가장자리에 위치한 공통 전극을 연장할 수도 있다.
또한, 게이트선 및 데이터선의 단선을 방지하기 위하여 게이트선은 서로 평행하게 이중으로 데이터선은 서로 중첩하도록 이중으로 형성할 수 있다.
이때, 이중의 데이터선을 서로 연결하기 위하여 보호막에는 제3 접촉 구멍을 형성하고, 게이트 절연막 또는 보호막은 질화규소, 산화규소 또는 유기 절연막으로 형성하는 것이 바람직하다.
이러한 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 공통 전극선과 게이트선을 중첩하도록 형성하여 개구율이 향상된다.
그러면, 본 발명에 따른 평면 구동 방식의 액정 표시 장치 및 그 제조 방법의 실시예에 대하여 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
우선, 도 2 및 도 3을 참조하여 본 발명의 실시예에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세하게 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 평면 구동 방식의 액정 표시 장치를 나타낸 배치도이며, 도 3은 도 2에서 III-III 선을 따라 도시한 단면도이다.
도 2 및 도 3에 나타난 바와 같이, 하부의 투명한 절연 기판(100) 위에 가로 방향으로 서로 평행한 이중의 게이트선(200, 220) 및 제1 게이트선(200)의 일부인 게이트 전극(210)을 포함하는 게이트 패턴이 형성되어 있다. 여기서, 이중의 게이트선(200, 220)은 세로 방향으로 형성되어 있는 게이트 연결선(230)을 통하여 연결되어 있다.
게이트 패턴(200, 210, 220) 위를 질화규소, 산화규소 또는 유기 절연막 등으로 이루어진 게이트 절연막(300)이 덮고 있다.
게이트 전극(210) 위의 게이트 절연막(300) 위에는 비정질 규소로 이루어진 박막 트랜지스터의 반도체층(400)이 섬 모양으로 형성되어 있고, 비정질 규소층(400) 위에는 인(P) 등으로 고농도 도핑된 비정질 규소로 이루어진 저항 접촉층(510, 520)이 게이트 전극(210)을 중심으로 양쪽으로 형성되어 있다.
저항 접촉층(510, 520) 위에 각각 위치하고 있으며 금속으로 이루어진 소스 전극(610)과 드레인 전극(620) 및 소스 전극(610)과 연결되어 게이트 절연막(300) 위에 위치하며 이중의 게이트선(200, 220)과 교차하여 화소 영역(P)을 정의하는 세로 방향의 제1 데이터선(600)을 포함하는 데이터 패턴이 형성되어 있다. 게이트 절연막(300) 위에는 제1 게이트선(200)과 중첩되어 있는 제1 공통 전극선(650) 및 제1 공통 전극선(650)을 통하여 서로 연결되어 있으며 세로로 서로 평행한 다수의 공통 전극(660, 670)을 포함하는 공통 패턴이 형성되어 있다. 이때, 화소 영역(P)의 중앙을 지나는 공통 전극(670)은 세로 방향으로 연장되어 이웃하는 화소 영역(P)의 공통 전극(670)과 연결되어 있다. 또한, 게이트 절연막(300) 위에는 이웃하는 화소 영역(P)을 지나는 제2 게이트선(220)과 중첩되어 있으며 드레인 전극(620)과 연결되어 있는 제1 화소 전극선(630) 및 공통 전극(660, 670)과 교대로 평행하게 형성되어 있으며 제1 화소 전극선(630)을 통하여 서로 연결되어 있는 화소 전극(640)을 포함하는 화소 패턴이 형성되어 있다. 이때, 제1 화소 전극선(630)은 공통 전극(670)이 지나가는 부분에서 단절되어 두 부분(631,632)으로 분리되어 있다.
여기서 게이트 전극(210), 게이트 절연막(300), 비정질 규소층(400), 저항 접촉층(510, 520), 소스 및 드레인 전극(610, 620)은 박막 트랜지스터를 이루며, 박막 트랜지스터와 나머지 데이터 패턴(600, 610, 620), 공통 패턴(650, 660, 670) 및 화소 패턴(630, 640)을 덮는 보호막(700)이 산화규소, 질화규소 또는 유기 절연막 등으로 형성되어 있다.
보호막(700)에는 제1 데이터선(600)의 일부, 공통 전극(660) 및 화소 전극(640)의 끝 부분을 노출시키는 제1, 제2 및 제3 접촉 구멍(710, 720, 730)이 형성되어 있다.
보호막(700) 위에는 제1 데이터선(600)과 같은 형태로 제1 데이터선(600)을 따라 제2 데이터선(800)이 형성되어 있으며, 제2 데이터선(800)은 제1 접촉 구멍(710)을 통하여 제1 데이터선(600)과 연결되어 있다. 또한, 보호막(700)의 상부에는 제1 공통 전극선(650)과 중첩되어 있으며 제3 접촉 구멍(730)을 통하여 화소 전극(640)과 연결되어 있는 제2 화소 전극선(810)이 형성되어 있으며, 제1 화소 전극선(630)과 중첩되어 있으며 제2 접촉 구멍(720)을 통하여 공통 전극(660)과 연결되어 있는 제2 공통 전극선(820)이 형성되어 있다.
이러한 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판에서는 게이트선(200, 220)과 제1 및 제2 공통 전극선(650, 820)이 게이트 절연막(300) 또는 보호막(700)을 사이에 두고 다른 층에 형성되어 있으므로 도 2 및 도 3에서 보는 바와 같이 중첩하도록 형성할 수 있다. 따라서, 화소 영역(P)에서 세로 방향의 개구부 길이가 증가되어 개구율이 향상된다.
다음은, 도 2 및 도 3에 나타난 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 4a 및 도 4b, 도 5a 및 도 5b 및 도 6a 및 도 6b는 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 도면으로서, 도 4a, 도 5a 및 도 6a는 박막 트랜지스터 기판의 구조를 도시한 배치도이고, 도 4b, 도 5b 및 도 6b는 도 4a, 도 5a 및 도 6a에서 IVa, Va 및 VIa 선을 따라 도시한 단면도이다.
먼저, 도 4a 및 도 도 4b에 나타난 바와 같이, 유리와 같은 투명한 절연 기판(100) 위에 금속층을 증착하고 패터닝하여 이중의 제1 및 제2 게이트선(200, 220), 게이트 전극(210), 게이트 연결선(230)을 형성한다. 이 때 게이트 배선용 금속으로는 여러 가지 도전 물질이 이용될 수 있으며 크롬, 알루미늄, 알루미늄 합금, 몰리브덴 등을 이용하거나, 이들 금속을 조합한 이중 층으로 게이트 배선을 형성할 수도 있으며, 게이트선은 단일의 배선으로 형성할 수 있다.
다음, 기판(100)의 전면 위에 산화규소, 질화규소 또는 유기 절연막 등 절연성 게이트 절연막(300), 비정질 규소층(400)과 인등의 불순물로 고농도 도핑된 비정질 규소층(500)을 차례로 증착한 다음, 도핑된 비정질 규소층(500)과 비정질 규소층(400)을 함께 패터닝하여 게이트 전극(210) 위에 섬 모양으로 형성한다.
이어, 도 5a 및 도 5b에 나타난 바와 같이, 크롬 혹은 알루미늄 합금 혹은 몰리브덴 등의 금속층을 증착하고, 마스크를 이용하여 패터닝하여 제1 및 제2 게이트선(200, 220)과 서로 교차되는 제1 데이터선(600)과 소스 및 드레인 전극(610, 620)을 포함하는 데이터 패턴, 제1 공통 전극선(650)과 공통 전극(660, 670)을 포함하는 공통 패턴 및 제1 화소 전극선(630)과 화소 전극(640)을 포함하는 화소 패턴을 형성한다. 다음, 소스 전극(610)과 드레인 전극(620)을 마스크로 도핑된 비정질 규소층(500)을 식각하여 도핑된 비정질 규소층(500)을 게이트 전극(210) 양쪽으로 분리하여 저항 접촉층(510, 520)을 완성한다. 여기서는, 공통 전극(670)을 통하여 서로 이웃하는 화소 영역에 형성되어 있는 공통 패턴(650, 660, 670)이 서로 연결하였지만, 다른 공통 전극을 통하여 연결할 수도 있으며, 화소 영역의 가장 가장지리에 형성하는 공통 전극을 통하여 공통 패턴을 서로 연결하는 경우에는 화소 전극선(630)을 두 부분(631, 632)으로 분리하지 않아도 된다.
도 6a 및 도 6b에 나타난 바와 같이, 기판(100)의 전면 위에 산화규소 또는 질화규소 또는 유기 절연막으로 보호막(700)을 형성하고, 마스크를 이용하여 패터닝하여 제1 데이터선(600) 일부, 공통 전극(660) 및 화소 전극(640)을 각각 드러내는 제1, 제2 및 제3 접촉 구멍(710, 720, 730)을 형성한다.
마지막으로, 도 1 및 도 2에 나타난 바와 같이, 몰리브덴, 몰리브덴 합금 또는 알루미늄 합금의 단일막 또는 복수의 막을 증착하고, 마스크를 이용하여 패터닝하여, 제1 데이터선(600)의 모양과 유사한 제2 데이터선(800), 제1 공통 전극선(650)과 중첩하며 화소 전극(640)과 연결되는 제2 화소 전극선(810) 및 제1 화소 전극선(630)과 중첩하며 다수의 공통 전극(660)을 연결하는 제2 공통 전극선(820)을 형성한다.
여기서, 제2 데이터선 (800), 제2 공통 전극선(820) 및 제2 화소 전극선(810)은 ITO(indium tin oxide)를 사용하거나 다른 금속층을 밑에 두고 상층을 ITO로 형성할 수 있다.
본 발명의 실시예에서와 같이, 제1 및 제2 데이터선을 형성함으로써 배선이 단선되는 것을 방지할 수 있고, 게이트선과 공통 전극선을 서로 중첩하도록 형성함으로써 개구율을 향상시킬 수 있다.
도 1은 종래의 기술에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 나타낸 배치도이고,
도 2는 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이고,
도 3은 도 2에서 III-III 선을 따라 도시한 단면도이고,
도 4a 및 도 4b, 도 5a 및 도 5b 및 도 6a 및 도 6b는 본 발명에 따른 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 그 공정 순서에 따라 도시한 도면이다.

Claims (19)

  1. 투명 기판 위에 서로 평행하게 형성되어 있는 다수의 게이트선,
    상기 게이트선과 제1 절연막을 사이에 두고 절연되어 있으며, 상기 게이트선과 교차하여 화소 영역을 정의하는 다수의 데이터선,
    상기 화소 영역에 서로 평행하게 형성되어 있는 다수의 공통 전극,
    상기 화소 영역에서 다수의 상기 공통 전극을 연결하며, 상기 게이트선과 절연되어 상기 게이트선과 중첩되어 있는 제1 공통 전극선,
    상기 화소 영역 내에 상기 공통 전극과 일정 간격을 두고 마주보고 형성되어 있는 다수의 화소 전극
    을 포함하는 평면 구동 방식의 액정 표시 장치.
  2. 제1항에서,
    상기 게이트선, 상기 데이터선 및 상기 화소 전극에 각각 연결되어 있는 게이트 전극, 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터를 더 포함하는 평면 구동 방식의 액정 표시 장치.
  3. 제1항에서,
    상기 데이터선과 상기 제1 공통 전극선은 동일한 층에 형성되어 있는 평면 구동 방식의 액정 표시 장치.
  4. 제1항에서,
    상기 화소 전극과 상기 공통 전극은 동일한 층에 형성되어 있는 평면 구동 방식의 액정 표시 장치.
  5. 제2항에서,
    상기 드레인 전극과 연결되어 있으며, 다수의 상기 화소 전극을 연결하는 제1 화소 전극선을 더 포함하는 평면 구동 방식의 액정 표시 장치.
  6. 제5항에서,
    상기 제1 화소 전극선과 제2 절연막을 사이에 두고 중첩되어 있으며, 다수의 상기 공통 전극과 연결되어 있는 제2 공통 전극선을 더 포함하는 평면 구동 방식의 액정 표시 장치.
  7. 제6항에서,
    제1 공통 전극선과 상기 제2 절연막을 사이에 두고 중첩되어 있으며, 다수의 상기 화소 전극을 연결하는 제2 화소 전극선을 더 포함하는 평면 구동 방식의 액정 표시 장치.
  8. 투명한 절연 기판,
    상기 절연 기판 위에 세로 방향으로 형성되어 있는 다수의 제1 게이트선 및 상기 제1 게이트선의 일부인 게이트 전극을 포함하는 게이트 패턴,
    상기 절연 기판 위에 형성되어 있으며, 상기 게이트 패턴을 덮는 게이트 절연막,
    상기 게이트 전극의 상기 게이트 절연막 위에 형성되어 있으며, 비정질 규소로 이루어진 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며 게이트선과 상기 제1 게이트선과 교차하여 화소 영역을 정의하는 제1 데이터선, 상기 반도체층과 연결되어 있으며 상기 제1 데이터선의 일부인 소스 전극 및 상기 반도체층과 연결되어 있으며 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 패턴,
    상기 게이트 절연막 위에 형성되어 있으며 상기 화소 영역에 서로 평행하게 형성되어 있는 다수의 공통 전극 및 다수의 상기 공통 전극을 연결하며 상기 게이트선과 중첩되어 있는 제1 공통 전극선을 포함하는 공통 패턴,
    상기 게이트 절연막 위에 형성되어 있으며 상기 화소 영역 내에 상기 공통 전극과 일정 간격을 두고 마주하는 다수의 화소 전극 및 다수의 상기 화소 전극을 연결하는 제1 화소 전극선
    을 포함하는 화소 패턴을 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 게이트 절연막 위에 형성되어 상기 데이터 패턴, 공통 패턴 및 상기 화소 패턴을 덮고 있으며, 상기 화소 전극 및 상기 공통 전극의 끝 부분에 대응하는 부분에 제1 및 제2 접촉 구멍을 가지는 보호막,
    상기 보호막 위에 형성되어 상기 제1 공통 전극선과 중첩되어 있으며, 상기 제1 접촉 구멍을 통하여 다수의 상기 화소 전극을 연결하는 제2 화소 전극선, 및
    상기 보호막 위에 형성되어 상기 제1 화소 전극선과 중첩되어 있으며, 상기 제2 접촉 구멍을 통하여 다수의 상기 공통 전극을 연결하는 제2 공통 전극선을 더 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  10. 제9항에서,
    상기 보호막 위에 상기 제1 데이터선을 따라 중첩되어 형성되어 있으며, 상기 보호막에 형성되어 있는 제3 접촉 구멍을 통하여 상기 제1 데이터선과 연결되어 있는 제2 데이터선을 더 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제8항에서,
    상기 기판 위에 상기 제1 게이트선과 평행하게 형성되어 있으며, 게이트 연결선을 통하여 상기 제1 게이트선과 연결되어 있는 제2 게이트선을 더 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 제2 게이트선과 상기 제1 화소 전극선은 상기 게이트 절연막을 사이에 두고 중첩되어 있는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  13. 제8항에서,
    상기 소스 및 드레인 전극과 상기 반도체층 사이에 형성되어 있는 저항 접촉층을 더 포함하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  14. 제8항에서,
    상기 게이트 절연막 및 상기 보호막은 질화규소, 산화규소 또는 유기 절연막으로 이루어진 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  15. 제8항에서,
    다수의 상기 공통 전극 중 하나는 이웃하는 상기 화소 영역의 상기 공통 전극과 연결되어 있는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판.
  16. 기판 위에 제1 게이트선 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계,
    상기 게이트 패턴을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 및 저항 접촉층을 형성하는 단계,
    제1 데이터선, 소스 및 드레인 전극을 포함하는 데이터 패턴, 공통 전극 및 상기 제1 게이트선과 중첩하는 제1 공통 전극선을 포함하는 공통 패턴 및 화소 전극 및 제1 화소 전극선을 포함하는 화소 패턴을 형성하는 단계,
    상기 데이터 패턴, 공통 패턴 및 화소 패턴의 상부에 보호막을 증착하는 단계,
    상기 보호막에 상기 공통 전극 및 상기 화소 전극의 끝 부분을 각각 드러내는 제1 및 제2 접촉 구멍을 형성하는 단계,
    상기 보호막 위에 상기 제1 접촉 구멍을 통하여 상기 공통 전극과 연결되어 있는 제2 공통 전극선 및 상기 제2 접촉 구멍을 통하여 상기 화소 전극과 연결되어 있는 제2 화소 전극선을 형성하는 단계를 포함하는 평면 구동 방식의 액정 표시 장치용 기판 제조 방법.
  17. 제16항에서,
    상기 게이트 패턴을 형성하는 단계에서 상기 제1 게이트선과 평행한 제2 게이트선과 상기 제1 및 제2 게이트선을 연결하는 게이트 연결선을 더 형성하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판 제조 방법.
  18. 제16항에서,
    상기 보호막에 상기 제1 및 제2 접촉 구멍을 형성하는 단계에서 상기 제1 데이터선을 드러내는 제3 접촉 구멍을 더 형성하고,
    상기 제2 공통 전극선 및 화소 전극선을 형성하는 단계에서 상기 제3 접촉 구멍을 통하여 상기 제1 데이터선과 연결되는 제2 데이터선을 더 형성하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판 제조 방법.
  19. 제16항에서,
    상기 게이트 절연막 및 상기 보호막은 질화규소, 산화규소 또는 유기 절연막으로 형성하는 평면 구동 방식의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019980029214A 1998-07-21 1998-07-21 평면 구동 방식의 액정 표시 장치 및 그 제조방법 Expired - Fee Related KR100543037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980029214A KR100543037B1 (ko) 1998-07-21 1998-07-21 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980029214A KR100543037B1 (ko) 1998-07-21 1998-07-21 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000009050A KR20000009050A (ko) 2000-02-15
KR100543037B1 true KR100543037B1 (ko) 2006-05-23

Family

ID=19544684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980029214A Expired - Fee Related KR100543037B1 (ko) 1998-07-21 1998-07-21 평면 구동 방식의 액정 표시 장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100543037B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603361B1 (ko) * 2004-08-05 2006-07-20 삼성에스디아이 주식회사 평판 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980028450A (ko) * 1996-10-22 1998-07-15 김광호 평면 구동 방식의 액정 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980028450A (ko) * 1996-10-22 1998-07-15 김광호 평면 구동 방식의 액정 표시 장치

Also Published As

Publication number Publication date
KR20000009050A (ko) 2000-02-15

Similar Documents

Publication Publication Date Title
KR100299381B1 (ko) 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
US7358124B2 (en) Thin film transistor array panel and manufacturing method thereof
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
KR100483405B1 (ko) 평면 구동 방식의 액정 표시 장치
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US20020044120A1 (en) Liquid crystal display device having wiring layer and semiconductor layer crossing each other
KR101133754B1 (ko) 액정 표시 장치
KR100303440B1 (ko) 평면구동방식의액정표시장치
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100299682B1 (ko) 평면구동방식의액정표시장치
KR100543037B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100275932B1 (ko) 액정표시장치 및 그 제조방법
KR100341126B1 (ko) 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법
KR20020011574A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100529574B1 (ko) 평면 구동 방식의 액정 표시 장치 및 그 제조방법
KR100218503B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100318536B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR100311213B1 (ko) 고개구율 및 고투과율 액정 표시 장치 및 그 제조방법
KR100333980B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100623978B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100315922B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100441834B1 (ko) 인-플레인 전환모드 액정표시장치의 전극배열체
KR20060031946A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980721

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030721

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980721

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050726

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060102

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090105

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20091215

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20101215

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20111214

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20121214

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181017