[go: up one dir, main page]

KR100979237B1 - Ｂｇａ 패키지용 기판 및 그의 제조방법 - Google Patents

Ｂｇａ 패키지용 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR100979237B1
KR100979237B1 KR1020080002252A KR20080002252A KR100979237B1 KR 100979237 B1 KR100979237 B1 KR 100979237B1 KR 1020080002252 A KR1020080002252 A KR 1020080002252A KR 20080002252 A KR20080002252 A KR 20080002252A KR 100979237 B1 KR100979237 B1 KR 100979237B1
Authority
KR
South Korea
Prior art keywords
substrate
bga package
coating film
ball
manufacturing
Prior art date
Application number
KR1020080002252A
Other languages
English (en)
Other versions
KR20090076355A (ko
Inventor
이웅선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080002252A priority Critical patent/KR100979237B1/ko
Priority to US12/254,884 priority patent/US20090174073A1/en
Publication of KR20090076355A publication Critical patent/KR20090076355A/ko
Application granted granted Critical
Publication of KR100979237B1 publication Critical patent/KR100979237B1/ko
Priority to US13/627,312 priority patent/US20130029458A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Conductive Materials (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

본 발명에 따른 BGA 패키지용 기판 및 그의 제조방법은, 절연층과, 상기 절연층의 일면에 배치된 볼 랜드와, 상기 볼 랜드를 노출시키도록 절연층의 일면에 도포된 솔더 레지스트와, 상기 솔더 레지스트 및 볼 랜드 상에 도포된 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막과, 상기 코팅막이 도포된 볼 랜드 상에 부착된 솔더 볼을 포함한다.

Description

ＢＧＡ 패키지용 기판 및 그의 제조방법{SUBSTRATE USED BALL GRID ARRAY PACKAGE AND METHOD OF FABRICATING THE SAME}
본 발명은 BGA 패키지용 기판 및 그의 제조방법에 관한 것으로, 보다 자세하게는, 공정 및 불량율을 감소시킬 수 있는 BGA 패키지용 기판 및 그의 제조방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, BGA(Ball Grid Array) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
상기 BGA 패키지는 외부와의 전기적 접속 수단으로 인쇄회로 기판(Printed Circuit Board)을 이용함으로써, 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있기 때문에 탁월한 전기적 성능을 발현시킬 수 있고, 또한 입출력핀 수의 설계시에 보다 여유있는 간격으로 보다 많은 입출력핀 수를 만들 수 있으며, 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하고 실장 면적을 최소화시킬 수 있다는 잇점을 갖는다.
이하에서는, 종래기술에 따른 BGA 패키지에 대해 간략하게 설명하도록 한다.
먼저, 전극단자가 구비된 기판 상에 본딩패드를 갖는 반도체 칩이 부착되고, 상기 반도체 칩과 기판 간이 본딩와이어에 의해 전기적으로 연결되며, 상기 본딩와이어와 반도체 칩을 포함한 기판의 상면이 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제로 밀봉되고, 상기 기판 하면의 볼 랜드에는 솔더 볼과 같은 외부 접속 단자가 부착된다.
한편, 상기 볼 랜드는 후속의 솔더 볼과 같은 외부 접속 단자와의 접합시, 상기 솔더 볼 상에 노출된 구리 배선에의 구리 이온이 상기 솔더 볼 내로 확산함에 따른 상기 솔더 볼과의 접합면이 매우 취약해짐을 방지하기 위하여 상기 볼 랜드의 노출된 구리 계면에는, 도 1에 도시된 바와 같이 니켈(110) 및 금(112)으로 이루어진 UBM(Under Bump Metallurgy : 114)이라는 여러 층의 금속 박막을 형성하여 솔더 볼과 같은 외부 접속 단자(도시안됨)를 부착하고 있다.
이때, 상기 니켈 및 금으로 이루어진 여러 층의 금속 박막의 UBM 형성방법 은, 구리 배선이 노출된 볼 랜드를 갖는 기판을 팔라듐이 과포화된 도금 욕조에 선 처리로 세척한 후, 그런 다음, 니켈이 과량 함유된 도금 욕조에서 다시 니켈층을 형성 및 세척하고, 이어서, 다시 상기 니켈층을 포함한 기판을 금 도금 욕조에서 처리해준 다음 세척하여 니켈 및 금으로 이루어진 UBM을 형성한다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 도금 공정은 그 제조 단가가 매우 높으며, 또한, 적층으로 형성하기 위한 여러 단계의 포토 공정 등으로 인해 패키지의 불량률도 높고, 공정 신뢰성에 있어서도 상당한 기술이 요구된다.
더욱이, 상기 니켈 및 금을 도금하기 위해 도금 욕조 내에서 도금 공정을 반복적으로 처리함에 따른 도금 용액 및 도금 욕조가 오염되어, 이로 인해, 상기 도금층의 두께가 변하고 불규칙하게 되어 제품 완성 후 구리 배선에서의 구리가 산화되는 현상이 발생하거나, 또는, 도금층의 깨짐 및 도금층의 불균일한 도금으로 인해 솔더 볼이 잘 붙지 않는 불량을 유발하게 된다.
게다가, 상기 도금층은 상기 도금 욕조 및 도금 용액의 조건 및 조성의 미세한 변화에 그 의존성이 매우 강해, 상기 도금 욕조의 조건과 도금 용액의 조성의 변화하게 되면, 도금층의 전체적인 불균일을 유발하게 된다.
따라서, 상기와 같은 불량으로 인해 니켈 및 금 도금으로 이루어진 UBM을 이용한 BGA 패키지용 기판 제조시 전체 공정 및 그에 따른 제조 단가가 증가하게 된다.
본 발명은 불량율 감소 및 신뢰성을 향상시킬 수 있는 BGA 패키지용 기판 및 그의 제조방법을 제공한다.
또한, 본 발명은 상기와 같이 불량율 감소 및 신뢰성을 향상시켜 패키지 전체 공정 및 제조 단가를 최소화시킬 수 있는 BGA 패키지용 기판 및 그의 제조방법을 제공한다.
본 발명에 따른 BGA 패키지용 기판은, 절연층; 상기 절연층의 일면에 배치된 볼 랜드; 상기 볼 랜드를 노출시키도록 절연층의 일면에 도포된 솔더 레지스트; 상기 솔더 레지스트 및 볼 랜드 상에 도포된 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막; 및 상기 코팅막이 도포된 볼 랜드 상에 부착된 솔더 볼;을 포함한다.
상기 고분자 화합물은 열가소성 수지 또는 열경화성 수지로 이루어진 것을 특징으로 한다.
상기 코팅막은 니켈, 알루미늄, 은, 철, 구리 및 금 파티클(Particle) 중 어느 하나로 이루어진 상기 전도성 파티클과, 상기 전도성 파티클을 함유하는 폴리에틸렌 또는 에폭시 물질로 이루어진 것을 특징으로 한다.
상기 전도성 파티클은 상기 폴리에틸렌 또는 에폭시 물질 내에 0.1∼40% 함유된 것을 특징으로 한다.
상기 전도성 파티클은 0.1∼1㎛의 크기를 갖는 것을 특징으로 한다.
상기 코팅막은 0.1∼100㎛의 두께를 갖는 것을 특징으로 한다.
또한, 본 발명에 따른 BGA 패키지용 기판의 제조방법은, 일면에 볼 랜드가 배치되며, 상기 볼 랜드를 노출시키도록 솔더 레지스트가 도포된 절연층의 상기 솔더 레지스트 및 볼 랜드 상에 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막을 형성하는 단계; 및 상기 코팅막이 형성된 볼 랜드 상에 솔더 볼을 부착하는 단계;를 포함한다.
상기 고분자 화합물은 열가소성 수지 또는 열경화성 수지로 형성한다.
상기 코팅막은 니켈, 알루미늄, 은, 철, 구리 및 금 파티클(Particle) 중 어느 하나로 이루어진 상기 전도성 파티클과, 상기 전도성 파티클을 함유하는 폴리에틸렌 또는 에폭시 물질로 형성한다.
상기 전도성 파티클은 상기 폴리에틸렌 또는 에폭시 물질 내에 0.1∼40% 함유되도록 형성한다.
상기 전도성 파티클은 0.1∼1㎛의 크기로 형성한다.
상기 코팅막은 0.1∼100㎛의 두께로 형성한다.
상기 코팅막을 형성하는 단계는 스프레이 방식 또는 침지 방식으로 수행한다.
상기 침지 방식은 5∼15초 동안 수행한다.
상기 침지 방식은 상기 코팅막 형성 후, 70∼90℃의 온도에서 25∼35분 동안 큐어링을 수행한다.
본 발명은 BGA 패키지용 기판 제조시, 솔더 볼이 부착되는 볼 랜드 상에 금 속물질이 함유된 고분자 열가소성 또는 열경화성 수지의 코팅막을 도포하여 솔더 볼을 부착하고 기판을 제조함으로써, 종래의 UBM을 형성하기 위한 여러 단계의 포토 공정 등에 의해 유발되는 패키지의 불량률 감소 및 공정 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상기와 같이 코팅막만을 이용하여 솔더 볼을 부착함으로써, 도금 공정을 수행하지 않아도 됨에 따라 구리의 산화 현상, 또는, 도금층의 깨짐 및 도금층의 불균일한 도금을 원천적으로 배재할 수 있으므로, 솔더 볼이 잘 붙지 않는 불량을 방지할 수 있다.
따라서, 본 발명은 전체 공정 증가 및 그에 따른 제조 단가의 상승을 방지할 수 있다.
본 발명은, BGA 패키지용 기판 제조시, 솔더 볼이 부착되는 볼 랜드 상에 UBM(Under Bump Metallurgy)을 형성하는 대신, 상기 볼 랜드 상에 금속물질이 함유된 고분자 열가소성 또는 열경화성 수지의 코팅막을 도포한 다음, 상기 코팅막이 도포된 볼 랜드 상에 솔더 볼과 같은 외부 접속 단자를 부착한다.
이렇게 하면, 솔더 볼과 같은 외부 접속 단자와의 접합시, 상기 솔더 볼 상에 노출된 구리 배선에의 구리 이온이 상기 솔더 볼 내로 확산함에 따른 상기 솔더 볼과의 접합면이 매우 취약해짐을 방지하기 위해 니켈 및 금으로 이루어진 UBM과 같은 금속 박막을 형성하여 외부 접속 단자를 부착하는 종래와 달리, 상기와 같이 볼 랜드 상에 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막을 형성하여 솔더 볼을 부착함으로써, UBM을 형성하기 위한 여러 단계의 포토 공정 등에 의해 유발되는 패키지의 불량률 감소 및 공정 신뢰성을 향상시킬 수 있다.
또한, 상기와 같이 코팅막만을 이용하여 솔더 볼을 부착함으로써, 도금 공정을 수행하지 않아도 됨에 따라 구리의 산화 현상, 또는, 도금층의 깨짐 및 도금층의 불균일한 도금을 원천적으로 배재할 수 있으므로, 솔더 볼이 잘 붙지 않는 불량을 방지할 수 있다.
따라서, BGA 패키지용 기판 제조시 전체 공정 증가 및 그에 따른 제조 단가의 상승을 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 2는 본 발명의 실시예에 따른 BGA 패키지용 기판을 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 실시예에 따른 BGA 패키지용 기판(200)은, 일면에 볼 랜드(208)를 포함한 구리로 이루어진 회로 배선(204)을 갖는 절연층(202) 상에 상기 볼 랜드(208)를 노출시키도록 솔더 레지스트(206)가 도포되며, 상기 솔더 레지스트(206) 및 볼 랜드(208)를 포함한 절연층(202) 상에 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막(210)이 형성되고, 상기 코팅막(210)이 형성된 볼 랜드(208) 상에는 솔더 볼과 같은 외부 접속 단자(214)가 부착된다.
여기서, 상기 코팅막(210)은 고분자 화합물과, 상기 고분자 화합물 내에 함유된 전도성 파티클을 포함한다. 상기 고분자 화합물은 열가소성 수지 또는 열경화성 수지를 포함한다. 상기 열가소성 수지 또는 열경화성 수지는 일 예로 폴리에틸렌 또는 에폭시 물질을 포함할 수 있다.
또한, 상기 코팅막(210) 내에는 0.1∼1㎛의 크기로 이루어진 니켈, 알루미늄, 은, 철, 구리 및 금 파티클 중 어느 하나로 이루어진 상기 전도성 파티클이 함유되고, 이때, 상기 니켈, 알루미늄, 은, 철, 구리 및 금 파티클 중 어느 하나의 전도성 파티클은 상기 폴리에틸렌 물질 또는 에폭시 물질 내에 0.1∼40%로 함유되며, 바람직하게는, 1∼30%로 함유된다.
삭제
상기 코팅막(210)은 0.1∼100㎛의 두께를 가지며, 바람직하게, 10∼20㎛의 두께로 이루어진다.
자세하게, 도 3a 내지 도 3c는 본 발명의 실시예에 따른 BGA 패키지의 제조방법을 설명하기 위해 도시한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 3a를 참조하면, 볼 랜드(208)를 포함하며 일면에 구리로 이루어진 회로 배선(204)을 갖는 절연층(202) 상에 상기 볼 랜드(208)를 노출시키도록 솔더 레지스트(206)를 도포한다.
도 3b를 참조하면, 상기 솔더 레지스트(206)에 의해 노출된 볼 랜드(208)를 포함한 절연층(202) 상에 전도성 파티클을 함유한 고분자 화합물(210a)을 에어로졸 형태의 스프레이 방식을 이용하여 도포한다.
이때, 고분자 화합물(210a)은 폴리에틸렌 또는 에폭시와 같은 물질로 이루어진 열가소성 수지 또는 열경화성 수지가 이용될 수 있다.
여기서, 상기 고분자 화합물(210a)은 0.1∼100㎛의 두께로 형성하며, 바람직하게는 10∼20㎛의 두께로 형성하며, 상기 고분자 화합물(210a) 내에는 0.1∼1㎛의 크기로 이루어진 니켈, 알루미늄, 은, 철, 구리 및 금 파티클 중 어느 하나로 이루어진 전도성 파티클이 함유된다.
상기 니켈, 알루미늄, 은, 철, 구리 및 금 파티클 중 어느 하나로 이루어진 전도성 파티클은 상기 폴리에틸렌 물질 또는 에폭시 물질 내에 0.1∼40%로 함유되도록 형성하며, 바람직하게는, 1∼30%로 함유되도록 형성한다.
삭제
삭제
한편, 상기 고분자 화합물(210a)은 상기와 같은 스프레이 방식 이외에, 도 4에 도시된 바와 같이 니켈, 알루미늄, 은, 철, 구리 및 금 파티클 중 어느 하나의 전도성 파티클이 함유된 폴리에틸렌 또는 에폭시 물질이 형성된 욕조(212) 내에 상기 기판(202) 전체를 침지 시키는 방식으로 형성할 수 있다.
이때, 상기 침지 방식은 5∼15초 동안 수행하며, 침지 방식에 의한 고분자 화합물(210a) 도포 후, 70∼90℃의 온도에서 25∼35분 동안 큐어링을 수행한다.
도 3c를 참조하면, 상기 에어로졸 형태의 스프레이 방식 또는 침지 방식에 의해 형성된 코팅막(210)을 포함한 볼 랜드(208) 상에 솔더 볼과 같은 외부 접속 단자(214)를 부착하여 본 발명의 실시예에 따른 BGA 패키지용 기판을 완성한다.
전술한 바와 같이 본 발명은, 솔더 볼과 같은 외부 접속 단자와의 접합시, 상기 솔더 볼 상에 노출된 구리 배선에의 구리 이온이 상기 솔더 볼 내로 확산함에 따른 상기 솔더 볼과의 접합면이 매우 취약해짐을 방지하기 위해 니켈 및 금으로 이루어진 UBM과 같은 금속 박막을 형성하여 외부 접속 단자를 부착하는 종래와 달리, 솔더 볼이 부착되는 볼 랜드 상에 UBM(Under Bump Metallurgy)을 형성하는 대신, 상기 볼 랜드 상에 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막을 형성한 다음, 상기 코팅막이 형성된 상기 볼 랜드 상에 솔더 볼과 같은 외부 접속 단자를 부착함으로써, 상기 UBM을 형성하기 위한 여러 단계의 포토 공정 등에 의해 유발되는 패키지의 불량률 감소 및 공정 신뢰성을 향상시킬 수 있다.
또한, 상기와 같이 코팅막만을 이용하여 솔더 볼을 부착함으로써, 도금 공정을 수행하지 않아도 됨에 따라 구리의 산화 현상, 또는, 도금층의 깨짐 및 도금층의 불균일한 도금을 원천적으로 배재할 수 있으므로, 솔더 볼이 잘 붙지 않는 불량을 방지할 수 있다.
따라서, BGA 패키지용 기판 제조시 전체 공정 증가 및 그에 따른 제조 단가의 상승을 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 문제점을 설명하기 위해 도시한 단면도.
도 2는 본 발명의 실시예에 따른 BGA 패키지용 기판을 설명하기 위해 도시한 단면도.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 BGA 패키지용 기판의 제조방법을 설명하기 위한 공정별 단면도.
도 4는 본 발명의 다른 실시예에 따른 BGA 패키지의 제조방법을 설명하기 위해 도시한 단면도.

Claims (15)

  1. 일면에 볼랜드를 포함한 구리로 이루어진 회로배선을 갖는 절연층;
    상기 볼 랜드를 노출시키도록 절연층의 일면에 도포된 솔더 레지스트;
    상기 솔더 레지스트 및 볼 랜드 상에 도포된 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막; 및
    상기 코팅막이 도포된 볼 랜드 상에 부착된 솔더 볼;
    을 포함하는 것을 특징으로 하는 BGA 패키지용 기판.
  2. 제 1 항에 있어서,
    상기 고분자 화합물은 열가소성 수지 또는 열경화성 수지로 이루어진 것을 특징으로 하는 BGA 패키지용 기판.
  3. 제 1 항에 있어서,
    상기 코팅막은 니켈, 알루미늄, 은, 철, 구리 및 금 파티클(Particle) 중 어느 하나로 이루어진 상기 전도성 파티클과, 상기 전도성 파티클을 함유하는 폴리에틸렌 또는 에폭시 물질로 이루어진 것을 특징으로 하는 BGA 패키지용 기판.
  4. 제 3 항에 있어서,
    상기 전도성 파티클은 상기 폴리에틸렌 또는 에폭시 물질 내에 0.1∼40% 함유된 것을 특징으로 하는 BGA 패키지용 기판.
  5. 제 3 항에 있어서,
    상기 전도성 파티클은 0.1∼1㎛의 크기를 갖는 것을 특징으로 하는 BGA 패키지용 기판.
  6. 제 1 항에 있어서,
    상기 코팅막은 0.1∼100㎛의 두께를 갖는 것을 특징으로 하는 BGA 패키지용 기판.
  7. 일면에 볼랜드를 포함한 구리로 이루어진 회로배선을 갖고, 상기 볼 랜드를 노출시키도록 솔더 레지스트가 도포된 절연층의 상기 솔더 레지스트 및 볼 랜드 상에 전도성 파티클을 함유한 고분자 화합물로 이루어진 코팅막을 형성하는 단계; 및
    상기 코팅막이 형성된 볼 랜드 상에 솔더 볼을 부착하는 단계;
    를 포함하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  8. 제 7 항에 있어서,
    상기 고분자 화합물은 열가소성 수지 또는 열경화성 수지로 형성하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  9. 제 7 항에 있어서,
    상기 코팅막은 니켈, 알루미늄, 은, 철, 구리 및 금 파티클(Particle) 중 어느 하나로 이루어진 상기 전도성 파티클과, 상기 전도성 파티클을 함유하는 폴리에틸렌 또는 에폭시 물질로 형성하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 전도성 파티클은 상기 폴리에틸렌 또는 에폭시 물질 내에 0.1∼40% 함유되도록 형성하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  11. 제 9 항에 있어서,
    상기 전도성 파티클은 0.1∼1㎛의 크기로 형성하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  12. 제 7 항에 있어서,
    상기 코팅막은 0.1∼100㎛의 두께로 형성하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  13. 제 7 항에 있어서,
    상기 코팅막을 형성하는 단계는 스프레이 방식 또는 침지 방식으로 수행하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  14. 제 13 항에 있어서,
    상기 침지 방식은 5∼15초 동안 수행하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
  15. 제 13 항에 있어서,
    상기 침지 방식은 상기 코팅막 형성 후, 70∼90℃의 온도에서 25∼35분 동안 큐어링을 수행하는 것을 특징으로 하는 BGA 패키지용 기판의 제조방법.
KR1020080002252A 2008-01-08 2008-01-08 Ｂｇａ 패키지용 기판 및 그의 제조방법 KR100979237B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080002252A KR100979237B1 (ko) 2008-01-08 2008-01-08 Ｂｇａ 패키지용 기판 및 그의 제조방법
US12/254,884 US20090174073A1 (en) 2008-01-08 2008-10-21 Substrate for semiconductor package having coating film and method for manufacturing the same
US13/627,312 US20130029458A1 (en) 2008-01-08 2012-09-26 Substrate for semiconductor package having coating film and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080002252A KR100979237B1 (ko) 2008-01-08 2008-01-08 Ｂｇａ 패키지용 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090076355A KR20090076355A (ko) 2009-07-13
KR100979237B1 true KR100979237B1 (ko) 2010-08-31

Family

ID=40843909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080002252A KR100979237B1 (ko) 2008-01-08 2008-01-08 Ｂｇａ 패키지용 기판 및 그의 제조방법

Country Status (2)

Country Link
US (2) US20090174073A1 (ko)
KR (1) KR100979237B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031203A (ja) * 1998-07-13 2000-01-28 Canon Inc フェイスダウン実装構造
KR20030015109A (ko) * 2001-08-13 2003-02-20 주식회사 로코스텍 솔더볼 부착장비의 볼멀티노즐과 비지에이 패키지의 볼부착방법
KR20050081472A (ko) * 2004-02-13 2005-08-19 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
KR100572813B1 (ko) * 1997-12-01 2006-09-11 프리스케일 세미컨덕터, 인크. 서브-칩-스케일패키지구조를갖는반도체장치및그제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725300B2 (ja) * 1997-06-26 2005-12-07 松下電器産業株式会社 Ａｃｆ接合構造
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572813B1 (ko) * 1997-12-01 2006-09-11 프리스케일 세미컨덕터, 인크. 서브-칩-스케일패키지구조를갖는반도체장치및그제조방법
JP2000031203A (ja) * 1998-07-13 2000-01-28 Canon Inc フェイスダウン実装構造
KR20030015109A (ko) * 2001-08-13 2003-02-20 주식회사 로코스텍 솔더볼 부착장비의 볼멀티노즐과 비지에이 패키지의 볼부착방법
KR20050081472A (ko) * 2004-02-13 2005-08-19 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20090076355A (ko) 2009-07-13
US20090174073A1 (en) 2009-07-09
US20130029458A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
US6864586B2 (en) Padless high density circuit board
TWI459872B (zh) 晶片封裝基板和結構及其製作方法
US8716861B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
US7382057B2 (en) Surface structure of flip chip substrate
TWI480989B (zh) 半導體封裝件及其製法
TWI830388B (zh) 電子封裝件之製法及其承載結構
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
US20060006536A1 (en) BGA package and manufacturing method
US8345444B2 (en) Structure with electronic component mounted therein and method for manufacturing such structure
CN113496983B (zh) 半导体封装载板及其制法与半导体封装制程
KR20080045017A (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
CN104051327A (zh) 用于半导体封装的表面处理方法和装置
JPH10135366A (ja) Ｂｇａ半導体パッケージの外部端子の製造方法
KR100979237B1 (ko) Ｂｇａ 패키지용 기판 및 그의 제조방법
TWI473221B (zh) 封裝基板及其製法
TW201639089A (zh) 晶片封裝結構的製作方法
JP5000105B2 (ja) 半導体装置
TW200402812A (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
CN112490132A (zh) 一种基板结构的制备方法
KR20110013902A (ko) 패키지 및 그 제조방법
CN104981092A (zh) 表面镀层和包括该表面镀层的半导体封装件
KR100318293B1 (ko) 플립칩 반도체패키지 및 그 제조방법
TW201340222A (zh) 半導體封裝結構及其製作方法
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
CN100446232C (zh) 倒装片基板的表面结构

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080108

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090629

Patent event code: PE09021S01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20091229

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100531

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100825

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee