[go: up one dir, main page]

KR100974789B1 - Gallium nitride based semiconductor device and manufacturing method thereof - Google Patents

Gallium nitride based semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR100974789B1
KR100974789B1 KR1020030002012A KR20030002012A KR100974789B1 KR 100974789 B1 KR100974789 B1 KR 100974789B1 KR 1020030002012 A KR1020030002012 A KR 1020030002012A KR 20030002012 A KR20030002012 A KR 20030002012A KR 100974789 B1 KR100974789 B1 KR 100974789B1
Authority
KR
South Korea
Prior art keywords
layer
gallium nitride
based semiconductor
seed layer
active layer
Prior art date
Application number
KR1020030002012A
Other languages
Korean (ko)
Other versions
KR20040064979A (en
Inventor
손효근
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020030002012A priority Critical patent/KR100974789B1/en
Publication of KR20040064979A publication Critical patent/KR20040064979A/en
Application granted granted Critical
Publication of KR100974789B1 publication Critical patent/KR100974789B1/en

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E02HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02FDREDGING; SOIL-SHIFTING
    • E02F9/00Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/20Drives; Control devices
    • E02F9/22Hydraulic or pneumatic drives
    • E02F9/2203Arrangements for controlling the attitude of actuators, e.g. speed, floating function

Landscapes

  • Engineering & Computer Science (AREA)
  • Mining & Mineral Resources (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 질화갈륨계 반도체의 구조는 사파이어 기판, n형 GaN층, 활성층, p형 GaN층이 포함되는 질화갈륨계 반도체 다이오드의 구조에 있어서, 상기 활성층과 n형 GaN층의 사이에는, 상기 n형 GaN층의 상면에 형성되는 실리콘 도핑 시드층과, 상기 실리콘 도핑 시드층의 상면에 더 형성되고, 일정 부분은 상기 실리콘 도핑 시드층이 개구되는 스폿이 포함되는 실리콘 도핑(Si-doped) 양자점층과, 적어도 상기 스폿에 삽입되어 양자점이 다수 포함되는 활성층인 첫번째 양자웰 층이 포함되는 것을 특징으로 한다.The structure of the gallium nitride based semiconductor according to the present invention is a structure of a gallium nitride based semiconductor diode including a sapphire substrate, an n-type GaN layer, an active layer, and a p-type GaN layer, between the active layer and the n-type GaN layer, A silicon doped seed layer formed on an upper surface of an n-type GaN layer and a silicon doped quantum dot further formed on an upper surface of the silicon doped seed layer, and a predetermined portion includes a spot through which the silicon doped seed layer is opened. And a first quantum well layer, which is an active layer including at least a plurality of quantum dots inserted into the spot.

상기된 구성에 의해서 양자점이 형성될 뿐만 아니라, 접면의 격자 부정합이 제거된 활성층을 형성할 수 있어, 누설 전류를 억제하고 발광효율을 향상시킬 수 있는 효과가 있다. Not only is the quantum dot formed by the above-described configuration, but also an active layer in which the lattice mismatch of the contact surface is removed can be formed, thereby reducing the leakage current and improving the luminous efficiency.

질화갈륨 반도체Gallium Nitride Semiconductors

Description

질화갈륨계 반도체 소자 및 그 제조방법{GaN-semiconductor device and Method of fabricating the same}GaN-semiconductor device and Method of fabricating the same

도 1은 종래 질화갈륨계 반도체 다이오드의 단면도. 1 is a cross-sectional view of a conventional gallium nitride-based semiconductor diode.

도 2는 본 발명에 따른 질화갈륨계 반도체 다이오드의 단면도. 2 is a cross-sectional view of a gallium nitride based semiconductor diode according to the present invention.

도 3은 본 발명의 질화갈륨계 반도체 다이오드에서 시드층과, 활성층의 계면을 확대도. Figure 3 is an enlarged view of the interface between the seed layer and the active layer in the gallium nitride-based semiconductor diode of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1, 11 : 사파이어 기판 2, 12 : 버퍼층 1, 11: sapphire substrate 2, 12: buffer layer

3, 13 : n형 GaN(질화갈륨)층 4 : 다중 양자웰 층 3, 13: n-type GaN (gallium nitride) layer 4: multiple quantum well layer

5, 16 : p형 GaN(질화갈륨)층 14 : 시드(seed)층 15 : 활성층5, 16: p-type GaN (gallium nitride) layer 14: seed layer 15: active layer

141 : 실리콘 도핑 시드층 142 : 실리콘 도핑 양자점층141: silicon doped seed layer 142: silicon doped quantum dot layer

151 : 첫번째 웰층151: first well floor

본 발명은 질화갈륨계 반도체 다이오드의 구조에 관한 것으로서, 상세하게는, 질화갈륨계 화합물 반도체 다이오드에서 활성층의 구조에 대해서 제안한다. 특히, 활성층의 접촉면에서 격자 부정합을 방지하여 다중 양자웰 층의 첫번째 웰 층 의 성장을 명확히 함으로써, 발광 효율을 향상시킬 수 있는 질화갈륨계 화합물 반도체의 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a gallium nitride based semiconductor diode, and specifically, to a structure of an active layer in a gallium nitride based semiconductor diode. In particular, the present invention relates to a structure of a gallium nitride compound semiconductor capable of improving luminous efficiency by preventing lattice mismatch at the contact surface of the active layer to clarify the growth of the first well layer of the multiple quantum well layer.

질화갈륨계 화합물 반도체 다이오드는 청색 발광을 고휘도로 안정적으로 방출할 수 있는 특징으로 인해서 근래들어 그 사용이 급증하고 있으며, 현재는 디스플레이 기기와, 전등에까지 그 사용이 증가하고 있는 추세이다. BACKGROUND ART Gallium nitride-based compound semiconductor diodes are rapidly increasing in use due to their ability to stably emit blue light with high brightness, and are currently being used for display devices and lamps.

한편, 이러한 질화갈륨계 반도체 다이오드는 휘도를 증가시키기 위해서 다양한 방법이 적용되고 있는 데, 이러한 종래 질화갈륨계 반도체 다이오드에서 휘도를 증가시키는 방법은 활성층의 상하에 클래드층을 더 형성하거나, 양자웰 층이 다수개 적층되는 다중 양자웰 층을 형성하는 방법이 제시된 바가 있다.In the meantime, various methods have been applied to increase the brightness of the gallium nitride semiconductor diode. In the conventional method of increasing the brightness of the gallium nitride semiconductor diode, a cladding layer is further formed above and below the active layer, or a quantum well layer is used. There has been proposed a method of forming a plurality of stacked multiple quantum well layers.

도 1은 종래 질화갈륨계 반도체 다이오드의 단면도이다. 1 is a cross-sectional view of a conventional gallium nitride based semiconductor diode.

도 1은, 종래 다이오드의 휘도를 증가시키기 위해서 활성층의 구성을 다중 양자웰 층(Multi Quantum Well layer)으로 구성하는 방법을 설명하고 있다. 1 illustrates a method of configuring an active layer as a multi quantum well layer in order to increase the brightness of a conventional diode.

상술하면, 사파이어 기판(1)과, 상기 사파이어 기판(1)의 상측면에 형성되는 버퍼층(2)과, 그 상측의 n형 GaN(질화갈륨)층(3)과, 인듐(In)과 갈륨(Ga)의 중량비가 조정되어 다수의 양자웰 층이 형성되는 다중 양자웰 층(4)과, 상기 다중 양자웰 층(4)의 상측면에 형성되는 p형 GaN층(5)으로 구성된다. Specifically, the sapphire substrate 1, the buffer layer 2 formed on the upper surface of the sapphire substrate 1, the n-type GaN (gallium nitride) layer 3 on the upper side, indium (In) and gallium The weight ratio of (Ga) is adjusted to include a multi-quantum well layer 4 in which a plurality of quantum well layers are formed, and a p-type GaN layer 5 formed on the upper side of the multi-quantum well layer 4.

이와 같이, 양자웰 층(4)이 복수개가 반복되어 형성됨으로써, 다이오드에서 방출되는 광의 휘도가 증가되는 효과가 있었다. As described above, the plurality of quantum well layers 4 are repeatedly formed, thereby increasing the luminance of light emitted from the diode.

그러나, 이와 같은 종래의 다중 양자웰 층이 형성되는 질화갈륨계 반도체 다이오드는 휘도는 증가시킬 수 있으나, 양자웰 층이 접하는 n형 GaN층(3)과의 계면 에서 격자 부정합으로 인하여 파손이 일어나는 경우가 많기 때문에, 그 신뢰성이 높지 않고, 누설전류가 증가되는 문제점이 있었다.However, in the conventional gallium nitride-based semiconductor diode in which the multi-quantum well layer is formed, the brightness can be increased, but when the damage occurs due to lattice mismatch at the interface with the n-type GaN layer 3 in contact with the quantum well layer. Since there are many, the reliability is not high and there exists a problem that leakage current increases.

본 발명은 상기된 바와 같은 문제점을 개선하기 위하여 창출된 것으로서, 활성층이 형성되는 계면의 격자 부정합을 개선하여 높은 휘도와 신뢰성을 구현할 수 있는 질화갈륨계 반도체 다이오드의 구성을 제안하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to improve the above problems, and an object of the present invention is to propose a configuration of a gallium nitride-based semiconductor diode capable of realizing high luminance and reliability by improving lattice mismatch of an interface on which an active layer is formed.

본 발명의 또 다른 목적은 발광 효율이 높은 양자점을 형성함으로써, 고휘도와 고신뢰성을 구현할 수 있는 질화갈륨계 반도체 다이오드의 구성을 제안하는 것을 목적으로 한다.Another object of the present invention is to propose a configuration of a gallium nitride-based semiconductor diode capable of realizing high brightness and high reliability by forming a quantum dot with high luminous efficiency.

본 발명은 상기된 바와 같은 문제점을 개선하기 위하여 창출된 것으로서, 사파이어 기판, n형 GaN층, 활성층, p형 GaN층이 포함되는 질화갈륨계 반도체 다이오드의 구조에 있어서, 상기 n형 GaN층에 형성되고 개구된 스폿을 포함하는 시드(seed)층과, 상기 시드층에 형성되고 상기 시드층의 스폿과 결합되도록 형성된 활성층이 포함되는 것을 특징으로 하는 질화갈륨계 반도체의 구조.포함되는 것을 특징으로 한다.The present invention has been made to improve the problems described above, in the structure of the gallium nitride-based semiconductor diode comprising a sapphire substrate, n-type GaN layer, active layer, p-type GaN layer, formed on the n-type GaN layer A structure of a gallium nitride-based semiconductor, characterized in that it comprises a seed layer comprising a opened and opened spot, and an active layer formed in the seed layer and formed to bond with the spot of the seed layer. .

상기된 구성에 따르는 본 발명의 질화갈륨계 반도체 다이오드는 활성층의 계면에서 격자 부정합을 방지하고, 양자점을 형성하여 고휘도를 구현할 수 있고, 신뢰성이 높은 질화갈륨계 반도체 다이오드를 제공할 수 있다.The gallium nitride-based semiconductor diode of the present invention according to the above configuration can prevent the lattice mismatch at the interface of the active layer, can form a quantum dot to implement high brightness, can provide a high gallium nitride-based semiconductor diode.

이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 제안한다. Hereinafter, with reference to the drawings propose a specific embodiment of the present invention.                     

도 2는 본 발명에 따른 질화갈륨계 반도체 다이오드의 구성을 보이는 단면도이다. 2 is a cross-sectional view showing the configuration of a gallium nitride based semiconductor diode according to the present invention.

도 2를 참조하면, 본 발명 질화갈륨계 반도체 다이오드는 사파이어 기판(11), 버퍼층(12), n형 GaN층(13)과, 상기 n형 GaN층(13)의 상측면에 형성되는 시드(seed)층(14)과, 상기 시드층(14)의 상측면에 형성되는 활성층(15)과, 활성층(15)의 상측에 형성되는 p형 GaN층(16)이 포함된다. Referring to FIG. 2, the gallium nitride-based semiconductor diode of the present invention includes a sapphire substrate 11, a buffer layer 12, an n-type GaN layer 13, and a seed formed on an upper surface of the n-type GaN layer 13. a seed layer 14, an active layer 15 formed on the top surface of the seed layer 14, and a p-type GaN layer 16 formed on the active layer 15.

상세히, 상기 버퍼층(12)은 AlGaN(알루미늄갈륨나이트라이드)을 재질로 하고, 상기 시드층(14)은 실리콘(Si)이 도프된 실리콘 도핑 시드층으로 형성된다. In detail, the buffer layer 12 is made of AlGaN (aluminum gallium nitride), and the seed layer 14 is formed of a silicon doped seed layer doped with silicon (Si).

또한, 상기 활성층(15)은 다중 양자웰 층(MQW : Multi Quantum Well))의 구조를 이루어, 발광효율을 높일 수 있도록 한다. 상기 활성층(15)은 InGaN의 우물층과 InGaN의 장벽층 각각이, In의 구체적인 조성을 달리하면서, 양자우물층과 장벽층이 반복되어 적층된다.In addition, the active layer 15 has a structure of a multi quantum well (MQW) to increase the luminous efficiency. In the active layer 15, each of the well layer of InGaN and the barrier layer of InGaN is formed by repeatedly stacking the quantum well layer and the barrier layer while varying the specific composition of In.

특히, 상기 시드층(14)과 활성층(15)의 계면에는 양자점(Quantum dot)이 형성되어 계면의 격자 부정합과, 발광효율을 높이도록 하고 있는데, 도면을 참조하여 상기 양자점에 대해서 설명하도록 한다. In particular, a quantum dot is formed at an interface between the seed layer 14 and the active layer 15 to improve lattice mismatch and luminous efficiency of the interface, which will be described with reference to the accompanying drawings.

도 3은 본 발명의 질화갈륨계 반도체 다이오드에서 시드층(14)과, 활성층(15)의 계면을 확대해서 보이고 있는 도면이다. 3 is an enlarged view of an interface between the seed layer 14 and the active layer 15 in the gallium nitride semiconductor diode of the present invention.

도 3을 참조하면, 상기 시드층(14)은 기 설명된 바와 같은 실리콘 도핑 시드층(141)과, 상기 실리콘 도핑 시드층(141)의 상측에서 다수의 양자점(S)을 형성하는 실리콘 도핑 양자점층(142)으로 분리 형성된다. Referring to FIG. 3, the seed layer 14 includes a silicon doped seed layer 141 as described above, and a silicon doped quantum dot forming a plurality of quantum dots S on the silicon doped seed layer 141. Separately formed into layer 142.                     

상기 실리콘 도핑 양자점층(142)의 상측에 형성되어 상기 활성층(15)의 최하면에서 첫번째 우물층을 이루는 첫번째 웰층(first well layer)(151)이 포함된다.A first well layer 151 is formed on the silicon doped quantum dot layer 142 to form a first well layer at the bottom surface of the active layer 15.

상기 첫번째 웰층(151)은 상기 실리콘 도핑 양자점층(142)의 개구된 스폿(spot)에 성장되어 스폿내에서 양자점(S)을 형성하게 된다. 상기 첫번째 웰층(151)은 기 설명된 바와 같이 InGaN(인듐갈륨나이트라이드)으로 구성되며, 활성층(15)내에는 다수의 웰층이 형성되는데, 장벽측과 활성층의 분리되는 인듐(In)과 갈륨(Ga)의 구성비에 의해서 조정될 수 있게된다.The first well layer 151 is grown in an open spot of the silicon doped quantum dot layer 142 to form a quantum dot S in the spot. The first well layer 151 is composed of InGaN (Indium Gallium Nitride) as described above, and a plurality of well layers are formed in the active layer 15. Indium (In) and gallium (I) separated from the barrier side and the active layer are formed. Ga) can be adjusted by the composition ratio.

상술된 질화갈륨계 반도체 다이오드의 구성을 형성하는 방법에 대해서 설명한다. A method of forming the configuration of the gallium nitride semiconductor diode described above will be described.

상기 실리콘 도핑 시드층(141)은 CVD(화학기상증착법)을 비롯한 다양한 방법에 의해서 형성될 수 있고, 성장에 사용되는 재료는 TMGa(Tri-methyl Gallium, 트리 메틸 갈륨), NH3(암모니아), Si2H6(다이싸일렌)이 사용될 수 있다. 그리고 상기 실리콘 도핑 시드층(141)의 성장이 완료된 후에는 양자점(S)이 포함되는 상기 실리콘 도핑 양자점층(142)을 형성한다. The silicon doped seed layer 141 may be formed by a variety of methods including CVD (chemical vapor deposition), the material used for growth is TMGa (Tri-methyl Gallium, trimethyl gallium), NH 3 (ammonia), Si 2 H 6 (diisylene) can be used. After the growth of the silicon doped seed layer 141 is completed, the silicon doped quantum dot layer 142 including the quantum dots S is formed.

상기 실리콘 도핑 양자점층(142)에서 스폿(S)이 포함되는 형상으로 형성되기 위해서는 CVD 공정에 첨가되는 상기 TMGa의 양을 극소화시키고, 그 온도를 상기 실리콘 도핑 시드층(141)이 형성되는 온도보다 높거나 같게 조정한다. In order to form the spot S in the silicon-doped quantum dot layer 142, the amount of TMGa added to the CVD process is minimized, and the temperature is higher than the temperature at which the silicon-doped seed layer 141 is formed. Adjust it higher or equal.

상세하게, 상기 실리콘 도핑 양자점층(142)이 증착되는 환경은 TMGa가 1-100μmol, NH3가 1~100ℓ, 실리콘(Si)이 1~1000cc주입되어 조성된 환경이다. In detail, the environment in which the silicon doped quantum dot layer 142 is deposited is an environment in which 1 to 100 μmol of TMGa, 1 to 100 L of NH 3 , and 1 to 1000 cc of silicon (Si) are injected.

그리고, 증착이 실시되는 온도 범위는 1000~1500℃에서 이루어지도록 한다.And, the temperature range in which the deposition is carried out to be made at 1000 ~ 1500 ℃.

이러한 환경 및 온도에서 증착이 종결되는 양자점층에서의 스폿(S)의 크기는 직경이 1~1000Å이고, 실리콘 도핑 양자점층(142)의 두께는 1~1000Å의 범위에 이를 수 있다. In this environment and temperature, the spot S in the quantum dot layer where the deposition is terminated may have a diameter of about 1 to 1000 micrometers, and the thickness of the silicon doped quantum dot layer 142 may range from about 1 to about 1000 micrometers.

상술된 과정에 의해서 특정 형상의 양자점이 포함되는 실리콘 양자점층(142)이 형성된 뒤에는 양자점층(142)의 상측에 InGaN을 성장하게 되고, 성장된 InGaN은 스폿의 내에 증착되어 양자점을 이루게 된다. After the silicon quantum dot layer 142 including the quantum dot having a specific shape is formed by the above-described process, InGaN is grown on the quantum dot layer 142, and the grown InGaN is deposited in the spot to form a quantum dot.

상기된 바와 같은 양자점에 의해서 발광효율을 높일 수 있게 된다. 또한, 활성층(15)의 일 부분을 이루는 첫번째 웰층(151)과 실리콘 도핑 양자점층(142)사이 접면에서 격자의 부정합 없이 명확하게 성장될 수 있기 때문에, 누설 전류를 방지하고, 발광효율의 향상을 기할 수 있다. 또한, 활성층(15)이 안정적으로 성장가능하기 때문에, 발광 다이오드의 안정성을 기할 수도 있게 된다.By the quantum dots as described above it is possible to increase the luminous efficiency. In addition, since the first well layer 151 constituting a part of the active layer 15 and the silicon doped quantum dot layer 142 can be grown clearly without misalignment of the lattice, the leakage current is prevented and the luminous efficiency is improved. It can be done. In addition, since the active layer 15 can be stably grown, the stability of the light emitting diode can be achieved.

본 발명의 실시예는 상술된 구체적인 조건등에 한정되지 아니하며, 본 발명에 관한 당업자는 구성요소의 변경, 삭제등에 의해서 또 다른 실시예를 용이하게 만들어 낼 수 있다.Embodiment of the present invention is not limited to the above-described specific conditions, such as those skilled in the art can easily create another embodiment by changing or deleting the components.

본 발명에 의해서 양자점이 포함될 뿐만 아니라, 접면의 격자 부정합이 제거된 활성층을 형성할 수 있어, 누설 전류를 억제하고 발광효율을 향상시킬 수 있는 효과가 있다. According to the present invention, not only the quantum dots are included, but also the active layer in which the lattice mismatch of the contact surface is removed can be formed, thereby reducing the leakage current and improving the luminous efficiency.

또한, 안정적인 구조로 인해서, 다이오드의 신뢰성을 한층 더 높일 수 있는 효과가 있다.In addition, due to the stable structure, there is an effect that can further increase the reliability of the diode.

결국, 활성층의 결정 격자 결함을 줄여 결정질의 특성이 우수하게 되기 때문에, 다이오드의 항복 전압이 높고, 고휘도와 고신뢰성을 구현할 수 있다.As a result, since the crystal lattice defects of the active layer are reduced and the crystallinity is excellent, the breakdown voltage of the diode is high, and high brightness and high reliability can be realized.

Claims (8)

n형 반도체층;n-type semiconductor layer; 상기 n형 반도체층 상에 형성되며, 상부에 다수의 구멍을 포함하는 시드층;A seed layer formed on the n-type semiconductor layer and including a plurality of holes thereon; 상기 시드층 상에 형성되며, 적어도 일부가 상기 다수의 구멍에 삽입되는 활성층; 및An active layer formed on the seed layer, at least a portion of which is inserted into the plurality of holes; And 상기 활성층 상에 p형 반도체층을 포함하는 질화갈륨계 반도체 소자.Gallium nitride-based semiconductor device comprising a p-type semiconductor layer on the active layer. 제 1항에 있어서,The method of claim 1, 상기 활성층은 양자우물층과 장벽층이 반복되어 적층된 다중 양자웰층인 질화갈륨계 반도체 소자.The active layer is a gallium nitride-based semiconductor device is a quantum well layer and a barrier layer is a multi-quantum well layer is stacked repeatedly. 제 1항에 있어서,The method of claim 1, 상기 활성층의 최하층은 InGaN을 포함하는 양자웰층인 질화갈륨계 반도체 소자.The lowermost layer of the active layer is a gallium nitride based semiconductor device that is a quantum well layer containing InGaN. 제 1항에 있어서,The method of claim 1, 상기 시드층 상부의 다수의 구멍의 직경은 1Å 내지 1000Å인 질화갈륨계 반도체 소자.Gallium nitride-based semiconductor device is a diameter of the plurality of holes on the seed layer is 1Å to 1000Å. n형 반도체층을 형성하는 단계;forming an n-type semiconductor layer; 상기 n형 반도체층 상에 제1시드층, 상기 제1시드층 위에 다수의 스폿과 상기 다수의 스폿 사이에 구멍을 갖는 제2시드층을 포함하는 시드층을 형성하는 단계;Forming a seed layer on the n-type semiconductor layer, the seed layer including a plurality of spots on the first seed layer and a second seed layer having holes between the plurality of spots; 상기 시드층 상에 활성층을 형성하는 단계; 및Forming an active layer on the seed layer; And 상기 활성층 상에 p형 반도체층을 형성하는 단계를 포함하는 질화갈륨계 반도체 소자 제조방법.A gallium nitride-based semiconductor device manufacturing method comprising the step of forming a p-type semiconductor layer on the active layer. 제 5항에 있어서,The method of claim 5, 상기 시드층은 CVD(화학기상증착법)에 의해 TMGa, NH3 및 Si2H6을 사용하여 형성하는 질화갈륨계 반도체 소자 제조방법.The seed layer is gallium nitride-based semiconductor device manufacturing method formed by using CVD (Chemical Vapor Deposition) using TMGa, NH 3 and Si 2 H 6 . 제 6항에 있어서,The method of claim 6, 상기 시드층의 제2시드층을 형성하는 공정은 상기 제1시드층을 형성하는 공정에 비해 적은 양의 TMGa를 첨가하고, 증착 온도를 같거나 높게 조정하여 형성하는 질화갈륨계 반도체 소자 제조방법.The process of forming the second seed layer of the seed layer is a gallium nitride-based semiconductor device manufacturing method is formed by adding a smaller amount of TMGa than the process of forming the first seed layer, the deposition temperature is adjusted to the same or higher. 제 7항에 있어서,The method of claim 7, wherein 상기 제2 시드층을 형성하는 공정에 첨가되는 TMGa의 양은 1μmol 내지 100μmol 이고, 증착 온도는 1000℃ 내지 1500℃ 인 질화갈륨계 반도체 소자 제조방법.The amount of TMGa added to the step of forming the second seed layer is 1μmol to 100μmol, the deposition temperature is 1000 ℃ to 1500 ℃ manufacturing method of gallium nitride-based semiconductor device.
KR1020030002012A 2003-01-13 2003-01-13 Gallium nitride based semiconductor device and manufacturing method thereof KR100974789B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030002012A KR100974789B1 (en) 2003-01-13 2003-01-13 Gallium nitride based semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030002012A KR100974789B1 (en) 2003-01-13 2003-01-13 Gallium nitride based semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20040064979A KR20040064979A (en) 2004-07-21
KR100974789B1 true KR100974789B1 (en) 2010-08-06

Family

ID=37355360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030002012A KR100974789B1 (en) 2003-01-13 2003-01-13 Gallium nitride based semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100974789B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229217A (en) 1997-02-14 1998-08-25 Sharp Corp Semiconductor light emitting element
JPH11354839A (en) 1998-06-04 1999-12-24 Mitsubishi Cable Ind Ltd GaN based semiconductor light emitting device
JPH11354842A (en) 1998-06-04 1999-12-24 Mitsubishi Cable Ind Ltd GaN based semiconductor light emitting device
KR20010068216A (en) * 2000-01-03 2001-07-23 조장연 GaN Semiconductor White Light Emitting Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229217A (en) 1997-02-14 1998-08-25 Sharp Corp Semiconductor light emitting element
JPH11354839A (en) 1998-06-04 1999-12-24 Mitsubishi Cable Ind Ltd GaN based semiconductor light emitting device
JPH11354842A (en) 1998-06-04 1999-12-24 Mitsubishi Cable Ind Ltd GaN based semiconductor light emitting device
KR20010068216A (en) * 2000-01-03 2001-07-23 조장연 GaN Semiconductor White Light Emitting Device

Also Published As

Publication number Publication date
KR20040064979A (en) 2004-07-21

Similar Documents

Publication Publication Date Title
KR100525545B1 (en) Nitride semiconductor LED and fabrication method for thereof
US7187007B2 (en) Nitride semiconductor device and method of manufacturing the same
US8927961B2 (en) Semiconductor light emitting device and method for manufacturing the same
CN107924966B (en) Nitride semiconductor light-emitting element
KR100448662B1 (en) Nitride semiconductor device and method for manufacturing the same
KR101241477B1 (en) Nitride semiconductor light-emitting device and manufacturing method thereof
CN104425665B (en) Light emitting semiconductor device including hole injection layer
CN104347771B (en) Group III nitride semiconductor light-emitting device
JP5322523B2 (en) Light emitting device and manufacturing method thereof
WO2014178248A1 (en) Nitride semiconductor light-emitting element
JP4503570B2 (en) Nitride semiconductor device
CN103996769B (en) LED epitaxial layer structures, growing method and the LED chip with the structure
KR101294518B1 (en) Nitride semiconductor light-emitting device and manufacturing method thereof
US10580936B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
KR20190133417A (en) Light emitting device and manufacturing method thereof
JPH11354843A (en) Method for producing group III nitride quantum dot structure and use thereof
JP2009076864A (en) Nitride-based light emitting device
KR101198759B1 (en) Nitride light emitting device
KR20090070980A (en) Nitride semiconductor light emitting device and its manufacturing method
KR100925164B1 (en) A method of forming a nitride nitride semiconductor layer and a light emitting device having the same
KR100974789B1 (en) Gallium nitride based semiconductor device and manufacturing method thereof
KR100728132B1 (en) Light Emitting Diode Using Current Diffusion Layer
KR101239856B1 (en) Light-emitting diode and Method of manufacturing the same
US20070210319A1 (en) Light Emitting Device and Manufacturing Method Thereof
KR100974924B1 (en) Nitride-based light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030113

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080111

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030113

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090728

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20100128

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100802

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130705

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140708

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150706

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160707

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170704

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20180710

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190711

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200713

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20210720

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230513