KR100957780B1 - Transparent electronic device and manufacturing method thereof - Google Patents
Transparent electronic device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100957780B1 KR100957780B1 KR1020070132744A KR20070132744A KR100957780B1 KR 100957780 B1 KR100957780 B1 KR 100957780B1 KR 1020070132744 A KR1020070132744 A KR 1020070132744A KR 20070132744 A KR20070132744 A KR 20070132744A KR 100957780 B1 KR100957780 B1 KR 100957780B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- channel layer
- electronic device
- transparent
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 108091006146 Channels Proteins 0.000 claims abstract description 108
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 22
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims abstract description 14
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 239000012780 transparent material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910007541 Zn O Inorganic materials 0.000 claims description 10
- 229910020923 Sn-O Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 150000004706 metal oxides Chemical group 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- OGFYIDCVDSATDC-UHFFFAOYSA-N silver silver Chemical compound [Ag].[Ag] OGFYIDCVDSATDC-UHFFFAOYSA-N 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 32
- 239000011787 zinc oxide Substances 0.000 description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical class [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 투명 전자 소자 및 그 제조 방법에 관한 것으로, 투명 전자 소자의 채널층을 형성할 때, ZnO 계열 또는 SiOx 계열의 투명 물질로 제1 채널층을 형성한 다음, 그 상부, 하부 또는 내부에 낮은 비저항 및 높은 이동성을 갖는 물질로 제2 채널층을 얇게 형성함으로써, 투명 전자 소자의 전체 이동성 및 안정성을 향상시킬 수 있는 것을 특징으로 한다. 또한, p-type 채널과 n-type 채널을 동시에 형성할 수 있으므로 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하여 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있는 것을 특징으로 한다.The present invention relates to a transparent electronic device and a method of manufacturing the same, when forming a channel layer of the transparent electronic device, after forming the first channel layer of a transparent material of ZnO-based or SiOx-based, and then on top, bottom or inside By forming the second channel layer thinly made of a material having low specific resistance and high mobility, the overall mobility and stability of the transparent electronic device can be improved. In addition, since the p-type channel and the n-type channel can be formed at the same time, the manufacturing process and manufacturing cost can be reduced, and since it can be implemented in CMOS, the design margin and performance of the display driving device can be greatly improved. It is done.
투명 전자 소자, TTFT, n-type, p-type, 채널, 버퍼층, 저온, 안정성 Transparent electronic device, TTFT, n-type, p-type, channel, buffer layer, low temperature, stability
Description
본 발명은 투명 전자 소자 및 그 제조 방법에 관한 것으로, 더 자세하게는 뛰어난 안정성 및 이동성을 가지면서 제조 공정 및 제조 비용을 절감할 수 있으며 CMOS(complementary metal oxide semiconductor)로 구현이 가능한 투명 전자 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a transparent electronic device and a method of manufacturing the same, and more particularly, to a transparent electronic device having excellent stability and mobility, which can reduce the manufacturing process and manufacturing cost and can be implemented by a complementary metal oxide semiconductor (CMOS) and its It relates to a manufacturing method.
본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-079-02, 과제명: 투명전자 소자를 이용한 스마트 창].The present invention is derived from a study conducted as part of the IT source technology development project of the Ministry of Information and Communication and the Ministry of Information and Communication Research and Development. [Task Management No .: 2006-S-079-02, Title: Smart window using transparent electronic device] .
투명 전자 소자는 디스플레이나, 투명한 유리판을 이용한 광고 및 각종 계기판 등 폭넓은 응용이 가능하여 이에 대한 연구가 활발히 진행되고 있다.Transparent electronic devices have a wide range of applications, such as displays, advertisements using transparent glass plates, and various instrument panels.
이러한 투명 전자 소자는 투명 박막 트랜지스터(Transparent Thin Film Transistor : TTFT)를 기반으로 하며, 일반적으로 투명 박막 트랜지스터의 채널은 ZnO(Zinc oxide) 기반 물질 또는 비 ZnO 기반 물질로 이루어져 있다.The transparent electronic device is based on a transparent thin film transistor (TTFT), and in general, a channel of the transparent thin film transistor is formed of a zinc oxide (ZnO) based material or a non-ZnO based material.
하지만, ZnO 기반 물질로 채널을 형성하는 경우, 상기 ZnO 기반 물질이 대기 습도, 열처리, 제조과정 등에서 쉽게 변화되는 특성을 가지고 있기 때문에 안정성의 문제가 있다.However, when the channel is formed of a ZnO-based material, there is a problem of stability because the ZnO-based material has a property that is easily changed in atmospheric humidity, heat treatment, and manufacturing process.
그리고, 비 ZnO 기반 물질(예를 들어, In-Ga-Zn-O 또는 In2O3, SnO2 등)로 채널을 형성하는 경우, p-type 채널과 n-type 채널을 동시에 구현할 수 없으며, 이로 인해 n-type 채널과 p-type 채널을 각각 다른 물질로 구현해야 하기 때문에 제조 공정 및 비용 측면에서 매우 불리하다는 문제점이 있다.In addition, when a channel is formed of a non-ZnO-based material (eg, In-Ga-Zn-O or In 2 O 3 , SnO 2, etc.), a p-type channel and an n-type channel cannot be simultaneously implemented. For this reason, since the n-type channel and the p-type channel must be implemented with different materials, there is a problem in that it is very disadvantageous in terms of manufacturing process and cost.
무엇보다도 아직까지 p-type 채널에 대해서는 저렴하면서도 우수한 안정성 및 이동성을 갖는 물질 및 공정이 확보되어 있지 않다. 최근 구리 산화막 계열(SrCuOx, CuAlOx, CuInOx, CuGaOx, CuBOx) 및 ZnO에 p-형 도핑을 하여 p-type 채널을 형성하는 방법이 제시되었지만, 이 방법 역시 우수한 안정성 및 이동성을 확보하고 있지 못한 상황이다. 게다가, p-type 채널의 경우, 우수한 막질을 얻기 위해서는 보통 350℃ 이상의 고온 공정이 필요한 문제점이 있다. 따라서, 이러한 문제점들로 인해 투명 전자 소자의 제조에 있어 CMOS(complementary metal oxide semiconductor)를 적용하는 것이 어려워 대량생산이 어려운 문제점이 있다.First of all, there are no materials and processes that are inexpensive yet have excellent stability and mobility for p-type channels. Recently, a method of forming a p-type channel by p-type doping in copper oxide series (SrCuOx, CuAlOx, CuInOx, CuGaOx, CuBOx) and ZnO has been proposed, but this method also does not have excellent stability and mobility. . In addition, in the case of the p-type channel, there is a problem that usually requires a high temperature process of 350 ℃ or more in order to obtain excellent film quality. Therefore, due to these problems, it is difficult to apply a complementary metal oxide semiconductor (CMOS) in the manufacture of a transparent electronic device, and thus there is a problem that mass production is difficult.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 ZnO 계열 또는 SiOx 계열의 투명 물질로 이루어진 제1 채널층의 상부, 하부 또는 내부에 낮은 비저항 및 높은 이동성을 갖는 제2 채널층을 형성함으로써 뛰어난 안정성 및 이동성을 갖는 투명 전자 소자 및 그 제조 방법을 제공하는 것이다.Accordingly, the present invention has been made to solve the above problems, an object of the present invention is to have a low resistivity and high mobility in the upper, lower or inside of the first channel layer made of ZnO-based or SiOx-based transparent material It is to provide a transparent electronic device having excellent stability and mobility by forming the second channel layer and a method of manufacturing the same.
본 발명의 다른 목적은 p-type 채널과 n-type 채널을 동시에 형성할 수 있도록 하여 제조 공정 및 제조 비용을 절감할 수 있는 투명 전자 소자 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a transparent electronic device and a method of manufacturing the same that can simultaneously form a p-type channel and an n-type channel, thereby reducing a manufacturing process and a manufacturing cost.
본 발명의 또 다른 목적은 CMOS로 구현이 가능한 투명 전자 소자 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a transparent electronic device and a method of manufacturing the same that can be implemented in CMOS.
상기 목적을 달성하기 위하여 본 발명에 따른 투명 전자 소자는, 기판; 상기 기판 상부에 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제1 채널층; 상기 채널 영역의 상부, 하부 또는 내부 중 적어도 어느 한 곳에 형성되며, 낮은 비저항 및 높은 이동성을 갖는 물질로 이루어진 제2 채널층; 상기 소스 영역 및 드레인 영역 상부에 형성된 투명 전극; 상기 투명 전극 상부에 형성된 게이트 절연층; 및 상기 게이트 절연층 상부에 형성된 게이트 전극을 포함하는 것을 특징으로 한다.In order to achieve the above object, a transparent electronic device according to the present invention includes a substrate; A first channel layer formed on the substrate and including a source region, a drain region, and a channel region; A second channel layer formed on at least one of the upper, lower, and inside of the channel region and made of a material having low specific resistance and high mobility; A transparent electrode formed on the source region and the drain region; A gate insulating layer formed on the transparent electrode; And a gate electrode formed on the gate insulating layer.
여기에서, 상기 제1 채널층은, n-type 채널의 경우 10 내지 100nm의 두께를 갖는 실리콘으로 이루어지며, p-type 채널의 경우 10 내지 100nm의 두께를 갖는 높은 비저항 및 낮은 이동성을 갖는 ZnO 계열 또는 SiOx 계열의 투명 물질로 이루어지는 것이 바람직하다.Here, the first channel layer is made of silicon having a thickness of 10 to 100nm for the n-type channel, ZnO series having a high resistivity and low mobility having a thickness of 10 to 100nm for the p-type channel Or it is preferably made of a transparent material of SiOx series.
또한, 상기 제2 채널층은In-Zn-Ga-O, In-Sn-O, In-Zn-O 및 은(Silver)을 포함하는 낮은 비저항 및 높은 이동성을 갖는 금속 및 금속 산화물 그룹으로부터 선택된 어느 하나의 물질로 이루어지며, 1 내지 5nm의 두께를 갖는 것이 바람직하다.In addition, the second channel layer may be any one selected from the group of metals and metal oxides having low resistivity and high mobility, including In—Zn—Ga—O, In—Sn—O, In—Zn—O, and silver. It is preferably made of one material and preferably has a thickness of 1 to 5 nm.
한편, 상기 목적을 달성하기 위하여 본 발명에 따른 투명 전자 소자의 제조 방법은, (a) 기판 상부에 소스 영역, 드레인 영역 및 채널 영역을 포함하는 제1 채널층을 형성하는 단계; (b) 상기 채널 영역의 상부, 하부 또는 내부 중 적어도 어느 한 곳에 낮은 비저항 및 높은 이동성을 갖는 물질로 제2 채널층을 형성하는 단계; (c) 상기 소스 영역 및 드레인 영역 상부에 투명 전극을 형성하는 단계; (d) 상기 투명 전극 상부에 게이트 절연층을 형성하는 단계; 및 (e) 상기 게이트 절연층 상부에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.On the other hand, in order to achieve the above object, a method of manufacturing a transparent electronic device according to the present invention, (a) forming a first channel layer including a source region, a drain region and a channel region on the substrate; (b) forming a second channel layer from a material having a low resistivity and a high mobility in at least one of upper, lower, or inside of the channel region; (c) forming a transparent electrode on the source region and the drain region; (d) forming a gate insulating layer on the transparent electrode; And (e) forming a gate electrode on the gate insulating layer.
여기에서, 상기 (a) 단계에서, n-type 채널의 경우에는 실리콘을 이용하여 10 내지 100nm의 두께를 갖는 제1 채널층을 형성하고, p-type 채널의 경우에는 높은 비저항 및 낮은 이동성을 갖는 ZnO 계열 또는 SiOx 계열의 투명 물질을 이용하여 10 내지 100nm의 두께를 갖는 제1 채널층을 형성하는 것이 바람직하다.Here, in the step (a), in the case of the n-type channel to form a first channel layer having a thickness of 10 to 100nm using silicon, in the case of the p-type channel has a high resistivity and low mobility It is preferable to form a first channel layer having a thickness of 10 to 100 nm using a ZnO-based or SiOx-based transparent material.
또한, 상기 (b) 단계에서, In-Zn-Ga-O, In-Sn-O, In-Zn-O 및 은(Silver)을 포함하는 낮은 비저항 및 높은 이동성을 갖는 금속 및 금속 산화물 그룹으로부터 선택된 어느 하나의 물질을 이용하여 1 내지 5nm의 두께를 갖는 제2 채널층을 형성하는 것이 바람직하다.Further, in the step (b), selected from the group of metals and metal oxides having low resistivity and high mobility, including In—Zn—Ga—O, In—Sn—O, In—Zn—O, and silver (Silver). It is preferable to form a second channel layer having a thickness of 1 to 5 nm using either material.
본 발명에 따르면, 투명 전자 소자의 채널층을 형성할 때, ZnO 계열 또는 SiOx 계열의 투명 물질로 제1 채널층을 형성한 다음, 그 상부, 하부 또는 내부에 낮은 비저항 및 높은 이동성을 갖는 물질로 제2 채널층을 얇게 형성함으로써, 투명 전자 소자의 전체 이동성 및 안정성을 향상시킬 수 있다.According to the present invention, when forming a channel layer of a transparent electronic device, the first channel layer is formed of a ZnO-based or SiOx-based transparent material, and then a material having a low specific resistance and high mobility in the upper, lower, or inside thereof. By forming the second channel layer thinly, the overall mobility and stability of the transparent electronic device can be improved.
또한, 본 발명에 따르면, n-type 채널 및 p-type 채널을 모두 구현할 수 있으므로 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하므로 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있다. In addition, according to the present invention, since both the n-type channel and the p-type channel can be implemented, the manufacturing process and manufacturing cost can be reduced, and since the CMOS can be implemented, the design margin and performance of the display driving device can be greatly improved. Can be.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 명세서 전체에 걸쳐서 동일한 도면번호로 표시된 부분은 동일한 요소를 나타낸다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. . In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, parts denoted by the same reference numerals throughout the specification represent the same element.
도 1은 본 발명의 제1 실시예에 따른 투명 전자 소자(100A)를 나타낸 도면이 다. 1 illustrates a transparent
도 1을 참조하면, 본 발명의 제1 실시예에 따른 투명 전자 소자(100A)는, 기판(110) 상부에 형성된 버퍼층(120)과, 소스 영역(150a), 드레인 영역(150b) 및 채널 영역(150c)을 포함하며 상기 버퍼층(120) 상부에 형성된 제1 채널층(130)과, 상기 제1 채널층(130)의 채널 영역(150c) 상부에 형성된 제2 채널층(140)과, 소스 영역(150a) 및 드레인 영역(150b) 상부에 형성된 투명 전극(160)과, 상기 투명 전극(160) 상부에 형성된 게이트 절연층(170)과, 상기 게이트 절연층(170) 상부에 형성된 게이트 전극(180)을 포함하여 이루어져 있다.Referring to FIG. 1, the transparent
상기 게이트 전극(180)에 전압이 인가되면, 채널 영역(150c)의 전류 통로가 온되어 투명 전자 소자(100A)가 작동하게 되고, 그렇지 않으면 채널 영역(150c)의 전류 통로는 오프 상태를 유지한다.When a voltage is applied to the
상기 기판(110)은 실리콘으로 이루어져 있으며, 상기 버퍼층(120)은 산화막(oxide) 또는 질화막(nitride)으로 이루어져 있다.The
상기 제1 채널층(130)은 n-type 채널의 경우에는 실리콘으로 이루어져 있으며, p-type 채널의 경우에는 ZnO, SiOx 등 높은 비저항 및 낮은 이동성(mobility)을 갖는 투명 물질로 이루어져 있다.The
상기 제2 채널층(140)은 In-Zn-Ga-O, In-Sn-O, In-Zn-O, 은(Silver) 등 상기 제1 채널층(130)에 비하여 낮은 비저항 및 높은 이동성을 갖는 금속 및 금속 산화물로 이루어져 있다.The
즉, 낮은 이동성을 갖는 제1 채널층(130) 위에 높은 이동성을 갖는 제2 채널층(140)을 형성한 구조로, 예를 들어 제2 채널층(140)/제1 채널층(130)의 구조는 In-Zn-Ga-O/ZnO, In-Sn-O/ZnO, In-Sn-O/SiOx, In-Zn-O/ZnO의 구조를가질 수 있다.That is, the
여기에서, 상기 제1 채널층(130)은 10 ~ 100nm의 두께를 갖도록 형성하는 것이 바람직하며, 상기 제2 채널층(140)은 1 ~ 5nm의 두께를 갖도록 얇게 형성하는 것이 바람직하다.Here, the
이와 같이, 투명 전자 소자의 채널층을 형성할 때, ZnO 계열 또는 SiOx 계열의 투명 물질로 제1 채널층(130)을 형성한 후, 제1 채널층(130)의 높이에 따라 그 상부에 낮은 비저항 및 높은 이동성을 갖는 물질로 제2 채널층(140)을 얇게 형성함으로써, 투명 전자 소자의 전체 이동성 및 안정성을 향상시킬 수 있으며, 그 결과가 도 2에 도시되어 있다.As described above, when the channel layer of the transparent electronic device is formed, the
도 2는 본 발명에 따른 투명 전자 소자의 전기적 특성을 나타낸 도면으로, 45nm 두께의 ZnO로 이루어진 제1 채널층(130) 위에 In-Ga-Zn-O를 5nm 두께로 증착하여 제2 채널층(140)을 형성한 Inverted stagger 구조의 투명 전자 소자에서 얻은 전기적 특성이다.2 is a view showing the electrical characteristics of the transparent electronic device according to the present invention, the In-Ga-Zn-O is deposited to a thickness of 5nm on the
도 2에서 알 수 있는 바와 같이, 본 발명의 투명 전자 소자는, 하나의 채널층만 사용하는 종래의 투명 전자 소자에 비하여 이동성이 크게 향상된 것을 알 수 있다.As can be seen in Figure 2, the transparent electronic device of the present invention, it can be seen that the mobility is greatly improved compared to the conventional transparent electronic device using only one channel layer.
도 3은 본 발명의 제2 실시예에 따른 투명 전자 소자(100B)를 나타낸 도면이다. 3 is a diagram illustrating a transparent
도 3을 참조하면, 본 발명의 제2 실시예에 따른 투명 전자 소자(100B)는, 도 1에 도시된 투명 전자 소자(100A)와 비교하여 제1 채널층(130)의 중간에 높은 이동 성을 갖는 제2 채널층(140)이 형성된 것을 제외하고는 다른 구성요소는 동일하다.Referring to FIG. 3, the transparent
이와 같은 구조는 게이트 절연층(170)이 계면 특성의 안정성을 요하는 물질로 이루어진 경우에 유리한 구조로, 특히 얇은 제2 채널층(140)을 p-type 채널로 이용하여 p-type 투명 전자 소자를 구현하는 것이 가능하다. 예를 들어, p-type으로 도핑된 폴리실리콘 박막의 제2 채널층(140)을 p-type 채널로 이용하여 p-형 투명 전자 소자를 제조할 수 있다. 이 때, 제2 채널층(140)의 두께는 5nm 정도로 얇기 때문에 반드시 투명할 필요는 없다. Such a structure is advantageous when the
도 4는 본 발명의 제3 실시예에 따른 투명 전자 소자(100C)를 나타낸 도면이다. 4 is a diagram illustrating a transparent
도 4를 참조하면, 본 발명의 제3 실시예에 따른 투명 전자 소자(100C)는, 도 1에 도시된 투명 전자 소자(100A)와 비교하여 버퍼층(120)의 바로 위에 높은 이동성을 갖는 제2 채널층(140)이 형성된 것을 제외하고는 다른 구성요소는 동일하다.Referring to FIG. 4, the transparent
이와 같은 구조는 소스 영역(150a) 및 드레인 영역(150b)이 채널 영역(150c) 위에 형성되는 경우에 유리한 구조이다.This structure is advantageous when the
즉, 본 발명에 따른 투명 전자 소자(100A, 100B, 100C)는, n-type 채널 및 p-type 채널을 모두 구현할 수 있는 구조로, 특히 p-type 채널을 갖는 투명 전자 소자를 제조하는 경우, 높은 이동성을 갖는 제2 채널층(140)에 의해 이동성이 향상되는 장점이 있다.That is, the transparent
한편, 본 발명에 따른 2중 채널층 구조는staggered, coplanar, inverted staggered, inverted coplanar 등의 구조에적용이 가능하며, 본 실시예에서는 2중 으로 채널층을 구성하는 것에 대하여 설명하였지만, 3중 이상으로 채널층을 구성하는 것도 가능함은 물론이다.On the other hand, the dual channel layer structure according to the present invention can be applied to the structure of the staggered, coplanar, inverted staggered, inverted coplanar, etc. In the present embodiment has been described for configuring the channel layer in a double, triple or more Of course, it is also possible to configure the channel layer.
이하, 본 발명에 따른 투명 전자 소자의 제조 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a transparent electronic device according to the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명에 따른 투명 전자 소자의 제조 방법을 설명하기 위한 흐름도이며, 도 6a 내지 도 6d는 본 발명에 따른 투명 전자 소자의 제조 방법을 공정별로 나타낸 단면도이다.5 is a flowchart illustrating a method of manufacturing a transparent electronic device according to the present invention, and FIGS. 6A to 6D are cross-sectional views illustrating a method of manufacturing a transparent electronic device according to the present invention.
도 5의 흐름도를 기반으로 도 6a 내지 도 6d의 제조 공정을 설명하면 다음과 같다.The manufacturing process of FIGS. 6A to 6D will be described based on the flowchart of FIG. 5.
우선, 도 6a를 참조하면, 준비된 기판(110) 상부에 버퍼층(120) 및 제1 채널층(130)을 순차적으로 형성한다(S510).First, referring to FIG. 6A, the
여기에서, 상기 기판(110)은 실리콘으로 이루어지며, 상기 버퍼층(120)은 산화막(oxide) 또는 질화막(nitride)으로 이루어지는 것이 바람직하다. Here, the
그리고, 상기 제1 채널층(130)은 n-type 채널의 경우에는 실리콘을 이용하여 10 ~ 100nm의 두께로 형성하며, p-type 채널의 경우에는 ZnO, SiOx 등 높은 비저항 및 낮은 이동성을 갖는 투명 물질을 이용하여 10 ~ 100nm의 두께로 형성한다.In addition, the
이어서, 상기 제1 채널층(130) 상부에 제2 채널층(140)을 형성한다(S520). 이 때, 상기 제2 채널층(140)은 In-Zn-Ga-O, In-Sn-O, In-Zn-O, 은(Silver) 등 상기 제1 채널층(130)에 비하여 낮은 비저항 및 높은 이동성을 갖는 금속 및 금속 산화물을 이용하여 1nm 내지 5nm의 두께로 형성한다.Subsequently, a
다음으로, 도 6b를 참조하면, 포토 레지스트 등의 식각 마스크를 이용하여 제2 채널층(140)과 제1 채널층(130)을 패터닝한다(S530). 이 때, 제2 채널층(140)과 제1 채널층(130)을 동시에 패터닝하는 것이 바람직하다.Next, referring to FIG. 6B, the
다음으로, 도 6c를 참조하면, 상기 제1 채널층(130)의 양단을 300 ~ 700℃ 사이의 열 또는 레이저 방사 등의 방법으로 도핑하여 소스 영역(150a) 및 드레인 영역(150b)을 형성한다(S540). 이 때, 도핑되지 않은 영역은 채널 영역(150c)이 된다.Next, referring to FIG. 6C, the
다음으로, 도 6d를 참조하면, 소스 영역(150a) 및 드레인 영역(150b)이 형성된 기판(110) 상부에 투명 전극(160)을 형성한다(S550). 여기에서, 상기 투명 전극(160)은 In-Sn-O, Al-Zn-O 등의 ITO(Indium-Tin-Oxide)를 스퍼터링에 의해 증착한 후 마스크를 이용한 노광 공정 및 식각 공정에 의해 패터닝하는 것이 바람직하다.Next, referring to FIG. 6D, the
이어서, 투명 전극(160) 상부에 게이트 절연층(170)을 형성한다(S560). 여기에서, 상기 게이트 절연층(170)은 산화막 또는 질화막으로 이루어지는 것이 바람직하다. Subsequently, the
마지막으로, 상기 게이트 절연층(170) 상부에 게이트 전극(180)을 형성한다(S570). 여기에서, 상기 게이트 전극(180)은 금속, 실리사이드 또는 도핑된 실리콘으로 이루어지는 것이 바람직하다. Finally, the
상술한 바와 같이, 본 발명에 따른 투명 전자 소자의 제조 방법에 따르면, 높은 이동성을 갖는 제2 채널층(140)에 의해 투명 전자 소자의 전체 이동성을 향상 시킬 수 있다. 또한, n-type 채널 및 p-type 채널을 모두 구현할 수 있으므로 제조 공정 및 제조 비용을 절감할 수 있으며, CMOS로 구현이 가능하므로 디스플레이 구동 소자의 설계 마진 및 성능을 크게 향상시킬 수 있다. As described above, according to the method of manufacturing a transparent electronic device according to the present invention, the overall mobility of the transparent electronic device can be improved by the
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far, the present invention has been described with reference to the preferred embodiments, and those skilled in the art to which the present invention belongs may be embodied in a modified form without departing from the essential characteristics of the present invention. You will understand. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.
도 1은 본 발명의 제1 실시예에 따른 투명 전자 소자를 나타낸 도면이다. 1 is a diagram illustrating a transparent electronic device according to a first embodiment of the present invention.
도 2는 본 발명에 따른 투명 전자 소자의 전기적 특성을 나타낸 도면이다.2 is a view showing the electrical characteristics of the transparent electronic device according to the present invention.
도 3은 본 발명의 제2 실시예에 따른 투명 전자 소자를 나타낸 도면이다. 3 is a diagram illustrating a transparent electronic device according to a second embodiment of the present invention.
도 4는 본 발명의 제3 실시예에 따른 투명 전자 소자를 나타낸 도면이다. 4 is a diagram illustrating a transparent electronic device according to a third embodiment of the present invention.
도 5는 본 발명에 따른 투명 전자 소자의 제조 방법을 설명하기 위한 흐름도이다.5 is a flowchart illustrating a method of manufacturing a transparent electronic device according to the present invention.
도 6a 내지 도 6d는 본 발명에 따른 투명 전자 소자의 제조 방법을 공정별로 나타낸 단면도이다.6A to 6D are cross-sectional views illustrating a method of manufacturing a transparent electronic device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100A, 100B, 100C : 투명 전자 소자100A, 100B, 100C: transparent electronic device
110 : 기판 120 : 버퍼층110
130 : 제1 채널층 140 : 제2 채널층130: first channel layer 140: second channel layer
150a : 소스 영역 150b: 드레인 영역150a:
150c : 채널 영역 160 : 투명 전극150c: channel region 160: transparent electrode
170 : 게이트 절연층 180 : 게이트170: gate insulating layer 180: gate
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070132744A KR100957780B1 (en) | 2007-12-17 | 2007-12-17 | Transparent electronic device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070132744A KR100957780B1 (en) | 2007-12-17 | 2007-12-17 | Transparent electronic device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090065263A KR20090065263A (en) | 2009-06-22 |
| KR100957780B1 true KR100957780B1 (en) | 2010-05-13 |
Family
ID=40993652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070132744A Expired - Fee Related KR100957780B1 (en) | 2007-12-17 | 2007-12-17 | Transparent electronic device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100957780B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101675115B1 (en) * | 2010-01-12 | 2016-11-22 | 삼성전자주식회사 | Oxide thin film transistor and manufacturing method of the same |
| KR101700882B1 (en) | 2010-05-20 | 2017-02-01 | 삼성디스플레이 주식회사 | Oxide semiconductor thin film transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321305A (en) * | 1996-05-24 | 1997-12-12 | Sharp Corp | Thin film transistor and liq. crystal display using the same |
| JPH11204435A (en) | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| KR20080074515A (en) * | 2007-02-09 | 2008-08-13 | 삼성전자주식회사 | Thin Film Transistor and Manufacturing Method Thereof |
-
2007
- 2007-12-17 KR KR1020070132744A patent/KR100957780B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321305A (en) * | 1996-05-24 | 1997-12-12 | Sharp Corp | Thin film transistor and liq. crystal display using the same |
| JPH11204435A (en) | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method thereof |
| KR20080074515A (en) * | 2007-02-09 | 2008-08-13 | 삼성전자주식회사 | Thin Film Transistor and Manufacturing Method Thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090065263A (en) | 2009-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI438868B (en) | Complementary gold-oxygen semi-transistor and manufacturing method thereof | |
| KR101270172B1 (en) | Oxide thin film transistor and manufacturing method for the same | |
| JP5536328B2 (en) | Transistor and manufacturing method thereof | |
| US7189992B2 (en) | Transistor structures having a transparent channel | |
| KR101344483B1 (en) | Thin film transistor | |
| JP2007284342A (en) | ZnO semiconductor thin film, method for manufacturing ZnO thin film transistor, and ZnO thin film transistor to which the method is applied | |
| US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
| CN101304046A (en) | Thin film transistor and manufacturing method thereof | |
| KR20090119666A (en) | Semiconductor device and manufacturing method | |
| US20040155270A1 (en) | Transparent double-injection field-effect transistor | |
| JP2008091896A (en) | Inverter | |
| CN103367455A (en) | Semiconductive device and thin film transistor | |
| KR20100027377A (en) | Thin film transistor array substrate and method of fabricating the same | |
| CN106486499B (en) | A circuit structure and manufacturing method and display panel | |
| CN101752426A (en) | Thin film transistor, display unit, and method of manufacturing thin film transistor | |
| US20100019239A1 (en) | Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor | |
| US8842229B2 (en) | Thin film transistor substrate, method for producing same, and display device | |
| KR20110052939A (en) | Transistors, manufacturing methods thereof, and electronic devices including the transistors | |
| CN109661729A (en) | Active-matrix substrate and its manufacturing method | |
| US20130221360A1 (en) | Thin film transistor having atomic-doping layer | |
| CN110993695A (en) | GSD TFT device and method of making the same | |
| CN105552035A (en) | Manufacturing method for low-temperature poly-silicon TFT (thin film transistor) array substrate and structure thereof | |
| US20180315860A1 (en) | Vertical thin-film transistor with multiple-junction channel | |
| KR101023491B1 (en) | Transistor Structure and Manufacturing Method Thereof | |
| KR100957780B1 (en) | Transparent electronic device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20071217 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20091022 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100428 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100506 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20100507 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130424 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140430 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150427 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150427 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160427 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160427 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180426 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180426 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20200217 |