KR100940164B1

KR100940164B1 - 서브마운트 및 반도체 장치

Info

Publication number: KR100940164B1
Application number: KR1020047017495A
Authority: KR
Inventors: 다까시 이시이; 겐지로 히가끼; 야스시 쯔즈끼
Original assignee: 스미토모덴키고교가부시키가이샤
Priority date: 2002-04-30
Filing date: 2003-04-24
Publication date: 2010-02-03
Anticipated expiration: 2023-04-24
Also published as: WO2003094220A1; EP1564803A1; EP1564803A4; CN1650411A; CN100394567C; US7015583B2; JP3509809B2; KR20050006216A; JP2002368020A; US20050167679A1

Abstract

본 발명은 높은 접합 강도로 반도체 발광 소자를 부착할 수 있는 서브마운트를 제공한다. 서브마운트는, 서브마운트 기판과, 서브마운트 기판의 주표면 위에 형성된 땜납층과, 그들 사이에, 서브마운트 기판측으로부터 천이 원소의 적어도 1종을 주성분으로 하는 천이 원소층과 귀금속의 적어도 1종을 주성분으로 하는 귀금속층이 적층된 땜납 밀착층을 구비한다. 반도체 장치는 서브마운트의 땜납층 상에 탑재된 반도체 발광 소자를 구비한다.

서브마운트, 땜납 밀착층, 반도체 발광 소자

Description

서브마운트 및 반도체 장치{SUBMOUNT AND SEMICONDUCTOR DEVICE}

본 발명은, 서브마운트 및 그것을 이용한 반도체 장치에 관한 것으로, 보다 특정적으로는, 반도체 발광 소자를 탑재하는 서브마운트 및 이 서브마운트를 이용한 반도체 장치에 관한 것이다. 또, 본 발명의 「반도체 발광 소자」는, 예를 들면 레이저 다이오드나 발광 다이오드와 같은 것을 가리킨다.

종래, 반도체 발광 소자를 구비하는 반도체 장치가 알려져 있다. 이러한 반도체 장치의 일종은, 도 7에 도시한 바와 같이 서브마운트(3)에 반도체 발광 소자를 탑재함으로써 제조된다. 도 7은 종래의 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다. 도 7을 참조하여, 종래의 반도체 장치의 제조 방법을 설명한다.

도 7에 도시한 바와 같이, 종래의 반도체 장치(1)의 제조 방법에서는, 우선 반도체 발광 소자(2)를 탑재하기 위한 서브마운트(3)를 준비한다. 서브마운트는, 세라믹의 기판(4)과, 그 기판 위에 형성된 티탄(Ti)을 포함하는 막 및 백금(Pt)을 포함하는 막으로 이루어진 적층막(Ti/Pt 적층막(5))과, 이 적층막 위에 형성된 전극층으로서의 금(Au)막(6)과, 이 막 위에 형성된 백금(Pt)을 포함하는 땜납 배리어층(107)과, 그 배리어층 위에 형성된 금(Au) 주석(Sn)계 땜납을 포함하는 땜납층(8)으로 이루어진다. Ti/Pt 적층막, Au막, 땜납 배리어층 및 땜납층을 형성하는 방법은, 종래의 증착법, 스퍼터링법 혹은 도금법 등의 성막 방법 및 포토리소그래피법 혹은 메탈 마스크법 등의 패터닝 방법을 이용할 수 있다.

도 7에 도시한 바와 같은 서브마운트를 준비한 후, 서브마운트의 땜납을 가열 용융하고, 반도체 발광 소자로서의 레이저 다이오드(2)를 땜납 위의 소정의 위치에 탑재한다(다이 본드 공정을 실시한다). 이 후, 도시하지 않은 히트싱크에 서브마운트의 이면측을 땜납 등으로 접속·고정함으로써, 반도체 발광 소자를 구비하는 반도체 장치를 얻을 수 있다.

또한, 반도체 발광 소자의 다이 본드 공정에서, 가열에 의해서 발생하는 반도체 발광 소자의 손상을 저감시키기 위해서, 상기 금 주석계 땜납보다 용융 온도가 낮은 납(Pb) 주석(Sn)계 땜납이나 은(Ag) 주석(Sn)계 땜납이, 땜납층으로서 이용되는 경우도 있다. 은 주석계 땜납을 이용한 경우, 동시에 무연화도 달성할 수 있다.

한편, 예를 들면 CD 장치나 DVD 장치의 기입 속도의 고속화나 레이저 가공기의 고출력화 등에 따른 반도체 발광 소자의 고출력화가 진행되고 있고, 이들에 이용되는 반도체 장치에는 보다 높은 실용 신뢰성이 필요로 되고 있다. 그 실현을 위한 하나의 요망 사항으로서, 반도체 발광 소자와 서브마운트의 높은 접합 강도가 있다.

<발명의 개시>

본 발명은, 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 본 발명의 목적은, 반도체 발광 소자를 높은 강도로 접합하는 것이 가능한 서브마운트 및 그 서브마운트를 이용한 반도체 장치를 제공하는 것이다.

본 발명에 따른 서브마운트는, 서브마운트 기판과, 서브마운트 기판의 주표면 위에 형성된 땜납층과, 서브마운트 기판과 땜납층 사이에 땜납 밀착층을 구비한다. 그 땜납층의 땜납은 무연(lead-free)이며, 그 땜납 밀착층은, 땜납층측의 면에 귀금속 중 적어도 1종을 주성분으로 하는 귀금속층 1층이 형성되며, 그 귀금속층 1층의 서브마운트측의 면에 천이 원소 중 적어도 1종을 주성분으로 하는 천이 원소층이 면접촉하도록 형성되며, 땜납 밀착층의 땜납층측의 면이 상기 땜납층에 면접촉하도록 형성되어 있다. 그리고, 반도체 발광 소자를 땜납층에 접합하였을 때에 반도체 발광 소자와의 접합 강도가 40MPa 이상으로 된다. 이와 같이 구성된 서브마운트에서는, 땜납층 바로 아래에 땜납의 접합을 강고한 것으로 하는 땜납 밀착층이 형성되어 있기 때문에, 반도체 발광 소자와 서브마운트의 접합 강도를 높일 수 있다. 또한, 천이 원소층은, 4A족 원소, 5A족 원소 또는 6A족 원소 및 그 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하는 층이어도 되고, 또한 조성이 서로 다른 복수의 층이 적층되어 있어도 된다.

접합 강도를 높이기 위해서 그리고 가격면에서, 천이 원소층 및 귀금속층의 막 두께는 0 초과 1㎛ 이하인 것이 바람직하다. 보다 바람직하게는, 천이 원소층의 막 두께는, 0.01㎛ 이상 0.2㎛ 이하이고, 귀금속층의 막 두께는, 0.01㎛ 이상 0.1㎛ 이하이다.

바람직하게는, 천이 원소층에는, 티탄(Ti), 바나듐(V), 크롬(Cr), 지르코늄(Zr), 니오븀(Nb) 및 그 합금으로 이루어진 군으로부터 선택된 적어도 1종이 주성분으로서 포함되고, 귀금속층에는, 금(Au), 백금(Pt), 팔라듐(Pd) 및 그 합금으로 이루어진 군으로부터 선택된 적어도 1종이 주성분으로서 포함된다. 이 경우, 땜납 의 접합 강도를 한층 더 높일 수 있다.

바람직하게는, 땜납층은 은 주석계 땜납을 주성분으로 한다. 이 경우, 무연화를 실현할 수 있음과 함께, 반도체 발광 소자의 접합 온도를 낮게 설정할 수 있기 때문에, 가열에 의해서 발생하는 반도체 발광 소자의 손상을 저감시킬 수 있다.

또한, 용융 전의 땜납층은 은을 주성분으로 하는 층과 주석을 주성분으로 하는 층이 적층된 구성이어도 된다.

또한, 서브마운트 기판과 땜납 밀착층 사이에 전극층을 더 구비하고 있어도 된다. 이 경우, 전극층을 땜납 밀착층의 기초막으로서 이용할 수도 있다.

또한, 서브마운트 기판과 땜납 밀착층 사이의, 서브마운트 기판의 표면에 접촉하도록 형성된 밀착층과, 밀착층 위에 형성된 확산 방지층을 구비하고 있어도 된다. 이 경우, 전극층은 확산 방지층 위에 배치되어 있다.

또한, 밀착층은 티탄을 포함하고, 확산 방지층은 백금을 포함하고, 전극층은 금을 포함하는 구성으로 해도 된다.

바람직하게는, 서브마운트 기판은 질화 알루미늄 소결체를 포함한다. 이 경우, 질화 알루미늄은 열전도율이 높기 때문에, 방열 특성이 우수한 서브마운트를 얻을 수 있다.

본 발명에 따른 반도체 장치는, 상술한 것 중 어느 하나의 서브마운트와, 땜납층 위에 탑재된 반도체 발광 소자를 구비한다. 이러한 반도체 장치에서는, 반도체 발광 소자를 높은 강도로 서브마운트에 접합하는 것이 가능하여, 반도체 장치의 실용 신뢰성을 향상시킬 수 있다.

도 1은 본 발명에 따른 반도체 장치의 실시 형태 1을 도시하는 단면 모식도.

도 2는 도 1에 도시한 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도.

도 3은 본 발명에 따른 반도체 장치의 실시 형태의 일례를 도시하는 단면 모식도.

도 4는 도 3에 도시한 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도.

도 5는 본 발명에 따른 반도체 장치의 실시 형태의 다른 일례를 도시하는 단면 모식도.

도 6은 도 5에 도시한 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도.

도 7은 종래의 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도.

<발명을 실시하기 위한 최량의 형태>

이하, 도면에 기초하여 본 발명의 실시 형태를 설명한다. 도 1, 도 3 및 도 5는, 본 발명에 따른 반도체 장치의 실시 형태의 일례를 도시하는 단면 모식도이다. 또한, 도 2, 도 4 및 도 6은, 각각 도 1, 도 3 및 도 5에 도시한 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도로서, 땜납 용융 전의 상태를 도시한 것이다. 또, 이하의 도면에서 동일 또는 상당하는 부분에는 동일한 참조 번호를 붙 여서 그 설명을 반복하지 않는다.

도 1에 도시한 바와 같이, 반도체 장치(1)는, 서브마운트(3)에 반도체 발광 소자로서의 레이저 다이오드(2)가 탑재된 구조를 갖고 있다. 서브마운트는, 예를 들면 질화 알루미늄(AlN) 소결체로 이루어진 서브마운트용 기판(4)과, 밀착층으로서의 티탄(Ti)막(5b) 및 확산 방지층으로서의 백금(Pt)막(5a)의 적층막(5)(Ti/Pt 적층막(5))과, 이 Ti/Pt 적층막(5) 위에 형성된 전극층으로서의 금(Au)막(6)과, 이 Au막 위에 형성되어, 천이 원소층으로서의 티탄(Ti)막(7b) 및 귀금속층으로서의 백금(Pt)막(7a)의 적층으로 이루어진 땜납 밀착층막(7)과, 땜납 밀착층 위에 형성된 땜납층(8)으로서의 은 주석(AgSn)계 땜납으로 이루어진다.

도 1 및 도 2에 도시한 바와 같이, 레이저 다이오드와, 서브마운트는, 땜납층에 의해서 접속되어 있다. 레이저 다이오드의 폭과, 땜납층의 폭과, 땜납 밀착층의 폭은, 거의 동일하다. 또한, 도 3∼도 6에 도시한 바와 같이, 땜납 용융 전 또는 용융 후의 상태에서, 땜납층의 폭 및 길이는, 레이저 다이오드의 폭 및 길이보다 커도 되고 작아도 되며, 땜납 밀착층의 폭 및 길이는 땜납층의 폭 및 길이보다도 커도 되고 작아도 된다.

도 1에 도시한 반도체 장치에서는, 서브마운트를 구성하는 기판의 재료로서, 세라믹스, 반도체, 혹은 금속을 이용해도 된다. 세라믹스로서는, 예를 들면 상술한 질화 알루미늄(AlN), 산화 알루미늄(Al₂O₃), 탄화 규소(SiC), 질화 규소(Si₃N₄) 등을 주성분으로 한 것과, 반도체로서는, 예를 들면 실리콘(Si)을 주성분으로 한 것과, 금속으로서는, 예를 들면 구리(Cu), 텅스텐(W), 몰리브덴(Mo), 철(Fe) 및 이들을 포함하는 합금 및 구리-텅스텐(Cu-W)과 같은 복합 재료를, 각각 예로 들 수 있다.

기판은, 열전도율이 높은 재료를 이용하는 것이 바람직하다. 그 열전도율은, 바람직하게는 100W/mK 이상이고, 보다 바람직하게는 170W/mK 이상이다. 또한, 그 열팽창 계수는, 레이저 다이오드를 구성하는 재료의 열팽창 계수에 근사하고 있는 것이 바람직하다. 예를 들면 레이저 다이오드가 갈륨 비소(GaAs) 혹은 인듐 인(InP) 등을 이용하는 경우, 기판의 열팽창 계수는, 바람직하게는 10×10^-6/K 이하이고, 보다 바람직하게는 5×10^-6/K 이하이다.

기판(4)에 세라믹을 이용한 경우, 그 상면과 그것에 대향하는 하면 사이를 접속하는 관통 홀 혹은 그 내부에 도체(비아 필)가 충전된 비아홀이 형성되어 있어도 된다. 비아홀에 충전되는 도체(비아 필)의 주성분으로서는, 바람직하게는 고융점 금속, 특히 텅스텐(W)이나 몰리브덴(Mo)을 이용할 수 있다. 또, 이들에 티탄(Ti) 등의 천이 금속, 혹은 유리 성분이나 기판 재료(예를 들면 질화 알루미늄(AlN))가 더 포함되어 있어도 된다.

기판의 표면 거칠기인, Ra는, 바람직하게는 1㎛ 이하, 보다 바람직하게는 0.1㎛ 이하이다. 또한, 그 평면도는, 바람직하게는 5㎛ 이하, 보다 바람직하게는 1㎛ 이하이다. Ra가 1㎛을 초과하거나 평면도가 5㎛를 초과한 경우, 레이저 다이오드의 접합 시에 서브마운트와의 사이에 간극이 발생하기 쉬워져서, 그것에 의해 레이저 다이오드를 냉각하는 효과가 저하하는 경우가 있다. 또, 표면 거칠기 Ra 및 평면도는 JIS 규격(각각 JISB0601 및 JISB0621)에 규정되어 있다.

또한, Ti/Pt 적층막을 구성하는 Ti막(티탄(Ti)을 포함하는 막)은, 기판과의 밀착성을 높이기 위한 밀착층으로서, 기판의 상부 표면에 접촉하도록 형성된다. 그 재료로서는, 예를 들면 티탄(Ti), 바나듐(V), 크롬(Cr), 니켈 크롬 합금(NiCr), 지르코늄(Zr), 니오븀(Nb), 탄탈(Ta), 및 이들의 화합물을 이용할 수 있다. 또한, 기판이 금속, 합금 혹은 금속을 포함하는 복합 재료인 경우에는, 밀착층은 형성하지 않아도 된다.

또한, Ti/Pt 적층막을 구성하는 백금(Pt)막은 확산 방지층으로서, Ti막의 상부 표면 위에 형성된다. 그 재료로서는, 예를 들면 백금(Pt), 팔라듐(Pd), 니켈 크롬 합금(NiCr), 니켈(Ni), 몰리브덴(Mo) 등을 이용할 수 있다. 또, 전극층의 주성분은, 통상 Au가 이용된다.

또한, 땜납 밀착층과 전극층 사이에 땜납 배리어층이 형성되어 있어도 된다. 그 재료로서는, 예를 들면 백금(Pt), 니켈 크롬 합금(NiCr), 니켈(Ni) 등을 이용할 수 있다. 땜납 배리어층의 폭 및 길이는, 땜납 밀착층의 이들보다 커도 되고 작아도 된다.

또한, 땜납층의 재료로서는, 상술한 은 주석(AgSn)계 땜납 외에, 예를 들면 주석(Sn), 인듐(In) 등의 저융점 금속 땜납, 또는 금 주석(AuSn)계 땜납, 금 게르마늄(AuGe)계 땜납, 인듐 주석(InSn)계 땜납 등의 합금 땜납, 혹은 이들을 조합한 땜납을 이용할 수 있다. 또한, 용융 전의 땜납층의 형태로서는, 예를 들면 도 2의 참조 번호 8a, 8b에 도시한 바와 같이, 상기한 합금 땜납의 각각의 금속종이 적층되어 있어도 된다. 또, 땜납층에 은 주석(AgSn)계 땜납을 이용하는 경우의 은(Ag)량은, 0질량% 이상 72질량% 이하, 금 주석(AuSn)계 땜납을 이용하는 경우의 금(Au)량은, 65 질량% 이상 85질량% 이하 혹은 5질량% 이상 20질량% 이하인 것이 바람직하다.

또, 상술한 Ti/Pt 적층막, Au막, 땜납 밀착층, 땜납 배리어층 및 땜납층을, 총칭하여 이하 메탈라이즈층이라고도 한다. 메탈라이즈층의 형성 방법으로서는, 종래부터 이용되고 있는 성막 방법을 적용할 수 있다. 예를 들면, 증착법, 스퍼터링법 등의 박막 형성 방법, 혹은 도금법 등이 있다. 또한, 상술한 Ti/Pt 적층막, Au막, 땜납 밀착층 및 땜납층의 패터닝 방법에는, 예를 들면 포토리소그래피를 이용한 리프트 오프법, 화학 에칭법, 드라이 에칭법, 또는 메탈 마스크법 등이 있다.

상술한 Ti/Pt 적층막의 티탄(Ti)막의 두께는, 0.01㎛ 이상 1.0㎛ 이하, 백금(Pt)막의 두께는, 0.01㎛ 이상 1.5㎛ 이하가, 각각 바람직하다. 전극층으로서의 Au막의 두께는, 0.1㎛ 이상 10㎛ 이하가, 땜납층의 두께는 바람직하게는 0.1㎛ 이상 10㎛ 이하가, 각각 바람직하다. 땜납 배리어층을 형성하는 경우, 그 두께는 바람직하게는 0.01㎛ 이상 1.5㎛ 이하이다.

본 발명의 반도체 발광 소자의 재료로서는, 예를 들면 GaAs, InP, GaN과 같은, 화합물 반도체를 예로 들 수 있다. 발광부는, 상면 혹은 하면 중 어느 하나라도 된다. 또, 하면 발광형 레이저 다이오드(레이저 다이오드와 땜납층과의 접합부에 대향하는 레이저 다이오드의 측면측에서 레이저 다이오드의 발광부가 형성되어 있는 방식)의 경우, 발열부인 발광부가 기판에 보다 가까운 위치에 배치되기 때문에, 반도체 장치의 방열성을 보다 향상시킬 수 있다.

레이저 다이오드의 표면에는 실리콘 산화막(SiO₂) 등의 절연층 및 전극층 등의 메탈라이즈층이 형성된다. 전극층으로서의 금(Au)층의 두께는, 땜납층과의 양호한 습윤성을 확보하기 위해서, 0.1㎛ 이상 10㎛ 이하인 것이 바람직하다.

또, 도 1에 도시한 반도체 장치는, 도시되어 있지 않지만, 히트싱크에 땜납 등을 이용하여 접속되어 있어도 된다. 구체적으로는, 기판의 Ti/Pt 적층막이 형성된 면과는 반대측 면 위에 밀착층, 확산 방지층 등을 형성한 후, 예를 들면 기판의 이면과 히트싱크 사이에 시트형상의 땜납(땜납 박)을 배치하고, 이것을 통하여 서브마운트에 히트싱크가 접합된다. 또, 땜납 박은, 미리 기판 이면의 메탈라이즈층 위에 형성해도 된다. 그 경우에는, 레이저 다이오드와 히트싱크를 동시에 기판에 접합할 수 있다.

히트싱크의 재료로서는, 예를 들면 금속 혹은 세라믹스 등을 이용할 수 있다. 금속으로서는, 예를 들면 구리(Cu), 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 철(Fe), 이들의 금속을 포함하는 합금 및 복합 재료를 이용할 수 있다. 또, 땜납 접합을 쉽게 하기 위해서, 히트싱크의 표면에는 니켈(Ni), 금(Au) 또는 이들 금속을 포함하는 막을 형성하는 것이 바람직하다. 이들의 막은, 증착법이나 도금법으로 형성할 수 있다. 히트싱크의 열전도율은, 바람직하게는 100W/mK 이상이다.

다음으로, 도 2를 이용하여, 도 1에 도시한 반도체 장치의 제조 방법을, 질 화 알루미늄 소결체를 기판으로 한 경우를 상정하여 설명한다.

우선 제1 공정으로서 기판을 제조한다. 이 종류의 서브마운트는 길이, 폭이 겨우 수㎜ 정도로 작기 때문에, 통상은 예를 들면 길이, 폭이 50㎜ 정도의 기판 모재를 제작하고, 이것에 메탈라이즈층을 형성한 후, 소정 사이즈로 미세하게 절단 분할하는 방법으로 제조된다. 이하, 이 수순을 따라서 설명한다. 따라서, 이 공정에서의 기판 모재의 사이즈는, 예를 들면 폭을 50㎜, 길이를 50㎜, 두께를 0.4㎜로 한다. 또, 기판 재료인 질화 알루미늄(AlN) 소결체의 제조 방법에는, 통상의 방법을 적용할 수 있다.

다음으로, 제2 공정에서 기판의 표면을 연마한다. 연마 후의 기판의 표면 거칠기 Ra는, 바람직하게는 1.0㎛ 이하, 보다 바람직하게는 0.1㎛ 이하로 한다. 연마 방법으로서는, 예를 들면 연삭반, 샌드 블러스트, 샌드페이퍼 또는 지립에 의한 연마 등의 통상의 방법을 적용할 수 있다.

다음으로, 도 2에서 도시한 바와 같이, 밀착층으로서의 Ti막(5b), 확산 방지층으로서의 Pt막(5a) 및 전극층으로서의 Au막(6)을 소정의 패턴으로 형성하기 위해서, 제3 공정으로서 패터닝을 행한다. 이 패터닝에서는, 예를 들면 포토리소그래피법을 이용하여, 각각의 막이 형성되어야 하는 영역 외의 기판 부분에 레지스트막을 형성한다.

제4 공정은, 밀착층인 Ti막을 증착하는 공정이다. 막의 두께는, 예를 들면 0.1㎛으로 한다.

제5 공정은, 밀착층 위에 확산 방지층인 Pt막을 형성한다. 막의 두께로서 는, 예를 들면 0.2㎛로 한다.

제6 공정에서는, 전극층인 Au막을 증착한다. 막의 두께는, 예를 들면 0.6㎛로 한다.

제7 공정은 리프트 오프 공정이다. 이 공정에서는 제3 공정의 패터닝 공정에서 형성한 레지스트막을, 레지스트 박리액에 의해서, 그 레지스트막 위에 놓여진 밀착층, 확산 방지층 및 전극층 각각의 막의 부분과 함께 제거한다. 그 결과, 기판 위에 소정의 패턴을 갖는 3개의 막을 형성할 수 있다.

제8 공정에서는, 땜납 밀착층을 증착한다. 여기서는, 메탈 마스크법을 이용하여 전극층 위에 천이 원소층으로서의 Ti막(7b), 계속해서 귀금속층으로서의 Pt막(7a)을 각각 증착한다. 이 때 형성되는 Ti막과 Pt막의 두께는, 각각 예를 들면 0.08㎛ 및 0.05㎛로 한다.

땜납 밀착층을 형성하는 공정에서, 성막 분위기로부터 수분이나 산소 등의 불순물 가스를 저감하기 위해서, 성막 전의 챔버 내의 압력(도달 진공도)은, 5.0×10^-4㎩ 이하가 바람직하고, 보다 바람직하게는 1.0×10^-4㎩ 이하이다. 또한, 땜납 밀착층의 기초에 대한 밀착성을 향상시키기 위해서, 땜납 밀착층의 성막 시의 기판의 표면 온도는 20℃ 이상 350℃ 이하, 바람직하게는 100℃ 이상 250℃ 이하이다.

다음으로, 제9 공정으로서 진공 증착법에 의해, 땜납 밀착층 위에 땜납층(8)을 형성한다. 여기서는, 메탈 마스크법을 이용하여, 도 2에 도시한 바와 같이, 땜납 밀착층 위에 Ag/Sn 적층 땜납층으로서의 Ag막(8b)을 증착하고, 계속해서 Sn막 (8a)을 증착한다. 이 때 형성되는 Ag막과 Sn막의 두께는, 각각 예를 들면 1.5㎛ 및 3.0㎛로 한다.

땜납층을 형성하는 공정에서, 성막 분위기로부터 수분이나 산소 등의 불순물 가스를 저감하기 위해서, 성막 전의 챔버 내의 압력(도달 진공도)은, 5.0×10^-4㎩ 이하로 하는 것이 바람직하고, 보다 바람직하게는 1.0×10^-4㎩ 이하이다. 또한, 땜납층의 땜납 밀착층에 대한 밀착성을 향상시키기 위해서, 땜납층의 성막 시의 기판의 표면 온도는, 20℃ 이상이고, 땜납의 액상 생성 온도보다도 10℃ 낮은 온도 이하로 하는 것이 바람직하다.

또, 소정의 패턴을 갖는 땜납 밀착층 및 땜납층의 형성 방법으로서는, 상술한 메탈 마스크법 대신에 전술한 포토리소그래피법을 이용해도 된다.

다음으로, 제10 공정에서, 그 모재 기판을 원하는 서브마운트의 길이, 폭으로 절단 분할하여, 도 2에 도시한 서브마운트(3)를 얻는다.

다음의 제11 공정에서는, 반도체 발광 소자로서의 레이저 다이오드(2)를 접합한다. 구체적으로는, 도 2에 도시한 바와 같이, 가열에 의해 용융한 땜납층(8) 위에, 화살표(9)로 나타낸 바와 같이 그 소자를 배치하고, 땜납층에 의해서 서브마운트에 접합한다. 이와 같이 하여, 도 1의 반도체 장치(1)가 완성된다.

이상과 같은 본 발명의 서브마운트 및 반도체 장치에서는, 땜납층의 바로 아래에 땜납의 접합을 강고한 것으로 하는 천이 원소층과 귀금속층이 적층된 땜납 밀착층이 형성되어 있기 때문에, 반도체 발광 소자와 서브마운트의 접합 강도를 한층 더 높일 수 있다. 그 결과, 반도체 장치의 실용 신뢰성을 한층 더 향상시킬 수 있다.

실시예

(샘플의 제작과 평가)

이하의 방법에 의해, 표 1 및 표 2에 도시되는 시료 1 내지 29의 서브마운트를 제조했다. 시료 1 내지 25가 실시예에 대응하고, 시료 26 내지 29가 비교예에 대응한다.

우선, 표 1에 도시한 재질의 기판을 준비했다. 치수는 모두, 세로×가로×두께는 50㎜×50㎜×0.4㎜로 했다. 이 기판의 표면을 연마하여, 주표면(4f)의 거칠기 Ra를 0.05㎛으로 했다. 다음으로, 포토리소그래피를 이용한 리프트 오프법과 진공 증착법에 의해, 두께가 0.1㎛인 Ti막(5b)와 두께가 0.2㎛인 Pt막(5a)와 두께가 0.6㎛인 Au막(6)으로 이루어진 메탈라이즈층을 형성했다. 또, 시료 7에 대해서는, 상기 메탈라이즈층 대신에 두께가 1.0㎛인 Ni 도금막과 두께가 1.0㎛인 Au 도금막으로 이루어진 메탈라이즈층을 형성했다.

다음으로, 땜납 밀착층(7)으로 되는 천이 원소층 및 귀금속층을 메탈 마스크법과 진공 증착으로 메탈라이즈층 위에 형성했다. 천이 원소층 및 귀금속층의 조성, 막 두께 및 증착의 조건은 표 1에 도시한 바와 같다.

그 후, 모든 시료에 대하여, 땜납층(8)을 메탈 마스크법과 진공 증착으로 형성했다. 땜납층의 조성, 막 두께 및 증착의 조건은 표 1에 도시한 바와 같다. 표 1 중의「땜납 조성」은, 땜납층을 구성하는 원소의 질량비를 도시한다.

또한, 기판(4)을 절단함으로써, 세로×가로×두께가 1.2㎜×1.5㎜×0.3㎜인 서브마운트를, 각각의 시료 1 내지 29에 대하여, 10개씩 제작했다. 그리고, 각각의 시료에 대하여, 땜납층을 질소 분위기 중에서 가열에 의해 용융시켜 레이저 다이오드(2)를 접합했다. 그 접합 온도는 표 1에 도시한 바와 같다.

이와 같이 하여 얻어진 반도체 장치(1)(도 1 참조)의, 레이저 다이오드의 서브마운트에 대한 접합 강도를 MIL-STD-883C METHOD 2019.4에 기초한 다이 시어 시험(DIE SHEAR STRENGTH TEST)에 의해 측정하고, 각 시료 번호의 10개의 시료의 접합 강도의 평균값을 구한다. 그 결과도 표 1에 도시한다.

표 1의 결과로부터, 본 발명에 따른 서브마운트 및 반도체 장치에서는, 비교예의 이들에 비교하여, 반도체 발광 소자와 서브마운트의 접합 강도가 향상되고 있는 것을 알 수 있다.

금회 개시된 실시 형태 및 실시예는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 실시 형태 및 실시예가 아니고 특허 청구의 범위에 의해서 도시되며, 특허 청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

이와 같이, 본 발명에 따르면, 땜납층의 바로 아래에 땜납의 접합을 강고한 것으로 하는 천이 원소층과 귀금속층이 적층된 땜납 밀착층을 형성함으로써, 반도체 발광 소자와 서브마운트의 접합 강도를 한층 더 높일 수 있다. 그 결과, 반도체 장치의 실용 신뢰성을 한층 더 향상시킬 수 있다.

Claims

서브 마운트 기판과, 상기 서브 마운트 기판의 주표면 위에 형성된 땜납층을 구비한 서브 마운트에 있어서,

상기 땜납층의 땜납은 무연(lead-free)이고, 상기 서브 마운트 기판과 상기 땜납층 사이에 땜납 밀착층을 구비하고, 상기 땜납 밀착층은, 상기 땜납층측의 면에 귀금속 중 적어도 1종을 주성분으로 하는 귀금속층 1층이 형성되고, 상기 귀금속층 1층의 서브 마운트측의 면에 천이 원소 중 적어도 1종을 주성분으로 하는 천이 원소층이 면접촉하도록 형성되고, 상기 땜납 밀착층의 상기 땜납층 측의 면이 상기 땜납층에 면접촉하도록 형성되고, 반도체 발광 소자를 상기 땜납층에 접합하였을 때에 상기 반도체 발광 소자와의 접합 강도가 40㎫ 이상으로 되는 서브 마운트.
제1항에 있어서,

상기 천이 원소층 및 상기 귀금속층의 막 두께가, 0 초과 1㎛ 이하인 서브 마운트.
제1항에 있어서,

상기 천이 원소층은, 티탄, 바나듐, 크롬, 지르코늄, 니오븀 및 그 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하고, 상기 귀금속층은, 금, 백금, 팔라듐 및 그 합금으로 이루어진 군으로부터 선택된 적어도 1종을 주성분으로 하는 서브 마운트.
제1항에 있어서,

상기 땜납층은, 은 주석계 땜납을 주성분으로 하는 서브 마운트.
제4항에 있어서,

상기 땜납층의 용융 전의 형태가, 은을 주성분으로 하는 층과 주석을 주성분으로 하는 층의 적층으로 이루어진 서브 마운트.
제1항에 있어서,

상기 서브 마운트 기판과 상기 땜납 밀착층 사이에 형성된 전극층을 더 구비한 서브 마운트.
제6항에 있어서,

상기 서브 마운트 기판과 상기 땜납 밀착층 사이에서, 상기 서브 마운트 기판의 주표면에 접촉하도록 형성된 밀착층과, 상기 밀착층 위에 형성된 확산 방지층을 더 구비하고,

상기 전극층은 상기 확산 방지층 위에 배치되어 있는 서브 마운트.
제7항에 있어서,

상기 밀착층은 티탄을 포함하고, 상기 확산 방지층은 백금을 포함하고, 상기 전극층은 금을 포함하는 서브 마운트.
제1항에 있어서,

상기 서브 마운트 기판은 질화 알루미늄 소결체를 포함하는 서브 마운트.
제1항의 서브 마운트를 이용한 반도체 장치로서, 상기 땜납층 위에 탑재된 반도체 발광 소자를 구비한 반도체 장치.