KR100929731B1 - Manufacturing Method of Semiconductor Device - Google Patents
Manufacturing Method of Semiconductor Device Download PDFInfo
- Publication number
- KR100929731B1 KR100929731B1 KR1020070123067A KR20070123067A KR100929731B1 KR 100929731 B1 KR100929731 B1 KR 100929731B1 KR 1020070123067 A KR1020070123067 A KR 1020070123067A KR 20070123067 A KR20070123067 A KR 20070123067A KR 100929731 B1 KR100929731 B1 KR 100929731B1
- Authority
- KR
- South Korea
- Prior art keywords
- phosphoric acid
- pad
- solution
- wet etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 본 발명은, 반도체 소자의 소자 분리막 형성 시 인산 용액을 이용한 습식 식각을 통해 패드 산화막 및 패드 질화막을 제거하는 종래 방법과는 달리, 소자 분리막 형성 시 인산 용액을 이용한 1차 습식 식각을 통해 패드 질화막을 제거하고, 잔존하는 패드 질화막 잔류물과 패드 산화막의 일부를 인산 용액과 플루오르계 용액을 이용한 2차 습식 식각 공정을 통해 제거함으로써, 식각 잔류물을 완전히 제거할 수 있고, 산화막의 식각율을 일정하게 유지하여 반도체 소자의 수율을 향상시킬 수 있는 것이다.The present invention relates to a method for manufacturing a semiconductor device, the present invention, unlike the conventional method of removing the pad oxide film and the pad nitride film by wet etching using a phosphoric acid solution when forming the device isolation layer of the semiconductor device, phosphoric acid when forming the device isolation layer By removing the pad nitride film through the first wet etching using a solution and removing the remaining pad nitride film and a part of the pad oxide film through a second wet etching process using a phosphoric acid solution and a fluorine-based solution, the etching residue is completely removed. It can be removed, and the yield of a semiconductor device can be improved by keeping the etching rate of an oxide film constant.
소자 분리막, 패드 산화막, 패드 질화막, 습식 식각 Device Isolation, Pad Oxide, Pad Nitride, Wet Etch
Description
본 발명은 반도체 소자의 제조하는 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 소자 분리막 형성 시 패드 산화막 및 패드 질화막을 식각하는데 적합한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device suitable for etching the pad oxide film and the pad nitride film in forming the device isolation film of the semiconductor device.
잘 알려진 바와 같이, 반도체 소자에는 트랜지스터, 커패시터 등의 단위 소자들이 반도체 소자의 용량에 따라 제한된 다수 개(예를 들면, 수천 내지 수십 억 등)가 집적되는데, 이러한 반도체 소자들은 독립적인 동작 특성을 위해 전기적으로 분리(또는 격리)하는 것이 필요하다.As is well known, semiconductor devices have a large number of unit devices, such as transistors and capacitors, limited by the capacity of the semiconductor device (eg, thousands to billions), which are integrated for independent operation. It is necessary to isolate (or isolate) electrically.
따라서, 이러한 반도체 소자들 간의 전기적인 분리를 위한 방법으로서, 실리콘 기판을 리세스(recess)하고 필드 산화막을 성장시키는 실리콘 부분 산화(LOCOS : LOCal Oxidation of Silicon) 방식과 실리콘 기판을 수직 방향으로 식각하여 절연 물질로 매립하는 섀로우 트렌치 분리(STI : Shallow Trench Isolation) 방식이 잘 알려져 있다.Therefore, as a method for electrical separation between such semiconductor devices, a silicon partial oxidation (LOCOS) method of recessing a silicon substrate and growing a field oxide layer and etching the silicon substrate in a vertical direction Shallow Trench Isolation (STI) is a well known method of filling with insulating material.
이 중에서 섀로우 트렌치 분리 방식의 소자 분리막은 반응성 이온 식각, 플라즈마 식각 등과 같은 건식 식각법을 사용하여 좁고 깊은 섀로우 트렌치를 형성하 고, 그 속에 절연막을 갭필하는 방법으로서, 절연막이 채워진 트렌치 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적을 줄여 미세화에 유리한 방법이다.Among them, the shallow trench isolation device isolation layer is a method of forming narrow and deep shallow trenches using dry etching methods such as reactive ion etching and plasma etching, and gapfilling the insulating film therein. Flattening is advantageous for miniaturization by reducing the area occupied by device isolation regions.
이러한 섀로우 트렌치 분리 방식의 소자 분리막을 형성하는 과정을 설명하면, 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차 형성하고, 이를 소정의 포토 레지스트 패턴에 따라 반도체 기판이 노출되도록 식각한 후에, 패드 질화막을 하드 마스크로 하여 반도체 기판을 식각하여 소자 분리용 트렌치를 형성하고, 형성된 트렌치를 절연 물질로 매립한 후, 그 상부를 평탄화하며, 패드 질화막을 습식 식각을 통해 제거함으로써, 섀로우 트렌치 분리 방식의 소자 분리막을 형성하게 된다. 여기에서, 트렌치를 절연 물질로 매립하기 전에 트렌치 내 표면에 라이너(liner) 산화막을 형성할 수 있다.In describing the process of forming the shallow trench isolation device isolation layer, the pad oxide layer and the pad nitride layer are sequentially formed on the semiconductor substrate, and the pad oxide layer is etched to expose the semiconductor substrate according to a predetermined photoresist pattern. Using a hard mask to etch the semiconductor substrate to form a trench for isolation of the device, filling the formed trench with an insulating material, and then planarizing the upper portion thereof, and removing the pad nitride film by wet etching, thereby forming a shallow trench isolation method. The device isolation layer is formed. Here, a liner oxide film may be formed on the surface of the trench before filling the trench with an insulating material.
이때, 패드 산화막은 패드 질화막과 폴리 실리콘 산화막 계면 사이의 격자 구조 차이에 발생하는 물리적인 스트레스를 완화해주기 위한 중간 보호막 역할을 수행하며, 식각 공정에서 선택비를 이용하여 엔드 포인트(End Point) 형성을 통해 과식각을 방지하며, 임플란트 공정에서 실리콘 기판 표면 보호 및 도우즈 프로파일(Dose Profile) 형성을 위하여 형성한다.In this case, the pad oxide layer serves as an intermediate protective layer to alleviate the physical stress caused by the difference in the lattice structure between the pad nitride layer and the polysilicon oxide interface, and forms the end point using the selectivity in the etching process. To prevent over-etching, and to protect the surface of the silicon substrate in the implant process and to form a dose profile (Dose Profile).
또한, 패드 질화막은 채널이 형성될 부분을 후속 공정으로부터 보호하고, 불순물 유입을 방지하며, 트렌치 공정 이후 라이너 산화막을 형성하는 공정에서 포토 레지스트를 사용할 경우, 파티클 발생 가능성이 있으므로 패드 질화막을 하드 마스크로 이용하여 산화막을 형성하고, 매립된 절연 물질의 평탄화 시 엔드 포인트(End Point)로 이용하기 위하여 형성한다.In addition, the pad nitride film protects the portion where the channel is to be formed from a subsequent process, prevents impurities from being introduced, and when the photoresist is used in the process of forming the liner oxide film after the trench process, the pad nitride film may be formed as a hard mask. An oxide film is formed by using the same, and is formed for use as an end point when planarization of the embedded insulating material.
한편, 소자 분리막을 형성한 후에, 패드 질화막을 식각하는데 대략 80 % - 85 %의 인산 용액을 이용한 습식 식각을 수행하며, 이는 150℃ 이상의 고온에서 공정이 진행된다. 이러한 습식 식각 중에 인산 용액 내 수분이 감소하면, 인산 용액의 농도가 올라가고, 그렇게 되면 패드 질화막의 식각율이 점점 낮아진다. Meanwhile, after the device isolation layer is formed, wet etching using a phosphoric acid solution of about 80% to 85% is performed to etch the pad nitride layer, which is performed at a high temperature of 150 ° C or higher. When the water in the phosphoric acid solution decreases during this wet etching, the concentration of the phosphoric acid solution is increased, and the etching rate of the pad nitride film is gradually lowered.
그리고, 인산 용액을 이용한 습식 식각을 통해 패드 질화막을 제거하고 패드 산화막을 식각하여 모트 왯 에칭(Moat Wet Etching)을 실시하고자 2개의 연속된 인산 베스를 사용하며 첫 번째 인산 베스에 질화막을 4000 Å - 6000 Å으로 성장한 웨이퍼 50(±5ea) 개를 사용하여 시즈닝(Seasoning)을 실시하여 사용하고 있으며, 종래의 모트 왯 에칭 공정은 패드 질화막 제거 이외에 고온 인산 공정에서 성장된 패드 산화막을 식각하는 것을 포함한다. The pad nitride film was removed by wet etching using a phosphate solution, and the pad oxide film was etched using two successive phosphate baths to perform Moat Wet Etching. Seasoning is performed using 50 wafers grown at 6000 GPa (± 5ea), and the conventional Mortium etching process includes etching the pad oxide film grown in a high temperature phosphoric acid process in addition to removing the pad nitride film. .
또한, 모트 왯 에칭 공정의 2nd 인산 베스에서 패드 질화막 잔류물의 제거와 패드 산화막의 인 슈트(in-situ) 식각을 포함하는데, 시즈닝이 실시된 첫 번 째 인산 베스에서 1400 Å - 1800 Å의 패드 질화막을 식각하기 위하여 60분 이상의 딥(Dip) 처리 시간이 필요하며, 인산 용액을 이용하여 패드 질화막과 패드 산화막을 인 슈트로 식각하는 모트 왯 에칭 공정에서 필터 사이즈(Filter size)를 초과하는 옥사이드성 파티클에 의하여 필터 오염이 발생하고 있다.It also includes the removal of pad nitride film residues and in-situ etching of the pad oxide film in the 2nd phosphate bath of the Mott etch process, with a pad nitride film of 1400 Å-1800 에서 in the first phosphate bath subjected to the seasoning. Dip processing time of more than 60 minutes is required to etch the oxides, and oxide particles exceeding the filter size in the wet fin etching process using the phosphoric acid solution to etch the pad nitride film and the pad oxide film into the in-suite. Filter contamination has occurred.
하지만, 종래의 소자 분리막 형성 시에 패드 산화막과 패드 질화막을 식각하는 경우 인산 용액을 이용한 습식 식각을 통해 패드 질화막은 쉽게 제거되는 반면, 패드 산화막은 파티클 형태로 잔존하게 되며, 산화막 파티클에 의하여 오염된 필터는 필터내 압력이 증가하게 되고 증가된 압력은 파티클을 유발하여 웨이퍼표면을 역오염시키는 문제점이 있었다.However, when the pad oxide layer and the pad nitride layer are etched during the formation of a conventional device isolation layer, the pad nitride layer is easily removed through wet etching using a phosphoric acid solution, while the pad oxide layer remains in a particle form and is contaminated by oxide particles. The filter has a problem that the pressure in the filter increases and the increased pressure causes particles to reverse contamination the wafer surface.
또한, 유발된 파티클은 패드 산화막 이외에 잔류물(Residue) 성분을 같이 함유함으로 후속의 추가 세정에서 제거되지 않는 문제점이 있고, 시즈닝이 실시된 인산 베스에서 패드 산화막의 식각시간이 증가됨에 따라 산화물에 의한 인산 베스의 필터 오염을 유발하여 주기적으로 플루오르계 용액(예를 들면, HF 등)을 이용하여 필터 세정을 실시하는 추가 작업이 필요하였다. 일 예로서, 도 1에 도시한 바와 같이 인산 용액은 사용 횟수에 따른 질화막의 식각율에서 큰 차이를 보이지 않는 반면에 도 2에 도시한 바와 같이 인산 용액은 사용 횟수가 증가함에 따라 산화막의 식각율이 크게 저하되어 산화막 식각 능력을 상실하게 된다.In addition, the induced particles contain a residue component in addition to the pad oxide film, and thus may not be removed in subsequent cleaning, and as the etching time of the pad oxide film is increased in the seasoned phosphate bath, Additional work was needed to cause filter contamination of the phosphate bath and periodically perform filter cleaning with a fluorine-based solution (eg, HF, etc.). As an example, as shown in FIG. 1, the phosphoric acid solution does not show a significant difference in the etching rate of the nitride film according to the number of times of use, whereas as shown in FIG. 2, the phosphoric acid solution has an etching rate of the oxide film as the number of times of use increases. This is greatly reduced and the oxide film etching ability is lost.
이에 따라, 본 발명은 반도체 소자의 소자 분리막 형성 과정에서 인산 용액 및 플루오르계 용액을 이용한 습식 식각을 통해 패드 산화막을 효과적으로 식각할 수 있는 반도체 소자의 제조 방법을 제공하고자 한다.Accordingly, the present invention is to provide a method for manufacturing a semiconductor device that can effectively etch the pad oxide film through wet etching using a phosphoric acid solution and a fluorine-based solution in the process of forming a device isolation layer of the semiconductor device.
또한, 본 발명은 반도체 소자의 소자 분리막 형성 과정에서 패드 산화막을 식각할 때, 플루오르계 용액을 첨가하여 인산 베스 필터의 막힘을 방지할 수 있는 반도체 소자의 제조 방법을 제공하고자 한다.In addition, the present invention is to provide a method for manufacturing a semiconductor device that can prevent the clogging of the phosphate filter by adding a fluorine-based solution when the pad oxide film is etched in the process of forming a device isolation layer of the semiconductor device.
본 발명은, 반도체 기판 상에 패드 산화막과 패드 질화막을 순차 형성하는 단계; 상기 패드 산화막과 상기 패드 질화막을 패터닝하여 소자 분리 영역의 상기 반도체 기판을 노출시키는 단계; 상기 패터닝된 패드 질화막을 하드 마스크로 하여 소자 분리용 트렌치를 형성하는 단계; 상기 트렌치를 형성한 후에 상기 트렌치의 측벽 및 바닥에 라이너 산화막을 형성하는 단계; 상기 트렌치 내부를 절연 물질로 매립한 후에 그 상부를 평탄화하여 소자 분리막을 형성하는 단계; 상기 소자 분리막을 형성한 후에, 인산 용액과 질화막에 대한 시즈닝을 수행하는 단계; 상기 시즈닝을 수행한 후에, 상기 인산 용액을 이용한 1차 습식 식각을 통해 상기 패드 질화막을 제거하는 단계 및 상기 1차 습식 식각 후에 잔존하는 패드 질화막 잔류물과 상기 패드 산화막의 일부 두께를 상기 인산 용액과 HF 용액을 이용한 2차 습식 식각을 통해 제거하되, 상기 패드 산화막의 식각율이 감소하는 시점에 상기 인산 용액에 상기 HF 용액을 첨가하여 수행하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.The present invention comprises the steps of sequentially forming a pad oxide film and a pad nitride film on a semiconductor substrate; Patterning the pad oxide layer and the pad nitride layer to expose the semiconductor substrate in an isolation region; Forming a device isolation trench using the patterned pad nitride layer as a hard mask; Forming a liner oxide on sidewalls and bottoms of the trenches after forming the trenches; Filling the inside of the trench with an insulating material and then planarizing an upper portion thereof to form an isolation layer; After forming the device isolation film, seasoning the phosphoric acid solution and the nitride film; After performing the seasoning, removing the pad nitride layer through the first wet etching using the phosphoric acid solution, and the thickness of the pad nitride layer remaining after the first wet etching and the pad oxide layer may be determined using the phosphoric acid solution. The method provides a method of manufacturing a semiconductor device, the method including removing the HF solution by using the HF solution and adding the HF solution to the phosphoric acid solution when the etch rate of the pad oxide film is decreased.
본 발명은, 반도체 소자의 소자 분리막 형성 시 인산 용액을 이용한 습식 식각을 통해 패드 산화막 및 패드 질화막을 제거하는 종래 방법과는 달리, 반도체 기판 상에 패드 산화막과 패드 질화막을 순차 형성한 후 패터닝하고, 이에 따라 트렌치 형성, 절연 물질 매립, 평탄화를 통해 소자 분리막을 형성한 후에 인산 용액을 이용한 1차 습식 식각을 통해 패드 질화막을 제거하고, 잔존하는 패드 질화막 잔류물과 패드 산화막의 일부를 인산 용액과 플루오르계 용액을 이용한 2차 습식 식각 공정을 통해 제거함으로써, 산화막의 식각율을 일정하게 유지하여 반도체 소자의 수율을 향상시킬 수 있으며, 플루오르계 용액을 첨가하여 인산 베스 필터의 막힘 현상을 방지할 수 있다.Unlike the conventional method of removing the pad oxide film and the pad nitride film by wet etching using a phosphoric acid solution when forming the device isolation layer of the semiconductor device, the pad oxide film and the pad nitride film are sequentially formed on the semiconductor substrate and then patterned. Accordingly, after forming the device isolation layer through trench formation, embedding of an insulating material, and planarization, the pad nitride layer is removed by primary wet etching using a phosphate solution, and the remaining pad nitride layer and a part of the pad oxide layer are replaced with a phosphoric acid solution and fluorine. By removing through a second wet etching process using a system solution, the etching rate of the oxide film can be maintained to improve the yield of the semiconductor device, and the fluorine solution can be added to prevent clogging of the phosphate filter. .
본 발명의 기술요지는, 소자 분리막 형성 시 인산 용액을 이용한 1차 습식 식각을 통해 패드 질화막을 제거하고, 잔존하는 패드 질화막 잔류물과 패드 산화막의 일부를 인산 용액과 플루오르계 용액을 이용한 2차 습식 식각 공정을 통해 제거한다는 것이며, 이러한 기술적 수단을 통해 종래 기술에서의 문제점을 해결할 수 있다.The technical gist of the present invention is to remove the pad nitride film through primary wet etching using a phosphate solution when forming an isolation layer, and to remove the remaining pad nitride film residue and a part of the pad oxide film from the second wet type using a phosphoric acid solution and a fluorine-based solution. It is to be removed by the etching process, it is possible to solve the problems in the prior art through this technical means.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3a 내지 도 3f는 본 발명의 일 실시 예에 따라 소자 분리막 형성 중 패드 질화막 및 패드 산화막을 식각하는 과정을 나타내는 공정 순서도로서, 이들 도면을 참조하여 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 설명한다.3A through 3F are process flowcharts illustrating a process of etching a pad nitride layer and a pad oxide layer during formation of a device isolation layer according to an embodiment of the present disclosure. Referring to these drawings, a semiconductor device may be manufactured according to example embodiments. Explain how.
도 3a를 참조하면, 반도체 기판(300) 상부 전면에 패드 산화막(302) 및 패드 질화막(304)을 순차 형성한다. 여기에서, 패드 산화막(302)은 160 Å - 180 Å의 두께로 형성되고, 패드 질화막(304)은 1600 Å - 2000 Å의 두께로 형성되며, 패드 산화막(302)은 대략 155 ℃의 고온의 인산 용액을 이용하여 식각하는 경우 그 고온 인산 식각 공정으로 인한 경계 부분의 손상에 따라 그 두께가 과다하게 측정되는 것을 포함하기 때문에 20 Å - 40 Å의 두께를 더 추가 성장시킬 수 있다.Referring to FIG. 3A, a
그리고, 패드 산화막(302) 및 패드 질화막(304)을 순차 형성된 반도체 기 판(300) 상부에 포토 레지스트를 도포한 후에, 포토 리소그래피 공정(예를 들면, 노광, 현상 등)을 수행하여 소자 분리 영역을 정의하는 포토 레지스트 패턴(미도시됨)을 형성하고, 그 포토 레지스트 패턴에 따라 패드 질화막(304) 및 패드 질화막(302)을 반응성 이온 에칭(RIE) 등으로 건식 식각하여 도 3b에 도시한 바와 같이 반도체 기판(300)을 노출시킨다. 이 후, N, O 등의 이온을 이용한 소정의 애싱(ashing) 공정을 수행하여 포토 레지스트 패턴을 제거한다.After the photoresist is applied on the
다음에, 패드 질화막(304)을 하드 마스크로 하여 반도체 기판(300)의 소정 깊이까지 반응성 이온 에칭 등으로 건식 식각하여 도 3c에 도시한 바와 같이 소자 분리용 트렌치(306)를 형성한다.Next, using the
이어서, 트렌치(306) 측벽과 바닥의 반도체 기판(300)을 보호하기 위해 열산화법 등을 이용한 산화 공정을 통해 라이너 산화막(308)을 형성하고, 트렌치(306) 내부를 절연 물질, 예를 들어 HDP(High Density Plasma) 산화막, TEOS(Tetra Ethyl Ortho Silicate) 산화막 등을 매립한 후, 그 상부면을 화학적 기계적 연마법(CMP) 등으로 평탄화하여 도 3d에 도시한 바와 같이 패드 질화막(304)을 노출시키고, 소자 분리막(310)을 형성한다. 이 때, 도 3d에서 형성된 소자 분리막(310)은 4000 Å - 4500 Å의 두께로 형성된다.Subsequently, in order to protect the
그리고, 인산 용액(H3PO4) 등을 이용한 1차 습식 식각 공정을 수행하여 도 3e에 도시한 바와 같이 패드 질화막(304)을 제거한다. 이 때, 패드 질화막(304)을 습식 식각 공정을 통해 제거한 후에도 패드 산화막(302) 표면에 패드 질화막 잔류물(304a)이 잔존하게 된다. 여기에서, 인산 용액은 대략 80 % - 85 %의 용액이 사 용되고, 150 ℃ 이상의 고온에서 습식 공정이 진행되며, 인산 용액을 이용한 습식 식각 공정 전에 시즈닝(Seasoning) 공정을 수행할 수 있는데, 예를 들어 인산 베스에 질화막이 형성된 웨이퍼을 48매 이상 사용하여 시즈닝을 실시하며, 이는 인산 용액의 산화막 식각율이 초기에 과도하게 높기 때문에 질화물을 인산 용액에 희석함으로써, 산화막의 식각율을 대략 0.5 - 1.5 Å/분으로 유지할 수 있다.The
이 때, 도 3e에서 소자 분리막(310)은 2000 Å - 2500 Å의 두께를 갖으며, 질화막의 식각율은 인산 용액과 사용 횟수와 관계없이 일정하게 유지되기 때문에 예를 들면, 45 % - 55 % 범위의 과식각을 수행할 수 있다.In this case, in FIG. 3E, the
다음에, 인산 용액 등을 이용한 2차 습식 식각 공정을 수행하여 잔존하는 패드 질화막 잔류물(304a)과 패드 산화막(302) 일부를 제거하여 도 3f에 도시한 바와 같은 소자 분리막(310)을 포함하는 반도체 소자를 제조한다. 이 때, 2차 습식 식각 공정은, 인산 용액을 이용하여 잔존하는 패드 질화막 잔류물(304a)과 패드 산화막(302) 일부를 제거하는 중에 도 4에 도시한 바와 같이 패드 산화막(302)의 식각율이 감소하는 시점에 플루오르계 용액(예를 들면, HF 등)을 첨가하여 패드 산화막(302)에 대한 식각율을 일정하게 유지하도록 하며, 도 3f에서 패드 산화막(302)은 140 Å - 160 Å의 두께를 갖으며, 소자 분리막(310)은 2000 Å - 2500 Å의 두께를 갖는다.Next, a second wet etching process using a phosphoric acid solution or the like is performed to remove the remaining pad
여기에서, 인산 용액을 이용한 패드 산화막(302)의 식각율이 감소되는 패드 질화막 잔류물(304a)의 식각량에서는 8인치 기준의 질화막을 인산 용액에 지속적으로 식각하는 경우 산화막의 식각율이 대략 0.3 Å/분 이하로 저하되는 질화막의 두께는 대략 800000 Å(웨이퍼 장수×질화막 두께)이 되며, 인산 용액에 대략 800000 Å 이상의 질화막이 식각된 이후부터 100 : 1 비율의 플로오린계 용액(예를 들면, HF 용액 등)을 10 cc/분 - 100 cc/분동안 인산 용액에 첨가하며, 첨가된 미량의 플루오르계 용액(HF 용액)에 의해 산화막에 의한 인산 필터 막힘 현상을 방지할 수 있다. 일 예로서, 도 5a 및 도 5b는 종래의 습식 식각 공정과 본 발명의 습식 식각 공정에 따른 인산 베스 필터를 나타낸 도면으로서, 도 5a는 플로오린계 용액을 사용하지 않은 종래의 습식 식각 공정에서의 인산 베스 필터를 나타낸 도면이고, 도 5b는 플로오린계 용액을 사용한 본 발명에 따른 습식 식각 공정에서의 인산 베스 필터를 나타낸 도면이다.Here, in the etching amount of the
또한, 고온의 인산 용액과 플루오르계 용액에 의해 습식 식각을 진행하는 경우 웨이퍼 표면의 소수성으로 인해 후속 공정에서 파티클을 유발할 수 있으므로, 미량의 SC1(Standard Cleaning-1)을 첨가하여 웨이퍼 표면을 친수성으로 유지할 수 있으며, 패드 질화막 잔류물(304a)과 패드 산화막(302)을 제거하기 위한 인산 베스는 플루오르계 용액(HF 용액)의 끓는 점인 120 ℃ 보다 낮은 100 ℃ - 120 ℃를 유지한다. 또한, 암모니아(NH4OH)를 첨가하는 경우 100 ℃보다 낮은 80 ℃ - 100 ℃의 온도로 습식 식각을 수행할 수 있다. 여기에서, SC1은 암모니아(NH4OH), 과산화수소(H2O2), 물(H2O)을 일정한 비율로 혼합하여 75 ℃ - 90 ℃의 온도에서 파티클과 오염물을 제거하기 위한 세정 용액으로서, 과산화수소에 의한 산화 반응과 암모니아에 의한 에칭 반응이 동시에 발생하며, 과산화수소에 의한 표면 산화가 실리콘 웨이퍼 표면의 거칠기(roughness)를 감소시키는 역할을 수행한다.In addition, when wet etching is performed by using a hot phosphoric acid solution and a fluorine-based solution, the hydrophobicity of the wafer surface may cause particles in a subsequent process. Therefore, a small amount of SC1 (Standard Cleaning-1) may be added to the wafer surface to make it hydrophilic. The phosphate bath for removing the pad
따라서, 반도체 소자의 소자 분리막 형성 과정 중에 하드 마스크로 사용되는 패드 질화막을 1차 습식 식각을 통해 제거하며, 패드 질화막 잔류물과 패드 산화막 일부를 2차 습식 식각을 통해 제거하여 소자 분리막을 형성함으로써, 반도체 소자의 수율을 향상시킬 수 있다.Therefore, by removing the pad nitride layer, which is used as a hard mask, through the first wet etching process and forming the device isolation layer by removing the pad nitride layer residue and a part of the pad oxide layer through the second wet etching process, the device isolation layer is formed through the second wet etching process. The yield of a semiconductor element can be improved.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.In the foregoing description, the present invention has been described with reference to preferred embodiments, but the present invention is not necessarily limited thereto. Those skilled in the art will appreciate that the present invention may be modified without departing from the spirit of the present invention. It will be readily appreciated that branch substitutions, modifications and variations are possible.
도 1은 종래에 인산 용액을 이용한 습식 식각에서 질화막의 식각 비율을 나타낸 그래프,1 is a graph showing an etching rate of a nitride film in a conventional wet etching using a phosphoric acid solution,
도 2는 종래에 인산 용액을 이용한 습식 식각에서 산화막의 식각 비율을 나타낸 그래프,Figure 2 is a graph showing the etching rate of the oxide film in the conventional wet etching using a phosphoric acid solution,
도 3a 내지 도 3f는 본 발명의 일 실시 예에 따라 소자 분리막 형성 중 패드 질화막 및 패드 산화막을 식각하는 과정을 나타내는 공정 순서도,3A to 3F are process flowcharts illustrating a process of etching a pad nitride layer and a pad oxide layer during formation of an isolation layer according to an embodiment of the present invention;
도 4는 본 발명에 따라 인산 용액을 이용한 습식 식각 중 플루오르계 용액을 첨가한 산화막의 식각 비율을 나타낸 그래프,4 is a graph showing an etching rate of an oxide film to which a fluorine-based solution is added in wet etching using a phosphoric acid solution according to the present invention;
도 5a 및 도 5b는 종래의 습식 식각 공정과 본 발명의 습식 식각 공정에 따른 인산 베스 필터를 나타낸 도면.5A and 5B are views illustrating a phosphate bath filter according to a conventional wet etching process and a wet etching process of the present invention.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070123067A KR100929731B1 (en) | 2007-11-29 | 2007-11-29 | Manufacturing Method of Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070123067A KR100929731B1 (en) | 2007-11-29 | 2007-11-29 | Manufacturing Method of Semiconductor Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090056083A KR20090056083A (en) | 2009-06-03 |
KR100929731B1 true KR100929731B1 (en) | 2009-12-04 |
Family
ID=40987522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070123067A Expired - Fee Related KR100929731B1 (en) | 2007-11-29 | 2007-11-29 | Manufacturing Method of Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100929731B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120067198A (en) * | 2010-12-15 | 2012-06-25 | 제일모직주식회사 | Etching paste and method for preparing thereof, method of forming a pattern using the same |
KR102389567B1 (en) * | 2021-05-04 | 2022-04-25 | 연세대학교 산학협력단 | Etching composition for silicon nitride layer and etching method using the same |
CN115241058B (en) * | 2022-09-23 | 2023-03-10 | 广州粤芯半导体技术有限公司 | Semiconductor device etching method and semiconductor device manufacturing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100649872B1 (en) * | 2005-12-29 | 2006-11-27 | 동부일렉트로닉스 주식회사 | Trench isolation film formation method of semiconductor device |
-
2007
- 2007-11-29 KR KR1020070123067A patent/KR100929731B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100649872B1 (en) * | 2005-12-29 | 2006-11-27 | 동부일렉트로닉스 주식회사 | Trench isolation film formation method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20090056083A (en) | 2009-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326283B1 (en) | Trench-diffusion corner rounding in a shallow-trench (STI) process | |
US10115625B2 (en) | Methods for removal of hard mask | |
JPH10189708A (en) | Trench element isolation method | |
US9711374B2 (en) | Mechanisms for forming oxide layer over exposed polysilicon during a chemical mechanical polishing (CMP) process | |
KR100929731B1 (en) | Manufacturing Method of Semiconductor Device | |
US7611950B2 (en) | Method for forming shallow trench isolation in semiconductor device | |
US6191000B1 (en) | Shallow trench isolation method used in a semiconductor wafer | |
CN111354675A (en) | Shallow trench isolation structure and forming method thereof | |
US20020137307A1 (en) | Method for forming isolation layer of semiconductor device | |
JP2008004881A (en) | Method of manufacturing element isolation structure section | |
US8679940B2 (en) | Methods for fabricating semiconductor devices with isolation regions having uniform stepheights | |
CN101728307B (en) | Method for manufacturing shallow trench isolation structure | |
JP2009123890A (en) | Semiconductor device and manufacturing method thereof | |
KR100895388B1 (en) | Manufacturing method of semiconductor device | |
KR100815036B1 (en) | Device Separator Formation Method of Semiconductor Device | |
KR100935760B1 (en) | Manufacturing Method of Semiconductor Device | |
KR100700284B1 (en) | Trench isolation film formation method of semiconductor device | |
KR20020060815A (en) | Method for forming shallow trench isolation of semiconductor element | |
JP2010027690A (en) | Method of fabricating semiconductor device | |
KR100499409B1 (en) | Method for forming shallow trench isolation film in semiconductor device | |
KR101059810B1 (en) | Method of manufacturing semiconductor device | |
KR100632053B1 (en) | Method for manufacturing device isolation film of semiconductor device | |
KR100984854B1 (en) | Device Separating Method of Semiconductor Device | |
KR100609229B1 (en) | STI Formation Method of Semiconductor Device | |
CN115732395A (en) | Deep trench isolation with field oxide |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20121126 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20121126 |
|
P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |