[go: up one dir, main page]

KR100632053B1 - Method for manufacturing device isolation film of semiconductor device - Google Patents

Method for manufacturing device isolation film of semiconductor device Download PDF

Info

Publication number
KR100632053B1
KR100632053B1 KR1020040114677A KR20040114677A KR100632053B1 KR 100632053 B1 KR100632053 B1 KR 100632053B1 KR 1020040114677 A KR1020040114677 A KR 1020040114677A KR 20040114677 A KR20040114677 A KR 20040114677A KR 100632053 B1 KR100632053 B1 KR 100632053B1
Authority
KR
South Korea
Prior art keywords
film
device isolation
forming
isolation film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040114677A
Other languages
Korean (ko)
Other versions
KR20060075779A (en
Inventor
김희대
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114677A priority Critical patent/KR100632053B1/en
Publication of KR20060075779A publication Critical patent/KR20060075779A/en
Application granted granted Critical
Publication of KR100632053B1 publication Critical patent/KR100632053B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 장치의 소자 분리막의 형성 공정에서 진행되는 세정 공정에서 원하지 않게 발생하는 소자 분리막의 손실을 방지하기 위하여 포토 레지스터를 사용하는 공정을 포함하는 반도체 제조 방법에 관한 것이다. 본 발명에 따른 반도체 장치의 소자 분리막 제조 방법은, 패드산화막 및 패드질화막을 이용하여 기판에 트랜치를 형성하는 단계, 트랜치를 포함한 기판 전면에 갭필 산화막을 형성하는 단계, 갭필 산화막을 평탄화하여 소자 분리막을 형성하는 단계, 패드질화막 및 패드 산화막을 제거하는 단계, 반도체 장치의 문턱 전압을 조정하기 위한 이온 주입 단계, 소자 분리막 상에 소자 분리막에 대응하는 마스크층을 형성하는 단계, 소자 분리막을 포함한 기판을 세정하는 단계를 포함한다. 본 발명에 따르면, 반도체 장치의 제조 공정에서 소자 분리막의 형성 공정에서 진행되는 세정 공정 등에서 원하지 않게 발생하는 소자 분리막의 손실을 방지하여, 반도체 소자 간의 분리 특성을 강화하여 누설전류를 억제하고 소자 특성을 향상시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method including a step of using a photoresist to prevent loss of an element isolation film that is undesirably generated in a cleaning process performed in the process of forming an element isolation film of a semiconductor device. A device isolation film manufacturing method of a semiconductor device according to the present invention includes forming a trench on a substrate using a pad oxide film and a pad nitride film, forming a gap fill oxide film on the entire surface of the substrate including the trench, and planarizing the gap fill oxide film to form a device isolation film. Forming, removing the pad nitride film and the pad oxide film, ion implantation for adjusting the threshold voltage of the semiconductor device, forming a mask layer corresponding to the device isolation film on the device isolation film, and cleaning the substrate including the device isolation film. It includes a step. According to the present invention, it is possible to prevent the loss of the device isolation film that is undesirably generated in the cleaning process performed in the process of forming the device isolation film in the manufacturing process of the semiconductor device, to enhance the separation characteristics between the semiconductor devices to suppress leakage current and improve the device characteristics. It is effective to improve.

Description

반도체 장치의 소자 분리막의 제조 방법{METHOD FOR FABRICATING A SHALLOW TRENCH ISOLATION OF A SEMICONDUCTOR DEVICE} METHODS FOR FABRICATING A SHALLOW TRENCH ISOLATION OF A SEMICONDUCTOR DEVICE             

도 1a 내지 도 1e는 종래기술에 따른 반도체 장치의 소자 분리막의 제조 공정을 나타내는 단면도,1A to 1E are cross-sectional views illustrating a manufacturing process of a device isolation film of a semiconductor device according to the prior art;

도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 포토 레지스터를 이용한 세정 공정을 나타내는 단면도이다.2A and 2B are cross-sectional views illustrating a cleaning process using a photoresist according to a preferred embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110: 실리콘 기판 120: 패드 산화막110: silicon substrate 120: pad oxide film

130: 실리콘 질화막 140: 포토 레지스터 패턴130: silicon nitride film 140: photoresist pattern

150: 갭필 산화막 160: 소자 분리막150: gap fill oxide film 160: device isolation film

170: 자연 산화막 180: 포토 레지스터 패턴170: natural oxide film 180: photoresist pattern

본 발명은 반도체 제조 방법에 관한 것으로, 특히 반도체 장치의 소자 분리막의 형성 공정에서 진행되는 세정 공정에서 원하지 않게 발생하는 소자 분리막의 손실을 방지하기 위하여 포토 레지스터를 사용하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor, and more particularly, to manufacturing a semiconductor device including a step of using a photoresist to prevent the loss of the device isolation film that is undesired in the cleaning process performed in the process of forming the device isolation film of the semiconductor device. It is about a method.

일반적으로 실리콘 웨이퍼에 형성되는 반도체 장치는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자 분리 영역을 포함한다. 특히 반도체가 고집적화되고 미세화되어감에 따라 각 개별 소자의 크기를 축소시키는 것 뿐만 아니라 소자 분리 영역의 축소에 대한 연구가 활발히 진행되고 있다. 최근에, 고집적화된 반도체 장치의 소자 분리에 적합한 기술로는 트랜치를 이용한 소자 분리 방법, 예컨대 샬로우 트랜치 분리 방법(shallow trench isolation: 이하 STI라고 함)이 제안되었다.In general, semiconductor devices formed on silicon wafers include device isolation regions for electrically separating individual circuit patterns. In particular, as semiconductors become highly integrated and miniaturized, research on not only the size of each individual device but also the size of the device isolation region is actively conducted. Recently, a device isolation method using a trench, such as a shallow trench isolation method (hereinafter referred to as STI), has been proposed as a technique suitable for device isolation of a highly integrated semiconductor device.

도 1a 내지 도 1e는 종래의 반도체 장치의 소자 분리막 형성 방법을 설명하기 위한 단면도이다. 1A to 1E are cross-sectional views illustrating a method of forming a device isolation film of a conventional semiconductor device.

종래 기술에 따른 반도체 장치의 소자 분리막 형성 방법은, 먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(110) 상에 버퍼 역할을 하는 패드 산화막(120)과 산화를 억제하는 실리콘 질화막(130)을 순차적으로 형성한 다음, 실리콘 질화막(130)의 상부에 소자 분리 영역이 정의된 포토 레지스터 패턴(140)을 형성한다.In the method of forming a device isolation film of a semiconductor device according to the related art, first, as shown in FIG. 1A, a pad oxide film 120 serving as a buffer and a silicon nitride film 130 inhibiting oxidation are formed on a silicon substrate 110. After sequentially forming, the photoresist pattern 140 in which the device isolation region is defined is formed on the silicon nitride layer 130.

다음으로, 도 1b에 도시된 바와 같이, 포토 레지스터 패턴(140)을 마스크로 하여, 실리콘 질화막(130), 패드 산화막(120) 및 실리콘 기판(110)을 소정 깊이 만큼 식각하여, 샬로우 트랜치(ST)를 형성한다.Next, as illustrated in FIG. 1B, the silicon nitride film 130, the pad oxide film 120, and the silicon substrate 110 are etched by a predetermined depth using the photoresist pattern 140 as a mask, and the shallow trench ( To form ST).

이 후, 포토 레지스터 패턴(140)을 제거하고, PECVD(plasma enhanced chemical vapor deposition) 방법으로 기판 전면에 트랜치(ST) 내를 매립하는 갭필 산화막(150)을 형성하고, 도 1c에 도시된 바와 같이, 갭필 산화막(150)을 화학기계연마하여 소자 분리막(160)을 형성한다. 이후, 예를 들어 H3PO4 용액과 같은 습식 화학물질(wet chemical)을 이용하여 실리콘 질화막(130) 및 패드 산화막(120)을 습식 제거한다.Thereafter, the photoresist pattern 140 is removed, and a gap fill oxide film 150 is formed on the entire surface of the substrate ST by a plasma enhanced chemical vapor deposition (PECVD) method, as shown in FIG. 1C. The device isolation layer 160 is formed by chemical mechanical polishing of the gapfill oxide layer 150. Thereafter, the silicon nitride layer 130 and the pad oxide layer 120 are wet removed using a wet chemical such as, for example, a H 3 PO 4 solution.

이어서, 도면에 도시되지 않았지만, 실리콘 질화막(130) 및 패드 산화막(120)을 차례로 제거한 후, 문턱 전압을 조정하기 위한 이온 주입 공정을 진행하기 전에, 실리콘 기판(110)의 액티브 영역 및 소자 분리막(160) 상부에 스크린 산화막을 형성한다. 그런 다음, 이온 주입 공정을 진행한 후, 상기 스크린 산화막을 제거하고, 실리콘 기판(110)의 액티브 영역 상에 게이트 절연막을 형성하기 전에, 예를 들어 HF 용액을 이용하여 액티브 영역 상에 잔류하는 자연 산화막 및 불순물을 제거한다. Subsequently, although not shown in the drawing, the silicon nitride film 130 and the pad oxide film 120 are sequentially removed, and before the ion implantation process for adjusting the threshold voltage is performed, the active region and the device isolation film ( 160, a screen oxide film is formed on the top. Then, after the ion implantation process, the screen oxide film is removed, and before the gate insulating film is formed on the active region of the silicon substrate 110, for example, the natural remaining on the active region using HF solution. The oxide film and impurities are removed.

여기서, 도 1b에 도시된 바와 같이 PECVD 방법으로 증착되는 갭필 산화막(150)은, 소자 분리막(160)의 형성 후 형성되는 게이트 절연막(gate oxide)에 사용되는 열적 방법으로 증착된 열 산화막 보다 막질 특성이 견고하지 않아서, 습식 화학물질(wet chemical)에 대한 식각률이 상당히 높기 때문에 쉽게 식각되어 손실이 심하게 발생한다. 특히, 실리콘 질화막(130) 및 패드 산화막(120)을 제거하기 위해서 사용되는 습식 화학물질에 의한 세정 공정, 게이트 절연막의 형성 전에 불산 (HF)을 이용한 자연 산화막 등에 대한 습식 세정 공정 등에서, 소자 분리막(160)에는 쉽게 손실이 발생된다.Here, as shown in FIG. 1B, the gap fill oxide film 150 deposited by PECVD has a higher film quality than the thermal oxide deposited by a thermal method used for a gate oxide formed after formation of the device isolation layer 160. This is not robust, so the etch rate for wet chemicals is quite high, so they are easily etched and losses are severe. In particular, in the cleaning process by a wet chemical used to remove the silicon nitride film 130 and the pad oxide film 120, and a wet cleaning process using a hydrofluoric acid (HF) prior to the formation of the gate insulating film, the device isolation film ( 160 is easily lost.

예를 들어, 도 1d에 도시된 바와 같이, 소자 분리막(160)이 형성된 후에 소자 분리막(160)을 포함한 실리콘 기판(110) 상에 자연 산화막(170)이 형성될 수 있다. 이 때, 자연 산화막(170)을 제거하기 위하여 HF를 이용한 세정 공정을 수행하면, 도 1e에 도시된 바와 같이, 자연 산화막(170) 뿐만 아니라, 소자 분리막(160)의 일부분이 제거되는 현상이 발생될 수 있다.For example, as shown in FIG. 1D, after the device isolation layer 160 is formed, the natural oxide layer 170 may be formed on the silicon substrate 110 including the device isolation layer 160. In this case, when the cleaning process using HF is performed to remove the native oxide film 170, as shown in FIG. 1E, not only the natural oxide film 170 but also a portion of the device isolation layer 160 may be removed. Can be.

이러한 습식 화학 물질에 의한 소자 분리막의 손실은 반도체 소자 간의 분리 특성을 약화시켜 누설 전류를 증가시켜 IDDQ 테스트 등에서 결함을 일으키는 원인이 될 수 있다. The loss of the device isolation layer due to the wet chemical may weaken the separation characteristics between the semiconductor devices and increase leakage current, which may cause defects in the IDDQ test.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 반도체 장치의 소자 분리막의 형성 공정에서 진행되는 세정 공정 등에서 원하지 않게 발생하는 소자 분리막의 손실을 방지하기 위한 반도체 장치의 제조 방법을 제공하는데 있다.The present invention is to solve the above problems of the prior art, the object of the present invention is to manufacture a semiconductor device for preventing the loss of the device isolation film that occurs undesired in the cleaning process, such as in the process of forming the device isolation film of the semiconductor device To provide a method.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 소자 분리막 제조 방법은, 패드산화막 및 패드질화막을 이용하여 기판에 트랜치를 형성하는 단계, 상기 트랜치를 포함한 상기 기판 전면에 갭필 산화막을 형성하는 단계, 상기 갭필 산화막을 평탄화하여 소자 분리막을 형성하는 단계, 상기 패드질화막 및 패드 산화막 을 제거하는 단계, 상기 반도체 장치의 문턱 전압을 조정하기 위한 이온 주입 단계, 상기 소자 분리막 상에 상기 소자 분리막에 대응하는 제 1 마스크층을 형성하는 단계, 상기 소자 분리막을 포함한 기판을 세정하는 단계를 포함한다.
According to an aspect of the present invention, there is provided a device isolation film manufacturing method of a semiconductor device, the method comprising: forming a trench in a substrate using a pad oxide film and a pad nitride film, forming a gap fill oxide film on the entire surface of the substrate including the trench; Forming a device isolation layer by planarizing the gapfill oxide layer, removing the pad nitride layer and the pad oxide layer, implanting an ion to adjust the threshold voltage of the semiconductor device, and forming a device isolation layer on the device isolation layer. Forming a mask layer, and cleaning the substrate including the device isolation layer.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 바람직한 실시예에 따른 반도체 장치의 소자 분리막의 형성 방법은, 먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(110) 상에 버퍼 역할을 하는 패드 산화막(120)과 산화를 억제하는 실리콘 질화막(130)을 순차적으로 형성한 다음, 실리콘 질화막(130)의 상부에 소자 분리 영역이 정의된 포토 레지스터 패턴(140)을 형성한다.In the method of forming a device isolation film of a semiconductor device according to an exemplary embodiment of the present invention, first, as shown in FIG. 1A, a pad oxide film 120 serving as a buffer on a silicon substrate 110 and silicon inhibiting oxidation are shown. After the nitride film 130 is sequentially formed, the photoresist pattern 140 in which the device isolation region is defined is formed on the silicon nitride film 130.

다음으로, 도 1b에 도시된 바와 같이, 포토 레지스터 패턴(140)을 마스크로 하여, 실리콘 질화막(130), 패드 산화막(120) 및 실리콘 기판(110)을 소정 깊이 만큼 식각하여, 샬로우 트랜치(ST)를 형성한다.Next, as illustrated in FIG. 1B, the silicon nitride film 130, the pad oxide film 120, and the silicon substrate 110 are etched by a predetermined depth using the photoresist pattern 140 as a mask, and the shallow trench ( To form ST).

이 후, 포토 레지스터 패턴(140)을 제거하고, PECVD 방법으로 기판 전면에 트랜치(ST) 내를 매립하는 갭필 산화막(150)을 형성하고, 도 1c에 도시된 바와 같 이, 갭필 산화막(150)을 화학기계 연마하여 소자 분리막(160)을 형성한다. 이후, 예를 들어 H3PO4 용액과 같은 습식 화학물질(wet chemical)을 이용하여 실리콘 질화막(130) 및 패드 산화막(120)을 습식 제거한다.Thereafter, the photoresist pattern 140 is removed, and a gap fill oxide film 150 is formed on the entire surface of the substrate ST by a PECVD method, and the gap fill oxide film 150 is formed as shown in FIG. 1C. Chemical mechanical polishing to form the device isolation layer 160. Thereafter, the silicon nitride layer 130 and the pad oxide layer 120 are wet removed using a wet chemical such as, for example, a H 3 PO 4 solution.

이어서, 도면에 도시되지 않았지만, 실리콘 질화막(130) 및 패드 산화막(120)을 차례로 제거한 후, 문턱 전압을 조정하기 위한 이온 주입 공정을 진행하기 전에, 실리콘 기판(110)의 액티브 영역 및 소자 분리막(160) 상부에 스크린 산화막을 형성한다. 그런 다음, 이온 주입 공정을 진행한 후, 상기 스크린 산화막을 제거하고, 실리콘 기판(110)의 액티브 영역 상에 게이트 절연막을 형성하기 전에, 예를 들어 HF 용액을 이용하여 액티브 영역 상에 잔류하는 자연 산화막 및 불순물을 제거한다. Subsequently, although not shown in the drawing, the silicon nitride film 130 and the pad oxide film 120 are sequentially removed, and before the ion implantation process for adjusting the threshold voltage is performed, the active region and the device isolation film ( 160, a screen oxide film is formed on the top. Then, after the ion implantation process, the screen oxide film is removed, and before the gate insulating film is formed on the active region of the silicon substrate 110, for example, the natural remaining on the active region using HF solution. The oxide film and impurities are removed.

본 발명의 바람직한 실시예에서는, 도 2a에 도시된 바와 같이, 소자 분리막(160)을 포함한 실리콘 기판(110)의 액티브 영역 상에 잔류하는 자연 산화막(170)을 제거하기 전에, 자연 산화막(170)의 소자 분리막(160)에 대응되는 부분 위에 포토 레지스터 패턴(180)을 형성한다. 포토 레지스터 패턴(180)은 트랜치(ST) 형성에 사용되었던 포토 레지스터 패턴(140)의 형성에 사용되었던 마스크를 반전함으로써 쉽게 형성할 수 있다.In a preferred embodiment of the present invention, as shown in FIG. 2A, before removing the native oxide film 170 remaining on the active region of the silicon substrate 110 including the device isolation layer 160, the native oxide film 170 is removed. The photoresist pattern 180 is formed on the portion corresponding to the device isolation layer 160. The photoresist pattern 180 may be easily formed by reversing a mask used to form the photoresist pattern 140 that was used to form the trench ST.

다음으로, 자연 산화막(170) 상에 포토 레지스터 패턴(180)이 형성된 상태에서 HF 용액을 이용하여 자연 산화막(170)과 포토 레지스터 패턴(180)을 제거한다. Next, in the state where the photoresist pattern 180 is formed on the native oxide film 170, the native oxide film 170 and the photoresist pattern 180 are removed using the HF solution.

이렇게, 자연 산화막(170) 상에 포토 레지스터 패턴(180)을 형성함으로써, 도 2b에 도시된 바와 같이, 자연 산화막(170)을 제거하기 위한 습식 식각 공정에서 소자 분리막(160)이 손실되는 것을 방지할 수 있다.As such, by forming the photoresist pattern 180 on the natural oxide layer 170, as shown in FIG. 2B, the device isolation layer 160 is prevented from being lost in the wet etching process for removing the natural oxide layer 170. can do.

본 실시예에서는, 소자 분리막(160)을 포함한 실리콘 기판(110)의 액티브 영역 상에 잔류하는 자연 산화막(170)을 제거하기 전에, 소자 분리막(160)을 보호하기 위한 포토 레지스터 패턴(180)을 형성하는 공정을 수행함을 설명하였지만, 이러한 과정은 실리콘 질화막(130) 및 패드 산화막(120)을 습식 제거하기 전에 수행할 수도 있다. 이 때 사용되는 포토 레지스터 패턴은, 앞서 설명한 바와 같이, 트랜치(ST) 형성에 사용되었던 포토 레지스터 패턴(140)의 형성에 사용되었던 마스크를 반전함으로써 쉽게 형성할 수 있다.In the present embodiment, before removing the natural oxide film 170 remaining on the active region of the silicon substrate 110 including the device isolation film 160, the photoresist pattern 180 for protecting the device isolation film 160 is removed. Although the forming process has been described, this process may be performed before the wet removal of the silicon nitride film 130 and the pad oxide film 120. The photoresist pattern used at this time can be easily formed by inverting the mask used to form the photoresist pattern 140 used to form the trench ST, as described above.

즉, H3PO4 용액과 같은 습식 화학물질(wet chemical)을 이용하여 실리콘 질화막(130) 및 패드 산화막(120)을 제거하기 전에, 소자 분리막(160) 상에 그에 대응하는 포토 레지스터 패턴을 형성함으로써, 습식 식각 과정에서 소자 분리막(160)이 손실되는 것을 방지할 수 있다.That is, before removing the silicon nitride layer 130 and the pad oxide layer 120 using a wet chemical such as a H 3 PO 4 solution, a corresponding photoresist pattern is formed on the device isolation layer 160. As a result, the device isolation layer 160 may be prevented from being lost during the wet etching process.

상기한 본 발명에 따르면, 반도체 장치의 소자 분리막의 형성 공정에서 진행되는 세정 공정 등에서 원하지 않게 발생하는 소자 분리막의 손실을 방지하여, 반도체 소자 간의 분리 특성을 강화하여 누설전류를 억제하고 소자 특성을 향상시키는 효과가 있다.According to the present invention described above, the loss of the device isolation film that is undesirably generated in the cleaning process performed in the process of forming the device isolation film of the semiconductor device is prevented, thereby enhancing the separation characteristics between semiconductor devices to suppress leakage current and improve device characteristics. It is effective to let.

Claims (7)

반도체 장치의 소자 분리막의 제조 방법으로서,As a manufacturing method of an element isolation film of a semiconductor device, 패드산화막 및 패드질화막을 이용하여 기판에 트랜치를 형성하는 단계,Forming a trench in the substrate using the pad oxide film and the pad nitride film, 상기 트랜치를 포함한 상기 기판 전면에 갭필 산화막을 형성하는 단계,Forming a gapfill oxide film on the entire surface of the substrate including the trench; 상기 갭필 산화막을 평탄화하여 소자 분리막을 형성하는 단계,Planarizing the gapfill oxide layer to form an isolation layer; 상기 패드질화막 및 패드 산화막을 제거하는 단계,Removing the pad nitride film and the pad oxide film; 상기 반도체 장치의 문턱 전압을 조정하기 위한 이온 주입 단계,An ion implantation step for adjusting the threshold voltage of the semiconductor device, 상기 소자 분리막 상에 상기 소자 분리막에 대응하는 제 1 마스크층을 형성하는 단계,Forming a first mask layer on the device isolation layer corresponding to the device isolation layer; 상기 소자 분리막을 포함한 기판을 세정하는 단계Cleaning the substrate including the device isolation layer 를 포함하는 반도체 장치의 소자 분리막의 제조 방법.Method for producing a device isolation film of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 기판을 세정하는 단계는, HF 용액을 이용한 습식 식각 공정을 이용하여 실행되는 것을 특징으로 하는 반도체 장치의 소자 분리막의 제조 방법.The cleaning of the substrate may be performed using a wet etching process using an HF solution. 제 1 항에 있어서,The method of claim 1, 상기 제 1 마스크층은, 포토 레지스터를 이용하여 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리막의 제조 방법.And the first mask layer is formed using a photoresist. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 마스크층은, 상기 트렌치를 형성하기 위한 마스크층을 반전하여 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리막의 제조 방법.And the first mask layer is formed by inverting a mask layer for forming the trench. 제 1 항에 있어서,The method of claim 1, 상기 패드질화막 및 패드 산화막을 제거하는 단계를 수행하기 전에, 상기 소자 분리막 상에 상기 소자 분리막에 대응하는 제 2 마스크층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 소자 분리막의 제조 방법.Before the step of removing the pad nitride film and the pad oxide film, further comprising forming a second mask layer corresponding to the device isolation film on the device isolation film. . 제 5 항에 있어서,The method of claim 5, 상기 제 2 마스크층은, 포토 레지스터를 이용하여 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리막의 제조 방법.And the second mask layer is formed using a photoresist. 제 6 항에 있어서,The method of claim 6, 상기 제 2 마스크층은, 상기 트렌치를 형성하기 위한 마스크층을 반전하여 형성되는 것을 특징으로 하는 반도체 장치의 소자 분리막의 제조 방법.And the second mask layer is formed by inverting a mask layer for forming the trench.
KR1020040114677A 2004-12-29 2004-12-29 Method for manufacturing device isolation film of semiconductor device Expired - Fee Related KR100632053B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114677A KR100632053B1 (en) 2004-12-29 2004-12-29 Method for manufacturing device isolation film of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114677A KR100632053B1 (en) 2004-12-29 2004-12-29 Method for manufacturing device isolation film of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060075779A KR20060075779A (en) 2006-07-04
KR100632053B1 true KR100632053B1 (en) 2006-10-04

Family

ID=37168275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114677A Expired - Fee Related KR100632053B1 (en) 2004-12-29 2004-12-29 Method for manufacturing device isolation film of semiconductor device

Country Status (1)

Country Link
KR (1) KR100632053B1 (en)

Also Published As

Publication number Publication date
KR20060075779A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
US6191000B1 (en) Shallow trench isolation method used in a semiconductor wafer
KR20010046153A (en) Method of manufacturing trench type isolation layer in semiconductor device
KR100895825B1 (en) Device Separating Method of Semiconductor Device
KR100632053B1 (en) Method for manufacturing device isolation film of semiconductor device
KR100895824B1 (en) Device Separating Method of Semiconductor Device
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR101127033B1 (en) Semiconductor Device and Method for Forming STI Type Device Isolation Film of Semiconductor Device
KR100984854B1 (en) Device Separating Method of Semiconductor Device
KR100474863B1 (en) Method of forming an isolation layer in a semiconductor device
JP2004200267A (en) Method for manufacturing semiconductor device
KR100480919B1 (en) Method for forming isolation layer of semiconductor device
KR100511917B1 (en) Method for forming isolation layer in semiconductor device
KR20030052663A (en) method for isolating semiconductor device
KR20080029268A (en) Device Separation Film of Semiconductor Device and Formation Method
KR100430582B1 (en) Method for manufacturing semiconductor device
KR100800106B1 (en) Trench insulating film formation method of a semiconductor device
KR20030055794A (en) Method for forming isolation layer of semiconductor device
KR20030049604A (en) Method for forming isolation of semiconductor device
KR20030056388A (en) Method for forming trench isolation in semiconductor device
KR20050117330A (en) Method of making isolation layer of semiconductor device
KR20020010806A (en) Method of forming isolation in semiconductor device
KR20050003046A (en) Method of manufacturing isolation using liner nitride
KR20060020378A (en) Device Separator Formation Method of Semiconductor Device
KR20060006390A (en) Device Separating Method of Semiconductor Device
KR20060000583A (en) Device Separating Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041229

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060330

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060721

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060927

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060926

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090825

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100823

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20110809

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee