[go: up one dir, main page]

KR100924740B1 - 신호선 구동회로 및 발광장치 - Google Patents

신호선 구동회로 및 발광장치 Download PDF

Info

Publication number
KR100924740B1
KR100924740B1 KR1020047006165A KR20047006165A KR100924740B1 KR 100924740 B1 KR100924740 B1 KR 100924740B1 KR 1020047006165 A KR1020047006165 A KR 1020047006165A KR 20047006165 A KR20047006165 A KR 20047006165A KR 100924740 B1 KR100924740 B1 KR 100924740B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
current
current source
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020047006165A
Other languages
English (en)
Other versions
KR20050042003A (ko
Inventor
키무라하지메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050042003A publication Critical patent/KR20050042003A/ko
Application granted granted Critical
Publication of KR100924740B1 publication Critical patent/KR100924740B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은, 신호선 구동회로에서의 트랜지스터의 특성의 변동의 영향을 억제하는 기술에 관한 것이다. 신호선 구동회로에는, 각각 용량수단과 공급수단을 갖는 제1 전류원회로(437) 및 제2 전류원회로(438)를 설치한다. 시프트 레지스터(418)로부터 공급되는 샘플링펄스와 외부로부터 공급되는 래치펄스에 따라, 상기 용량수단은, n개의 비디오신호용 정전류원(109)의 각각으로부터 공급되는 전류를 가산한 전류를 전압으로 변환하고, 상기 공급수단은 변환된 전압에 따른 전류를 공급함으로써, 트랜지스터의 특성에 의하지 않고, 비디오신호에 따른 전류출력을 행하는 것을 특징으로 한다. 상기 n개의 비디오 신호용 정전류원으로부터 공급되는 전류값은, 20:21:···:2n으로 설정되어, 계조를 표현하는 것이 가능하게 된다.
Figure R1020047006165
신호선, 구동회로, 발광장치, 화상, 표시장치, 화소, 계조, 발광소자

Description

신호선 구동회로 및 발광장치{SIGNAL LINE DRIVE CIRCUIT AND LIGHT EMITTING DEVICE}
본 발명은 신호선 구동회로의 기술에 관한 것이다. 또한 상기 신호선 구동회로를 갖는 발광장치의 기술에 관한 것이다.
최근, 화상의 표시를 행하는 표시장치의 개발이 진행되고 있다. 표시장치로서는, 액정소자를 사용하여 화상의 표시를 행하는 액정표시장치가, 고화질, 박형, 경량 등의 이점을 살려 폭넓게 사용되고 있다.
한편, 자발광소자인 발광소자를 사용한 발광장치의 개발도 최근 진행되고 있다. 발광장치는, 기존의 액정표시장치가 갖는 이점에 더하여, 동화상표시에 적합한 빠른 응답속도, 저전압, 저소비전력 등의 특징을 갖고, 차세대 디스플레이로서 크게 주목되고 있다.
발광장치에 다계조의 화상을 표시할 때의 계조표현방법으로서는, 아날로그 계조방식과 디지털 계조방식을 들 수 있다. 전자의 아날로그 계조방식은, 발광소자에 흐르는 전류의 크기를 아날로그적으로 제어하여 계조를 얻는다는 방식이다. 또 한 후자의 디지털 계조방식은, 발광소자가 온상태(휘도가 거의 100%인 상태)와, 오프상태(휘도가 거의 0%인 상태)의 2개의 상태에만 따라서 구동한다는 방식이다. 디지털 계조방식에서는, 이대로는 2계조밖에 표시할 수 없기 때문에, 별도의 방식과 조합하여 다계조의 화상을 표시하는 방법이 제안되어 있다.
또한 화소의 구동방법으로서는, 화소에 입력하는 신호의 종류로 분류하면, 전압입력방식과 전류입력방식을 들 수 있다. 전자의 전압입력방식은, 화소에 입력하는 비디오신호(전압)를 구동용 소자의 게이트전극에 입력하여, 그 구동용 소자를 사용하여 발광소자의 휘도를 제어하는 방식이다. 또한 후자의 전류입력방식에서는, 설정된 신호전류를 발광소자에 흐르게 함으로써, 그 발광소자의 휘도를 제어하는 방식이다.
여기서, 전압입력방식을 적용한 발광장치에서의 화소의 회로의 일례와 그 구동방법에 대하여, 도 16a를 사용하여 간단히 설명한다. 도 16a에 나타낸 화소는, 신호선(501), 주사선(502), 스위칭용 TFT(503), 구동용 TFT(504), 용량소자(505), 발광소자(506), 전원(507, 508)을 갖는다.
주사선(502)의 전위가 변화되어 스위칭용 TFT(503)가 온하면, 신호선(501)에 입력되어 있는 비디오신호는, 구동용 TFT(504)의 게이트전극으로 입력된다. 입력된 비디오신호의 전위에 따라, 구동용 TFT(504)의 게이트·소스 사이 전압이 결정되고, 구동용 TFT(504)의 소스·드레인 사이를 흐르는 전류가 결정된다. 이 전류는 발광소자(506)에 공급되고, 그 발광소자(506)는 발광한다.
발광소자를 구동하는 반도체소자로서는, 폴리실리콘 트랜지스터가 사용된다. 그러나, 폴리실리콘 트랜지스터는, 결정입계에서의 결함에 기인하여, 임계치나 온전류 등의 전기적특성에 변동이 생기기 쉽다. 도 16a에 나타낸 화소에 있어서, 구동용 TFT(504)의 특성이 화소마다 변동하면, 동일한 비디오신호를 입력한 경우에도, 그것에 따른 구동용 TFT(504)의 드레인전류의 크기가 다르기 때문에, 발광소자(506)의 휘도는 변동한다.
상기 문제를 해결하기 위해서는, 발광소자를 구동하는 TFT의 특성에 좌우되지 않고, 원하는 전류를 발광소자에 공급하면 된다. 이 관점에서, TFT의 특성에 좌우되지 않고 발광소자에 공급하는 전류의 크기를 제어할 수 있는 전류입력방식이 제안되어 있다.
이어서, 전류입력방식을 적용한 발광장치에서의 화소의 회로의 일례와 그 구동방법에 대하여, 도 16b, 17을 사용하여 간단히 설명한다. 도 16b에 나타낸 화소는, 신호선(601), 제1∼제3 주사선(602∼604), 전류선(605), TFT(606∼609), 용량소자(610), 발광소자(611)를 갖는다. 전류원회로(612)는, 각 신호선(각 열)에 배치된다.
도 17을 사용하여, 비디오신호의 기록으로부터 발광까지의 동작에 대하여 설명한다. 도 17에서, 각부를 나타내는 도면부호는, 도 16에 준한다. 도 17a∼17c는, 전류의 경로를 모식적으로 나타내고 있다. 도 17d는, 비디오신호의 기록시에서의 각 경로를 흐르는 전류의 관계를 나타내고, 도 17e는, 동일하게 비디오신호의 기록시에 용량소자(610)에 축적되는 전압, 요컨대 TFT(608)의 게이트·소스 사이 전압을 나타낸다.
우선, 제1 및 제2 주사선 602, 603에 펄스가 입력되고, TFT 606, 607이 온한다. 이때, 신호선 601을 흐르는 전류는 신호전류를 Idata로 표기한다. 신호선 601에는, 신호전류 Idata가 흐르고 있으므로, 도 17a에 나타내는 바와 같이, 화소 내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이들 관계를 도 17d에 나타내지만, Idata=I1+I2인 것은 말할 필요도 없다.
TFT 606이 온한 순간에는, 아직 용량소자 610에는 전하가 유지되어 있지 않기 때문에, TFT 608은 오프이다. 따라서, I2=0이 되어, Idata=I1이 된다. 이 동안에는, 용량소자 610의 양전극 사이에 전류가 흐르게 되어, 그 용량소자 610에서 전하의 축적이 행해지고 있다.
그리고 서서히 용량소자(610)에 전하가 축적되고, 양전극 사이에 전위차가 생기기 시작한다(도 17e). 양전극의 전위차가 Vth가 되면(도 17e, A점), TFT 608이 온하여, I2가 생긴다. 전술한 바와 같이, Idata=I1+I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있고, 용량소자(610)에는 또 전하의 축적이 행해진다.
용량소자 610에서는, 그 양전극의 전위차, 요컨대 TFT 608의 게이트·소스 사이 전압이 원하는 전압이 될 때까지 전하의 축적이 계속된다. 요컨대 TFT 608이 Idata의 전류를 흐르게 할 수 있을 만큼의 전압이 될 때까지 전하의 축적이 계속된다. 이윽고 전하의 축적이 종료하면(도 17e, B점), 전류 I1은 흐르지 않게 된다. 또한, TFT 608은 완전히 온하고 있으므로, Idata=I2가 된다(도 17b). 이상의 동작에 의해, 화소에 대한 신호의 기록동작이 완료된다. 마지막으로 제1 및 제2 주사선 602, 603의 선택이 종료하고, TFT 606, 607이 오프한다.
계속해서, 제3 주사선 604에 펄스가 입력되고, TFT 609가 온한다. 용량소자 610에는, 조금 전에 기록한 VGS가 유지되어 있기 때문에, TFT 608은 온되어 있고, 전류선 605로부터 Idata와 같은 전류가 흐른다. 이에 따라 발광소자 611이 발광한다. 이때, TFT 608이 포화영역에서 동작하도록 해 두면, TFT 608의 소스·드레인 사이 전압이 변화되었다고 해도, 발광소자 611에 흐르는 발광전류 IEL은 변함 없이 흐르게 된다.
이와 같이 전류입력방식과는, TFT 609의 드레인전류가 전류원회로 612에서 설정된 신호전류 Idata와 동일한 전류값이 되도록 설정하고, 이 드레인전류에 따른 휘도로 발광소자(611)가 발광을 행하는 방식을 말한다. 상기 구성의 화소를 사용함으로써, 화소를 구성하는 TFT의 특성변동의 영향을 억제하여, 원하는 전류를 발광소자에 공급할 수 있다.
단, 전류입력방식을 적용한 발광장치에서는, 비디오신호에 따른 신호전류를 정확히 화소에 입력해야 한다. 그러나, 신호전류를 화소에 입력하는 역할을 담당하는 신호선 구동회로(도 16에서는 전류원회로 612에 해당)를 폴리실리콘 트랜지스터로 형성하면, 그 특성에 변동이 생기기 때문에, 그 신호전류에도 변동이 생겨 버린다.
요컨대 전류입력방식을 적용한 발광장치에서는, 화소 및 신호선 구동회로를 구성하는 TFT의 특성변동의 영향을 억제할 필요가 있다. 그러나, 도 16b에 나타내는 구성의 화소를 사용함으로써, 화소를 구성하는 TFT의 특성변동의 영향을 억제하는 것은 할 수 있지만, 신호선 구동회로를 구성하는 TFT의 특성변동의 영향을 억제 하는 것은 곤란하게 된다.
그래서, 전류입력방식의 화소를 구동하는 신호선 구동회로에 배치되는 전류원회로의 구성과 그 동작에 대하여 도 18을 사용하여 간단히 설명한다.
도 18a, 18b에서의 전류원회로 612는, 도 16b에서 나타낸 전류원회로 612에 해당한다. 전류원회로 612는, 정전류원(555∼558)을 갖는다.
정전류원(555∼558)은, 단자(551∼554)를 통해 입력되는 신호에 의해 제어된다. 정전류원(555∼558)으로부터 공급되는 전류의 크기는 각각 다르게 되어 있고, 그 비는 1:2:4:8이 되도록 설정되어 있다.
도 18b는 전류원회로 612의 회로구성을 나타낸 도면이고, 도면에서의 정전류원(555∼558)은 트랜지스터에 해당한다. 트랜지스터(555∼558)의 온전류는, L(게이트길이)/W(게이트폭)값의 비(1:2:4:8)에 기인하여 1:2:4:8이 된다. 그렇게 하면 전류원회로 612는, 24=16단계에서 전류의 크기를 제어할 수 있다. 요컨대 4비트의 디지털 비디오신호에 대하여, 16계조의 아날로그값을 갖는 전류를 출력할 수 있다. 이때, 이 전류원회로 612는, 폴리실리콘 트랜지스터로 형성되고, 화소부와 동일기판 상에 일체 형성된다.
이와 같이, 종래에 있어서는, 전류원회로를 내장한 신호선 구동회로는 제안되어 있다.(예를 들면, 비특허문헌 1, 2 참조)
디지털 계조방식에 있어서는, 다계조의 화상을 표현하기 위해 디지털 계조방식과 면적계조방식을 조합한 방식(이하 면적계조방식이라 표기)이나 디지털 계조방식과 시간계조방식을 조합한 방식(이하 시간계조방식이라 표기)이 있다. 면적계조 방식이란, 일화소를 복수의 부화소로 분할하고, 각각의 부화소에서 발광, 또는 비발광을 선택함으로써, 일화소에서 발광하고 있는 면적과, 그것 이외의 면적과의 차이를 갖고 계조를 표현하는 방식이다. 또한 시간계조방식이란, 발광소자가 발광하고 있는 시간을 제어함으로써, 계조표현을 행하는 방식이다. 구체적으로는, 프레임기간을 길이가 다른 복수의 서브프레임기간으로 분할하고, 각 기간에서의 발광소자의 발광, 또는 비발광을 선택함으로써, 1프레임기간 내에서 발광한 시간의 길이의 차이를 갖고 계조를 표현한다. 디지털 계조방식에 있어서는, 다계조의 화상을 표현하기 위해 디지털 계조방식과 시간계조방식을 조합한 방식(이하 시간계조방식이라 표기)이 제안되어 있다.(예를 들면, 특허문헌 1 참조)
[비특허문헌 1]
핫토리레이지, 외 3명, 「신학기보」, ED2001-8, 전류지정형 폴리실리콘 TFT 액티브 매트릭스 구동유기 LED 디스플레이의 회로 시뮬레이션, p. 7-14
[비특허문헌 2]
Reiji Hetal., 「AM-LCD'01」, OLED-4, p. 223-226
[특허문헌 1]
일본특허공개 2001-5426호 공보
(발명의 개시)
전술한 전류원회로(612)는, L/W값을 설계함으로써, 트랜지스터의 온전류를 1:2:4:8이 되도록 설정하고 있다. 그러나 트랜지스터 555∼트랜지스터 558은, 제작 공정이나 사용하는 기판의 상위에 의해 생기는 게이트 길이, 게이트 폭 및 게이트 절연막의 막두께의 변동의 요인이 겹쳐, 임계치나 이동도에 변동이 생겨 버린다. 그 때문에, 트랜지스터 555∼트랜지스터 558의 온전류를 설계대로 정확히 1:2:4:8로 하는 것은 곤란하다. 요컨대 열에 의해, 화소에 공급하는 전류값에 변동이 생겨 버린다.
트랜지스터(555∼558)의 온전류를 설계대로 정확히 1:2:4:8로 하기 위해서는, 모든 열(列)에 있는 전류원회로의 특성을, 모두 동일하게 할 필요가 있다. 요컨대, 신호선 구동회로가 갖는 전류원회로의 트랜지스터의 특성을, 모두 동일하게 할 필요가 있지만, 실제로는 대단히 곤란하다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, TFT의 특성변동의 영향을 억제하여, 원하는 신호전류를 화소에 공급할 수 있는 신호선 구동회로를 제공한다. 더욱이 본 발명은, TFT의 특성변동의 영향을 억제한 회로구성의 화소를 사용함으로써, 화소 및 구동회로의 양쪽을 구성하는 TFT의 특성변동의 영향을 억제하여, 원하는 신호전류를 발광소자에 공급할 수 있는 발광장치를 제공한다.
본 발명은, TFT의 특성변동의 영향을 억제한 원하는 일정전류를 흐르게 하는 전기회로(본 명세서에서는 전류원회로라 부름)를 설치한 새로운 구성의 신호선 구동회로를 제공한다. 또한 본 발명은, 상기 신호선 구동회로를 구비한 발광장치를 제공한다.
본 발명은 각 열(각 신호선 등)에 전류원회로가 배치된 신호선 구동회로를 제공한다.
그리고 본 발명의 신호선 구동회로에서는, 비디오 신호용 정전류원을 사용하여, 각 신호선에 배치된 전류원회로에 신호전류를 설정한다. 신호전류가 설정된 전류원회로에서는, 비디오 신호용 정전류원에 비례한 전류를 흐르게 하는 능력을 갖는다. 그 때문에, 상기 전류원회로를 사용함으로써, 신호선 구동회로를 구성하는 TFT의 특성변동의 영향을 억제할 수 있다.
이때, 비디오 신호용 정전류원은, 기판 상에 신호선 구동회로와 일체 형성해도 된다. 또는 비디오 신호용 전류로서, 기판의 외부에서 IC 등을 사용하여 전류를 입력해도 된다. 이 경우에는, 비디오 신호용 전류로서, 기판의 외부로부터 신호선 구동회로에 일정한 전류, 또는, 비디오신호에 따른 전류가 공급된다.
본 발명의 신호선 구동회로의 개략에 대하여 도 1, 2를 사용하여 설명한다. 도 1, 2에는, i열번째로부터 (i+2)열번째의 3개의 신호선에 이러한 주변의 신호선 구동회로가 표시되어 있다.
도 1에서, 신호선 구동회로(403)에는, 각 신호선(각 열)에 전류원회로(420)가 배치되어 있다. 전류원회로(420)는, 단자 a, 단자 b 및 단자 c를 갖는다. 단자 a에서는, 설정신호가 입력된다. 단자 b로는, 전류선에 접속된 비디오 신호용 정전류원(109)으로부터 전류(신호전류)가 공급된다. 또한 단자 c로부터는, 전류원회로(420)에 유지된 신호를 스위치(101)를 통해 출력한다. 요컨대 전류원회로(420)는, 단자 a로부터 입력되는 설정신호에 의해 제어되고, 단자 b로부터는 공급되는 신호전류가 입력되며, 그 신호전류에 비례한 전류를 단자 c로부터 출력한다. 이때 스위치(101)는, 전류원회로(420)와 신호선에 접속된 화소와의 사이에 설 치되고, 상기 스위치(101)의 온 또는 오프는, 래치펄스에 의해 제어된다.
이어서 도 1과는 다른 구성의 본 발명의 신호선 구동회로에 대하여 도 2를 사용하여 설명한다. 도 2에서, 신호선 구동회로(403)에는, 신호선마다(각 열)에 2개 이상의 전류원회로(420)가 설치된다. 그리고 전류원회로(420)는 복수의 전류원회로를 갖는다. 그리고 여기서는 가령 2개의 전류원회로를 갖는다고 하고, 전류원회로(420)는, 제1 전류원회로(421) 및 제2 전류원회로(422)를 갖는다고 한다. 제1 전류원회로(421) 및 제2 전류원회로(422)는, 단자 a, 단자 b, 단자 c 및 단자 d를 갖는다. 단자 a에서는, 설정신호가 입력된다. 단자 b로부터는, 전류선에 접속된 비디오 신호용 정전류원(109)으로부터 전류(신호전류)가 공급된다. 또한 단자 c로부터는, 제1 전류원회로(421) 및 제2 전류원회로(422)에 유지된 신호를 출력한다. 요컨대 전류원회로(420)는, 단자 a로부터 입력되는 설정신호 및 단자 d로부터 입력되는 제어신호에 의해 제어되고, 단자 b로부터는 공급되는 신호전류가 입력되며, 그 신호전류에 비례한 전류(신호전류)를 단자 c로부터 출력한다. 이때 스위치(101)는, 전류원회로(420)와 신호선에 접속된 화소의 사이에 설치되고, 상기 스위치(101)의 온 또는 오프는, 래치펄스에 의해 제어된다. 또한 단자 d에서는, 제어신호가 입력된다.
이때 본 명세서에서는, 전류원회로(420)에 대하여 신호전류 Idata의 기록을 종료시키는(신호전류를 설정하는, 신호전류에 의해 신호전류에 비례한 전류를 출력할 수 있도록 설정하는, 전류원회로(420)가 신호전류를 출력할 수 있도록 정함) 동작을 설정동작이라 부르고, 신호전류 Idata를 화소에 입력하는 동작을 입력동작(전 류원회로(420)가 신호전류를 출력하는 동작)이라 부르는 것으로 한다. 도 2에서, 제1 전류원회로(421) 및 제2 전류원회로(422)에 입력되는 제어신호는 서로 다르기 때문에, 제1 전류원회로(421) 및 제2 전류원회로(422)는, 한쪽은 설정동작을 행하고, 다른쪽은 입력동작을 행한다. 이에 따라 동시에 2개의 동작을 행할 수 있다.
본 발명에서, 발광장치란 발광소자를 갖는 화소부 및 신호선 구동회로가 기판과 커버재와의 사이에 봉입된 패널, 상기 패널에 IC 등을 실장한 모듈, 디스플레이 등을 범박에 포함한다. 요컨대 발광장치란, 패널모듈 및 디스플레이 등의 총칭에 해당한다.
본 발명의 신호선 구동회로에서는, 각각이 전류원회로를 구비한 래치가 배치된다. 또한 본 발명의 신호선 구동회로는, 아날로그 계조방식 및 디지털 계조방식의 양자에게 적용하는 것이 가능하다.
본 발명에서는, TFT는, 통상의 단결정을 사용한 트랜지스터나, SOI를 사용한 트랜지스터, 유기트랜지스터 등으로 대체하여 적용할 수 있다.
본 발명은, 복수의 신호선의 각각에 대응한 제1 및 제2 전류원회로 및 시프트 레지스터 및 n개의 비디오 신호용 정전류원을 갖는 신호선 구동회로에 있어서(n은 1 이상의 자연수), 상기 제1 및 상기 제2 전류원회로의 각각은, 용량수단과 공급수단을 갖고, 상기 시프트 레지스터로부터 공급되는 샘플링펄스와 외부로부터 공급되는 래치펄스에 따라서, 상기 제1 및 상기 제2 전류원회로의 한쪽이 갖는 용량수단은, 상기 n개의 비디오 신호용 정전류원의 각각으로부터 공급되는 전류를 가산한 전류를 전압으로 변환하고, 다른쪽이 갖는 공급수단은 상기 변환된 전압에 따른 전류를 공급하며,
상기 n개의 비디오 신호용 정전류원으로부터 공급되는 전류값은, 20:21:···:2n-1으로 설정되는 것을 특징으로 한다.
본 발명은, 복수의 신호선의 각각에 대응한 (2×n)개의 전류원회로 및 시프트 레지스터 및 n개의 비디오 신호용 정전류원을 갖는 신호선 구동회로에 있어서(n은 1 이상의 자연수),
상기 (2×n)개의 전류원회로는, 상기 시프트 레지스터로부터 공급되는 샘플링펄스와 외부로부터 공급되는 래치펄스에 따라, 상기 n개의 비디오 신호용 정전류원 중 어느 하나로부터 공급된 전류를 전압으로 변환하는 용량수단과, 상기 변환된 전압에 따른 전류를 공급하는 공급수단을 가지고,
상기 복수의 신호선의 각각에는, 상기 (2×n)개의 전류원회로에서 선택된 n개로부터 전류가 공급되고,
상기 n개의 비디오 신호용 정전류원으로부터 공급되는 전류값은, 20:21:···:2n-1으로 설정되는 것을 특징으로 한다.
상기 구성을 갖는 본 발명의 신호선 구동회로는, 시프트 레지스터와, 2개 이상의 전류원회로가 배치된 래치를 갖는다. 공급수단 및 용량수단을 갖는 전류원회로는, 구성하는 트랜지스터의 특성변동의 영향을 받지 않고, 소정의 값의 전류를 공급할 수 있다. 또한, 상기 신호선 구동회로에는, 논리연산자가 배치되고, 상기 논리연산자의 2개의 입력단자에는, 시프트 레지스터로부터 공급되는 샘플링펄스와, 외부로부터 공급되는 래치펄스가 입력된다. 그리고, 본 발명에서는, 상기 논리연산자의 출력단자로부터 출력되는 신호를 사용하여, 래치에 배치된 2개 이상의 전류원회로를 제어한다. 이 경우, 상기 전류원회로에서는, 공급된 전류를 전압으로 변환하는 동작에 시간을 걸어 정확히 행할 수 있다.
본 발명은 상기한 바와 같은 전류원회로를 갖는 신호선 구동회로를 제공한다. 또한, 본 발명은, TFT의 특성변동의 영향을 억제한 회로구성의 화소를 사용함으로써, 화소 및 구동회로의 양쪽을 구성하는 TFT의 특성변동의 영향을 억제하고, 또한 원하는 신호전류 Idata를 발광소자에 공급할 수 있는 발광장치를 제공한다.
도 1은, 신호선 구동회로의 도면.
도 2는, 신호선 구동회로의 도면.
도 3은, 신호선 구동회로의 도면(1비트, 2비트).
도 4는, 신호선 구동회로의 도면(1비트).
도 5는, 신호선 구동회로의 도면(2비트).
도 6은, 전류원회로의 회로도.
도 7은, 전류원회로의 회로도.
도 8은, 전류원회로의 회로도.
도 9는, 비디오 신호용 정전류원의 회로도.
도 10은, 비디오 신호용 정전류원의 회로도.
도 11은, 비디오 신호용 정전류원의 회로도.
도 12는, 본 발명의 발광장치의 외관을 나타내는 도면.
도 13은, 발광장치의 화소의 회로도.
도 14는, 본 발명의 발광장치의 구동방법을 설명하는 도면.
도 15는, 본 발명의 발광장치를 나타내는 도면.
도 16은, 발광장치의 화소의 회로도.
도 17은, 발광장치의 화소의 동작을 설명하는 도면.
도 18은, 전류원회로의 도면.
도 19는, 전류원회로의 동작을 설명하는 도면.
도 20은, 전류원회로의 동작을 설명하는 도면.
도 21은, 전류원회로의 동작을 설명하는 도면.
도 22는, 본 발명의 발광장치가 적용되는 전자기기를 나타내는 도면.
도 23은, 비디오 신호용 정전류원의 회로도.
도 24는, 비디오 신호용 정전류원의 회로도.
도 25는, 비디오 신호용 정전류원의 회로도.
도 26은, 신호선 구동회로의 도면(2비트).
도 27은, 전류원회로의 회로도.
도 28은, 전류원회로의 회로도.
도 29는, 전류원회로의 회로도.
도 30은, 전류원회로의 회로도.
도 31은, 전류원회로의 회로도.
도 32는, 전류원회로의 회로도.
도 33은, 신호선 구동회로의 도면.
도 34는, 신호선 구동회로의 도면.
도 35는, 신호선 구동회로의 도면.
도 36은, 신호선 구동회로의 도면.
도 37은, 신호선 구동회로의 도면.
도 38은, 신호선 구동회로의 도면.
도 39는, 신호선 구동회로의 도면.
도 40은, 신호선 구동회로의 도면.
도 41은, 신호선 구동회로의 도면.
도 42는, 신호선 구동회로의 도면.
도 43은, 신호선 구동회로의 도면.
도 44는, 비디오 신호용 정전류원의 회로도.
도 45는, 비디오 신호용 정전류원의 회로도.
도 46은, 비디오 신호용 정전류원의 회로도.
도 47은, 비디오 신호용 정전류원의 회로도.
도 48은, 신호선 구동회로의 도면.
도 49는, 전류원회로의 레이아웃도.
도 50은, 전류원회로의 회로도.
(발명을 실시하기 위한 최선의 형태)
(실시형태 1)
본 실시형태에서는, 본 발명의 신호선 구동회로에 구비되는 전류원회로(420)의 회로구성과 그 동작의 예에 대하여 설명한다.
본 발명에서는 단자 a로부터 입력되는 설정신호란 논리연산자의 출력단자로부터 입력되는 신호를 나타낸다. 요컨대 도 1에서의 설정신호란, 논리연산자의 출력단자로부터 입력되는 신호에 해당한다. 그리고 본 발명에서는, 논리연산자의 출력단자로부터 입력되는 신호에 맞추어, 전류원회로(420)의 설정을 행한다.
상기 논리연산자의 2개의 입력단자에는, 한쪽에는 시프트 레지스터로부터의 샘플링펄스가 입력되고, 다른쪽에는 래치펄스가 입력된다. 논리연산자로는, 입력된 2개의 신호의 논리연산을 행하여, 출력단자로부터 신호를 출력한다. 그리고 전류원회로에서는, 상기 논리연산자의 출력단자로부터 입력되는 신호에 의해, 설정동작 또는 입력동작을 행한다.
이때 시프트 레지스터란, 플립플롭회로(FF) 등을 복수열 사용한 구성을 갖는 것이다. 그리고 상기 시프트 레지스터에 클록신호(S-CLK), 스타트펄스(S-SP) 및 클록반전신호(S-CLKb)가 입력되어, 이들 신호의 타이밍에 따라, 순차 출력되는 신호를 샘플링펄스라 부른다.
도 6a에서, 스위치 104, 105a, 116과, 트랜지스터 102(n채널형)와, 그 트랜지스터 102의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 103을 갖는 회로가 전류원회로(420)에 해당한다.
전류원회로(420)에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 104, 스위치 105a가 온이 된다. 그렇게 하면, 전류선(비디오선)에 접속된 비디오 신호용 정전류원 109(이하 정전류원 109라 표기)로부터, 단자 b를 통해 전류가 공급되고, 용량소자 103에 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 신호전류 Idata가 트랜지스터 102의 드레인전류와 같아질 때까지, 용량소자 103에 전하가 유지된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 104, 스위치 105a를 오프로 한다. 그렇게 하면, 용량소자 103에 소정의 전하가 유지되어 있기 때문에, 트랜지스터 102는, 신호전류 Idata에 따른 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101, 스위치 116이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터 102의 게이트전압은, 용량소자 103에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터 102의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동의 영향을 억제하여, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때 스위치 104 및 스위치 105a의 접속구성은 도 6a에 나타내는 구성에 한정되지 않는다. 예를 들면, 스위치 104의 한쪽을 단자 b에 접속하고, 다른쪽을 트 랜지스터 102의 게이트전극의 사이에 접속하며, 또한 스위치 105a의 한쪽을 스위치 104를 통해 단자 b에 접속하고, 다른쪽을 스위치 116에 접속하는 구성이어도 된다. 그리고 스위치 104 및 스위치 105a는, 단자 a로부터 입력되는 신호에 의해 제어된다.
혹은, 스위치 104는 단자 b와 트랜지스터 102의 게이트전극의 사이에 배치하고, 스위치 105a는 단자 b와 스위치 116의 사이에 배치해도 된다. 요컨대, 도 27a를 참조하면, 설정동작시에는 도 27a1과 같이 접속되고, 입력동작시에는 도 27a2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 배선의 개수나 스위치의 개수는 특히 한정되지 않는다.
이때 도 6a에 나타내는 전류원회로(420)에서는, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작), 요컨대, 전류원회로에서 전류를 출력하는 동작을 동시에 행하는 것은 할 수 없다.
도 6b에서, 스위치 124, 스위치 125와, 트랜지스터 122(n채널형)와, 그 트랜지스터 122의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 123과, 트랜지스터 126(n채널형)을 갖는 회로가 전류원회로(420)에 해당한다.
트랜지스터 126은 스위치 또는 전류원용 트랜지스터의 일부 중 어느 하나로서 기능한다.
도 6b에 나타내는 전류원회로(420)에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 124, 스위치 125가 온이 된다. 그렇게 하면, 전류선(비디오선)에 접속된 정전류원(109)으로부터, 단자 b를 통해 전류가 공급되고, 용량소자 123에 전하 가 유지된다. 그리고 정전류원(109)으로부터 흐르는 신호전류 Idata가 트랜지스터 122의 드레인전류와 같아질 때까지, 용량소자 123에 소정의 전하가 유지된다. 이때 스위치 124가 온이 되면, 트랜지스터 126의 게이트·소스 사이 전압 VGS가 0V가 되므로, 트랜지스터 126은 오프가 된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 124, 스위치 125를 오프로 한다. 그렇게 하면, 용량소자 123에 소정의 전하가 유지되어 있기 때문에, 트랜지스터 122는, 신호전류 Idata의 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터 122의 게이트전압은, 용량소자 123에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터 122의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동의 영향을 억제하여, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때 스위치 124, 125가 오프하면, 트랜지스터 126의 게이트와 소스는 동전위가 아니게 된다. 그 결과, 용량소자 123에 유지된 전하가 트랜지스터 126 쪽에도 분배되고, 트랜지스터 126이 자동적으로 온이 된다. 여기서, 트랜지스터 122, 126은 직렬로 접속되고, 또한 서로의 게이트가 접속되어 있다. 따라서, 트랜지스터 122, 126은 멀티게이트의 트랜지스터로서 동작한다. 요컨대, 설정동작시와 입력동작시에서는 트랜지스터의 게이트길이 L이 달라지게 된다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게 할 수 있다. 그 때문에, 단자 b와 정전류원 109와의 사이에 배치된 여러가지 부하(배선저항, 교차용량 등)를, 보다 빠르게 충전할 수 있다. 따라서, 설정동작을 아주 빠르게 완료시킬 수 있다.
이때 스위치의 개수, 배선의 개수 및 그 접속구성은 특히 한정되지 않는다. 요컨대, 도 27b를 참조하면, 설정동작시에는 도 27b1과 같이 접속되고, 입력동작시에는 도 27b2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 특히, 도 27b2에서는, 용량소자 123에 비축된 전하가 누설되지 않게 되어 있으면 된다. 배선의 개수나 스위치의 개수는 특히 한정되지 않는다.
이때 도 6b에 나타내는 전류원회로(420)에서는, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작), 요컨대, 전류원회로로부터 전류를 출력하는 동작을 동시에 행하는 것은 할 수 없다.
도 6c에서, 스위치 108, 스위치 110, 트랜지스터 105b, 106(n채널형), 그 트랜지스터 105b, 106의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 107을 갖는 회로가 전류원회로(420)에 해당한다.
도 6c에 나타내는 전류원회로(420)에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 108, 스위치 110이 온이 된다. 그렇다면 전류선에 접속된 정전류원 109로부터, 단자 b를 통해 전류가 공급되고, 용량소자 107에 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 신호전류 Idata가 트랜지스터 105b의 드레인전류와 같아질 때까지, 용량소자 107에 전하가 유지된다. 이때, 트랜지스터 105b 및 트랜지스터 106의 게이트전극은 서로 접속되어 있으므로, 트랜지스터 105b 및 트랜지 스터 106의 게이트전압이, 용량소자 107에 의해 유지되어 있다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 108, 스위치 110을 오프로 한다. 그렇게 하면, 용량소자 107에 소정의 전하가 유지되기 때문에, 트랜지스터 106은, 신호전류 Idata에 따른 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터 106의 게이트전압은, 용량소자 107에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터 106의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동의 영향을 억제하여, 화소에 입력되는 전류의 크기를 제어할 수 있다.
이때, 트랜지스터 106의 드레인영역에, 신호전류 Idata에 따른 드레인전류를 정확히 흐르게 하기 위해서는, 트랜지스터 105b 및 트랜지스터 106의 특성이 동일한 것이 필요하게 된다. 보다 상세하게는, 트랜지스터 105b 및 트랜지스터 106의 이동도, 임계치 등의 값이 동일하게 하는 것이 필요하게 된다. 또한 도 6c에서는, 트랜지스터 105b 및 트랜지스터 106의 W(게이트폭)/L(게이트길이)의 값을 임의로 설정하여, 정전류원(109)으로부터 공급되는 신호전류 Idata에 비례한 전류를 화소에 공급하도록 해도 된다.
또한 트랜지스터 105b에서, 정전류원 109에 접속된 트랜지스터의 W/L를 크게 설정함으로써, 그 정전류원 109로부터 대전류를 공급하여, 기록속도를 빠르게 할 수 있다.
이때 도 6c에 나타내는 전류원회로(420)에서는, 신호를 설정하는 동작(설정동작)과, 신호를 화소에 입력하는 동작(입력동작)을 동시에 행할 수 있다.
그리고 도 6d, 6e에 나타내는 전류원회로(420)는, 도 6c에 나타내는 전류원회로(420)와 스위치 110의 접속구성이 다른 점 이외는, 그 밖의 회로소자의 접속구성은 동일하다. 또한 도 6d, 6e에 나타내는 전류원회로(420)의 동작은, 도 6c에 나타내는 전류원회로(420)의 동작과 동일하므로, 본 실시형태에서는 설명을 생략한다.
이때 스위치의 개수, 배선의 개수 및 그 접속구성은 특히 한정되지 않는다. 요컨대, 도 27c를 참조하면, 설정동작시에는 도 27c1과 같이 접속되고, 입력동작시에는 도 27c2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 특히, 도 27c2에서는, 용량소자 107에 비축된 전하가 누설되지 않게 되어 있으면 된다.
도 28a에서, 스위치 195b, 195c, 195d, 195f, 트랜지스터 195a, 용량소자 195e를 갖는 회로가 전류원회로에 해당한다. 도 28a에 나타내는 전류원회로에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 195b, 195c, 195f가 온되고, 스위치 195d가 오프된다. 그렇게 하면, 단자 b를 통해, 전류선에 접속된 정전류원 109로부터 전류가 공급되고, 정전류원 109로부터 공급되는 신호전류와 트랜지스터 195a의 드레인전류가 같아질 때까지, 용량소자 195e에 소정의 전하가 유지된다.
이어서, 단자 a를 통해 입력되는 신호에 의해, 스위치 195b, 195c, 195f가 오프되고, 스위치 195d가 온된다. 이때, 용량소자 195e에는 소정의 전하가 유지되어 있기 때문에, 트랜지스터 195a는 신호전류에 따른 크기의 전류를 흐르게 하는 능력을 갖는다. 이것은, 트랜지스터 195a의 게이트전압은, 용량소자 195e에 의해 소정의 게이트전압으로 설정되어 있고, 그 트랜지스터 195a의 드레인영역에는 전류(비디오 신호용 전류)에 따른 드레인전류가 흐르기 때문이다. 이 상태에서, 단자 c를 통해 외부에 전류가 공급된다. 이때 도 28a에 나타내는 전류원회로에서는, 전류원회로가 신호전류를 흐르게 하는 능력을 가지도록 설정하는 설정동작과, 그 신호전류를 화소에 입력하는 입력동작을 동시에 행하는 것은 할 수 없다. 이때 단자 a를, 통해 입력되는 신호에 의해 제어되는 스위치가 온이고, 또한 단자 c로부터 전류가 흐르지 않게 되어 있을 때는, 단자 c와 다른 전위의 배선을 접속해야 한다. 그리고, 여기서는 그 배선의 전위를, Va로 한다. Va는, 단자 b로부터 흘러 오는 전류를 그대로 흐르게 하는 전위이면 되고, 일례로서는, 전원전압 Vdd 등이어도 된다.
이때 스위치의 개수나 그 접속구성은 특히 한정되지 않는다. 요컨대, 도 28b, 28c를 참조하면, 설정동작시에는 28b1, 28c1과 같이 접속되고, 입력동작시에는 28b1, 28c1과 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 배선의 개수나 스위치의 개수는 특히 한정되지 않는다.
또한 도 6a, 도 6c∼6e에서, 전류가 흐르는 방향(화소로부터 신호선 구동회로로의 방향)은 동일하고, 트랜지스터 102, 트랜지스터 105b, 트랜지스터 106의 극성(도전형)을 p채널형으로 하는 것도 가능하다.
그래서 도 7a에는, 전류가 흐르는 방향(화소로부터 신호선 구동회로로의 방향)은 동일하고, 도 6a에 나타내는 트랜지스터 102를 p채널형으로 하였을 때의 회로구성을 나타낸다. 도 7a에서는, 용량소자를 게이트·소스 사이에 배치함으로써, 소스의 전위는 변화되어도, 게이트·소스 사이 전압은 유지할 수 있다. 또한 도 7b∼7d에는, 전류가 흐르는 방향(화소로부터 신호선 구동회로로의 방향)은 동일하고, 도 6c∼6e에 나타내는 트랜지스터 105b, 트랜지스터 106을 p채널형으로 한 회로도를 나타낸다.
도 29a에는, 도 28에 나타낸 구성에서, 트랜지스터 195a를 p채널형으로 한 경우를 나타낸다. 도 29b에는, 도 6b에 나타낸 구성에 있어서, 트랜지스터 122, 126을 p채널형으로 하고, 단자 Va 및 스위치 127이 더 구비되는 경우를 나타낸다.
도 31에서, 스위치 104, 116, 트랜지스터 102, 용량소자 103 등을 갖는 회로가 전류원회로에 해당한다.
도 31a는, 도 6a의 일부를 변경한 회로에 해당한다. 도 31a에. 나타내는 전류원회로에서는 전류원의 설정동작시와, 입력동작시에서, 트랜지스터의 게이트폭 W가 다르다. 요컨대, 설정동작시에는, 도 31b와 같이 접속되고, 게이트폭 W가 크다. 입력동작시에는, 도 31(C)과 같이 접속되고, 게이트폭 W가 작다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게 할 수 있다. 그 때문에, 단자 b와 비디오 신호용 정전류원과의 사이에 배치된 여러가지 부하(배선저항, 교차용량 등)를, 보다 빠르게 충전할 수 있다. 따라서, 설정동작을 아주 빠르게 완료시킬 수 있다.
이때, 도 31에서는, 도 6a의 일부를 변경한 회로에 대하여 나타내었다. 그러나, 도 6의 다른 회로나 도 7, 도 28, 도 30, 도 29 등의 회로에도, 용이하게 적용할 수 있다.
이때 상기한 전류원회로에서는, 전류는 화소로부터 신호선 구동회로의 방향으로 흐른다. 그러나 전류는, 화소로부터 신호선 구동회로의 방향으로 흐를 뿐만 아니라, 신호선 구동회로로부터 화소의 방향으로 흐르는 경우도 있다. 이때, 전류가 화소로부터 신호선 구동회로의 방향으로) 흐르는지, 또는 전류가 신호선 구동회로로부터 화소의 방향으로 흐르는지는, 화소의 구성에 의존한다. 그리고 전류가 신호선 구동회로로부터 화소의 방향으로 흐르는 경우에는, 도 6에 나타내는 회로도에서, Vss(저전위전원)를 Vdd(고전위전원)로 하고, 또한 트랜지스터 102, 트랜지스터 105b, 트랜지스터 106, 트랜지스터 122 및 트랜지스터 126을 p채널형으로 하면 된다. 또한 도 7에 나타내는 회로도에서 Vss를 Vdd로 하고, 또한 트랜지스터 102, 트랜지스터 105b 및 트랜지스터 106을 n채널형으로 하면 된다.
단, 설정동작시에는 도 30a1∼30d1과 같이 접속되고, 입력동작시에는 도 30a2∼30d2와 같이 접속되도록, 배선이나 스위치를 배치하면 된다. 배선의 개수, 스위치의 개수 및 그 접속은 특히 한정되지 않는다.
이때, 상기한 모든 전류원회로에서, 배치되어 있는 용량소자는, 트랜지스터의 게이트용량 등을 대용함으로써, 배치하지 않아도 된다.
이하에는, 도 6, 7을 사용하여 설명한 전류원회로 중, 도 6a 및 도 7a, 도 6c∼6e 및 도 7b∼7d의 전류원회로의 동작에 대하여 자세히 설명한다. 우선, 도 6a및 도 7a의 전류원회로의 동작에 대하여 도 19를 사용하여 설명한다.
도 19a∼도 19c는, 전류가 회로소자 사이를 흘러가는 경로를 모식적으로 나타내고 있다. 도 19d는, 신호전류 Idata를 전류원회로에 기록할 때의 각 경로를 흐 르는 전류와 시간의 관계를 나타내고 있고, 도 19e는, 신호전류 Idata를 전류원회로에 기록할 때에 용량소자 16에 축적되는 전압, 요컨대 트랜지스터 15의 게이트·소스 사이 전압과 시간의 관계를 나타내고 있다. 또한 도 19a∼도 19c에 나타내는 회로도에서, 11은 비디오 신호용 정전류원, 스위치 12∼스위치 14는 스위칭기능을 갖는 반도체소자, 15는 트랜지스터(n채널형), 16은 용량소자, 17은 화소이다. 본 실시형태에서는, 스위치 14와, 트랜지스터 15와, 용량소자 16이 전류원회로에 해당하는 전기회로로 한다. 이때 도 19a에는 인출선과 부호가 붙여져 있고, 도 19b, 19c에서 인출선과 부호는 도 19a에 준하므로 도시는 생략한다.
n채널형의 트랜지스터 15의 소스영역은 Vss에 접속되고, 드레인영역은 비디오 신호용 정전류원 11에 접속되어 있다. 그리고 용량소자 16의 한쪽의 전극은 Vss(트랜지스터 15의 소스)에 접속되고, 다른쪽의 전극은 스위치 14(트랜지스터 15의 게이트)에 접속되어 있다. 용량소자 16은, 트랜지스터 15의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
이때 실제로는, 전류원회로(20)는 신호선 구동회로에 설치된다. 그리고 신호선 구동회로에 설정된 전류원회로(20)로부터, 신호선이나 화소가 갖는 회로소자 등을 통해 발광소자에 신호전류 Idata에 따른 전류가 흐른다. 그러나 도 19는, 비디오 신호용 정전류원 11, 전류원회로 20 및 화소 17과의 관계의 개략을 간단히 설명하기 위한 도면이므로, 자세한 구성의 도시는 생략한다.
우선 전류원회로(20)가 신호전류 Idata를 유지하는 동작(설정동작)을 도 19a, 19b를 사용하여 설명한다. 도 19a에서, 스위치 12, 스위치 14가 온이 되고, 스위치 13은 오프가 된다. 이 상태에서, 비디오 신호용 정전류원 11로부터 신호전류 Idata가 출력되고, 비디오 신호용 정전류원 11로부터 전류원회로 20의 방향으로 전류가 흘러간다. 이때, 비디오 신호용 정전류원 11로부터는 신호전류 Idata가 흐르고 있으므로, 도 19a에 나타내는 바와 같이 전류원회로 20 내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이때의 관계를 도 19d에 나타내고 있지만, 신호전류 Idata=I1+I2의 관계인 것은 말할 필요도 없다.
비디오 신호용 정전류원 11로부터 전류가 흐르기 시작한 순간에는, 용량소자 16에 전하는 유지되어 있지 않기 때문에, 트랜지스터 15는 오프하고 있다. 따라서, :I2=0이 되고, Idata=I1이 된다.
그리고, 서서히 용량소자 16에 전하가 축적되어, 용량소자 16의 양전극 사이에 전위차가 생기기 시작한다(도 19e). 양전극 사이의 전위차가 Vth가 되면(도 19e A점), 트랜지스터 15가 온하여, I2>0이 된다. 전술한 바와 같이 Idata=I1+I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있다. 용량소자 16에는, 또한 전하의 축적이 행해진다.
용량소자 16의 양전극 사이의 전위차는, 트랜지스터 15의 게이트·소스 사이 전압이 된다. 그 때문에, 트랜지스터 15의 게이트·소스 사이 전압이 원하는 전압, 요컨대 트랜지스터 15가 Idata의 전류를 흐르게 할 수 있는 만큼의 전압(VGS)이 되기까지, 용량소자 16에서의 전하의 축적은 계속 할 수 있다. 그리고 전하의 축적이 종료하면(도 19e B점), 전류 I1은 흐르지 않게 되고, 더욱이 트랜지스터 15는 완전히 온하고 있으므로, Idata=I2가 된다(도 19b).
이어서, 화소에 신호전류 Idata를 입력하는 동작(입력동작)을 도 19c를 사용하여 설명한다. 화소에 신호전류 Idata를 입력할 때에는, 스위치 13을 온으로 하여 스위치 12 및 스위치 14를 오프로 한다. 용량소자 16에는 전술한 동작에서 기록된 VGS가 유지되어 있기 때문에, 트랜지스터 15는 온하고 있고, 신호전류 Idata와 같은 전류가, 스위치 13 및 트랜지스터 15를 통해 Vss의 방향으로 흐르게 되어, 화소로의 신호전류 Idata의 입력이 완료한다. 이때, 트랜지스터 15를 포화영역에서 동작하도록 해 두면, 트랜지스터 15의 소스·드레인 사이 전압이 변화되었다고 해도, 화소에서 흐르는 전류는 변하지 않고 흐르게 할 수 있다.
도 19에 나타내는 전류원회로(20)에서는, 도 19a∼도 19c에 나타내는 바와 같이, 우선 전류원회로(20)에 대하여 신호전류 Idata의 기록을 종료시키는 동작(설정동작, 도 19a, 19b에 해당)과, 화소에 신호전류 Idata를 입력하는 동작(입력동작, 도 19c에 해당)으로 나누어진다. 그리고 화소에서는 입력된 신호전류 Idata에 근거하여, 발광소자에의 전류의 공급이 행해진다.
도 19에 나타내는 전류원회로(20)에서는, 설정동작과 입력동작을 동시에 행하는 것은 할 수 없다. 따라서, 설정동작과 입력동작을 동시에 행할 필요가 있는 경우에는, 화소가 복수개 접속되어 있는 신호선으로서, 더욱이 화소부에 복수개 배치되어 있는 신호선의 각각에, 적어도 2개의 전류원회로를 설치하는 것이 바람직하다. 단, 신호전류 Idata를 화소에 입력하지 않고 있는 기간 내에, 설정동작을 행하는 것이 가능하면, 신호선마다(각 열에) 하나의 전류원회로를 설치하는 것만이어도 된다.
또한 도 19a∼도 19c에 나타낸 전류원회로(20)의 트랜지스터 15는 n채널형이지만, 물론 전류원회로(20)의 트랜지스터 15를 p채널형으로 해도 된다. 여기서, 트랜지스터 15가 p채널형인 경우의 회로도를 도 19f에 나타낸다. 도 19f에서, 31은 비디오 신호용 정전류원, 스위치 32∼스위치 34는 스위칭기능을 갖는 반도체소자(트랜지스터), 35는 트랜지스터(p채널형), 36은 용량소자, 37은 화소이다. 본 실시형태에서는, 스위치 34와, 트랜지스터 35와, 용량소자 36이 전류원회로 24에 해당하는 전기회로로 한다.
트랜지스터 35는 p채널형이고, 트랜지스터 35의 소스영역 및 드레인영역은, 한쪽은 Vdd에 접속되고, 다른쪽은 정전류원 31에 접속되어 있다. 그리고 용량소자 36의 한쪽의 전극은 Vdd에 접속되고, 다른쪽의 전극은 스위치 36에 접속되어 있다. 용량소자 36은, 트랜지스터 35의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
도 19f에 나타내는 전류원회로 24의 동작은, 전류가 흐르는 방향이 다른 이외는, 상기한 전류원회로 20과 동일한 동작을 행하므로 여기서는 설명을 생략한다. 이때 전류가 흐르는 방향을 변경하지 않고, 트랜지스터 15의 극성을 변경한 전류원회로를 설계하는 경우에는, 도 7a에 나타내는 회로도를 참고로 하면 된다.
이때 도 32에서, 전류가 흐르는 방향은 도 19f와 같고, 트랜지스터 35를 n채널형으로 하고 있다. 용량소자 36은, 트랜지스터 35의 게이트·소스 사이에 접속한다. 소스의 전위는 설정동작시와, 입력동작시로 다르다. 그러나, 소스의 전위가 변화해도 게이트·소스 사이 전압은 유지되어 있기 때문에, 정상적으로 동작한다.
계속해서 도 6c∼6e 및 도 7b∼7d의 전류원회로의 동작에 대하여 도 20, 21을 사용하여 설명한다. 도 20a∼도 20c는, 전류가 회로소자 사이를 흘러가는 경로를 모식적으로 나타내고 있다. 도 20d는, 신호전류 Idata를 전류원회로에 기록할 때의 각 경로를 흐르는 전류와 시간의 관계를 나타내고 있고, 도 20e는, 신호전류 Idata를 전류원회로에 기록할 때에 용량소자 46에 축적되는 전압, 요컨대 트랜지스터 43, 44의 게이트·소스 사이 전압과 시간의 관계를 나타내고 있다. 또한 도 20a∼도 20c에 나타내는 회로도에서, 41은 비디오 신호용 정전류원, 스위치 42는 스위칭기능을 갖는 반도체소자, 43, 44는 트랜지스터(n채널형), 46은 용량소자, 47은 화소이다. 본 실시형태에서는, 스위치 42와, 트랜지스터 43, 44와, 용량소자 46이 전류원회로 25에 해당하는 전기회로로 한다. 이때 도 20a에는 인출선과 부호가 붙여져 있고, 도 20b, 20c에서 인출선과 부호는 도 20a에 준하므로 도시는 생략한다.
n채널형의 트랜지스터 43의 소스영역은 Vss에 접속되고, 드레인영역은 정전류원 41에 접속되어 있다. n채널형의 트랜지스터 44의 소스영역은 Vss에 접속되고, 드레인영역은 화소 47에 접속되어 있다. 그리고 용량소자 46의 한쪽의 전극은 Vss(트랜지스터 43 및 44의 소스)에 접속되고, 다른쪽의 전극은 트랜지스터 43 및 트랜지스터 44의 게이트전극에 접속되어 있다. 용량소자 46은, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
이때 실제로는, 전류원회로(25)는 신호선 구동회로에 설치되어 있다. 그리고 신호선 구동회로에 설치된 전류원회로(25)로부터, 신호선이나 화소가 갖는 회로소자 등을 통해 발광소자에 신호전류 Idata에 따른 전류가 흐른다. 그러나 도 20은, 비디오 신호용 정전류원 41, 전류원회로 25 및 화소 47과의 관계의 개략을 설명하기 위한 도면이므로, 자세한 구성의 도시는 생략한다.
도 20의 전류원회로 25에서는, 트랜지스터 43 및 트랜지스터 44의 사이즈가 중요하게 된다. 그래서 트랜지스터 43 및 트랜지스터 44의 사이즈가, 같은 경우와 다른 경우에 대하여, 부호를 나누어 설명한다. 도 20a∼도 20c에서, 트랜지스터 43 및 트랜지스터 44의 사이즈가 같은 경우에는, 신호전류 Idata를 사용하여 설명한다. 그리고 트랜지스터 43 및 트랜지스터 44의 사이즈가 다른 경우에는, 신호전류 Idata1과 신호전류 Idata2를 사용하여 설명한다. 이때 트랜지스터 43 및 트랜지스터 44의 사이즈는, 각각의 트랜지스터의 W(게이트폭)/L(게이트길이)의 값을 사용하고 판단된다.
처음에, 트랜지스터 43 및 트랜지스터 44의 사이즈가 같은 경우에 대하여 설명한다. 그리고 우선 신호전류 Idata를 전류원회로(20)에 유지하는 동작을 도 20a, 20b를 사용하여 설명한다. 도 20a에서, 스위치 42가 온이 되면, 비디오 신호용 정전류원 41에서 신호전류 Idata가 설치되고, 정전류원 41로부터 전류원회로 25의 방향으로 전류가 흘러간다. 이때, 비디오 신호용 정전류원 41로부터는 신호전류 Idata가 흐르고 있으므로, 도 20a에 나타내는 바와 같이 전류원회로(25) 내에서는, 전류의 경로는 I1과 I2로 분리되어 흐른다. 이때의 관계를 도 20d에 나타내고 있지만, 신호전류 Idata=I1+I2의 관계인 것은 말할 필요도 없다.
정전류원 41로부터 전류가 흐르기 시작한 순간에는, 용량소자 46에 전하는 유지되어 있지 않기 때문에, 트랜지스터 43 및 트랜지스터 44는 오프하고 있다. 따라서, I2=0이 되고, Idata=I1이 된다.
그리고, 서서히 용량소자 46에 전하가 축적되어, 용량소자 46의 양전극 사이에 전위차가 생기기 시작한다(도 20e). 양전극 사이의 전위차가 Vth가 되면(도 20e A점), 트랜지스터 43 및 트랜지스터 44가 온하여, I2>0으로 된다. 전술한 바와 같이 Idata=I1+I2이므로, I1은 점차로 감소하지만, 여전히 전류는 흐르고 있다. 용량소자 46에는, 또한 전하의 축적이 행해진다.
용량소자 46의 양전극 사이의 전위차는, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압이 된다. 그 때문에, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압이 원하는 전압, 요컨대 트랜지스터 44가 Idata의 전류를 흐르게 할 수 있는 만큼의 전압(VGS)이 될 때까지, 용량소자 46에서의 전하의 축적은 계속 할 수 있다. 그리고 전하의 축적이 종료하면(도 20e B점), 전류 I1은 흐르게 되지 않고, 또한 트랜지스터 43 및 트랜지스터 44는 완전히 온하고 있으므로, Idata=I2가 된다(도 20b).
이어서, 화소에 신호전류 Idata를 입력하는 동작을 도 20c를 사용하여 설명한다. 우선 스위치 42를 오프로 한다. 용량소자 46에는 전술한 동작에서 기록된 VGS가 유지되어 있기 때문에, 트랜지스터 43 및 트랜지스터 44는 온되어 있고, 화소 47로부터 신호전류 Idata와 같은 전류가 흐른다. 이에 따라, 화소에 신호전류 Idata가 입력된다. 이때, 트랜지스터 44를 포화영역에서 동작하도록 해 두면, 트랜지스터 44의 소스·드레인 사이 전압이 변화되었다고 해도, 화소에서 흐르는 전류는 변함 없이 흐르게 할 수 있다.
이때 도 20c와 같은 커런트미러회로인 경우에는, 스위치 42를 오프로 하지 않아도, 정전류원 41로부터 공급되는 전류를 사용하여 화소 47에 전류를 흐르게 하는 것도 할 수 있다. 요컨대 전류원회로(20)에 대하여 신호를 설정하는 동작(설정동작), 신호를 화소에 입력하는 동작(입력동작)을 동시에 행할 수 있다.
이어서, 트랜지스터 43 및 트랜지스터 44의 사이즈가 다른 경우에 대하여 설명한다. 전류원회로 25에서의 동작은, 전술한 동작과 동일하므로 여기서는 설명을 생략한다. 트랜지스터 43 및 트랜지스터 44의 사이즈가 다르면, 필연적으로 비디오 신호용 정전류원 41에서 설정되는 신호전류 Idata1과 화소 47에 흐르는 신호전류 Idata2와는 다르다. 양자의 상위점은, 트랜지스터 43 및 트랜지스터 44의 W(게이트폭)/L(게이트길이)의 값의 상위점에 의존한다.
통상은 트랜지스터 43의 W/L 값을, 트랜지스터 44의 W/L 값보다도 크게 하는 것이 바람직하다. 이것은, 트랜지스터 43의 W/L 값을 크게 하면, 신호전류 Idata1을 크게 할 수 있기 때문이다. 이 경우, 신호전류 Idata1로 전류원회로를 설정할 때, 부하(교차용량, 배선저항)를 충전할 수 있기 때문에, 아주 빠르게 설정동작을 행하는 것이 가능하게 된다.
도 20a∼도 20c에 나타낸 전류원회로 25의 트랜지스터 43 및 트랜지스터 44는 n채널형이었지만, 물론 전류원회로 25의 트랜지스터 43 및 트랜지스터 44를 p채널형으로 해도 된다. 여기서, 트랜지스터 43 및 트랜지스터 44가 p채널형인 경우의 회로도를 도 21에 나타낸다.
도 21에서, 41은 정전류원, 스위치 42는 스위칭기능을 갖는 반도체소자, 43, 44는 트랜지스터(p채널형), 46은 용량소자, 47은 화소이다. 본 실시형태에서는, 스위치 42와, 트랜지스터 43, 44와, 용량소자 46이 전류원회로 26에 해당하는 전기회로로 한다.
p채널형의 트랜지스터 43의 소스영역은 Vdd에 접속되고, 드레인영역은 정전류원 41에 접속되어 있다. p채널형의 트랜지스터 44의 소스영역은 Vdd에 접속되고, 드레인영역은 화소 47에 접속되어 있다. 그리고 용량소자 46의 한쪽의 전극은 Vdd(소스)에 접속되고, 다른쪽의 전극은 트랜지스터 43 및 트랜지스터 44의 게이트전극에 접속되어 있다. 용량소자 46은, 트랜지스터 43 및 트랜지스터 44의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
도 21에 나타내는 전류원회로(26)의 동작은, 전류가 흐르는 방향이 다른 이외는, 도 20a∼도 20c와 같은 동작을 행하므로 여기서는 설명을 생략한다. 이때 전류가 흐르는 방향을 변경하지 않고, 트랜지스터 43, 트랜지스터 44의 극성을 변경한 전류원회로를 설계하는 경우에는, 도 7b 도 32에 나타내는 회로도를 참고로 하면 된다.
이상을 정리하면, 도 19의 전류원회로에서는, 정전류원에서 설정되는 신호전류 Idata와 같은 크기의 전류가 화소에 흐른다. 바꿔 말하면, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류는 값이 동일하고, 전류원회로에 설치된 트랜지스터의 특성변동의 영향은 받지 않는다.
또한 도 19의 전류원회로 및 도 6b 등에서는, 설정동작을 행하는 기간에 있어서는, 전류원회로로부터 화소에 신호전류 Idata를 출력하는 것은 할 수 없다. 그 때문에, 본 신호선마다 2개의 전류원회로를 설치하여, 한쪽의 전류원회로에 신호를 설정하는 동작(설정동작)을 행하고, 다른쪽의 전류원회로를 사용하여 화소에 Idata를 입력하는 동작(입력동작)을 행하는 것이 바람직하다.
단, 설정동작과 입력동작을 동시에 행하지 않은 경우는, 각 열에 하나의 전류원회로를 설치하는 것만이어도 된다. 이대, 도 28a, 도 29a의 전류원회로는, 도 19의 전류원회로와, 접속이나 전류가 흐르는 경로가 다른 이외는, 동일하다. 도 31a의 전류원회로는, 정전류원에서 공급되는 전류와, 전류원회로에서 흐르는 전류의 크기가 다른 것 이외는, 동일하다. 또한, 도 6b, 도 29b 전류원회로는, 정전류원으로부터 공급되는 전류와, 전류원회로로부터 흐르는 전류의 크기가 다른 것 이외는, 동일하다. 요컨대, 도 31a에서는, 트랜지스터의 게이트폭 W가 설정동작시와 입력동작시로 다르고, 도 6b, 도 29b에서는, 트랜지스터의 게이트길이 L이 설정동작시와 입력동작시로 다를 뿐이며, 그 이외는 도 19의 전류원회로와 동일한 구성이다.
한편 도 20, 21의 전류원회로에서는, 정전류원에서 설치된 신호전류 Idata와, 화소에 흐르는 전류의 값은, 전류원회로에 설치된 2개의 트랜지스터의 사이즈에 의존한다. 요컨대 전류원회로에 설치된 2개의 트랜지스터의 사이즈(W(게이트폭)/L(게이트길이))를 임의로 설계하여, 정전류원에서 설정된 신호전류 Idata와, 화소에 흐르는 전류를 임의로 변경할 수 있다. 단, 2개의 트랜지스터의 임계치나 이동도 등의 특성에 변동이 생기고 있는 경우에는, 정확한 신호전류 Idata를 화소에 출력하는 것이 어렵다.
또한 도 20, 21의 전류원회로에서는, 설정동작을 행하는 기간에 화소에 신호를 입력하는 것은 가능하다. 요컨대, 신호를 설정하는 동작(설정동작), 신호를 화소에 입력하는 동작(입력동작)을 동시에 행할 수 있다. 그 때문에 도 19의 전류원회로와 같이, 1개의 신호선에 2개의 전류원회로를 설치할 필요는 없다.
상기 구성을 갖는 본 발명은, TFT의 특성변동의 영향을 억제하고, 원하는 전류를 외부에 공급할 수 있다.
(실시형태 2)
도 6a와 같은 회로(및 도 19, 도 31a, 도 6b, 도 29b 등)에서는, 1개의 신호선마다(각 열) 2개의 전류원회로를 설치하여, 한쪽의 전류원회로에 신호를 설정하는 동작(설정동작)을 행하고, 다른쪽의 전류원회로를 사용하여 화소에 Idata를 입력하는 동작(입력동작)을 행하는 것이 바람직한 것은 전술하였다. 이것은, 설정동작과 입력동작을 동시에 행할 수 있기 때문이다. 그래서 본 실시형태에서는, 본 발명의 신호선 구동회로에 구비되는 도 2에 나타낸 전류원회로(420)의 회로구성의 예에 대하여 도 8을 사용하여 설명한다.
본 발명에서는 단자 a로부터 입력되는 설정신호란 논리연산자의 출력단자로부터 입력되는 신호를 나타낸다. 요컨대 도 1에서의 설정신호란, 논리연산자의 출력단자로부터 입력되는 신호에 해당한다. 그리고 본 발명에서는, 논리연산자의 출력단자로부터 입력되는 신호에 맞추어, 전류원회로(420)의 설정을 행한다.
상기 논리연산자의 2개의 입력단자에는, 한쪽에는 시프트 레지스터로부터의 샘플링펄스가 입력되고, 다른쪽에는 래치펄스가 입력된다. 논리연산자로는, 입력된 2개의 신호의 논리연산을 행하여, 출력단자로부터 신호를 출력한다. 그리고 전류원회로에서는, 상기 논리연산자의 출력단자로부터 입력되는 신호에 의해, 설정동작 또는 입력동작을 행한다.
전류원회로(420)는, 단자 a로부터 입력되는 설정신호에 의해 제어되고, 단자 b로부터는 공급되는 신호전류가 입력되고, 그 신호전류(비디오 신호용 전류)에 비례한 전류를 단자 c로부터 출력한다.
도 8a에서, 스위치 134∼스위치 139와, 트랜지스터 132(n채널형)와, 그 트랜지스터 132의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 133을 갖는 회로가 제1 전류원회로(421) 또는 제2 전류원회로(422)에 해당한다.
제1 전류원회로(421)또는 제2 전류원회로(422)에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 134, 스위치 136이 온이 된다. 또한 단자 d를 통해 제어선으로부터 입력되는 신호에 의해 스위치 135, 스위치 137이 온이 된다. 그렇게 하면, 전류선에 접속된 비디오 신호용 정전류원 109로부터 단자 b를 통해 전류(비디오 신호용 전류)가 공급되고, 용량소자 133에 전하가 유지된다. 그리고 정전류원 109로부터 흐르는 신호전류 Idata가 트랜지스터 132의 드레인전류와 같아질 때까지, 용량소자 133에 전하가 유지된다.
이어서, 단자 a, d를 통해 입력되는 신호에 의해, 스위치 134∼스위치 137을 오프로 한다. 그렇게 하면, 용량소자 133에 소정의 전하가 유지되어 있기 때문에, 트랜지스터 132는, 신호전류 Idata의 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101, 스위치 138, 스위치 139가 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터 132의 게이트전압은, 용량소자 133에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터 132의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동의 영향을 억제하여, 화소에 있어서 흐르는 전류의 크기를 제어할 수 있다.
도 8b에서, 스위치 144∼스위치 147과, 트랜지스터 142(n채널형)와, 그 트랜지스터 142의 게이트·소스 사이 전압 VGS를 유지하는 용량소자 143과, 트랜지스터 148(n채널형)을 갖는 회로가 제1 전류원회로(421) 또는 제2 전류원회로(422)에 해당한다.
제1 전류원회로(421) 또는 제2 전류원회로(422)에서는, 단자 a를 통해 입력되는 신호에 의해 스위치 144, 스위치 146이 온이 된다. 또한 단자 d를 통해 제어선으로부터 입력되는 신호에 의해 스위치 145, 스위치 147이 온이 된다. 그렇게 하면, 전류선에 접속된 정전류원 109로부터, 단자 b를 통해 전류가 공급되고, 용량소자 143에 전하가 유지된다. 그리고 정전류원 109로부터 흐르게 되는 신호전류 Idata가 트랜지스터 142의 드레인전류와 같아질 때까지, 용량소자 143에 전하가 유지된다. 이때 스위치 144, 스위치 145가 온이 되면, 트랜지스터 148의 게이트·소스 사이 전압 VGS가 OV가 되므로, 자동적으로 트랜지스터 148은 오프가 된다.
이어서, 단자 a, d를 통해 입력되는 신호에 의해, 스위치 144∼스위치 147을 오프로 한다. 그렇게 하면, 용량소자 143에 신호전류 Idata가 유지되어 있기 때문에, 트랜지스터 142는, 신호전류 Idata에 따른 크기의 전류를 흐르게 하는 능력을 갖게 된다. 그리고 가령 스위치 101이 도통상태가 되면, 단자 c를 통해 신호선에 접속된 화소에 전류가 흐른다. 이때, 트랜지스터 142의 게이트전압은, 용량소자 143에 의해 소정의 게이트전압으로 유지되어 있기 때문에, 트랜지스터 142의 드레인영역에는 신호전류 Idata에 따른 드레인전류가 흐른다. 그 때문에, 신호선 구동회로를 구성하는 트랜지스터의 특성변동의 영향을 억제하고, 화소에 있어서 흐르는 전류의 크기를 제어할 수 있다.
이때 스위치 144, 145가 오프되면, 트랜지스터 126의 게이트와 소스는 동전위가 아니게 된다. 그 결과, 용량소자 143에 유지된 전하가 트랜지스터 148쪽에도 분배되고, 트랜지스터 148이 자동적으로 온이 된다. 여기서, 트랜지스터 142, 148은 직렬로 접속되고, 또한 서로의 게이트가 접속되어 있다. 따라서, 트랜지스터 142, 148은 멀티게이트의 트랜지스터로서 동작한다. 요컨대, 설정동작시와 입력동작시에서는 트랜지스터의 게이트길이 L이 다른 것으로 된다. 따라서, 설정동작시에 단자 b로부터 공급되는 전류값은, 입력동작시에 단자 c로부터 공급되는 전류값보다도 크게 할 수 있다. 그 때문에, 단자 b와 비디오용 정전류원과의 사이에 배치된 여러가지 부하(배선저항, 교차용량 등)를, 보다 빠르게 충전할 수 있다. 따라서, 설정동작을 아주 빠르게 완료시킬 수 있다.
여기서, 도 8a는, 도 6a에 대하여, 단자 d를 추가한 구성에 해당한다. 도 8b는, 도 6b에 대하여, 단자 d를 추가한 구성에 해당한다. 이와 같이, 스위치를 직렬로 추가하여 수정함으로써, 단자 d를 추가한 구성으로 변형하고 있다. 이때, 도 2의 제1 전류원회로(421) 는 제2 전류원회로(422)에는, 2개의 스위치를 직렬로 배치 함으로써, 도 6, 7, 도 28, 도 29, 도 31 등에 나타낸 전류원회로의 구성을 임의로 사용할 수 있다.
이때 도 2에서는, 1개의 신호선마다 제1 전류원회로(421) 또는 제2 전류원회로(422)의 2개의 전류원회로를 갖는 전류원회로(420)를 설치한 구성을 나타내었지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 1개의 신호선마다 3개의 전류원회로(420)를 설치해도 된다. 그리고 각 전류원회로(420)에는 다른 r정전류원(109)으로부터 신호전류를 설정하도록 해도 된다. 예를 들면, 하나의 전류원회로(420)에는, 1비트용의 비디오 신호용 정전류원을 사용하여 신호전류를 설정하고, 1개의 전류원회로(420)에는, 2비트용의 비디오 신호용 정전류원을 사용하여 신호전류를 설정하고, 1개의 전류원회로(420)에는, 3비트용의 비디오 신호용 정전류원을 사용하여 신호전류를 설정하도록 해도 된다.
본 실시형태는, 실시형태 1과 자유롭게 조합하는 것이 가능하다. 요컨대, 도 4, 도 5, 도 26, 도 27에 나타내는 바와 같이, 각 열에 하나의 전류원회로가 배치되어 있던 것을, 도 2에 나타내는 바와 같이 도 6a의 전류원회로를 각 열에 2개 배치해도 된다. 그렇게 하면, 예를 들면 도 2에서 전류원회로(421)로부터 공급되는 전류가 4.9A로서, 전류원회로(422)로부터 공급되는 전류를 5.1A로 하면, 프레임마다 전류원회로(421) 및 전류원회로(422)의 어느 쪽인지 한쪽으로부터 전류가 공급되도록 함으로써, 전류원회로의 변동을 평균화할 수 있다.
본 실시형태는, 실시형태 1과 자유롭게 조합하는 것이 가능하다.
(실시형태 3)
본 실시형태에서는, 본 발명의 신호선 구동회로가 구비되는 발광장치의 구성에 대하여 도 15를 사용하여 설명한다.
본 발명의 발광장치는, 기판(401) 상에, 복수의 화소가 매트릭스형으로 배치된 화소부(402)를 가지고, 화소부(402)의 주변에는, 신호선 구동회로(403), 제1 주사선 구동회로(404) 및 제2 주사선 구동회로(405)를 갖는다. 도 15a에서는, 신호선 구동회로(403)와, 2쌍의 주사선 구동회로(404, 405)를 가지고 있지만, 본 발명은 이것에 한정되지 않는다. 구동회로의 개수는, 화소의 구성에 따라 임의로 설계할 수 있다. 또한 신호선 구동회로(403)와, 제1 주사선 구동회로(404) 및 제2 주사선 구동회로(405)에는, FPC(406)를 통해 외부로부터 신호가 공급된다.
제1 주사선 구동회로(404) 및 제2 주사선 구동회로(405)의 구성에 대하여 도 15b를 사용하여 설명한다. 제1 주사선 구동회로(404) 및 제2 주사선 구동회로(405)는, 시프트 레지스터(407), 버퍼(408)를 갖는다. 동작을 간단히 설명하면, 시프트 레지스터(407)는, 클록신호(G-CLKb)에 따라, 순차 샘플링펄스를 출력한다. 그 후, 버퍼(408)에서 증폭된 샘플링펄스는 주사선에 입력되어 1행씩 선택상태로 해 나간다. 그리고 선택된 주사선에 의해, 제어되는 화소에는, 순서대로 신호선으로부터 신호전류 Idata가 기록된다.
이때 시프트 레지스터(407)와, 버퍼(408)의 사이에는 레벨시프터회로를 배치한 구성으로 해도 된다. 레벨시프터회로를 배치함으로써, 전압진폭을 크게 할 수 있다.
신호선 구동회로(403)의 구성에 대해서는 이하에 후술한다. 또한 본 실시형 태는, 실시형태 1, 2와 자유롭게 조합하는 것이 가능하다.
(실시형태 4)
본 실시형태에서는, 도 15a에 나타낸 신호선 구동회로(403)의 구성과 그 동작에 대하여 설명한다. 본 실시형태에서는, 아날로그 계조표시 또는 1비트의 디지털 계조표시를 행하는 경우에 사용하는 신호선 구동회로(403)에 대하여 도 3a, 도 4를 사용하여 설명한다.
도 3a에는, 아날로그 계조표시 또는 1비트의 디지털 계조표시를 행하는 경우에서의 신호선 구동회로(403)의 개략도를 나타낸다. 신호선 구동회로(403)는, 시프트 레지스터(418), 래치회로(419)를 갖는다.
동작을 간단히 설명하면 시프트 레지스터(418)는, 플립플롭회로(FF) 등을 복수열 사용하여 구성되고, 클록신호(S-CLK), 스타트펄스(S- SP), 클록반전신호(S-CLKb)가 입력된다. 이들 신호의 타이밍에 따라서, 순차 샘플링펄스가 출력된다.
시프트 레지스터(418)로부터 출력된 샘플링펄스는, 래치회로(419)에 입력된다. 래치회로(419)에는, 비디오신호(아날로그 비디오신호 또는 디지털 비디오신호)가 입력되고, 샘플링펄스가 입력되는 타이밍에 따라, 각 열에서 비디오신호를 유지해 간다.
이때 비디오선에는, 비디오 신호용 정전류원(109)이 접속되어 있다. 그리고 상기 비디오 신호용 정전류원(109)에서 설정된 신호전류(비디오신호에 해당)를 래치회로(419)에서 유지한다.
또한 래치회로(419)에는 래치펄스가 입력되어 래치회로(419)에 유지되어 있 던 비디오신호는, 신호선에 접속된 화소에 입력된다. 래치회로(419)는, 디지털신호를 아날로그신호로 변환하는 역할을 갖는 경우도 있다.
이어서 래치회로(419)의 구성을 도 4를 사용하여 설명한다. 도 4에는, i열번째로부터 (i+2)열번째의 3개의 신호선의 주변의 신호선 구동회로(403)의 개략을 나타낸다.
래치회로 419는, 열마다 스위치 435, 스위치 436, 전류원회로 437, 전류원회로 438 및 스위치 439를 갖는다. 스위치 435는 시프트 레지스터 418로부터 입력되는 샘플링펄스에 의해 제어된다. 또한 스위치 436, 스위치 439는 래치펄스에 의해 제어된다.
이때 스위치 436과 스위치 439에는 서로 반전된 신호가 입력된다. 그 결과, 전류원회로 437 및 전류원회로 438은, 한쪽에서는 설정동작을 행하고, 다른쪽에서는 입력동작을 행한다.
요컨대, 전류원회로 437이 설정동작을 하고 있을 때에, 동시에, 전류원회로 438은, 화소로 신호전류를 출력하고, 입력동작을 행하고 있다. 이와 같이, 전류원회로의 설정동작과 입력동작을 동시에 할 수 있기 때문에, 설정동작에 시간을 들여, 정확히 행할 수 있다.
따라서, 선순차 구동을 행하는 것이 가능하게 된다.
이때, 비디오선(video data선)으로부터 공급되는 신호전류는, 비디오신호에 의존한 크기를 가지고 있다. 따라서, 화소로 공급되는 전류는, 신호전류에 비례한 크기이기 때문에, 화상(계조)을 표현하는 것이 가능하게 된다.
전류원회로 437 및 전류원회로 438은, 단자 a를 통해 입력되는 신호에 의해 제어된다. 또한 전류원회로 437 및 전류원회로 438에는, 단자 b를 통해 비디오선(전류선)에 접속된 비디오 신호용 정전류원(109)을 사용하여 설정된 전류(신호전류 Idata)가 유지된다. 그리고 전류원회로 437 및 전류원회로 438과 신호선에 접속된 화소와의 사이에는 스위치 439가 설치되어 있고, 상기 스위치 439의 온 또는 오프는, 래치펄스에 의해 제어된다.
그리고, 1비트의 디지털 계조표시를 행하는 경우, 비디오신호가 명(明)신호일 때에는, 전류원회로 437 또는 전류원회로 438로부터 화소에 신호전류 Idata가 출력된다. 반대로 비디오신호가 암(暗)신호일 때에는, 전류원회로 437 또는 전류원회로 438은, 전류를 흐르게 하는 능력을 가지고 있지 않으므로, 화소로 전류는 흐르지 않는다. 또한, 아날로그 계조표시를 행하는 경우, 비디오신호에 따라, 전류원회로 433으로부터 화소에 신호전류 Idata가 출력된다. 요컨대 전류원회로 437 및 전류원회로 438은, 일정전류를 흐르게 하는 능력(VGS)을 비디오신호에 의해 제어되어 있고, 화소로 출력하는 전류의 크기에 의해 밝기가 제어된다.
본 발명에서는 단자 a로부터 입력되는 설정신호란 논리연산자의 출력단자로부터 입력되는 신호를 나타낸다. 요컨대 도 1에서의 설정신호란, 논리연산자의 출력단자로부터 입력되는 신호에 해당한다. 그리고 본 발명에서는, 논리연산자의 출력단자로부터 입력되는 신호에 맞추어, 전류원회로(420)의 설정을 행한다.
상기 논리연산자의 2개의 입력단자에는, 한쪽에는 시프트 레지스터로부터의 샘플링펄스가 입력되고, 다른쪽에는 래치펄스가 입력된다. 논리연산자로는, 입력된 2개의 신호의 논리연산을 행하여, 출력단자로부터 신호를 출력한다. 그리고 전류원회로에서는, 상기 논리연산자의 출력단자로부터 입력되는 신호에 의해, 설정동작 또는 입력동작을 행한다.
전류원회로 437 및 전류원회로 438에는, 도 6, 7, 도 29, 도 28, 도 31 등에 나타낸 전류원회로의 회로구성을 자유롭게 사용할 수 있다. 각 전류원회로는, 모두 하나의 방식만을 사용할 뿐만 아니라, 복수를 채용해도 된다.
또한 도 4에서는, 비디오 신호용 정전류원(109)으로부터, 래치회로에 대하여 1행씩 설정동작을 행하고 있지만, 이것에 한정되지 않는다. 도 33에 나타내는 바와 같이, 동시에 복수열에서 설정동작을 행하는 것, 요컨대, 다상화시켜도 된다. 도 33에는, 비디오 신호용 정전류원(109)이 2개 배치되어 있지만, 이 2개의 비디오 신호용 정전류원에 대해서도 별도로 배치한 비디오 신호용 정전류원에서 설정동작을 행해도 된다.
이하에는, 도 4에서, 전류원회로 437 및 전류원회로 438에 사용하는 방식의 조합의 예와, 그 이점에 대하여 기술한다. 우선, 전류원회로 437 및 전류원회로 438에 도 6a와 같은 회로를 채용한 경우에 대하여 설명한다. 도 6a와 같은 회로의 전류원회로를 사용하면, 배치하는 트랜지스터의 개수를 적게 할 수 있으므로 트랜지스터의 특성변동의 영향을 더욱 억제할 수 있다. 요컨대, 설정동작을 행하는 트랜지스터와 입력동작을 행하는 트랜지스터가, 동일한 트랜지스터이기 때문에, 트랜지스터 사이의 변동의 영향을 전혀 받지 않는다. 그렇지만, 설정동작을 행할 때의 전류를 크게 할 수 없기 때문에, 설정동작을 보다 빠르게 행할 수 없다. 이때, 설 정동작시의 전류란, 비디오 신호용 정전류원(109)으로부터 래치회로에 공급되는 전류에 해당한다.
이 경우의 회로도를, 도 34에 나타낸다.
이때, 도 34에서는, 화소로부터 신호선을 통해, 전류원회로쪽으로 향하여, 전류가 흐르고 있었다. 그러나, 이 전류의 방향은, 화소의 구성에 따라, 변한다. 그래서, 도 35에는, 전류원회로에서 화소쪽으로 전류가 흐르는 경우의 회로도를 나타낸다.
이와 같이, 트랜지스터의 극성을 변경함으로써, 전류의 방향이 다른 경우의 회로를 구성할 수 있다. 또는, 도 6a 대신에, 도 7a의 회로를 사용함으로써, 트랜지스터의 극성을 변경하지 않고, 전류의 방향이 다른 경우의 회로를 구성하는 것도 할 수 있다.
이어서, 전류원회로 437 및 전류원회로 438에 도 6c와 같은 커런트미러회로를 채용한 경우에 대하여 도 36을 사용하여 설명한다.
도 6c와 같은 커런트미러회로의 2개의 트랜지스터에 있어서, 비디오 신호용 정전류원(109)에 접속되어 있는 쪽의 트랜지스터에 비해, 화소에 접속되어 있는 쪽의 트랜지스터의 W(게이트폭)/L(게이트길이)값을 작게 하면, 비디오 신호용 정전류원(109)으로부터 공급되는 전류값을 크게 할 수 있다.
요컨대, 설정동작을 행하는 쪽의 트랜지스터의 W/L를, 입력동작을 행하는 쪽의 트랜지스터의 W/L보다도 크게 한다. 그렇게 하면, 설정동작을 행하기 위한 전류, 즉, 비디오 신호용 정전류원(109)으로부터 래치회로에 흐르는 전류를, 크게 할 수 있다. 전류가 크면, 배선 등에 부수되는 배선교차용량 등에 전하를 아주 빠르게 충전할 수 있기 때문에, 민첩하고, 정상상태로 할 수 있다. 따라서, 설정동작을 보다 빠르게 행할 수 있다.
이때, 도 6c와 같은 커런트미러회로에서는, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 트랜지스터를 적어도 2개 가지고 있고, 상기 2개의 트랜지스터의 특성이 변동하면, 상기 트랜지스터의 소스단자나 드레인단자로부터 출력되는 전류도 변동되어 버린다. 그러나, 상기 2개의 트랜지스터의 특성이 갖추어져 있으면, 거기에서 출력되는 전류는 변동하지 않는다. 반대로 말하면, 출력된 전류가 변동하지 않도록 하기 위해서는, 상기 2개의 트랜지스터의 특성이 갖추어져 있으면 된다. 요컨대, 도 6c와 같은 커런트미러회로에서, 게이트전극이 공통인 2개의 트랜지스터 사이에서, 특성이 갖추어져 있으면 된다. 게이트전극이 공통이 아닌 트랜지스터 사이에서는, 특성이 갖추어져 있을 필요는 없다. 왜냐하면, 각각의 전류원회로에 대하여, 설정동작이 행하여지기 때문이다. 요컨대, 설정동작의 대상이 된 트랜지스터와, 입력동작시에 사용되는 트랜지스터가, 동일한 특성으로 되어 있으면 된다. 게이트전극이 공통이 아닌 트랜지스터 사이에서, 특성이 갖추어져 있지 않아도, 설정동작에 의해, 각각의 전류원회로에 대하여 설정이 행하여지기 때문에, 특성변동은 보정된다.
통상, 도 6c와 같은 커런트미러회로에서, 게이트전극이 공통인 2개의 트랜지스터는, 2개의 트랜지스터의 특성의 변동을 억제하기 위해, 근접하여 배치된다.
도 36에서, 예를 들면 화소에 공급하는 전류의 크기를 P로 한다. 그리고 가령, 전류원회로(전류원회로 437, 438)에서의 도 6c와 같은 커런트미러회로의 2개의 트랜지스터에 있어서, 화소에 접속된 쪽의 트랜지스터의 W/L 값을 Wa로 하면, 비디오 신호선에 접속된 쪽의 트랜지스터의 W/L 값을 (2×Wa)로 한다. 그렇다면 전류원회로(전류원회로 437, 438)에서 전류값이 2배가 된다. 그렇게 하면, 비디오 신호용 정전류원(109)으로부터는, (2×P)의 전류가 공급되게 된다. 그렇게 하면, 비디오 신호용 정전류원(109)으로부터 공급되는 전류를 크게 할 수 있기 때문에, 전류원회로(전류원회로 437, 438)의 설정동작을 민첩하고 정확히 행할 수 있다.
이상을 정리하면, 전류원회로에 도 6c와 같은 커런트미러회로를 채용하고, 또한 W/L 값을 적당한 값으로 설정함으로써, 비디오 신호용 정전류원(109)으로부터 공급하는 전류를 크게 할 수 있다. 그리고 그 결과, 전류원회로의 설정동작을 정확히 행할 수 있다.
요컨대, 전류가 크면, 배선에 기생하는 교차용량 등에, 전하를 아주 빠르게 충전할 수 있기 때문에, 아주 빠르게, 정상상태로 할 수 있다. 정상상태가 되면, 설정동작을 충분히 행할 수 있고 있게 된다. 어떤 기간 내에 설정동작을 하는 경우, 전류가 크면, 아주 빠르게 정상상태로 할 수 있기 때문에, 설정동작을 충분히 행할 수 있다. 전류가 작으면, 정상상태가 되기 전에, 설정동작을 행하는 기간이 종료해 버린다. 그 경우는, 충분한 시간이 없기 때문에, 정확히 설정동작을 행하고 있지 않게 된다. 따라서, 전류가 크면, 전류원회로의 설정동작을 아주 빠르고, 정확히 행할 수 있다.
단, 도 6c와 같은 커런트미러회로에서는, 게이트전극이 공통인 트랜지스터를 적어도 2개 가지고 있고, 상기 2개의 트랜지스터의 특성이 변동하면, 거기에서 출력되는 전류도 변동되어 버린다.
그러나, 트랜지스터의 채널폭 W와 채널길이 L의 비율 W/L를, 상기 2개의 트랜지스터 사이에서 다른 값으로 설정함으로써, 전류의 크기를 변경할 수 있다. 통상은, 설정동작시의 전류를 크게 한다. 그 결과, 아주 빠르게 설정동작을 할 수 있다.
이때, 설정동작시의 전류란, 비디오 신호용 정전류원(109)으로부터 공급되는 전류에 해당한다.
한편, 도 6a와 같은 회로를 사용하는 경우는, 설정동작시에 흐르는 전류와, 입력동작시에 흐르는 전류는 거의 같다. 그 때문에, 설정동작을 행하기 위한 전류를 크게 할 수 없다. 그러나, 설정동작을 행할 때에 전류를 공급하는 트랜지스터와, 입력동작을 행할 때에 전류를 공급하는 트랜지스터와는, 동일한 트랜지스터이다. 따라서, 트랜지스터 사이의 변동의 영향은, 전혀 받지 않는다. 따라서, 래치회로에서, 설정동작을 행할 때의 전류를 크게 하려는 부분에는 도 6c와 같은 커런트미러회로를 사용하여, 보다 정확한 전류를 출력하려는 부분에서는 도 6a와 같은 회로를 사용한다고 하는 바와 같이, 적절히 조합하여 사용하는 것이 바람직하다.
이와 같이, 하위비트(1비트번째)용의 전류원회로에서, 도 6c와 같은 커런트미러회로를 사용하고, 상위비트(2비트번째)용의 전류원회로에서, 도 6a와 같은 회로를 사용한 경우의 회로도를, 도 48에 나타낸다.
이때, 단순한 스위치로서 동작시키는 트랜지스터는, 극성은 어느 쪽이어도 된다. 도 4에서는, 도 3a의 회로에서, 도 2의 회로를 적용한 경우에 대하여 기술하였다. 계속해서, 도 37에는, 도 3a의 회로에서, 도 1의 회로를 적용한 경우에 대하여 기술한다.
도 37a에서, 비디오선으로부터 공급되는 비디오신호(신호전류)는, 전류원회로에 공급된다. 그리고, 전류원회로의 설정동작은, 시프트 레지스터(418)로부터 공급되는 샘플링펄스의 타이밍에 따라 행해진다. 예를 들면 도 37a의 구성을 갖는 경우에는, 전류원회로의 설정동작이 끝난 후, 입력동작(화소에의 전류의 출력)을 시작한다. 따라서, 1열씩 순차로 전류원회로의 설정동작을 행하고, 이어서 입력동작을 행함으로써, 점순차 구동을 실현할 수 있다.
도 37a에서는, 아날로그 계조표시 또는 1비트의 디지털계조의 경우를 나타내고, 도 38에는, 2비트의 디지털계조의 경우를 나타낸다.
또한, 도 39에는, 도 38의 회로에, 도 6a의 회로를 적용한 경우의 회로를 나타낸다. 도 40에는, 도 38의 회로에, 도 6c의 회로를 적용한 경우의 회로를 나타낸다. 더욱이, 도 41에는, 1비트용의 전류원회로에는 도 6c의 회로를 적용하고, 2비트용의 전류원회로에는 도 6a의 회로를 적용한 경우의 회로를 나타낸다. 도 41의 회로인 경우, 1비트용의 전류원회로의 W/L를 변경함으로써, 비디오 신호용 전류의 크기를 크게 한다. 그 결과, 2비트용의 전류원회로의 경우와 동일한 정도의 기간으로, 설정동작을 행할 수 있다.
그렇지만, 1열번째로부터 마지막열번째까지 순서로 선택되는 경우, 처음인 쪽의 열에서는, 화소에 신호를 입력하는 기간이 길다. 한편, 마지막인 쪽의 열에서 는, 비디오신호를 입력해도, 바로, 다음 행의 화소가 선택되어 버린다. 그 결과, 화소에 신호를 입력하는 기간이 짧아져 버린다. 그와 같은 경우, 도 37b에 나타내는 바와 같이, 화소부(402)에 배치된 주사선을 중앙에서 분단함으로써, 화소에 신호를 입력하는 기간을 길게 할 수 있다. 그 경우, 화소부(402)의 좌측과 우측에 각 1개의 주사선 구동회로를 배치하고, 그 주사선 구동회로를 사용하여 화소를 구동한다. 이와 같이 하면, 동일행에 배치되어 있는 화소이어도, 우측의 화소와 좌측의 화소에서는, 신호를 입력하는 기간을 어긋나게 할 수 있다. 도 37c에는, 1, 2행번째의 우측과 좌측에 배치된 주사선 구동회로의 출력파형과, 시프트 레지스터(411)의 스타트펄스(S-SP)를 나타낸다. 도 37c에 기재의 파형과 같이 동작시킴으로써, 좌측의 화소에서도, 화소에 신호를 입력하는 기간을 길게 할 수 있으므로, 점순차 구동을 행하기 쉬워진다.
또한, 본 발명의 신호선 구동회로에서, 래치에 배치된 전류원회로에 대하여, 레이아웃도를 도 49에, 대응한 회로도를 도 50에 나타낸다.
또 본 실시형태에서는, 실시형태 1∼3과 자유롭게 조합하는 것이 가능하다.
(실시형태 5)
본 실시형태에서는, 도 15a에 나타낸 신호선 구동회로(403)의 상세한 구성과 그 동작에 대하여 설명하지만, 본 실시형태에서는, 2비트의 디지털 계조표시를 행하는 경우에 사용하는 신호선 구동회로(403)에 대하여 도 3b, 도 5, 도 26을 사용하여 설명한다.
도 3b에는, 2비트의 디지털 계조표시를 행하는 경우에서의 신호선 구동회로(403)의 개략도를 나타낸다. 신호선 구동회로(403)는, 시프트 레지스터(418), 래치회로(419)를 갖는다.
동작을 간단히 설명하면, 시프트 레지스터(418)는, 플립플롭회로(FF) 등을 복수열 사용하여 구성되고, 클록신호(S-CLK), 스타트펄스(S-SP), 클록반전신호(S-CLKb)가 입력된다. 이들 신호의 타이밍에 따라, 3순차 샘플링펄스가 출력된다.
시프트 레지스터(418)로부터 출력된 샘플링펄스는, 래치회로(419)에 입력된다. 래치회로(419)에는, 2비트의 디지털 비디오신호(Digital Data, Digital Data2)가 입력되어 있고, 샘플링펄스가 입력되는 타이밍에 따라, 각 열에서 비디오신호를 유지해 간다.
1비트의 디지털 비디오신호는, 1비트용의 비디오 신호용 정전류원(109)에. 접속된 전류원으로부터 입력된다. 또한 2비트의 디지털 비디오신호는, 2비트용의 비디오 신호용 정전류원(109)에 접속된 전류원으로부터 입력된다. 그리고 1비트용, 2비트용의 비디오 신호용 정전류원(109)에서 설정된 신호전류(비디오신호에 해당)를 래치회로(419)에 있어서 유지한다.
또한 래치회로(419)에는, 래치펄스가 입력되고, 래치회로(419)에 유지되어 있던 2비트의 디지털 비디오신호(Digital Data1, Digital Data2)는, 신호선에 접속된 화소에 입력된다. 이때 래치회로(419)는, 디지털신호를 아날로그신호로 변환하는 역할을 갖는 경우도 있다.
이어서 래치회로(419)의 구성을 도 5를 사용하여 설명한다. 도 5에는, i열번째로부터 (i+1)열번째의 2개의 신호선의 주변의 2비트의 디지털 계조표시를 행하는 신호선 구동회로(403)의 개략을 나타낸다. 또한 마찬가지로, 도 26에는, i열번째로부터 (i+2)열번째의 3개의 신호선의 주변의 2비트의 디지털 계조표시를 행하는 신호선 구동회로의 개략을 나타낸다.
이때 도 5에서는, 각 비트에 대응한 비디오 신호용 정전류원(109)이 배치된 경우에 대하여 나타낸다.
도 5에서, 래치회로(419)는, 열마다 스위치 435a, 스위치 436a, 전류원회로 437a, 전류원회로 438a 및 스위치 439a를 갖는다. 또한 열마다 스위치 435b, 스위치 436b, 전류원회로 437b, 전류원회로 438b 및 스위치 439b를 갖는다.
스위치 435a, 스위치 435b는 시프트 레지스터(418)로부터 입력되는 샘플링펄스에 의해 제어된다. 또한 스위치 436a, 스위치 439a, 스위치 436b 및 439b는 래치펄스에 의해 제어된다.
이때 스위치 436a와 스위치 439a에는 서로 반전된 신호가 입력된다. 그 결과, 전류원회로 437a 및 전류원회로 438a는, 한쪽에서는 설정동작을 행하고, 다른쪽에서는 입력동작을 행한다. 또한 스위치 436b와 스위치 439b에는 서로 반전된 신호가 입력된다. 그 결과, 전류원회로 437b 및 전류원회로 438b는, 한쪽에서는 설정동작을 행하고, 다른쪽에서는 입력동작을 행한다.
요컨대, 전류원회로 437이 설정동작을 하고 있을 때에, 동시에, 전류원회로 438은, 화소로 신호전류를 출력하고, 입력동작을 행하고 있다. 이와 같이, 전류원회로의 설정동작과 입력동작을 동시에 할 수 있기 때문에, 설정동작에 시간을 들여, 정확히 행할 수 있다.
이때, 비디오선(video data선)으로부터 공급되는 신호전류는, 비디오신호에 의존한 크기를 가지고 있다. 따라서, 화소로 공급되는 전류는, 신호전류에 비례한 크기이기 때문에, 화상을 표현하는 것이 가능하게 된다.
따라서, 선순차 구동을 행하는 것이 가능하게 된다.
이때 도 5에서, 전류선과 비디오 신호용 정전류원은, 각 비트에 대응하여 배치되어 있다. 각 비트의 전류원으로부터 공급되는 전류값의 합계가, 신호선에 공급된다. 요컨대, 정전류원회로는, 디지털·아날로그변환의 기능도 갖는다.
각 전류원회로(전류원회로 437a, 438a, 437b, 438b)는, 단자 a, 단자 b 및 단자 c를 갖는다. 각 전류원회로(전류원회로 437a, 438a, 437b, 438b)는, 단자 a를 통해 입력되는 신호에 의해 제어된다. 또한, 단자 b를 통해 비디오선에 접속된 비디오 신호용 정전류원(109)을 사용하여 설정된 전류(신호전류 Idata)가 유지된다. 또한 1비트용의 정전류원(109)에서 설정된 전류는, 전류원회로 437a 및 전류원회로 438a에 의해 유지된다. 또한 2비트용의 정전류원(109)에서 설정된 전류는, 전류원회로 437b 및 전류원회로 438b에 의해 유지된다. 그리고 각 전류원회로(전류원회로 437a, 438a, 437b, 438b)와 신호선에 접속된 화소와의 사이에는 스위치 439a 및 스위치 439b가 설치되어 있고, 상기 스위치 439a 및 스위치 439b의 온 또는 오프는 래치펄스에 의해 제어된다.
그리고, 디지털 비디오신호가 명신호일 때에는, 각 전류원회로(전류원회로 437a, 438a, 437b, 438b)로부터 화소로 신호전류가 출력된다. 반대로 비디오신호가 암신호일 때에는, 각 전류원회로(전류원회로 437a, 438a, 437b, 438b)는, 전류를 흐르게 하는 능력을 가지고 있지 않으므로 화소로의 전류는 흐르지 않는다. 요컨대 각 전류원회로(전류원회로 437a, 438a, 437b, 438b)는, 일정전류를 흐르게 하는 능력(VGS)을 비디오신호에 의해 제어되고, 화소로 출력하는 전류의 크기를 사용하여 밝기가 제어된다.
이때, 1비트용의 전류원회로 437a 및 전류원회로 438a 중 어느 하나와, 2비트용의 전류원회로 437b 및 전류원회로 438b 중 어느 하나와의 합계의 전류가, 화소 및, 화소에 접속된 신호선에 흐르게 된다.
1비트용의 전류원회로 437a 및 전류원회로 438a 중 어느 하나가 설정동작을 행하고, 어느 하나가 입력동작(화소에의 전류의 출력)을 행하는지는, 래치펄스에 의해 제어된다. 2비트용의 전류원회로 437b 및 전류원회로 438b에 관해서도, 동일하다.
요컨대, 각 비트의 비디오신호의 전류가 더하여 맞추게 되고, DA 변환의 동작이 행하여지는 것은, 전류원회로 437a나 전류원회로 437b에서 화소쪽으로 흐르는 부분에 있어서이다. 따라서, 그 때에, 전류의 크기가, 각 비트에 대응한 전류값으로 되어 있으면 된다.
이어서, 도 26에 나타내는 신호선 구동회로의 개략에 대하여 설명한다. 도 26에서, 래치회로는, 열마다 스위치 435c, 스위치 435d, 스위치 436c, 전류원회로 437c, 전류원회로 438c 및 스위치 439c를 갖는다. 스위치 435c, 스위치 435d는 시프트 레지스터(418)로부터 입력되는 샘플링펄스에 의해 제어된다. 또한 스위치 436c, 439c는 래치펄스에 의해 제어된다.
이때 스위치 436c와 스위치 439c에는 서로 반전한 신호가 입력된다. 그 결과, 전류원회로 437c 및 전류원회로 438c는, 한쪽에서는 설정동작을 행하고, 다른쪽에서는 입력동작을 행한다. 또한 전류원회로 437c 및 전류원회로 438c는, 한쪽에서는 설정동작을 행하고, 다른쪽에서는 입력동작을 행한다.
요컨대, 전류원회로 437a가 설정동작을 하고 있을 때에, 동시에, 전류원회로 438a는, 화소로 신호전류를 출력하고, 입력동작을 행하고 있다. 이와 같이, 전류원회로의 설정동작과 입력동작을 동시에 할 수 있기 때문에, 설정동작에 시간을 들여, 정확히 행할 수 있다.
요컨대, 설정동작을 정확하게 행하기 위해서는, 정상상태가 될 때까지, 설정동작을 계속하여 행할 필요가 있다. 정상상태가 되면, 전류원회로 중의 트랜지스터(일정전류를 공급하는 트랜지스터. 도 6a에서는, 트랜지스터 102에 해당)의 게이트전극에는 전류가 흐르지 않고, 트랜지스터의 게이트·소스 사이 전압을 유지하고 있는 용량(도 6a에서는, 용량소자 103에 해당)의 전위는, 변화하지 않게 된다. 이러한 상태가 되면, 설정동작을 충분히 행할 수 있게 된다. 요컨대, 입력동작시에, 정확한 크기의 전류를 흐르게 할 수 있다. 그러나, 설정동작을 행하는 시간이 짧으면, 정상상태가 되기 전에, 설정동작이 끝나버릴 가능성이 있다. 그 경우는, 트랜지스터의 게이트·소스 사이 전압을 유지하고 있는 용량은, 정확한 전위로 되어 있지 않게 된다. 그 때문에, 입력동작시에, 정확한 크기의 전류를 흐르게 할 수 없고, 트랜지스터의 특성의 변동의 영향을 받아 버리게 된다. 이상의 것으로부터, 시간을 들여 설정동작을 행하면, 설정동작을 정확히 행할 수 있다.
각 전류원회로 437c, 438c는, 단자 a, 단자 b 및 단자 c를 갖는다. 각 전류원회로 437c, 438c는, 단자 a를 통해 입력되는 신호에 의해 제어된다. 또한, 단자 b를 통해 비디오선에 접속된 비디오 신호용 정전류원(109)을 사용하여 설정된 전류(신호전류 Idata)가 유지된다. 이때 1비트용 및 2비트용의 정전류원(109)에 있어서 설정된 전류는, 전류원회로 437a 또는 전류원회로 438a에 의해 유지된다. 그리고 각 전류원회로 437a, 438a와 신호선에 접속된 화소와의 사이에는 스위치 439c가 설치되어 있고, 상기 스위치 439c의 온 또는 오프는 래치펄스에 의해 제어된다.
그리고, 디지털 비디오신호가 명신호일 때에는, 각 전류원회로 437c, 438c에서 화소로 신호전류가 출력된다. 반대로 비디오신호가 암신호일 때에는, 각 전류원회로 437c, 438c는, 전류를 흐르게 하는 능력을 가지고 있지 않으므로 화소로의 전류는 흐르지 않는다. 요컨대 각 전류원회로 437c, 438c는, 일정전류를 흐르게 하는 능력(VGS)을 비디오신호에 의해 제어되고, 화소로 출력하는 전류의 크기를 사용하여 밝기가 제어된다.
그리고 본 발명에서는 단자 a로부터 입력되는 설정신호란 논리연산자의 출력단자로부터 입력되는 신호를 나타낸다. 요컨대 도 1에서의 설정신호란, 논리연산자의 출력단자로부터 입력되는 신호에 해당한다. 그리고 본 발명에서는, 논리연산자의 출력단자로부터 입력되는 신호에 맞추어, 전류원회로(420)의 설정을 행한다.
상기 논리연산자의 2개의 입력단자는, 한쪽에는 시프트 레지스터로부터의 샘플링펄스가 입력되고, 다른쪽에는 래치펄스가 입력된다. 논리연산자로는, 입력된 2개의 신호의 논리연산을 행하여, 출력단자로부터 신호를 출력한다. 그리고 전류원 회로에서는, 상기 논리연산자의 출력단자로부터 입력되는 신호에 따라, 설정동작 또는 입력동작을 행한다.
여기서 도 5에 나타내는 각 전류원회로, 도 26에 나타내는 각 전류원회로에, 도 6a와 같은 회로를 채용한 경우에 대하여 설명한다. 도 6a와 같은 회로의 전류원회로를 사용하면, 배치하는 트랜지스터의 개수를 적게 할 수 있으므로 트랜지스터의 특성변동의 영향을 더욱 억제 할 수 있다. 요컨대, 설정동작을 행하는 트랜지스터와 입력동작을 행하는 트랜지스터가, 동일한 트랜지스터이기 때문에, 트랜지스터 사이의 변동의 영향을 전혀 받지 않는다. 그렇지만, 설정동작을 행할 때의 전류를 크게 할 수 없기 때문에, 설정동작을 보다 빠르게 행할 수 없다. 이때, 설정동작일 때의 전류란, 비디오 신호용 정전류원(109)으로부터 래치회로에 공급되는 전류에 해당한다.
이 경우의 회로도를, 도 42에 나타낸다.
다음에, 도 5에 나타내는 각 전류원회로, 도 26에 나타내는 각 전류원회로에 도 6c와 같은 커런트미러회로를 채용한 경우에 대하여, 도 43을 사용하여 설명한다.
도 6c와 같은 커런트미러회로의 2개의 트랜지스터에 있어서, 비디오 신호용 정전류원(109)에 접속되어 있는 쪽의 트랜지스터에 비해, 화소에 접속되어 있는 쪽의 트랜지스터의 W(게이트폭)/L(게이트길이)값을 작게 하면, 비디오 신호용 정전류원(109)으로부터 공급되는 전류값을 크게 할 수 있다.
요컨대, 설정동작을 행하는 쪽의 트랜지스터의 W/L를, 입력동작을 행하는 쪽 의 트랜지스터의 W/L보다도 크게 한다. 그렇게 하면, 설정동작을 행하기 위한 전류, 즉, 비디오 신호용 정전류원(109)으로부터 래치회로에 흐르는 전류를, 크게 할 수 있다. 전류가 크면, 배선 등에 부수되는 배선교차용량 등에 전하를 아주 빠르게 충전할 수 있기 때문에, 아주 빠르고, 정상상태로 할 수 있다. 따라서, 설정동작을 보다 빠르게 행할 수 있다.
이때, 도 6c와 같은 커런트미러회로에서는, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 트랜지스터를 적어도 2개 가지고 있고, 상기 2개의 트랜지스터의 특성이 갖추어져 있으면, 상기 트랜지스터의 소스단자나 드레인단자로부터 출력되는 전류는 변동하지 않는다. 요컨대, 출력되는 전류가 변동하지 않도록 하기 위해서는, 상기 2개의 트랜지스터의 특성이 갖추어지면 된다. 요컨대, 도 6c와 같은 커런트미러회로에서, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 2개의 트랜지스터 사이에서, 특성이 갖추어지면 된다. 게이트전극이 공통 혹은 전기적으로 접속되어 있지 않은 트랜지스터 사이에서는, 특성이 갖추어질 필요는 없다. 왜냐하면, 각각의 전류원회로에 대하여, 설정동작이 행하여지기 때문이다. 요컨대, 설정동작의 대상이 된 트랜지스터와, 입력동작시에 사용되는 트랜지스터가, 동일한 특성으로 되어 있으면 된다. 게이트전극이 공통 혹은 전기적으로 접속되어 있지 않은 트랜지스터 사이에서, 특성이 갖추어져 있지 않아도, 설정동작에 의해, 각각의 전류원회로에 대하여 설정동작이 행하여지므로, 특성변동은 보정된다.
통상, 도 6c와 같은 커런트미러회로에서, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 2개의 트랜지스터는, 그 특성의 변동을 억제하기 위해, 근접하여 배치된다.
예를 들면 화소에 공급하는 전류의 크기를 P로 한다. 그리고 가령, 전류원회로에서의 커런트미러회로의 2개의 트랜지스터에 있어서, 화소에 접속된 쪽의 트랜지스터의 W/L 값을 Wa로 하면, 비디오 신호선에 접속된 쪽의 트랜지스터의 W/L 값을 (2×Wa)로 한다. 그렇다면 각 전류원회로에서 전류값이 2배가 된다. 그렇게 하면, 비디오 신호용 정전류원(109)(1비트용, 2비트용)으로부터는, (2×P) 또는 (4×P)의 전류가 공급되게 된다. 그렇게 하면, 비디오 신호용 정전류원(109)으로부터 공급되는 전류를 크게 할 수 있기 때문에, 각 전류원회로의 설정동작을 아주 빠르고 정확히 행할 수 있다.
또한 본 실시형태에서는, 2비트의 디지털 계조표시를 행하므로, 도 5에서는, 1개의 신호선마다 4개의 전류원회로(437a, 438a, 437b, 438b) 도 26에서는 1개의 신호선마다 2개의 전류원회로 437c, 438c가 설치되어 있다.
그리고 도 5에서 각 전류원회로(전류원회로 437a, 438a, 437b, 438b의 회로구성과, 도 26에 나타내는 각 전류원회로(전류원회로 437c, 438c)는, 도 6, 7, 도 29, 도 28, 도 31 등에 나타내는 전류원회로의 회로구성을 자유롭게 사용할 수 있다. 각 전류원회로(420)는, 모두 하나의 방식만을 사용할 뿐만 아니라, 복수를 채용해도 된다.
또한, 래치회로가 갖는 전류원회로가 도 6c와 같은 커런트미러회로인 경우, 트랜지스터의 W(게이트폭)/L(게이트길이)값을, 각 비트에 따라, 변경해도 된다. 그렇게 하면, 하위비트의 전류원회로의 설정동작시의 전류, 요컨대, 하위비트의 비디오 신호용 정전류원(109)으로부터 흐르는 전류를, 보다 크게 할 수 있다. 그 결과, 설정동작을 빠르게 할 수 있다.
요컨대, 비디오 신호용 정전류원(109)에 접속되어 있는 쪽의 트랜지스터의 W/L를, 화소나 신호선에 접속되어 있는 쪽의 트랜지스터의 W/L보다도 크게 한다. 결국, 설정동작을 행하는 쪽의 트랜지스터의 W/L를, 입력동작을 행하는 쪽의 트랜지스터의 W/L보다도 크게 한다. 그렇게 하면, 정동작을 행하기 위한 전류, 즉, 비디오 신호용 정전류원(109)으로부터 흐르는 전류를, 보다 크게 할 수 있다.
단, 도 6c와 같은 커런트미러회로에서는, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 트랜지스터를 적어도 2개 가지고 있고, 상기 2개의 트랜지스터의 특성이 변동하면, 거기에서 출력되는 전류도 변동되어 버린다. 그러나, 트랜지스터의 채널폭 W와 채널길이 L의 비율 W/L를, 상기 2개의 트랜지스터에서 다른 값으로 설정함으로써, 전류의 크기를 변경할 수 있다. 통상은, 설정동작시의 전류를 크게 한다. 그 결과, 아주 빠르게 설정동작을 할 수 있다.
이때, 설정동작시의 전류란, 비디오 신호용 정전류원(109)으로부터 공급되는 전류에 해당한다.
한편, 도 6a와 같은 회로를 사용하는 경우는, 설정동작시에 흐르는 전류와, 입력동작시에 흐르는 전류와는, 거의 같다. 그 때문에, 설정동작을 행하기 위한 전류를 크게 할 수 없다. 그러나, 설정동작을 행할 때에 전류를 공급하는 트랜지스터와, 입력동작을 행할 때에 전류를 공급하는 트랜지스터와는, 동일한 트랜지스터이다. 따라서, 트랜지스터 사이의 변동의 영향은, 전혀 받지 않는다. 따라서, 각 래치회로에서, 설정동작을 행할 때의 전류를 크게 한, 부분에는 도 6c와 같은 커런트미러회로를 사용하여, 보다 정확한 전류를 출력하려는 부분에서는 도 6a와 같은 회로를 사용한다고 하는 바와 같이, 적절히 조합하여 사용하는 것이 바람직하다.
이때, 도 6c와 같은 커런트미러회로에서는, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 트랜지스터를 적어도 2개 가지고 있고, 상기 2개의 트랜지스터의 특성이 변동하면, 거기에서 출력되는 전류도 변동되어 버린다. 그러나, 상기 2개의 트랜지스터의 특성이 갖추어져 있으면, 상기 트랜지스터의 소스단자나 드레인단자로부터 출력되는 전류는 변동하지 않는다. 반대로 말하면, 출력되는 전류가 변동하지 않도록 하기 위해서는, 상기 2개의 트랜지스터의 특성이 갖추어져 있으면 된다. 요컨대, 도 6c와 같은 커런트미러회로에서, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 2개의 트랜지스터 사이에서, 특성이 갖추어져 있으면 된다. 게이트전극이 공통 혹은 전기적으로 접속되어 있지 않은 트랜지스터 사이에서는, 특성이 갖추어져 있을 필요는 없다. 왜냐하면, 각각의 전류원회로에 대하여, 설정동작이 행하여지기 때문이다. 요컨대, 설정동작의 대상이 된 트랜지스터와, 입력동작시에 사용되는 트랜지스터가, 동일한 특성으로 되어 있으면 된다. 게이트전극이 공통 혹은 전기적으로 접속되어 있지 않은 트랜지스터 사이에서, 특성이 갖추어져 있지 않아도, 설정동작에 의해, 각각의 전류원회로에 대하여 설정이 행하여지므로, 특성변동은 보정된다.
통상, 도 6c와 같은 커런트미러회로에서, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 2개의 트랜지스터는, 2개의 트랜지스터의 특성의 변동을 억제하기 위해, 근접하여 배치된다.
이때, 래치회로가 갖는 전류원회로에서, 도 6a와 같은 회로를 사용하거나, 도 6c와 같은 커런트미러회로를 사용하거나 하여, 혼합시켜 사용해도 된다.
이때, 도 6c와 같은 커런트미러회로를 채용하는 것은, 전체의 비트용의 전류원회로이어도 되고, 일부의 비트용의 전류원회로이어도 된다. 보다 효과적인 것은, 하위비트용의 전류원회로에 대하여, 도 6c와 같은 커런트미러회로를 사용하고, 상위비트용의 전류원회로에 대해서는, 도 6a와 같은 회로를 사용하는 것이 바람직하다.
왜냐하면, 상위비트의 전류원회로는, 전류원회로의 트랜지스터의 특성이 조금 변동해도, 전류값에 주는 영향이 크다. 같은 정도로 트랜지스터의 특성이 변동해도, 상위비트의 전류원회로로부터 공급되는 전류는, 전류값 자체가 크기 때문에, 변동에 의한 전류의 차의 절대값도 크기 때문이다. 예를 들면, 트랜지스터의 특성이 10% 변동하였다고 한다. 1비트번째의 전류의 크기를 I로 하면, 그 변동량은, 0.1I이다. 한편, 3비트의 전류의 크기는, 8I가 되므로, 그 변동량은, 0.8I가 된다. 이와 같이, 상위비트의 전류원회로는, 트랜지스터의 특성이 조금 변동해도, 그 영향이 크게 나가 버린다.
그 때문에, 될 수 있는 한 변동이 영향을 미치지 않은 방식이 바람직하다. 또한, 상위비트의 전류는, 전류값이 크기 때문에, 설정동작을 행하는 것도, 용이하다. 한편, 하위비트의 전류는, 다소 변동해도, 전류값 자체가 작기 때문에, 영향이 적다. 또한, 하위비트의 전류는, 전류값이 작기 때문에, 설정동작을 행하는 것이, 용이하지 않다.
이 상황을 해결하기 위해서는, 하위비트용의 전류원회로에 대하여, 도 6c와 같은 커런트미러회로를 사용하고, 상위비트용의 전류원회로에 대해서는, 도 6a와 같은 회로를 사용하는 것이 바람직하다.
특히, 비디오 신호용 정전류원(109)으로부터 흐르는 전류가 작아져 버리는 하위비트용의 전류원회로에서는, 도 6c와 같은 커런트미러회로를 사용하여, 전류값을 크게 하는 것은, 유효하다.
요컨대, 하위비트용의 전류원회로는, 그 전류원회로에서 흐르는 전류값이 작기 때문에, 설정동작에 시간이 걸려 버린다. 그래서, 도 6c와 같은 커런트미러회로를 사용하여, 전류값을 크게 하면, 설정동작에 관한 시간을 짧게 할 수 있게 된다.
또한, 도 6c와 같은 커런트미러회로에서는, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 트랜지스터를 적어도 2개 가지고 있고, 상기 2개의 트랜지스터의 특성이 변동하면, 거기에서 출력되는 전류도 변동되어 버린다. 그러나, 하위비트용의 전류원회로인 경우, 화소나 신호선에 출력하는 전류값이 작다. 그 때문에, 상기 2개의 트랜지스터의 특성이 변동해도, 그 영향은 작다. 이상의 것으로부터, 하위비트용의 전류원회로에서는, 도 6c와 같은 커런트미러회로를 사용하는 것은, 효과적이다. 이상을 정리하면, 전류원회로에 도 6c와 같은 커런트미러회로를 채용하고, 또한 W/L 값을 적당한 값으로 설정함으로써, 비디오 신호용 정전류원(109)으로부터 공급하는 전류를 크게 할 수 있다. 그리고 그 결과, 전류원회로의 설정동작을 정확히 행할 수 있다.
단, 도 6c와 같은 커런트미러회로에서는, 게이트전극이 공통 혹은 전기적으로 접속되어 있는 트랜지스터를 적어도 2개 가지고 있고, 상기 2개의 트랜지스터의 특성이 변동하면, 거기에서 출력되는 전류도 변동되어 버린다.
한편, 도 6a와 같은 회로를 사용하는 경우는, 설정동작시에 흐르는 전류를 크게 할 수 없다. 그러나, 트랜지스터 사이의 변동의 영향은, 전혀 받지 않는다.
따라서, 각 회로에서, 전류를 크게 하려는 부분에서는, 도 6c와 같은 커런트미러회로를 사용하여, 보다 정확한 전류를 출력하려는 부분에서는, 도 6a와 같은 회로를 사용한다고 하는 바와 같이, 적절히 조합하여 사용하는 것이 바람직하다.
이때, 단순히 스위치로서 동작시키는 트랜지스터는, 극성은 어느 쪽이어도 된다.
이때 도 5에서, 1비트용의 비디오 신호용 정전류원(109)은, 1비트용의 비디오선(Video data선)에 접속되고, 2비트용의 비디오 신호용 정전류원(109)은, 2비트용의 비디오선(Video data선)에 접속되어 있다. 그리고, 가령 1비트용의 비디오신호 정전류원(109)으로부터 공급되는 전류를 I로 하면, 2비트용의 비디오 신호용 정전류원(109)으로부터 공급되는 전류를 2I로 한다. 그러나, 본 발명은 이것에 한정되지 않고, 1비트용의 비디오 신호용 정전류원(109) 및 2비트용의 비디오 신호용 정전류원(109)으로부터 공급되는 전류의 크기를 같게 하는 것도 할 수 있다. 1비트용의 비디오 신호용 정전류원(109) 및 2비트용의 비디오 신호용 정전류원(109)으로부터 공급되는 전류의 크기를 같게 하면, 동작조건이나 부하를 같게 하는 것이 가능하고, 또한 전류원회로에 신호를 기록하는 시간을 같게 할 수 있다.
단 그 때에는, 도 5, 도 26에 나타내는 각 전류원회로에 도 6c와 같은 커런트미러회로를 채용해야 한다. 그리고 도 5에 나타내는 각 전류원회로에서는, 전류원회로 437a 및 전류원회로 438a가 갖는 트랜지스터와, 전류원회로 437b 및 전류원회로 438b가 갖는 트랜지스터의 W/L 값을 2:1로 할 필요가 있다. 그렇게 하면, 전류원회로 437a 및 전류원회로 438a로부터 출력되는 전류의 크기와, 전류원회로 437b 및 전류원회로 438b로부터 출력되는 전류의 크기를 2:1로 할 수 있다. 또한 도 26에 나타내는 각 전류원회로에서는, 비디오 신호선에 접속되어 있는 쪽의 트랜지스터와, 화소에 접속되어 있는 쪽의 트랜지스터의 W/L 값을 2:1로 하는 필요가 있다.
이때 본 실시형태에서는, 2비트의 디지털 계조표시를 행하는 경우에서의 신호선 구동회로의 구성과 그 동작에 대하여 설명하였다. 그러나 본 발명은 2비트에 한정되지 않고, 본 실시형태를 참고로 하여 임의의 비트수에 대응한 신호선 구동회로를 설계하여, 임의의 비트수의 표시를 행할 수 있다. 또한 본 실시형태는, 실시형태 1∼4와 자유롭게 조합하는 것이 가능하다.
(실시형태 6)
도 2∼도 5에서 나타낸 비디오 신호용 정전류원(109)은, 기판 상에 신호선 구동회로와 일체 형성해도 되고, 비디오 신호용 전류(109)로서, 기판의 외부로부터 IC 등을 사용하여 일정한 전류를 입력해도 된다. 그리고 기판 상에 일체 형성하는 경우에는, 도 6∼8, 도 29, 도 28, 도 31 등에 나타낸 전류원회로 중 어느 하나를 사용하여 형성해도 된다. 혹은, 간단히 1개의 트랜지스터를 배치하여, 게이트에 가하는 전압에 따라, 전류값을 제어하도록 해도 된다. 본 실시형태에서는, 3비트용의 비디오 신호용 전류원(109)을 도 6c와 같은 커런트미러회로의 전류원회로에서 구성하는 경우에 대하여 도 23∼도 25를 사용하여 설명한다.
이때, 전류가 흐르는 방향은, 화소의 구성 등에 의해, 변한다. 전류가 흐르는 방향을 변경하는 경우에는, 트랜지스터의 극성을 변경하는 것 등에 의해, 용이하게 대응할 수 있다.
도 23에서, 비디오 신호용 정전류원(109)은, 비디오선(Video data선, 전류선)으로 소정의 신호전류 Idata를 출력하는지 아닌지를 3비트의 디지털 비디오신호(Digital Data1∼Digital Data3)가 갖는 High 또는 Low의 정보에 의해 제어된다.
비디오 신호용 정전류원(109)은, 스위치 180∼스위치 182, 트랜지스터 183∼트랜지스터 188 및 용량소자 189를 갖는다. 본 실시형태에서는, 트랜지스터 180∼트랜지스터 188은 모두 n채널형으로 한다.
스위치 180은 1비트의 디지털 비디오신호에 의해 제어된다. 스위치 181은 2비트의 디지털 비디오신호에 의해 제어된다. 스위치 183은 3비트의 디지털 비디오신호에 의해 제어된다.
트랜지스터 183∼트랜지스터 185의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 스위치 180∼스위치 182의 한쪽의 단자에 접속되어 있다. 트랜지스터 186의 소스영역과 드레인영역은, 한쪽은 Vss에 접속되고, 다른쪽은 트랜지 스터 188의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
트랜지스터 187과 트랜지스터 188의 게이트전극에는, 단자 e를 통해 외부로부터 신호가 입력된다. 또한 전류선 190에는 단자 f를 통해 외부로부터 전류가 공급된다.
트랜지스터 187의 소스영역과 드레인영역은, 한쪽은 트랜지스터 186의 소스영역과 드레인영역의 한쪽에 접속되고, 다른쪽은 용량소자 189의 한쪽의 전극에 접속되어 있다. 트랜지스터 188의 소스영역과 드레인영역은, 한쪽은 전류선 190에 접속되고, 다른쪽은 트랜지스터 186의 소스영역과 드레인영역의 한쪽에 접속되어 있다.
용량소자 189의 한쪽의 전극은, 트랜지스터 183∼트랜지스터 186의 게이트전극에 접속되고, 다른쪽의 전극은 Vss에 접속되어 있다. 용량소자 189는, 트랜지스터 183∼트랜지스터 186의 게이트·소스 사이 전압을 유지하는 역할을 담당한다.
그리고 비디오 신호용 정전류원(109)에서는, 단자 e로부터 입력되는 신호에 의해 트랜지스터 187 및 트랜지스터 188이 온이 되면, 단자 f로부터 공급되는 전류가 전류선 190을 통해 용량소자 189에 흘러간다.
그리고 서서히 용량소자 189에 전하가 축적되고, 양전극 사이에 전위차가 생기기 시작한다. 그리고 양전극 사이의 전위차가 Vth가 되면, 트랜지스터 183∼트랜지스터 186은 온이 된다.
용량소자 189에서, 그 양전극의 전위차, 요컨대 트랜지스터 183∼트랜지스터 186의 게이트·소스 사이 전압이 원하는 전압이 될 때까지 전하의 축적을 계속 할 수 있다. 바꿔 말하면, 트랜지스터 183∼트랜지스터 186이 신호전류를 흐르게 하는 만큼의 전압이 될 때까지, 전하의 축적을 계속 할 수 있다.
그리고 전하의 축적이 종료하면, 트랜지스터 183∼트랜지스터 186은 완전히 온이 된다.
그리고 비디오 신호용 정전류원(109)에서, 3비트의 디지털 비디오신호에 의해, 스위치 180∼스위치 182의 도통 또는 비도통이 선택된다. 예를 들면, 스위치 180∼스위치 182가 모두 도통상태가 되었을 때는, 전류선에 공급되는 전류는, 트랜지스터 183의 드레인전류와, 트랜지스터 184의 드레인전류와, 트랜지스터 185의 드레인전류의 총합이 된다. 또한, 스위치 180만이 도통상태가 되었을 때는, 트랜지스터 183의 드레인전류만이 전류선에 공급된다.
이때 트랜지스터 183의 드레인전류와, 트랜지스터 184의 드레인전류와, 트랜지스터 185의 드레인전류를 1:2:4로서 설정하면, 23=8단계로 전류의 크기를 제어할 수 있다. 그 때문에, 트랜지스터(183∼185)의 W(채널폭)/L(채널길이)값을, 1:2:4로서 설계하면, 각각의 온전류가 1:2:4가 된다.
이때, 도 23의 구성에서는, 전류선(비디오) 선이 1개인 경우에 대하여 나타내었다. 그러나, 도 4와 같은 회로나, 도 26과 같은 회로에 의해, 배치되는 전류선(비디오선)의 개수는 다르다. 그래서, 도 23의 회로에서, 전류선(비디오선)이 복수가 된 경우의 도면을 도 44에 나타낸다.
이어서 도 23과는 다른 구성의 비디오 신호용 전류원(109)을 도 24에 나타낸다. 도 24에서는, 도 23에 나타내는 비디오 신호용 전류원(109)과 비교하여, 트랜 지스터 187, 188을 제외하고, 용량소자 189의 한쪽의 단자를 전류선 190에 접속한 구성으로 되어 있는 점 이외는, 도 23에 나타내는 비디오 신호용 전류원(109)의 동작과 동일하므로, 본 실시형태에서는 설명은 생략한다.
도 24의 구성에서는, 비디오선(전류선)에 전류를 계속 공급하고 있는 동안에는, 단자 f로부터 신호(전류)를 입력하면서 하지 않으면 안된다. 만약에 단자 f로부터 흐르는 전류의 입력을 멈추면, 용량소자 189에 있는 전하가, 트랜지스터 186을 통해 방전되어 버린다. 그 결과, 트랜지스터 186의 게이트전극의 전위가 작아져, 트랜지스터 183∼185로부터, 정상적인 전류가 출력할 수 없게 되어 버린다. 한편, 도 23의 구성인 경우에는, 용량소자 189에 소정의 전하가 유지되어 있기 때문에, 비디오선(전류선)에 전류를 공급하고 있는 동안에 있어서도, 단자 f로부터 신호(전류)를 계속 입력할 필요는 없다. 따라서, 도 24의 구성에서는, 용량소자 189는, 생략해도 된다.
이때, 도 24의 구성에서는, 전류선(비디오)선이 1개인 경우에 대하여 나타내었다. 그러나, 도 4와 같은 회로나, 도 26과 같은 회로에 따라, 전류선(비디오선)의 수는 다르다. 그래서, 도 24의 회로에서, 전류선(비디오선)이 복수로 된 경우의 도면을, 도 45에 나타낸다.
계속해서 도 23, 24와는 다른 구성의 비디오 신호용 전류원(109)을 도 25에 나타낸다. 도 25에서는, 도 23에 나타내는 비디오 신호용 전류원(109)과 비교하여, 트랜지스터 186, 187, 188 및 용량소자 189를 제외하고, 트랜지스터 183∼트랜지스터 185의 게이트전극에는 단자 f를 통해 외부로부터 일정한 전압이 인가되는 구성 으로 되어 있는 점 이외는, 도 23에 나타내는 비디오 신호용 전류원(109)의 동작과 동일하므로, 본 실시형태에서는 설명은 생략한다.
도 25의 경우는, 단자 f로부터, 트랜지스터(183∼185)의 게이트전극에 전압(게이트전압)을 가한다. 그러나, 트랜지스터(183∼185)는, 동일한 게이트전압이 인가되어도, 그 트랜지스터(183∼185)의 특성이 변동하면, 그 트랜지스터(183∼185)의 소스·드레인 사이에 흐르는 전류값도 변동한다. 따라서, 비디오선(전류선)에 흐르는 전류도 변동한다. 또한, 온도에 따라서도, 특성이 변화되기 때문에, 트랜지스터(183∼185)로부터 공급되는 전류값도 변화되어 버린다.
한편, 도 23, 도 24의 경우는, 단자 f로부터, 전압을 가하는 것도 할 수 있지만, 전류를 가하는 것도 할 수 있다. 전류로 가한 경우, 트랜지스터(183∼186)까지의 특성이 갖추어져 있으면, 전류값은 변동하지 않게 된다. 또한, 온도에 따라 그 특성이 변화되어도, 트랜지스터 183∼186까지의 특성이, 동일한 정도로 변화되기 때문에, 전류값이 변화하지 않게 된다.
이때, 도 25에서는, 단자 f로부터, 트랜지스터(183∼185)에 전압(게이트전압)을 가하고, 그 전압은, 비디오신호에 의해 변화하지 않는다. 도 25에서는, 비디오신호는, 스위치(180∼182)를 제어함으로써, 전류가 전류선에 흐르는지 어떤지를 제어한다. 그래서, 도 46과 같이, 트랜지스터(183∼185)의 게이트전극에 전압(게이트전압)을 가하고, 그 전압은, 비디오신호에 의해 변화되도록 해도 된다. 이에 따라, 비디오 신호용 전류의 크기를 변경할 수 있다. 또한, 도 47과 같이, 트랜지스터 183의 게이트전극에 가하는 전압(게이트전압)을 아날로그전압으로 하여, 계조에 따라서, 전압을 변화시켜, 전류를 변경하도록 해도 된다.
계속해서 도 23, 24, 25와는 다른 구성의 비디오 신호용 전류원(109)을 도 9에 나타낸다. 도 23에서는, 도 6c의 전류원회로를 적용하고 있었다. 도 9에서는, 도 6a의 전류원회로를 적용하고 있다.
도 23의 경우, 트랜지스터(183∼186)의 특성이 변동하면, 전류값도 변동해 버린다. 한편, 도 9에서는, 각 전류원에 대하여 설정동작을 행하고 있다. 따라서, 트랜지스터의 변동의 영향을 작게 할 수 있다. 단, 도 9의 경우, 설정동작을 행하고 있을 때에는, 입력동작(전류선으로 전류를 공급하는 동작)을 동시에 행할 수 없다. 따라서, 설정동작은, 입력동작을 행하고 있지 않은 기간에 행할 필요가 있다. 입력동작을 행하고 있는 기간에도 설정동작을 할 수 있도록 하기 위해서는, 도 10과 같이, 복수의 전류원회로를 배치하고, 한쪽의 전류원회로가 설정동작을 행하고 있을 때에는, 또 한 쪽의 전류원회로에서 입력동작을 행하도록 해도 된다.
이때 본 실시형태는, 실시형태 1∼5와 자유롭게 조합하는 것이 가능하다.
(실시형태 7)
본 발명의 실시형태에 대하여, 도 11을 사용하여 설명한다. 도 11a에서, 화소부의 위쪽에 신호선 구동회로, 아래쪽에 정전류회로를 배치하고, 상기 신호선 구동회로에 전류원 A, 정전류회로에 전류원 B를 배치한다. 전류원 A, B에서 공급되는 전류를 IA, IB로 하고, 화소에 공급되는 신호전류를 Idata로 하면, IA=IB+Idata가 성립한다. 그리고, 화소에 신호전류를 기록할 때는, 전류원 A, B의 양자로부터 전류를 공급하도록 설정한다. 이때, IA, IB를 크게 하면, 화소에 대한 신호전류의 기 록속도를 빠르게 할 수 있다.
이때, 전류원 A를 사용하여, 전류원 B의 설정동작을 행한다. 화소에는, 전류원 A로부터의 전류로부터 전류원 IB의 전류를 뺀 전류가 흐른다. 따라서, 전류원 A를 사용하여, 전류원 B의 설정동작을 행함으로써, 여러가지의 노이즈 등의 영향을 보다 작게 할 수 있다.
도 11b에서, 비디오 신호용 정전류원(이하 정전류원이라 표기) C, E는, 화소부의 위쪽과 아래쪽에 배치된다. 그리고, 전류원 C, E를 사용하여, 신호선 구동회로, 정전류회로에 배치된 전류원회로의 설정동작을 행한다. 전류원 D는, 전류원 C, E를 설정하는 전류원에 해당하고, 외부로부터 비디오 신호용 전류가 공급된다.
이때, 도 11b에서, 아래쪽에 배치해 놓은 정전류회로를 신호선 구동회로로 해도 된다. 그것에 의해, 위쪽과 아래쪽의 양쪽에 신호선 구동회로가 배치할 수 있다. 그리고, 각각, 화면(화소부전체)의 상하 반씩의 제어를 담당한다. 이와 같이 함으로써, 동시에 2행만큼의 화소를 제어할 수 있다. 그 때문에, 신호선 구동회로의 전류원, 화소, 화소의 전류원 등에의 설정동작(신호입력동작)을 위한 시간을 길게 취하는 것이 가능하게 된다. 그 때문에, 보다 정확히 설정할 수 있게 된다.
본 실시형태는, 실시형태 1∼6과 임의로 조합하는 것이 가능하다.
<실시예 1>
본 실시예에서는, 시간계조방식에 대하여 도 14를 사용하여 자세히 설명한다. 통상, 액정표시장치나 발광장치 등의 표시장치에 있어서는, 프레임 주파수는 60Hz 정도이다. 요컨대 도 14a에 나타내는 바와 같이, 1초 동안에 60회 정도의 화면의 묘화가 행해진다. 이에 따라, 인간의 눈에 플리커(화면의 반짝임)를 느끼게 하지 않도록 할 수 있다. 이때, 화면의 묘화를 1회 행하는 기간을 1프레임기간이라 부른다.
본 실시예에서는 일례로서, 특허문헌 1의 공보로써 공개되어 있는 시간계조방식을 설명한다. 시간계조방식에서는, 1프레임기간을 복수의 서브프레임기간으로 분할한다. 이때의 분할수는, 계조비트수와 같은 경우가 많다. 그리고 여기서는 간단화를 위해, 분할수가 계조비트수와 같은 경우를 나타낸다. 요컨대 본 실시예에서는 3비트계조이므로, 3개의 서브프레임기간(SF1∼SF3)으로 분할하고 있는 예를 나타낸다(도 14b).
각 서브프레임기간은, 어드레스(기록)기간 Ta와, 서스테인(발광)기간 Ts를 갖는다. 어드레스기간이란, 화소에 비디오신호를 기록하는 기간이고, 각 서브프레임기간에서의 길이는 같다. 서스테인기간이란, 어드레스기간에서 화소에 기록된 비디오신호에 따라 발광소자가 발광하는 기간이다. 이때, 서스테인(발광)기간(SF1∼SF3)은, 그 길이의 비를 Ts1:Ts2:Ts3=4:2:1로 하고 있다. 요컨대, n비트계조를 표현할 때는, n개의 서스테인기간의 길이의 비는, 2(n-1):2(n-2):···:21:20으로 하고 있다. 그리고, 어떤 서스테인기간에서 발광소자가 발광하는지에 따라, 1프레임기간당, 각 화소가 발광하는 기간의 길이가 결정되고, 이것에 의해 계조표현을 행한다.
이어서, 시간계조방식을 적용한 화소에서의 구체적인 동작에 대하여 설명하지만, 본 실시예에서는 도 16b에 나타내는 화소를 참조하여 설명한다. 도 16b에 나타내는 화소는, 전류입력방식이 적용된다.
우선 어드레스기간 Ta에서는, 이하의 동작을 행한다. 제1 주사선(602) 및 제2 주사선(603)이 선택되고, TFT 606, 607이 온한다. 이때, 신호선 601을 흐르는 전류를 신호전류 Idata로 한다. 그리고 용량소자 610에는 소정의 전하가 축적되면, 제1 주사선(602) 및 제2 주사선(603)의 선택이 종료하여, TFT 606, 607이 오프한다.
이어서 서스테인기간 Ts에서는, 이하의 동작을 행한다. 제3 주사선(604)이 선택되어, TFT 609가 온한다. 용량소자 610에는 조금 전에 기록한 소정의 전하가 유지되어 있기 때문에, TFT 608은 온하고 있고, 전류선 605로부터 신호전류 Idata와 같은 전류가 흐른다. 이에 따라 발광소자(611)가 발광한다.
이상의 동작을 각 서브프레임기간에서 행함으로써, 1프레임기간을 구성한다. 이 방법에 의하면, 표시계조수를 늘리고자 하는 경우는, 서브프레임기간의 분할수를 늘리면 된다. 또한, 서브프레임기간의 순서는, 도 14b, 14c에 나타내는 바와 같이, 반드시 상위비트로부터 하위비트라 했던 순서일 필요는 없고, 1프레임기간 동안, 랜덤하게 나열되어 있어도 된다. 더욱이 각 프레임기간 내에서, 그 순서가 변화되어도 된다.
또한, m행번째의 주사선의 서브프레임기간 SF2를 도 14d에 도시한다. 도 14d에 도시하는 바와 같이, 화소에서는 어드레스기간 Ta2가 종료하면, 즉시 서스테인 기간 Ts2가 시작되어 있다.
본 실시예는, 실시예 1∼7과 임의로 조합하는 것이 가능하다.
<실시예 2>
본 실시예에서는, 화소부에 설치되는 화소의 회로의 구성예에 대하여 도 13을 사용하여 설명한다.
이때 전류를 입력하는 부분을 포함하는 구성을 갖는 화소이면, 어떤 구성의 화소에도 적용할 수 있다.
도 13a의 화소는, 신호선(1101), 제1 및 제2 주사선(1102, 1103), 전류선(전원선)(1104), 스위칭용 TFT(1105), 유지용 TFT(1106), 구동용 TFT(1107), 변환구동용 TFT(1108), 용량소자(1109), 발광소자(1110)를 갖는다. 각 신호선은, 전류원회로(1111)에 접속되어 있다.
이때, 전류원회로(1111)가, 신호선 구동회로(403)에 배치되어 있는 전류원회로(420)에 해당한다.
스위칭용 TFT 1105의 게이트전극은, 제1 주사선 1102에 접속되고, 제1 전극은 신호선 1101에 접속되며, 제2 전극은 구동용 TFT 1107의 제1 전극과, 변환구동용 TFT 1108의 제1 전극과 접속되어 있다. 유지용 TFT 1106의 게이트전극은, 제2 주사선 1103에 접속되고, 제1 전극은 변환구동용 TFT 1106의 제1 전극에 접속되며, 제2 전극은 구동용 TFT 1107의 게이트전극과, 변환구동용 TFT 1108의 게이트전극과 접속되어 있다. 구동용 TFT 1107의 제2 전극은, 전류선(전원선) 1104에 접속되고, 변환구동용 TFT 1108의 제2 전극은, 발광소자 1110의 한쪽의 전극에 접속되어 있 다. 용량소자 1109는, 변환구동용 TFT 1108의 게이트전극과 제2 전극과의 사이에 접속되고, 변환구동용 TFT 1108의 게이트·소스 전압을 유지한다. 전류선(전원선) 1104 및 발광소자 1110의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
이때, 도 13a의 화소는, 도 29b의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 13a의 구동용 TFT 1107이 도 29b의 TFT 126에 해당하고, 도 13a의 변환구동용 TFT 1108이 도 29b의 TFT 122에 해당하며, 도 13a의 유지용 TFT 1106이 도 29b의 TFT 124에 해당한다.
도 13b의 화소는, 신호선(1151), 제1 및 제2 주사선(1142, 1143), 전류선(전원선)(1144), 스위칭용 TFT(1145), 유지용 TFT(1146), 변환구동용 TFT(1147), 구동용 TFT(1148), 용량소자(1149), 발광소자(1140)를 갖는다. 신호선(1151)은 전류원회로(1141)에 접속되어 있다.
이때, 전류원회로(1141)가, 신호선 구동회로(403)에 배치되어 있는 전류원회로(420)에 해당한다.
스위칭용 TFT 1145의 게이트전극은, 제1 주사선 1142에 접속되고, 제1 전극은 신호선 1151에 접속되며, 제2 전극은 구동용 TFT 1148의 제1 전극과, 변환구동용 TFT 1147의 제1 전극과 접속되어 있다. 유지용 TFT 1146의 게이트전극은, 제2 주사선 1143에 접속되고, 제1 전극은 구동용 TFT 1148의 제1 전극에 접속되며, 제2 전극은 구동용 TFT 1148의 게이트전극과, 변환구동용 TFT 1147의 게이트전극과 접 속되어 있다. 변환구동용 TFT 1147의 제2 전극은, 전류선(전원선) 1144에 접속되고, 구동용 TFT 1148의 제2 전극은, 발광소자 1140의 한쪽의 전극에 접속되어 있다. 용량소자 1149는, 변환구동용 TFT 1147의 게이트전극과 제2 전극과의 사이에 접속되고, 변환구동용 TFT 1147의 게이트·소스 사이 전압을 유지한다. 전류선(전원선) 1144 및 발광소자 1140의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
이때, 도 13b의 화소는, 도 6b의 회로를 화소에 적용한 경우에 해당한다. 단, 전류가 흐르는 방향이 다르기 때문에, 트랜지스터의 극성은, 반대로 되어 있다. 도 13b의 변환구동용 TFT 1147이 도 6b의 TFT 122에 해당하고, 도 13b의 구동용 TFT 1148이 도 6b의 TFT 126에 해당하며, 도 13b의 유지용 TFT 1146이 도 6b의 TFT 124에 해당한다.
도 13c의 화소는, 신호선(1121), 제1 주사선(1122), 제2 주사선(1123), 제3 주사선(1135), 전류선(1124), 전류선(1138), 스위칭용 트랜지스터 TFT(1125), 소거용 TFT(1126), 구동용 TFT(1127), 용량소자(1128), 전류원 TFT(1129), 미러 TFT(113O), 용량소자(1131), 전류입력 TFT(1132),유지 TFT(1133), 발광소자(1136)를 갖는다. 각 신호선은, 전류원회로(1137)에 접속되어 있다.
스위칭용 TFT 1125의 게이트전극은, 제1 주사선 1122에 접속되고, 스위칭용 TFT 1125의 제1 전극은 신호선 1121에 접속되고, 스위칭용 TFT 1125의 제2 전극은 구동용 TFT 1125의 게이트전극과, 소거용 TFT 1126의 제1 전극과 접속되어 있다. 소거용 TFT 1126의 게이트전극은, 제2 주사선 1123에 접속되고, 소거용 TFT 1126의 제2 전극은 전류선 1124에 접속되어 있다. 구동용 TFT 127의 제1 전극은 발광소자 1136의 한쪽의 전극에 접속되고, 구동용 TFT 1127의 제2 전극은 전류원 TFT 1129의 제1 전극에 접속되어 있다. 전류원 TFT 1129의 제2 전극은 전류선 1124에 접속되어 있다. 용량소자 1131의 한쪽의 전극은, 전류원 TFT 1129의 게이트전극 및 미러 TFT 1130의 게이트전극에 접속되고, 다른쪽의 전극은 전류선 1124에 접속되어 있다. 미러 TFT 1130의 제1 전극은 전류선 1124에 접속되고, 미러 TFT 1130의 제2 전극은, 전류입력 TFT 1132의 제1 전극에 접속되어 있다. 전류입력 TFT 1132의 제2 전극은 전류선 1138에 접속되고, 전류입력 TFT 1132의 게이트전극은 제3 주사선 1135에 접속되어 있다. 전류유지 TFT 1133의 게이트전극은 제3 주사선 1135에 접속되고, 전류유지 TFT 1133의 제1 전극은 전원선 1138에 접속되고, 전류유지 TFT 1133의 제2 전극은 전류원 TFT 1129의 게이트전극 및 미러 TFT 1130의 게이트전극에 접속되어 있다. 전류선 1124 및 발광소자 1136의 다른쪽의 전극에는, 각각 소정의 전위가 입력되고, 서로 전위차를 갖는다.
본 실시예는, 실시예 1∼7, 실시예 1과 임의로 조합하는 것이 가능하다.
<실시예 3>
본 실시예에서는, 컬러표시를 행하는 경우의 연구에 대하여 기술한다.
발광소자가 유기 EL 소자인 경우, 발광소자에 같은 크기의 전류를 흐르게 해도, 색깔에 따라서, 그 휘도가 다른 경우가 있다. 또한, 발광소자가 경시적인 요인 등에 의해 열화한 경우, 그 열화의 정도는, 색깔에 따라 다르다. 그 때문에, 발광소자를 사용한 발광장치에 있어서, 컬러표시를 행할 때는, 그 화이트 밸런스를 조 절하기 위해 다양한 연구가 필요하다.
가장 단순한 수법은, 화소에 입력하는 전류의 크기를 색깔에 의해 변경하는 것이다. 그 때문에, 비디오 신호용 정전류원의 전류의 크기를 색깔에 따라 변경하면 된다.
그 밖의 수법으로서는, 화소, 신호선 구동회로, 비디오 신호용 정전류원 등에 있어서, 도 6c∼도 6e와 같은 회로를 사용하는 것이다. 그리고, 도 6c~도 6e와 같은 회로에서, 커런트미러회로를 구성하는 2개의 트랜지스터의 W/L의 비율을 색깔에 의해 변경한다. 이에 따라, 화소에 입력하는 전류의 크기가 색깔에 의해 변경할 수 있다.
또 다른 수법으로서는, 점등기간의 길이를 색깔에 의해 변경하는 것이다. 이것은, 시간계조방식을 사용하고 있는 경우, 또한 사용하고 있지 않은 경우의 어느쪽의 경우에도 적용할 수 있다. 본 수법에 의해, 각 화소의 휘도를 조절할 수 있다.
이상과 같은 수법을 사용함으로써, 혹은, 조합하여 사용함으로써, 화이트 밸런스를 용이하게 조절할 수 있다.
본 실시예는, 실시예 1∼7, 실시예 1, 2와 임의로 조합하는 것이 가능하다.
<실시예 4>
본 실시예에서는, 본 발명의 발광장치(반도체장치)의 외관에 대하여, 도 12를 사용하여 설명한다. 도 12는, 트랜지스터가 형성된 소자기판을 실링재에 의해 밀봉함으로써 형성된 발광장치의 평면도이고, 도 12b는, 도 12a의 A-A'에서의 단면 도, 도 12c는 도 12a의 B-B'에서의 단면도이다.
기판(4001) 상에 설치된 화소부(4002)와, 소스신호선 구동회로(4003)와, 게이트 신호선 구동회로(4004a, b)를 둘러싸도록 하여, 밀봉재(4009)가 설치된다. 또한 화소부(4002)와, 소스신호선 구동회로(4003)와, 게이트 신호선 구동회로(4004a, b)와 상에 실링재(4008)가 설치된다. 따라서 화소부(4002)와, 소스신호선 구동회로(4003)와, 게이트 신호선 구동회로(4004a, b)와는, 기판(4001)과 밀봉재(4009)와 실링재(4008)에 의해, 충전재(4210)로 밀봉되어 있다.
또한 기판(4001) 상에 설정된 화소부(4002)와, 소스신호선 구동회로(4003)와, 게이트 신호선 구동회로(4004a, b)는, 복수의 TFT를 가지고 있다. 도 12b에서는 대표적으로, 하지막(4010) 상에 형성된, 소스신호선 구동회로(4003)에 포함되는 구동 TFT(단, 여기서는 n채널형 TFT와 p채널형 TFT를 도시)(4201) 및 화소부(4002)에 포함되는 소거용 TFT(4202)를 도시하였다.
본 실시예에서는, 구동 TFT(4201)에는 공지의 방법으로 제작된 p채널형 TFT 또는 n채널형 TFT가 사용되고, 소거용 TFT(4202)에는 공지의 방법으로 제작된 n채널형 TFT가 사용된다.
구동 TFT(4201) 및 소거용 TFT(4202) 상에는 층간절연막(평탄화막)(4301)이 형성되고, 그 위에 소거용 TFT(4202)의 드레인과 전기적으로 접속하는 화소전극(양극)(4203)이 형성된다. 화소전극(4203)으로서는 일함수가 큰 투명도전막이 사용된다. 투명도전막으로서는, 산화인듐과 산화주석과의 화합물, 산화인듐과 산화아연과의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 상기 투명 도전막에 갈륨을 첨가한 것을 사용해도 된다.
그리고, 화소전극(4203) 상에는 절연막(4302)이 형성되고, 절연막(4302)은 화소전극(4203) 상에 개구부가 형성되어 있다. 이 개구부에서, 화소전극(4203) 상에는 발광층(4204)이 형성된다. 발광층(4204)은 공지의 발광재료 또는 무기발광재료를 사용할 수 있다. 또한, 발광재료에는 저분자계(모노머계)재료와 고분자계(폴리머계)재료가 있지만 어느 쪽을 사용해도 된다.
발광층(4204)의 형성방법은 공지의 증착기술 또는 도포법 기술을 사용하면 된다. 또한, 발광층(4204)의 구조는 정공주입층, 정공수송층, 발광층, 전자수송층 또는 전자주입층을 임의로 조합하여 적층구조 또는 단층구조로 하면 된다.
발광층(4204) 상에는 차광성을 갖는 도전막(대표적으로는 알루미늄, 구리 또는 은을 주성분으로 하는 도전막 또는 그것들과 다른 도전막과의 적층막)으로 이루어지는 음극(4205)이 형성된다. 또한, 음극(4205)과 발광층(4204)의 계면에 존재하는 수분이나 산소는 극력 배제해 두는 것이 바람직하다. 따라서, 발광층(4204)을 질소 또는 희가스분위기로 형성하고, 산소나 수분에 접촉되지 않은 상태로 음극(4205)을 형성한다고 했던 연구가 필요하다. 본 실시예에서는 멀티챔버방식(클러스터 툴방식)의 막형성장치를 사용함으로써 전술한 바와 같이 막형성을 가능하게 한다. 그리고 음극(4205)은 소정의 전압이 공급되어 있다.
이상과 같이 하여, 화소전극(양극)(4203), 발광층(4204) 및 음극(4205)으로 이루어지는 발광소자(4303)가 형성된다. 그리고 발광소자(4303)를 덮도록, 절연막 상에 보호막이 형성되어 있다. 보호막은, 발광소자(4303)에 산소나 수분 등이 들어 가는 것을 막는 데 효과적이다.
4005a는 전원선에 접속된 인출배선이고, 소거용 TFT(4202)의 소스영역에 전기적으로 접속되어 있다. 인출배선(4005a)은 밀봉재(4009)와 기판(4001)과의 사이를 통해, 이방도전성필름(4300)을 통해 FPC(4006)가 갖는 FPC용 배선(4301)에 전기적으로 접속된다.
실링재(4008)로서는, 유리재, 금속재(대표적으로는 스테인레스재), 세라믹재, 플라스틱재(플라스틱필름도 포함함)를 사용할 수 있다. 플라스틱재로서는, FRP(Fiber glass-Reinforced Plastics)판, PVF(폴리비닐플루오라이드)필름, 마일라 필름, 폴리에스테르 필름 또는 아크릴수지 필름을 사용할 수 있다. 또한, 알루미늄 필름을 PVF 필름이나 마일라 필름으로 끼운 구조의 시이트를 사용하는 것도 할 수 있다.
단, 발광층으로부터의 광의 방사방향이 커버재측으로 향하는 경우에는 커버재는 투명하지 않으면 안된다. 그 경우에는, 유리판, 플라스틱판, 폴리에스테르 필름 또는 아크릴 필름 같은 투명물질을 사용한다.
또한, 충전재(4210)로서는 질소나 아르곤 등의 불활성인 기체 외에, 자외선경화수지 또는 열경화수지를 사용할 수 있어, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시수지, 실리콘수지, PVB(폴리비닐부틸랄) 또는 EVA(에틸렌비닐아세테이트)를 사용할 수 있다. 본 실시예에서는 충전재로서 질소를 사용하였다.
또한 충전재(4210)를 흡습성물질(바람직하게는 산화바륨) 또는 산소를 흡착할 수 있는 물질에 노출해 두기 때문에, 실링재(4008)의 기판(4001)측의 면에 오목 부(4007)를 설치하여 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 배치한다. 그리고, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)이 비산되지 않도록, 오목부 커버재(4208)에 의해 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 오목부(4007)에 유지되어 있다. 이때 오목부 커버재(4208)는 눈금이 메시형상으로 되어 있고, 공기나 수분은 통과시켜, 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)은 통과시키지 않은 구성으로 되어 있다. 흡습성물질 또는 산소를 흡착할 수 있는 물질(4207)을 설치함으로써, 발광소자(4303)의 열화를 억제할 수 있다.
도 12c에 나타내는 바와 같이, 화소전극(4203)이 형성되면 동시에, 인출배선(4005a) 상에 접하도록 도전성막(4203a)이 형성된다.
또한, 이방도전성 필름(4300)은 도전성필러(4300a)를 가지고 있다. 기판(4001)과 FPC(4006)를 열압착함으로써, 기판(4001) 상의 도전성막(4203a)과 FPC(4006) 상의 FPC용 배선(4301)이, 도전성필러(4300a)에 의해 전기적으로 접속된다.
본 실시예는, 실시형태 1∼7, 실시예 1∼3과 임의로 조합하는 것이 가능하다.
<실시예 5>
발광소자를 사용한 발광장치는 자발광형이기 때문에, 액정디스플레이에 비해, 밝은 장소에서의 시인성에 뛰어나고, 시야각이 넓다. 따라서, 여러가지 전자기기의 표시부에 사용할 수 있다.
본 발명의 발광장치를 사용한 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드마운트 디스플레이), 네비게이션 시스템, 음향재생장치(카오디오, 오디오 콤포넌트 스테레오 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 특히, 기울어진 방향으로부터 화면을 보는 기회가 많은 휴대정보단말은, 시야각의 넓이가 중요시되기 때문에, 발광장치를 사용하는 것이 바람직하다. 그것들 전자기기의 구체예를 도 22에 나타낸다.
도 22a는 발광장치이고, 외관 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명의 발광장치는 표시부(2003)에 사용할 수 있다. 또한 본 발명에 의해, 도 22a에 나타내는 발광장치가 완성된다. 발광장치는 자발광형이기 때문에 백라이트가 필요 없고, 액정디스플레이보다도 얇은 표시부로 할 수 있다. 이때, 발광장치는, 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용 표시장치가 포함된다.
도 22b는 디지털스틸 카메라이고, 본체(2101), 표시부(2102), 수상부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명의 발광장치는 표시부(2102)에 사용할 수 있다. 또한 본 발명에 의해, 도 22b에 나타내는 디지털스틸 카메라가 완성된다.
도 22c는 노트형 퍼스널 컴퓨터이고, 본체(2201), 외관 케이스(2202), 표시 부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명의 발광장치는 표시부(2203)에 사용할 수 있다. 또한 본 발명에 의해, 도 22c에 나타내는 발광장치가 완성된다.
도 22d는 모바일 컴퓨터이고, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명의 발광장치는 표시부(2302)에 사용할 수 있다. 또한 본 발명에 의해, 도 22d에 나타내는 모바일 컴퓨터가 완성된다.
도 22e는 기록매체를 구비한 휴대형의 화상재생장치(구체적으로는 DVD 재생장치)이고, 본체(2401), 외관 케이스(2402), 표시부(A2403), 표시부(B2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부 A2403은 주로 화상정보를 표시하고, 표시부 B2404는 주로 문자정보를 표시하지만, 본 발명의 발광장치는 이들 표시부 A, B 2403, 2404에 사용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다. 또한 본 발명에 의해, 도 22e에 나타내는 DVD 재생장치가 완성된다.
도 22f는 고글형 디스플레이(헤드마운트 디스플레이)이고, 본체(2501), 표시부(2502), 암부(2503)를 포함한다. 본 발명의 발광장치는 표시부(2502)에 사용할 수 있다. 또한 본 발명에 의해, 도 22(F)에 나타내는 고글형 디스플레이가 완성된다.
도 22g는 비디오 카메라이고, 본체(2601), 표시부(2602), 외관 케이스(2603), 외부접속포트(2604), 리모콘 수신부(2605), 수상부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609), 접안부(2610) 등을 포함한다. 본 발명의 발광장치는 표시부(2602)에 사용할 수 있다. 또한 본 발명에 의해, 도 22g에 나타내는 비디오 카메라가 완성된다.
여기서 도 22h는 휴대전화이고, 본체(2701), 외관 케이스(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명의 발광장치는 표시부(2703)에 사용할 수 있다. 이때, 표시부(2703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다. 또한 본 발명에 의해, 도 22h에 나타내는 휴대전화가 완성된다.
이때, 장래적으로 발광재료의 발광휘도가 높아지면, 출력한 화상정보를 포함하는 광을 렌즈 등으로 확대투영하여 프론트형 또는 리어형의 프로젝터에 사용하는 것도 가능하게 된다.
또한, 상기 전자기기는 인터넷이나 CATV(케이블 텔레비전) 등의 전자통신회선을 통하여 분배된 정보를 표시하는 것이 많아져, 특히 동화상정보를 표시하는 기회가 증가되고 있다. 발광재료의 응답속도는 매우 높기 때문에, 발광장치는 동화상표시에 바람직하다.
또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 극력 적어지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대정보단말, 특히 휴대전화나 음향재생장치와 같은 문자정보를 주로 하는 표시부에 발광장치를 사용하는 경우에는, 비발광부분을 배경으로서 문자정보를 발광부분으로 형성하도록 구동하는 것이 바람직하다.
이상과 같이, 본 발명의 적용범위는 매우 넓고, 모든 분야의 전자기기에 사용하는 것이 가능하다. 또한 본 실시예의 전자기기는, 실시형태 1∼7, 실시예 1∼6에 나타낸 어느 하나의 구성의 발광장치를 사용해도 된다.
본 발명은, TFT의 특성변동의 영향을 억제하여, 원하는 신호전류를 외부에 공급할 수 있는 신호선 구동회로를 제공할 수 있다.
본 발명은 상기한 바와 같은 전류원회로를 갖는 신호선 구동회로가 설정된 발광장치를 제공하고, 또한 TFT의 특성변동의 영향을 억제한 회로구성의 화소를 사용함으로써, 화소 및 구동회로의 양쪽을 구성하는 TFT의 특성변동의 영향을 억제하여, 원하는 신호전류 Idata를 발광소자에 공급할 수 있는 발광장치를 제공한다.

Claims (36)

  1. 복수의 신호선의 각각에 대응한 제1 및 제2 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로에 있어서,
    상기 제1 및 상기 제2 전류원회로의 각각은, 용량소자를 갖고,
    상기 시프트 레지스터로부터 공급되는 샘플링펄스와 외부로부터 공급되는 래치펄스에 따라, 상기 제1 및 상기 제2 전류원회로의 한쪽은, n개의 비디오 신호용 전류원 각각으로부터 공급되는 전류를 가산한 전류를 전압으로 변환하고, 상기 용량소자에 의해 상기 전압을 유지하며,
    상기 n은 자연수이고,
    상기 제1 및 상기 제2 전류원회로의 다른쪽은 상기 전압에 대응한 전류를 대응 신호선에 공급하고,
    상기 n개의 비디오 신호용 전류원으로부터 공급되는 전류값은, 20:21:···:2n-1로 설정되는 것을 특징으로 하는 신호선 구동회로.
  2. 복수의 신호선의 각각에 대응한 (2×n)개의 전류원회로 및 시프트 레지스터를 갖는 신호선 구동회로에 있어서,
    상기 n은 자연수이고,
    상기 (2×n)개의 전류원회로는, 각각 용량소자를 갖고,
    n개의 비디오 신호용 전류원의 각각에 상기 (2×n)개의 전류원회로가 2개씩 대응하고,
    상기 2개의 전류원회로의 한쪽은, 상기 시프트 레지스터로부터 공급되는 샘플링펄스와 외부로부터 공급되는 래치펄스에 따라, 상기 대응하는 비디오 신호용 전류원으로부터 공급된 전류를 전압으로 변환하고, 상기 용량소자에 의해 상기 전압을 유지하며,
    상기 2개의 전류원회로의 다른쪽은 상기 전압에 대응한 전류를 대응 신호선에 공급하고,
    상기 복수의 신호선 각각에는 상기 (2×n)개의 전류원회로로부터 선택된 n개로부터 전류가 공급되며,
    상기 n개의 비디오 신호용 전류원으로부터 공급되는 전류값은, 20:21:···:2n-1로 설정되는 것을 특징으로 하는 신호선 구동회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는 트랜지스터를 더 갖고,
    상기 트랜지스터의 드레인과 게이트가 단락된 상태에 있을 때, 상기 트랜지스터에 공급된 전류에 의해, 상기 트랜지스터의 게이트·소스 사이에 전위차가 발생하고, 상기 트랜지스터의 게이트·소스 사이에 발생한 전위차를 상기 용량소자에 의해서 유지하는 것을 특징으로 하는 신호선 구동회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는,
    트랜지스터와,
    상기 트랜지스터의 게이트와 드레인간의 도통을 제어하는 제1 스위치와,
    상기 비디오 신호용 전류원과 상기 트랜지스터의 소스 또는 드레인간의 도통을 제어하는 제2 스위치와,
    상기 트랜지스터의 드레인과 화소의 도통을 제어하는 제3 스위치를 더 갖는 것을 특징으로 하는 신호선 구동회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는, 비디오신호 전류원과 전원의 사이에 병렬로 접속된 제1 및 제2 트랜지스터를 더 갖고,
    상기 제1 및 제2 트랜지스터의 양쪽의 드레인과 게이트가 단락된 상태에 있을 때, 상기 제1 및 제2트랜지스터에 공급된 전류에 의해, 상기 제1 및 제2트랜지스터의 게이트·소스 사이에 전위차가 발생하고, 상기 제1 또는 상기 제2 트랜지스터의 게이트·소스 사이에 발생한 전위차를 상기 용량소자에 의해서 유지하는 것을 특징으로 하는 신호선 구동회로.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는,
    제1 및 제2 트랜지스터를 포함하는 커런트미러회로와,
    상기 제1 트랜지스터의 게이트와 드레인의 도통을 제어하는 제1 스위치와,
    상기 비디오 신호용 전류원과 상기 제1 트랜지스터의 소스 또는 드레인의 도통을 제어하는 제2 스위치를 더 갖는 것을 특징으로 하는 신호선 구동회로.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는, 서로의 게이트가 접속된 제1 및 제2 트랜지스터를 더 갖고,
    상기 제1 트랜지스터의 드레인과 게이트가 단락된 상태에 있을 때, 상기 제1 트랜지스터에 공급된 전류에 의해 상기 제1 트랜지스터의 게이트·소스 사이에 전위차가 발생하고, 상기 제1 트랜지스터의 게이트·소스 사이에 발생한 전위차를 상기 용량소자에 의해서 유지하며, 전류 출력시에는 상기 제1 및 제2 트랜지스터를 통해서 전류가 출력되는 것을 특징으로 하는 신호선 구동회로.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는,
    제1 및 제2 트랜지스터를 포함하는 커런트미러회로와,
    상기 비디오 신호용 전류원과 상기 제1 트랜지스터의 소스 또는 드레인과의 도통을 제어하는 제1 스위치와,
    상기 제1 트랜지스터의 드레인과 게이트, 상기 제1 트랜지스터의 게이트와 상기 제2 트랜지스터의 게이트, 상기 제1 및 상기 제2 트랜지스터의 게이트와 상기 비디오 신호용 전류원 사이 중에서 하나의 도통을 제어하는 제2 스위치를 더 갖는 것을 특징으로 하는 신호선 구동회로.
  9. 제 6 항에 있어서,
    상기 제1 및 상기 제2 트랜지스터의 게이트폭/게이트길이의 값은, 동일한 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  10. 제 6 항에 있어서,
    상기 제1 트랜지스터의 게이트폭/게이트길이의 값은, 상기 제2 트랜지스터의 게이트폭/게이트길이의 값보다도 큰 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는,
    트랜지스터와,
    상기 트랜지스터에 대한 전류의 공급을 제어하는 제1 및 제2 스위치와,
    상기 트랜지스터의 게이트와 드레인의 도통을 제어하는 제3 스위치를 갖고,
    상기 트랜지스터의 게이트는 상기 제3 스위치의 한쪽 단자에 접속되고, 상기 제3 스위치의 다른쪽 단자는 상기 트랜지스터의 드레인에 접속되며, 상기 트랜지스터의 소스는 상기 제1 스위치의 한쪽 단자에 접속되고, 상기 제1 스위치의 다른쪽 단자는 비디오신호 전류원에 접속되며, 상기 트랜지스터의 드레인은 상기 제2 스위치의 한쪽 단자에 접속되고, 상기 제2 스위치의 다른쪽의 단자는 전원에 접속되는 것을 특징으로 하는 신호선 구동회로.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개는, m개의 트랜지스터를 포함하는 커런트미러회로를 갖고,
    상기 m개의 트랜지스터의 게이트폭/게이트길이의 값은, 20:21:···:2m-1의 비로 설정되며,
    상기 m개의 트랜지스터의 드레인전류는 20:21:···:2m-1의 비로 설정되는 것을 특징으로 하는 신호선 구동회로.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개를 구성하는 트랜지스터의 적어도 한 개는 포화영역에서 동작하는 것을 특징으로 하는 신호선 구동회로.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 전류원회로의 적어도 한 개를 구성하는 트랜지스터의 적어도 한 개는 능동층이 폴리실리콘으로 형성되는 것을 특징으로 하는 신호선 구동회로.
  15. 제 1 항 또는 제 2 항에 기재된 상기 신호선 구동회로와, 각각에 발광소자를 포함하는 복수의 화소가 매트릭스형으로 배치된 화소부를 갖는 것을 특징으로 하는 발광장치.
  16. 제 7 항에 있어서,
    상기 제 1 및 상기 제 2 트랜지스터의 게이트 폭/게이트 길이의 값은, 동일한 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  17. 제 8 항에 있어서,
    상기 제 1 및 상기 제 2 트랜지스터의 게이트 폭/게이트 길이의 값은, 동일한 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  18. 제 7 항에 있어서,
    상기 제 1 트랜지스터의 게이트 폭/게이트 길이의 값은, 상기 제 2 트랜지스터의 게이트 폭/게이트 길이의 값보다도 큰 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  19. 제 8 항에 있어서,
    상기 제 1 트랜지스터의 게이트 폭/게이트 길이의 값은, 상기 제 2 트랜지스터의 게이트 폭/게이트 길이의 값보다도 큰 값으로 설정되는 것을 특징으로 하는 신호선 구동회로.
  20. 시프트 레지스터와,
    비디오 신호용 전류원과,
    래치 펄스를 공급하는 회로와,
    래치회로를 구비하고, 상기 래치회로는,
    상기 비디오 신호용 전류원에 전기적으로 접속된 제 1 스위치와,
    신호선에 전기적으로 접속된 제 2 스위치와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 1 논리회로와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 2 논리회로와,
    상기 제 1 논리회로에 전기적으로 접속된 제 1 단자와, 상기 제 1 스위치에 전기적으로 접속된 제 2 단자와, 상기 제 2 스위치에 전기적으로 접속된 제 3 단자를 갖는 제 1 전류원회로와,
    상기 제 2 논리회로에 전기적으로 접속된 제 4 단자와, 상기 제 1 스위치에 전기적으로 접속된 제 5 단자와, 상기 제 2 스위치에 전기적으로 접속된 제 6 단자를 갖는 제 2 전류원회로를 구비하며,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 박막 트랜지스터를 구비하고,
    집적회로를 이용해 상기 비디오 신호용 전류원을 형성하는 것을 특징으로 하는 신호선 구동회로.
  21. 시프트 레지스터와,
    n개의 비디오 신호용 전류원과,
    래치 펄스를 공급하는 회로와,
    (n×m)개의 래치회로를 구비하고, 상기 (n×m)개의 래치회로의 각각은,
    상기 n개의 비디오 신호용 전류원 중 적어도 한 개에 전기적으로 접속된 제 1 스위치와,
    m개의 신호선 중 대응하는 한 개에 전기적으로 접속된 제 2 스위치와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 1 논리회로와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 2 논리회로와,
    상기 제 1 논리회로에 전기적으로 접속된 제 1 단자와, 상기 제 1 스위치에 전기적으로 접속된 제 2 단자와, 상기 제 2 스위치에 전기적으로 접속된 제 3 단자를 갖는 제 1 전류원회로와,
    상기 제 2 논리회로에 전기적으로 접속된 제 4 단자와, 상기 제 1 스위치에 전기적으로 접속된 제 5 단자와, 상기 제 2 스위치에 전기적으로 접속된 제 6 단자를 갖는 제 2 전류원회로를 구비하고,
    n 및 m의 각각은 1보다 큰 자연수이고,
    상기 n개의 비디오 신호용 전류원으로부터 공급되는 전류값은 20:21:···:2n-1로 설정되며,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 박막 트랜지스터를 구비하고,
    집적회로를 이용해 상기 n개의 비디오 신호용 전류원을 형성하는 것을 특징으로 하는 신호선 구동회로,
  22. 제 20 항 또는 제 21 항에 있어서,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는,
    트랜지스터와,
    용량소자를 구비하고,
    상기 용량소자는, 상기 트랜지스터의 드레인 단자와 게이트 단자가 단락되고, 상기 비디오 신호용 전류원으로부터의 전류가 상기 트랜지스터를 통해 흐를 때, 상기 트랜지스터의 게이트 단자와 상기 트랜지스터의 소스 단자 사이에 전압을 유지하는 것을 특징으로 하는 신호선 구동회로.
  23. 시프트 레지스터와,
    비디오 신호용 전류원과,
    래치 펄스를 공급하는 회로와,
    래치회로를 구비하고, 상기 래치회로는,
    상기 비디오 신호용 전류원에 전기적으로 접속된 제 1 스위치와,
    신호선에 전기적으로 접속된 제 2 스위치와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 1 논리회로와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 2 논리회로와,
    제 1 트랜지스터와, 상기 제 1 트랜지스터의 게이트 단자와 상기 제 1 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 1 용량소자를 갖는 제 1 전류원회로와,
    제 2 트랜지스터와, 상기 제 2 트랜지스터의 게이트 단자와 상기 제 2 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 2 용량소자를 갖는 제 2 전류원회로를 구비하며,
    상기 제 1 트랜지스터의 게이트 단자와 상기 제 1 트랜지스터의 드레인 단자는 제 3 스위치를 통해서 전기적으로 접속되고,
    상기 제 1 트랜지스터의 드레인 단자는 상기 제 1 스위치 및 상기 제 2 스위치에 전기적으로 접속되며,
    상기 제 3 스위치는 상기 제 1 논리회로의 출력에 의해 제어되고,
    상기 제 2 트랜지스터의 게이트 단자와 상기 제 2 트랜지스터의 드레인 단자는 제 4 스위치를 통해서 전기적으로 접속되며,
    상기 제 2 트랜지스터의 드레인 단자는 상기 제 1 스위치 및 상기 제 2 스위치에 전기적으로 접속되고,
    상기 제 4 스위치는 상기 제 2 논리회로의 출력에 의해 제어되며,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 박막 트랜지스터를 구비하고,
    집적회로를 이용해 상기 비디오 신호용 전류원을 형성하는 것을 특징으로 하는 신호선 구동회로.
  24. 시프트 레지스터와,
    n개의 비디오 신호용 전류원과,
    래치 펄스를 공급하는 회로와,
    (n×m)개의 래치회로를 구비하고, 상기 (n×m)개의 래치회로의 각각은,
    상기 n개의 비디오 신호용 전류원 중 적어도 한 개에 전기적으로 접속된 제 1 스위치와,
    m개의 신호선 중 대응하는 한 개에 전기적으로 접속된 제 2 스위치와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 1 논리회로와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 2 논리회로와,
    제 1 트랜지스터와, 상기 제 1 트랜지스터의 게이트 단자와 상기 제 1 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 1 용량소자를 갖는 제 1 전류원회로와,
    제 2 트랜지스터와, 상기 제 2 트랜지스터의 게이트 단자와 상기 제 2 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 2 용량소자를 갖는 제 2 전류원회로를 구비하며,
    상기 제 1 트랜지스터의 게이트 단자와 상기 제 1 트랜지스터의 드레인 단자는 제 3 스위치를 통해서 전기적으로 접속되고,
    상기 제 1 트랜지스터의 드레인 단자는 상기 제 1 스위치 및 상기 제 2 스위치에 전기적으로 접속되며,
    상기 제 3 스위치는 상기 제 1 논리회로의 출력에 의해 제어되고,
    상기 제 2 트랜지스터의 게이트 단자와 상기 제 2 트랜지스터의 드레인 단자는 제 4 스위치를 통해서 전기적으로 접속되며,
    상기 제 2 트랜지스터의 드레인 단자는 상기 제 1 스위치 및 상기 제 2 스위치에 전기적으로 접속되고,
    상기 제 4 스위치는 상기 제 2 논리회로의 출력에 의해 제어되며,
    n 및 m의 각각은 1보다 큰 자연수이고,
    상기 n개의 비디오 신호용 전류원으로부터 공급되는 전류값은 20:21:···:2n-1로 설정되며,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 박막 트랜지스터를 구비하고,
    집적회로를 이용해 상기 n개의 비디오 신호용 전류원을 형성하는 것을 특징으로 하는 신호선 구동회로,
  25. 시프트 레지스터와,
    비디오 신호용 전류원과,
    래치 펄스를 공급하는 회로와,
    래치회로를 구비하고, 상기 래치회로는,
    상기 비디오 신호용 전류원에 전기적으로 접속된 제 1 스위치와,
    신호선에 전기적으로 접속된 제 2 스위치와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 1 논리회로와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 2 논리회로와,
    제 1 트랜지스터와, 제 2 트랜지스터와, 상기 제 1 트랜지스터의 게이트 단자와 상기 제 1 트랜지스터의 소스 단자와의 사이, 및 상기 제 2 트랜지스터의 게이트 단자와 상기 제 2 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 1 용량소자를 갖는 제 1 전류원회로와,
    제 3 트랜지스터와, 제 4 트랜지스터와, 상기 제 3 트랜지스터의 게이트 단자와 상기 제 3 트랜지스터의 소스 단자와의 사이, 및 상기 제 4 트랜지스터의 게이트 단자와 상기 제 4 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 2 용량소자를 갖는 제 2 전류원회로를 구비하며,
    상기 제 1 트랜지스터의 게이트 단자 및 상기 제 1 트랜지스터의 드레인 단자는 제 3 스위치를 통해서 전기적으로 접속되고,
    상기 제 1 트랜지스터의 드레인 단자는 상기 제 1 스위치에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 드레인 단자는 상기 제 2 스위치에 전기적으로 접속되고,
    상기 제 3 스위치는 상기 제 1 논리회로의 출력에 의해 제어되며,
    상기 제 3 트랜지스터의 게이트 단자 및 상기 제 3 트랜지스터의 드레인 단자는 제 4 스위치를 통해서 전기적으로 접속되고,
    상기 제 3 트랜지스터의 드레인 단자는 상기 제 1 스위치에 전기적으로 접속되며,
    상기 제 4 트랜지스터의 드레인 단자는 상기 제 2 스위치에 전기적으로 접속되고,
    상기 제 4 스위치는 상기 제 2 논리회로의 출력에 의해 제어되며,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 박막 트랜지스터를 구비하고,
    집적회로를 이용해 상기 비디오 신호용 전류원을 형성하는 것을 특징으로 하는 신호선 구동회로,
  26. 시프트 레지스터와,
    n개의 비디오 신호용 전류원과,
    래치 펄스를 공급하는 회로와,
    (n×m)개의 래치회로를 구비하고, 상기 (n×m)개의 래치회로의 각각은,
    상기 n개의 비디오 신호용 전류원 중 적어도 한 개에 전기적으로 접속된 제 1 스위치와,
    m개의 신호선 중 대응하는 한 개에 전기적으로 접속된 제 2 스위치와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 1 논리회로와,
    상기 시프트 레지스터 및 래치 펄스를 공급하는 상기 회로에 전기적으로 접속된 제 2 논리회로와,
    제 1 트랜지스터와, 제 2 트랜지스터와, 상기 제 1 트랜지스터의 게이트 단자와 상기 제 1 트랜지스터의 소스 단자와의 사이, 및 상기 제 2 트랜지스터의 게이트 단자와 상기 제 2 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 1 용량소자를 갖는 제 1 전류원회로와,
    제 3 트랜지스터와, 제 4 트랜지스터와, 상기 제 3 트랜지스터의 게이트 단자와 상기 제 3 트랜지스터의 소스 단자와의 사이, 및 상기 제 4 트랜지스터의 게이트 단자와 상기 제 4 트랜지스터의 소스 단자와의 사이에 전기적으로 접속된 제 2 용량소자를 갖는 제 2 전류원회로를 구비하며,
    상기 제 1 용량소자와 상기 제 1 트랜지스터의 드레인 단자는 제 3 스위치를 통해서 전기적으로 접속되고,
    상기 제 1 트랜지스터의 드레인 단자는 상기 제 1 스위치에 전기적으로 접속되며,
    상기 제 2 트랜지스터의 드레인 단자는 상기 제 2 스위치에 전기적으로 접속되고,
    상기 제 3 스위치는 상기 제 1 논리회로의 출력에 의해 제어되며,
    상기 제 2 용량소자와 상기 제 3 트랜지스터의 드레인 단자는 제 4 스위치를 통해서 전기적으로 접속되고,
    상기 제 3 트랜지스터의 드레인 단자는 상기 제 1 스위치에 전기적으로 접속되며,
    상기 제 4 트랜지스터의 드레인 단자는 상기 제 2 스위치에 전기적으로 접속되고,
    상기 제 4 스위치는 상기 제 2 논리회로의 출력에 의해 제어되며,
    n 및 m의 각각은 1보다 큰 자연수이고,
    상기 n개의 비디오 신호용 전류원으로부터 공급되는 전류값은 20:21:···:2n-1로 설정되며,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 박막 트랜지스터를 구비하고,
    집적회로를 이용해 상기 비디오 신호용 전류원을 형성하는 것을 특징으로 하는 신호선 구동회로,
  27. 제 25 항 또는 제 26 항에 있어서,
    상기 제 1 트랜지스터의 (게이트 폭/게이트 길이)의 값은, 상기 제 2 트랜지스터의 (게이트 폭/게이트 길이)의 값과 같고,
    상기 제 3 트랜지스터의 (게이트 폭/게이트 길이)의 값은, 상기 제 4 트랜지스터의 (게이트 폭/게이트 길이)의 값과 같은 것을 특징으로 하는 신호선 구동회로.
  28. 제 25 항 또는 제 26 항에 있어서,
    상기 제 1 트랜지스터의 (게이트 폭/게이트 길이)의 값은, 상기 제 2 트랜지스터의 (게이트 폭/게이트 길이)의 값보다 크고,
    상기 제 3 트랜지스터의 (게이트 폭/게이트 길이)의 값은, 상기 제 4 트랜지스터의 (게이트 폭/게이트 길이)의 값보다 큰 것을 특징으로 하는 신호선 구동회로.
  29. 제 26 항에 있어서,
    상기 제 1 전류원회로는,
    i개의 제 5 스위치와,
    i개의 제 5 트랜지스터를 구비하고,
    상기 i개의 제 5 트랜지스터의 게이트 단자의 각각은, 상기 제 2 트랜지스터의 게이트 단자에 전기적으로 접속되며,
    상기 i개의 제 5 트랜지스터의 소스 단자의 각각은 상기 제 1 용량소자에 전기적으로 접속되고,
    상기 i개의 제 5 트랜지스터의 드레인 단자의 각각은 상기 i개의 제 5 스위치 중 대응하는 한 개를 통해서 상기 제 2 스위치에 전기적으로 접속되며,
    상기 i개의 제 5 스위치의 각각은 상기 n개의 비디오 신호용 전류원 중 대응하는 한 개에 의해 제어되고,
    상기 제2 전류원회로는,
    i개의 제 6 스위치와,
    i개의 제 6 트랜지스터를 구비하고,
    상기 i개의 제 6 트랜지스터의 게이트 단자의 각각은 상기 제 4 트랜지스터의 게이트 단자에 전기적으로 접속되며,
    상기 i개의 제 6 트랜지스터의 소스 단자의 각각은 상기 제 2 용량소자에 전기적으로 접속되고,
    상기 i개의 제 6 트랜지스터의 드레인 단자의 각각은 상기 i개의 제 6 스위치 중 대응하는 한 개를 통해서 상기 제 2 스위치에 전기적으로 접속되며,
    상기 i개의 제 6 스위치의 각각은 상기 n개의 비디오 신호용 전류원 중 대응하는 한 개에 의해 제어되며,
    상기 i는 자연수인 것을 특징으로 하는 신호선 구동회로.
  30. 제 29 항에 있어서,
    상기 i개의 제 5 트랜지스터의 (게이트 폭/게이트 길이)의 값은, 20:21:···:2m-1의 비로 설정되고,
    상기 i개의 제 6 트랜지스터의 (게이트 폭/게이트 길이)의 값은 20:21:···:2m-1의 비로 설정되는 것을 특징으로 하는 신호선 구동회로.
  31. 제 20 항 또는 제 21 항에 있어서,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 트랜지스터를 구비하고,
    상기 트랜지스터는 포화영역에서 동작하는 것을 특징으로 하는 신호선 구동회로.
  32. 제 20 항 또는 제 21 항에 있어서,
    상기 제 1 전류원회로 및 상기 제 2 전류원회로 중 적어도 한 개는 트랜지스터를 구비하고,
    상기 트랜지스터의 능동층은 폴리실리콘으로 형성되는 것을 특징으로 하는 신호선 구동회로.
  33. 제 20 항 또는 제 21 항에 기재된 상기 신호선 구동회로와, 각각에 발광소자를 포함하는 복수의 화소가 매트릭스형으로 배치된 화소부를 갖는 것을 특징으로 하는 발광장치.
  34. 제 23 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 한 개는 포화영역에서 동작하는 것을 특징으로 하는 신호선 구동회로.
  35. 제 23 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 중 적어도 한 개는 폴리실리콘으로 형성되는 것을 특징으로 하는 신호선 구동회로.
  36. 제 23 항 내지 제 26 항 중 어느 한 항에 기재된 상기 신호선 구동회로와, 각각에 발광소자를 포함하는 복수의 화소가 매트릭스형으로 배치된 화소부를 갖는 것을 특징으로 하는 발광장치.
KR1020047006165A 2001-10-31 2002-10-31 신호선 구동회로 및 발광장치 Expired - Fee Related KR100924740B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00335918 2001-10-31
JP2001335918 2001-10-31
JPJP-P-2002-00287948 2002-09-30
JP2002287948 2002-09-30

Publications (2)

Publication Number Publication Date
KR20050042003A KR20050042003A (ko) 2005-05-04
KR100924740B1 true KR100924740B1 (ko) 2009-11-05

Family

ID=26624274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006165A Expired - Fee Related KR100924740B1 (ko) 2001-10-31 2002-10-31 신호선 구동회로 및 발광장치

Country Status (7)

Country Link
US (4) US6963336B2 (ko)
EP (1) EP1486942B1 (ko)
JP (5) JP4811845B2 (ko)
KR (1) KR100924740B1 (ko)
CN (3) CN102005179B (ko)
TW (1) TWI261217B (ko)
WO (1) WO2003038797A1 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI110946B (fi) * 2000-05-25 2003-04-30 Raisio Chem Oy Uudentyyppinen kationinen tärkkelystuote, tuotteen valmistaminen ja käyttö
KR100724745B1 (ko) * 2000-09-30 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 검사방법
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7193619B2 (en) * 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
TWI345211B (en) * 2002-05-17 2011-07-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
TWI360098B (en) 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4046015B2 (ja) 2002-06-07 2008-02-13 セイコーエプソン株式会社 電子回路、電子装置、電気光学装置及び電子機器
JP3970110B2 (ja) * 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
CN1711479B (zh) * 2002-11-06 2010-05-26 统宝光电股份有限公司 Led矩阵显示器的检查方法和设备
TWI470607B (zh) 2002-11-29 2015-01-21 Semiconductor Energy Lab A current driving circuit and a display device using the same
CN1723622B (zh) 2002-12-10 2011-08-24 株式会社半导体能源研究所 半导体装置、数字模拟转换电路和采用它们的具有灰度校正功能的显示器
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
WO2004066248A1 (ja) * 2003-01-17 2004-08-05 Semiconductor Energy Laboratory Co., Ltd. 電流源回路、信号線駆動回路及びその駆動方法並びに発光装置
JP2004254190A (ja) * 2003-02-21 2004-09-09 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
WO2004077671A1 (ja) 2003-02-28 2004-09-10 Semiconductor Energy Laboratory Co., Ltd. 半導体装置およびその駆動方法
TW591586B (en) * 2003-04-10 2004-06-11 Toppoly Optoelectronics Corp Data-line driver circuits for current-programmed electro-luminescence display device
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4884671B2 (ja) 2003-05-14 2012-02-29 株式会社半導体エネルギー研究所 半導体装置
CN100530304C (zh) * 2003-05-16 2009-08-19 东芝松下显示技术有限公司 有源矩阵显示设备和数模转换器
US7566902B2 (en) 2003-05-16 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
CN1802681B (zh) * 2003-06-06 2011-07-13 株式会社半导体能源研究所 半导体装置
GB0315929D0 (en) * 2003-07-08 2003-08-13 Koninkl Philips Electronics Nv Display device
JP5116206B2 (ja) * 2003-07-11 2013-01-09 株式会社半導体エネルギー研究所 半導体装置
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7961160B2 (en) * 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101172467B1 (ko) 2003-08-29 2012-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2005027085A1 (en) 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
KR100578911B1 (ko) 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578913B1 (ko) 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100649244B1 (ko) * 2003-11-27 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100578914B1 (ko) 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100589381B1 (ko) 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100649245B1 (ko) * 2003-11-29 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
JP2005311591A (ja) * 2004-04-20 2005-11-04 Matsushita Electric Ind Co Ltd 電流駆動装置
KR100600350B1 (ko) 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
KR100581799B1 (ko) 2004-06-02 2006-05-23 삼성에스디아이 주식회사 유기 전계발광 표시소자 및 역다중화부
EP1610292B1 (en) * 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP4889205B2 (ja) * 2004-06-30 2012-03-07 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー アクティブマトリクス型表示装置
US7105855B2 (en) * 2004-09-20 2006-09-12 Eastman Kodak Company Providing driving current arrangement for OLED device
US20060066555A1 (en) * 2004-09-27 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Active display device and driving method thereof
GB0421710D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
GB0421711D0 (en) * 2004-09-30 2004-11-03 Cambridge Display Tech Ltd Multi-line addressing methods and apparatus
KR100658620B1 (ko) * 2004-10-08 2006-12-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로, 및 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
KR100648802B1 (ko) * 2004-10-30 2006-11-23 매그나칩 반도체 유한회사 가로줄 노이즈 개선을 위한 이미지 센서
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP2006251049A (ja) * 2005-03-08 2006-09-21 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
JP2007004035A (ja) * 2005-06-27 2007-01-11 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法
KR101177114B1 (ko) * 2005-06-27 2012-08-24 엘지디스플레이 주식회사 전류샘플홀드회로 및 이를 포함하는 표시장치
EP1793367A3 (en) * 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3848358B1 (ja) * 2006-02-15 2006-11-22 株式会社日出ハイテック マルチチャネル駆動回路
KR101186871B1 (ko) 2006-06-30 2012-10-02 엘지디스플레이 주식회사 쉬프트 레지스터
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US20080252622A1 (en) * 2007-04-16 2008-10-16 Tpo Displays Corp. Systems for displaying images and driving method thereof
JP4329868B2 (ja) * 2008-04-14 2009-09-09 カシオ計算機株式会社 表示装置
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US9984617B2 (en) * 2010-01-20 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device including light emitting element
CN102237049B (zh) * 2010-04-22 2013-03-20 北京京东方光电科技有限公司 玻璃基芯片型液晶显示器
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI691947B (zh) * 2019-03-28 2020-04-21 大陸商北京集創北方科技股份有限公司 Led顯示器驅動電路及led顯示器
CN111354300A (zh) * 2019-08-14 2020-06-30 Tcl科技集团股份有限公司 一种驱动电路、驱动方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488U (ko) * 1986-01-28 1987-08-04
JPH11231834A (ja) * 1998-02-13 1999-08-27 Pioneer Electron Corp 発光ディスプレイ装置及びその駆動方法
JP2000081920A (ja) * 1998-09-07 2000-03-21 Canon Inc 電流出力回路
KR20010085788A (ko) * 1999-07-14 2001-09-07 이데이 노부유끼 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
US4967140A (en) 1988-09-12 1990-10-30 U.S. Philips Corporation Current-source arrangement
US4957140A (en) * 1989-04-21 1990-09-18 Nippon Air Brake Co., Ltd. Hydraulic pressure control valve for use with brake master cylinder
JPH0542488A (ja) 1990-09-04 1993-02-23 Masahisa Miura ロータリーホチキス
JPH06118913A (ja) 1992-08-10 1994-04-28 Casio Comput Co Ltd 液晶表示装置
JP3275991B2 (ja) * 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP3156522B2 (ja) 1994-09-22 2001-04-16 凸版印刷株式会社 液晶表示装置用駆動回路
JPH08101669A (ja) * 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH08106075A (ja) 1994-10-06 1996-04-23 Sharp Corp 表示駆動回路
JP3311246B2 (ja) * 1995-08-23 2002-08-05 キヤノン株式会社 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3352876B2 (ja) 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
US5783952A (en) 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
US6310589B1 (en) * 1997-05-29 2001-10-30 Nec Corporation Driving circuit for organic thin film EL elements
JP3102411B2 (ja) 1997-05-29 2000-10-23 日本電気株式会社 有機薄膜ｅｌ素子の駆動回路
US6504520B1 (en) * 1998-03-19 2003-01-07 Denso Corporation Electroluminescent display device having equalized luminance
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000039926A (ja) * 1998-07-24 2000-02-08 Canon Inc 電流出力回路
JP2000105574A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
JP3800831B2 (ja) 1998-10-13 2006-07-26 セイコーエプソン株式会社 表示装置及び電子機器
JP2000259124A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001034221A (ja) 1999-07-23 2001-02-09 Nippon Seiki Co Ltd 有機エレクトロルミネセンス素子の駆動回路
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001056667A (ja) 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
GB9923591D0 (en) * 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP2001222256A (ja) * 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
JP3789066B2 (ja) * 1999-12-08 2006-06-21 三菱電機株式会社 液晶表示装置
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP2001290469A (ja) 2000-04-06 2001-10-19 Nec Corp 液晶表示装置
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2002215095A (ja) * 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
JP2002278497A (ja) 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
CN100382130C (zh) * 2001-08-29 2008-04-16 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
US7576734B2 (en) * 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7742064B2 (en) * 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2003150112A (ja) 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Ｏｌｅｄ表示装置およびその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488U (ko) * 1986-01-28 1987-08-04
JPH11231834A (ja) * 1998-02-13 1999-08-27 Pioneer Electron Corp 発光ディスプレイ装置及びその駆動方法
JP2000081920A (ja) * 1998-09-07 2000-03-21 Canon Inc 電流出力回路
KR20010085788A (ko) * 1999-07-14 2001-09-07 이데이 노부유끼 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법

Also Published As

Publication number Publication date
US7948453B2 (en) 2011-05-24
JP5825747B2 (ja) 2015-12-02
US20060028413A1 (en) 2006-02-09
JP4811845B2 (ja) 2011-11-09
US20040085270A1 (en) 2004-05-06
JPWO2003038797A1 (ja) 2005-02-24
US6963336B2 (en) 2005-11-08
EP1486942A1 (en) 2004-12-15
CN102063860A (zh) 2011-05-18
EP1486942B1 (en) 2014-03-12
CN1809858B (zh) 2010-09-29
EP1486942A4 (en) 2009-03-11
WO2003038797B1 (fr) 2003-09-25
CN1809858A (zh) 2006-07-26
WO2003038797A1 (fr) 2003-05-08
JP2012177924A (ja) 2012-09-13
JP2015007786A (ja) 2015-01-15
JP2009244885A (ja) 2009-10-22
US20110234573A1 (en) 2011-09-29
CN102005179B (zh) 2013-08-21
CN102005179A (zh) 2011-04-06
JP2016021069A (ja) 2016-02-04
JP6077070B2 (ja) 2017-02-08
US9076385B2 (en) 2015-07-07
US7583257B2 (en) 2009-09-01
TWI261217B (en) 2006-09-01
CN102063860B (zh) 2013-01-02
US20090303213A1 (en) 2009-12-10
TW200300543A (en) 2003-06-01
KR20050042003A (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
KR100924740B1 (ko) 신호선 구동회로 및 발광장치
KR100905270B1 (ko) 신호선 구동회로 및 발광장치
US8624802B2 (en) Signal line driver circuit and light emitting device and driving method therefor
US7961159B2 (en) Signal line driver circuit, light emitting device and driving method thereof

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20040426

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20071029

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20081218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090730

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20091027

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20091028

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120919

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130924

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140923

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20151002

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160926

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210807