[go: up one dir, main page]

KR100911963B1 - 플라즈마 표시 패널의 구동 장치 - Google Patents

플라즈마 표시 패널의 구동 장치 Download PDF

Info

Publication number
KR100911963B1
KR100911963B1 KR1020070018665A KR20070018665A KR100911963B1 KR 100911963 B1 KR100911963 B1 KR 100911963B1 KR 1020070018665 A KR1020070018665 A KR 1020070018665A KR 20070018665 A KR20070018665 A KR 20070018665A KR 100911963 B1 KR100911963 B1 KR 100911963B1
Authority
KR
South Korea
Prior art keywords
node
voltage
transistor
pulse
ramp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070018665A
Other languages
English (en)
Other versions
KR20080078465A (ko
Inventor
최학기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070018665A priority Critical patent/KR100911963B1/ko
Priority to US12/036,113 priority patent/US8044885B2/en
Publication of KR20080078465A publication Critical patent/KR20080078465A/ko
Application granted granted Critical
Publication of KR100911963B1 publication Critical patent/KR100911963B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 램프 펄스(ramp pulse)를 사용하여 초기화 구간을 수행하는 플라즈마 표시 패널의 구동 장치에 관한 것으로, 온도 변화에 의한 저방전이나 과방전을 방지하기 위하여 온도 변화에 따라 램프 다운 펄스의 최하위 전위가 변화되도록 한다. 저온 및 고온에서도 화소 내의 벽전하 양이 일정하게 유지되어 최적의 방전 조건이 유지됨으로써 어드레스 구간에서 방전 불량이 발생되지 않고 저전압 어드레스 동작이 가능해진다.
PDP, 초기화, 램프 다운 펄스, 최하위 전위, 온도 변화

Description

플라즈마 표시 패널의 구동 장치 {Driving device of plasma display panel}
도 1은 플라즈마 표시 패널의 다계조 표시를 위한 단위 프레임의 타이밍도.
도 2는 종래 플라즈마 표시 패널의 동작을 설명하기 위한 파형도.
도 3은 종래 플라즈마 표시 패널의 구동 장치를 설명하기 위한 회로도.
도 4는 본 발명에 따른 플라즈마 표시 패널의 구동 장치를 설명하기 위한 블록도.
도 5는 도 4에 도시된 플라즈마 표시 패널을 설명하기 위한 사시도.
도 6은 본 발명에 따른 플라즈마 표시 패널 구동 장치의 동작을 설명하기 위한 파형도.
도 7은 도 4에 도시된 주사 구동부의 상세 회로도.
도 8a 및 도 8b는 도 7에 도시된 램프 펄스 발생부의 실시예를 설명하기 위한 회로도.
<도면의 주요 부분에 대한 부호의 설명>
100: 플라즈마 표시 패널 110: 화소
111: 제 1 기판 112, 115: 유전체
113: 보호막 114: 제 2 기판
116: 격벽 117: 형광층
118: 방전 공간 220: 주사 구동부
222: 유지 펄스 공급부 224: 램프 펄스 공급부
226: 주사 전압 공급부 228: 출력부
230: 어드레스 구동부 240: 유지 구동부
본 발명은 플라즈마 표시 패널의 구동 장치에 관한 것으로, 보다 상세하게는 램프 펄스(ramp pulse)를 사용하여 초기화 구간을 수행하는 플라즈마 표시 패널의 구동 장치에 관한 것이다.
플라스마 표시 패널(Plasma Display Panel; PDP)은 기체 방전시 발생하는 플라즈마에 의해 형광체가 발광하도록 하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 액정 표시 장치(Liquid Crystal Display; LCD)나 전계 방출 표시 장치(Field Emission Display; FED)에 비해 휘도 및 발광 효율이 높고 시야각이 넓어 음극선관(Cathode Ray Tube; CRT) 표시 장치를 대체할 표시 장치로 각광받고 있다.
플라스마 표시 패널은 매트릭스(matrix) 형태로 배열된 화소(pixel)의 구조와 구동 전압의 파형에 따라 직류(DC)형과 교류(AC)형으로 구분된다. 직류형은 모 든 전극들이 방전 공간에 노출되어 대응하는 전극 간에 전하의 이동이 직접적으로 이루어지고, 교류형은 대응하는 전극들 중 적어도 하나의 전극이 유전체로 둘러싸여져 대응하는 전극 간에 전하의 이동이 직접적으로 이루어지지 않는다.
또한, 플라스마 표시 패널은 방전을 위한 전극들의 구성 방법에 따라 대향 방전 구조와 면방전 구조로 구분된다. 대향 방전 구조는 화소를 선택하는 어드레스 방전 및 방전을 유지하기 위한 유지 방전이 주사 전극(양극)과 어드레스 전극(음극) 사이에서 일어나며, 면방전 구조는 서로 교차하는 어드레스 전극과 주사 전극 사이에서 화소를 선택하는 어드레스 방전이 일어나고, 주사 전극과 유지 전극 사이에서 방전을 유지하기 위한 유지 방전이 일어난다.
이와 같은 구조의 플라즈마 표시 패널은 도 1과 같이 단위 프레임(frame)을 다수의 서브 필드(sub field)로 나누어 시분할 구동하는 방법으로 다계조(gray scale) 영상을 표시한다. 각 서브 필드(SF1 ~ SF6)는 화소의 전하 상태를 균일하게 만드는 초기화 구간, 구동될 화소에 벽전하를 쌓는 어드레스 구간(A1 ~ A6) 및 표시를 위해 방전이 유지되는 유지 방전 구간(S1 ~ S6)으로 구동되며, 이와 같은 구동을 위해 각 전극에는 소정 파형의 전압 신호가 인가된다.
도 1에는 단위 프레임을 6개의 서브 필드(SF1 ~ SF6)로 분할한 경우를 도시하였으나, 서브 필드의 수가 많을수록 화질이 향상되기 때문에 10 내지 12개 또는 그 이상의 서브 필드로 분할하는 방법이 연구되고 있다. 즉, 서브 필드의 수를 증가시키면 화질 향상의 중요한 요소로 작용하는 의사 윤곽이 저감될 수 있기 때문에 화질이 향상된다.
한편, 화질 향상을 위한 다른 요소로서, 플라즈마 표시 패널의 동작 마진 확보를 들 수 있다. 동작 마진을 확보하기 위한 하나의 방법으로 램프 리셋(Ramp reset) 방법이 이용된다. 초기화 구간(PR)에 수행되는 램프 리셋은 약방전에 의해 표시 패널 전체에 많은 양의 벽전하가 쌓이도록 한 후 어드레스 동작에 적당한 정도의 벽전하만 남도록 나머지 벽전하를 소거하여 저전압 어드레스 동작이 가능하게 하는 방법으로, 도 2와 같이 램프 업(ramp up) 펄스(A) 및 램프 다운(ramp down) 펄스(B)가 포함된 전압 신호를 이용한다.
도 3은 도 2와 같은 램프 펄스를 생성하기 위한 회로의 일 예로서, 스위치를 정전류원으로 동작시키기 위해 용량성 부하(capacitive load)를 이용하여 램프 다운 펄스(B)를 생성하는 구동 회로의 일부가 도시된다.
도 3을 참조하면, 제어신호(S1) 입력단자와 트랜지스터(Q1)의 게이트 사이에 저항(R1)이 연결되고, 트랜지스터(Q1)의 게이트와 드레인 사이에 캐패시터(C1)가 연결된다. 캐패시터(Cgd)는 게이트와 드레인 간의 기생 캐패시턴스이고, 캐피시터(Cgs)는 게이트와 소스 간의 기생 캐패시턴스를 나타낸다.
플라즈마 표시 패널에 인가되는 전압을 Vc라 할 때 램프 펄스는 시간축에 대하여 전압이 선형적으로 증가하는 형태를 가지므로 전압(Vc)의 미분값은 하기의 수학식 1과 같이 일정한 상수값이 된다.
Figure 112007016207658-pat00001
Figure 112007016207658-pat00002
상기 수학식 1에서 C는 표시 패널의 캐패시턴스(capacitance)로 일정한 값을 가진다. 그러므로 도 2와 같은 램프 펄스를 출력시키기 위해서는 표시 패널로 유입되는 전류(i)가 일정해야 한다.
도 2 및 도 3을 참조하면, 트랜지스터(Q1)가 완전히 턴온(turn on)되기 위해서는 먼저, 제어신호(S1)에 의해 게이트와 소스 간의 캐패시터(Cgs)가 충전되고, 게이트와 드레인 간의 캐패시터(Cgd)가 충전되도록 하면 된다. 이 때 캐패시터(Cgd)와 캐패시터(C1)에 의해 캐패시터(Cgs)가 충전되는데, 캐패시터(C1)에 의해 트랜지스터(Q1)의 문턱전압(Threshold voltage)을 넘는 시점에서 트랜지스터(Q1)가 완전히 턴온되는 시점까지의 시간이 어느 정도 연장된다. 따라서 경로 ①을 통해 캐패시터(Cgs)가 충전되어 트랜지스터(Q1)가 약간 턴온되면 경로 ②를 통해 게이트 전류가 표시 패널로 유입된다. 그리고 캐패시터(Cgs)의 방전이 시작되면서 트랜지스터(Q1)가 턴오프(turn off)되면 경로 ① 및 경로 ②를 통한 네가티브 피드 백(nagative feed back) 효과에 의해 트랜지스터(Q1)가 정전류원으로 동작되어 램프 다운 펄스(B)가 생성된다. 이 때 제너 다이오드(D1)에 의해 주사 전압(Vscn-l)이 제너 전압(△V)만큼 상승하여 출력됨으로써 램프 다운 펄스(B)의 최하위 전위가 결정된다.
그런데 상기와 같이 램프 다운 펄스를 발생하는 종래의 구동 회로는 다음과 같은 문제점이 있다.
플라즈마 표시 패널은 동작 시간이 경과함에 따라 온도가 상승한다. 온도가 상승하면 유전체나 보호막의 절연 특성이 열화되어 벽전하의 누설이 발생되고, 방전 공간 내에서 벽전하들의 움직임이 활발해지면서 재결합이 쉽게 발생되어 벽전하의 손실이 초래된다. 따라서 온도 변화에 따라 방전 조건도 변화되는데, 종래의 구동 회로는 일정한 램프 다운 펄스를 생성하기 때문에 상온에서는 정상적인 방전이 이루어지지만, 저온 및 고온에서는 오방전이 발생된다. 즉, 저온에서는 방전 개시 전압이 낮아지기 때문에 과방전이 발생되고, 고온에서는 방전 개시 전압이 높아지기 때문에 저방전이 발생된다. 또는 이와 반대의 오방전 현상이 발생된다. 과방전이 발생되면 벽전하가 과도하게 소거되어 어드레스 구간에서 선택되지 않은 화소에서도 방전이 발생될 수 있으며, 저방전이 발생되면 벽전하가 많이 남기 때문에 어드레스 동작시 방전 불량이 초래된다.
본 발명의 목적은 온도 변화에 의한 방전 불량을 방지할 수 있는 플라즈마 표시 패널의 구동 장치를 제공하는 데 있다.
본 발명의 다른 목적은 온도에 따라 최적의 방전 조건이 유지될 수 있는 플라즈마 표시 패널의 구동 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 플라즈마 표시 패널 의 구동 장치는 제 1 및 제 2 전극과, 상기 제 1 및 제 2 전극과 교차하는 제 3 전극에 의해 다수의 화소가 구성되는 플라즈마 표시 패널의 구동 장치에 있어서, 유지 전압을 상기 제 1 전극으로 인가하는 유지 펄스 공급부, 상기 유지 전압에서 일정 기울기로 증가하는 램프 업 펄스 및 상기 유지 전압에서 일정 기울기로 감소하는 램프 다운 펄스를 상기 제 1 전극으로 인가하는 램프 펄스 공급부, 및 제 1 주사 전압 및 제 2 주사 전압을 상기 제 1 전극으로 인가하는 주사 전압 공급부를 포함하며, 상기 램프 펄스 공급부는 전압원과 상기 램프 업 펄스 출력 노드 사이에 접속되며, 정전류원으로 구성된 제 1 트랜지스터, 소스가 상기 제 2 주사 전압 입력단자에 접속되며, 정전류원으로 구성된 제 2 트랜지스터, 상기 제 2 트랜지스터의 드레인에 접속되며, 온도에 따라 저항값이 변화되는 저항 소자, 및 상기 저항 소자와 상기 램프 다운 펄스 출력 노드 사이에 접속된 전압 강하 소자를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 4는 본 발명에 따른 플라즈마 표시 패널의 구동 장치를 설명하기 위한 블록도이다.
플라즈마 표시 패널(100)은 서로 팽행하게 배열된 다수의 주사 전극 라 인(Y1, ..., Yn) 및 유지 전극 라인(X1, ..., Xn)과, 주사 전극 라인(Y1, ..., Yn) 및 유지 전극 라인(X1, ..., Xn)과 교차되도록 배열된 다수의 어드레스 전극 라인(A1, ..., Am)에 의해 다수의 화소(110)가 구성된다.
주사 전극 라인(Y1, ..., Yn)은 주사 구동부(120)에 연결되고, 어드레스 전극 라인(A1, ..., Am)은 어드레스 구동부(130)에 연결되며, 유지 전극 라인(X1, ..., Xn)은 유지 구동부(140)에 연결된다.
또한, 외부로부터 아날로그 영상 신호를 입력받고 디지털 영상 신호 예를 들어, 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호를 발생시키는 영상 처리부, 영상 처리부로부터 제공되는 내부 영상 신호에 따라 제어 신호를 발생시키는 논리 제어부 및 셋 업 전압(Vset), 주사 전압(Vscn-l 및 Vscn-h), 유지 전압(Vs), 데이터 전압(Vd) 등을 발생시키는 구동전압 발생부를 더 포함할 수 있다.
도 5는 도 4에 도시된 플라즈마 표시 패널(100)의 일 예를 설명하기 위한 사시도로서, 3 전극 면발광 방식의 플라즈마 표시 패널이 도시된다.
제 1 기판(111) 상에는 유전체(112)와 보호막(113)으로 덮힌 다수의 유지 전극 라인(X1, ..., Xn) 및 주사 전극 라인(Y1, ..., Yn)이 평행하게 형성된다. 보호막(113)은 플라즈마에 의한 유전체(112)의 손상을 방지하며 2차 전자의 방출 효율을 높일 수 있는 산화마그네슘(MgO) 등으로 형성되고, 유지 전극 라인(X1, ..., Xn) 과 주사 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등으로 형성된 투명 전극(Xna, Yna)과 전도도를 높이기 위한 금속 전극(Xnb, Ynb)으로 이루어진다.
제 2 기판(114) 상에는 유전체(115)로 덮힌 다수의 어드레스 전극 라인(A1, ..., Am)이 형성된다. 다수의 어드레스 전극 라인(A1, ..., Am) 사이의 유전체(115) 상에는 어드레스 전극 라인(A1, ..., Am)과 평행하게 격벽(116)이 형성되고, 격벽(116)의 양측면과 유전체(115) 상에는 형광층(117)이 형성된다. 주사 전극 라인(Y1, ..., Yn)과 어드레스 전극 라인(A1, ..., Am) 및 유지 전극 라인(X1, ..., Xn)과 어드레스 전극 라인(A1, ..., Am)이 서로 직교하도록 제 1 기판(111)과 제 2 기판(114)이 합착되고, 격벽(116)에 의해 형성되는 밀폐된 방전 공간(118)에 플라즈마 형성을 위한 가스가 밀봉됨으로써 다수의 화소(110)가 구성된다. 플라즈마 형성을 위한 가스로는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합 가스가 사용될 수 있다.
상기와 같이 구성된 플라즈마 표시 패널은 도 1과 같이 단위 프레임이 다수의 서브 필드(SF)로 시분할되고, 각 서브 필드(SF)에서 도 6과 같은 파형을 갖는 전압 신호에 의해 초기화 구간(PR), 어드레스 구간(PA) 및 유지 방전 구간(PS)이 순차적으로 수행됨으로써 원하는 계조의 화상이 표시된다.
먼저, 초기화 구간(PR)은 이전 서브 필드에서 유지 방전이 수행된 화소의 벽전하를 모두 소거하고, 다음 단계에서 화소가 원활하게 선택될 수 있도록 각 화소 의 전하 상태를 균일하게 만드는 단계로서, 램프 업 펄스가 인가되는 셋 업(set up) 구간(SU)과 램프 다운 펄스가 인가되는 셋 다운(set down) 구간(SD)으로 이루어진다.
예를 들어, 셋 업 구간(SU)에는 모든 주사 전극 라인(Y1, ..., Yn)에 램프 업 펄스를 인가한다. 램프 업 펄스는 유지 전압(Vs)에서 셋 업 전압(Vset)까지 일정 기울기로 증가한다. 램프 업 펄스에 의해 모든 화소에서 빛이 거의 발생되지 않는 암방전이 일어나면서 어드레스 전극(A1, ..., Am) 및 유지 전극(X1, ..., Xn) 상에는 양(+)의 벽전하가 쌓이고, 주사 전극(Y1, ..., Yn) 상에는 음(-)의 벽전하가 쌓이게 된다.
셋 다운 구간(SD)에는 모든 주사 전극 라인(Y1, ..., Yn)에 램프 다운 펄스를 인가한다. 램프 다운 펄스는 셋 업 전압(Vset)보다 낮은 양(+)의 전압 예를 들어, 유지 전압(Vs)에서 일정 기울기로 감소하기 시작하여 접지 전압(VG) 또는 음(-)의 특정 전압 예를 들어, 음(-)의 주사 전압(Vscn-l)까지 감소한다. 램프 다운 펄스에 의해 셋 업 구간(SU)에 과도하게 형성된 벽전하의 일부가 소거되어 모든 화소 내의 벽전하 량이 균일해짐으로써 어드레스 방전이 안정되게 일어날 수 있다.
어드레스 구간(PA)은 구동될 화소에 벽전하를 축적시키기 위한 단계로서, 주사 전극 라인(Y1, ..., Yn)에 순차적으로 주사 전압(Vscn-l)을 인가하는 동시에 어드레스 전극 라인(A1, ..., Am)에 데이터 전압(Vd)을 인가한다. 이 때 모든 주사 전 극 라인(Y1, ..., Yn)의 전위는 양(+)의 주사 전압(Vscn-h)에서 순차적으로 음(-)의 주사 전압(Vscn-l)으로 변화한다.
초기화 구간(PR)에 의해 소정의 벽전압이 유지되는 상태에서 주사 전압(Vscn-l)과 데이터 전압(Vd)의 전압차가 더해지면서 데이터 전압(Vd)이 인가되는 화소 내에서 어드레스 방전이 일어나고, 이에 의해 선택된 화소 내에는 유지 방전이 일어날 수 있을 정도의 벽전하가 형성된다. 이 때 유지 전극(X1, ..., Xn)에는 유지 전압(VS)을 인가하여 주사 전극(Y1, ..., Yn)과의 전압차를 감소시킴으로써 오방전이 일어나지 않도록 한다.
유지 방전 구간(PS)은 선택된 화소에서의 방전에 의해 화상이 표시되도록 하는 단계로서, 선택된 화소의 주사 전극 라인(Y1, ..., Yn)과 유지 전극 라인(X1, ..., Xn)에 서로 반대 위상을 갖는 펄스 형태의 유지 전압(VS)을 인가한다. 선택된 화소의 벽전압에 유지 전압(VS)이 더해지면서 매 유지 펄스마다 주사 전극(Y1, ..., Yn)과 유지 전극(X1, ..., Xn) 사이에 방전이 유지됨으로써 화상이 표시된다.
유지 방전 구간(PS)이 완료되면 모든 유지 전극 라인(X1, ..., Xn)에 폭과 레벨이 낮은 전압을 인가하여 모든 화소 내에 잔류하는 벽전하를 소거시킨다.
도 7은 도 4에 도시된 주사 구동부(220)의 상세 회로도로서, 본 발명의 주사 구동부(220)는 온도 변화에 따라 램프 다운 펄스의 최하위 전위가 변화되도록 구성된 것을 특징으로 한다.
주사 구동부(220)는 유지 전압(Vs)을 주사 전극 라인(Y1, ..., Yn)으로 인가하는 유지 펄스 공급부(222), 유지 전압(Vs)에서 일정 기울기로 증가하는 램프 업 펄스 및 유지 전압(Vs)에서 일정 기울기로 감소하는 램프 다운 펄스를 주사 전극 라인(Y1, ..., Yn)으로 인가하는 램프 펄스 공급부(224), 제 1 및 제 2 주사 전압(Vscn-h 및 Vscn-l)을 주사 전극 라인(Y1, ..., Yn)으로 인가하는 주사 전압 공급부(226) 그리고 유지 전압(Vs), 램프 업 펄스, 램프 다운 펄스, 제 1 주사 전압(Vscn-h) 및 제 2 주사 전압(Vscn-l)을 주사 전극 라인(Y1, ..., Yn)으로 전달하기 위한 출력부(228)를 포함한다. 캐패시터(Cp)는 주사 전극 라인(Y1, ..., Yn), 유지 전극 라인(X1, ..., Xn) 및 어드레스 전극 라인(A1, ..., Am) 사이의 캐패시턴스로서, 표시 패널 내부의 캐패시턴스를 나타낸다.
유지 펄스 공급부(222)는 노드(N11)와 접지 사이에 접속된 캐패시터(C11), 노드(N11)와 노드(N12) 사이에 각각 직렬 접속된 트랜지스터(Q11) 및 다이오드(D11)와 트랜지스터(Q12) 및 다이오드(D12), 노드(N12)와 노드(N13) 사이에 접속된 인덕터(L11), 유지 전압(Vs) 입력단자와 노드(N13) 사이에 접속된 트랜지스터(Q13), 노드(N13)와 접지 사이에 접속된 트랜지스터(Q14), 노드(N12)와 유지 전압(Vs) 입력단자 사이에 접속된 다이오드(D13) 및 접지와 노드(N12) 사이에 접속된 다이오드(D14)로 구성된다. 트랜지스터(Q11 내지 Q14)는 각각의 제어신호에 의해 동작된다.
캐패시터(C11)가 Vs/2의 전압으로 충전된 상태에서, 유지 방전 구간(PS)이 수행되면 트랜지스터(Q11)가 턴온되어 캐패시터(C11)의 전압(Vs/2)과 인덕터(L11)의 공진에 의해 노드(N13)의 전위는 주사 전압(Vs)까지 상승한다. 노드(N13)의 전위가 주사 전압(Vs)이 되면 트랜지스터(Q13)가 턴온되어 전압원(Vs)에 의해 노드(N13)의 전위가 주사 전압(Vs)으로 유지되고, 트랜지스터(Q23)의 턴온에 의해 패널 캐패시터(Cp)가 충전된다. 이 후 트랜지스터(Q12)가 턴온되면 공진에 의해 패널 캐패시터(Cp)에 충전된 전압이 캐패시터(C11)로 회수되어 캐패시터(C11)는 Vs/2의 전압으로 충전되고, 트랜지스터(Q14)가 턴온되어 노드(N13)의 전위가 접지 전위로 유지된다. 이와 같은 동작에 의해 선택된 화소의 주사 전극 라인(Y1, ..., Yn)에 유지 전압(VS)의 유지 펄스가 인가된다.
램프 펄스 공급부(224)는 드레인이 다이오드(D21)를 통해 전압원(Vset)에 접속되고, 소스가 램프 업 펄스 출력 노드(N13)에 접속되며, 정전류원으로 구성된 트랜지스터(Q21), 소스가 제 2 주사 전압(Vscn-l) 입력단자에 접속되며 정전류원으로 구성된 트랜지스터(Q22), 트랜지스터(Q22)의 드레인에 접속되며 온도에 따라 저항값이 변화되는 저항 소자(R21), 저항 소자(R21)와 램프 다운 펄스 출력 노드(N14) 사이에 접속된 전압 강하 소자(D22) 및 램프 업 출력 노드(N13)와 램프 다운 펄스 출력 노드(N14) 사이에 접속된 트랜지스터(Q23)으로 구성된다. 트랜지스터(Q21 내지 Q23)는 각각의 제어신호에 의해 동작된다. 저항 소자(R21)는 온도가 증가할수록 그에 비례하여 저항값이 증가하는 정특성 서미스터(Psitive Temperature Coefficient; PTC) 또는 온도가 증가할수록 그에 반비례하여 저항값이 감소하는 부특성 서미스터(Negative Temperature Coefficient; NTC) 등으로 구성되고, 전압 강하 소자(D22)는 제너 다이오드 등으로 구성될 수 있다.
여기서, 트랜지스터(Q21 및 Q22)가 정전류원으로 동작되기 위해 도 8a와 같이 트랜지스터(Q21 및 Q22) 각각의 게이트와 드레인 사이에 캐패시터(C21 및 C22)가 접속되거나, 도 8b와 같이 트랜지스터(Q21)의 소스와 램프 업 펄스 출력 노드(N13) 사이에는 저항(R22)이 접속되고, 트랜지스터(Q22)의 소스와 제 2 주사 전압(Vscn-l) 입력단자 사이에는 저항(R23)이 접속될 수 있다. 도 8a 및 도 8b에서 캐패시터(Cgd)는 트랜지스터(Q21 및 Q22)의 게이트와 드레인 사이의 기생 캐패시턴스이고, 캐패시터(Cgs)는 게이트와 소스 사이의 기생 캐피시턴스를 나타낸다.
초기화 구간(PR)의 셋 업 구간(SU)에는 모든 주사 전극 라인(Y1, ..., Yn)에 램프 업 펄스가 인가되고, 셋 다운 구간(SD)에는 모든 주사 전극 라인(Y1, ..., Yn)에 램프 다운 펄스가 인가된다.
먼저, 도 8a를 참조하면, 트랜지스터(Q22)가 완전히 턴온되기 위해서는 먼저, 제어신호(S11)에 의해 게이트와 소스 간의 캐패시터(Cgs)가 충전되고, 게이트와 드레인 간의 캐패시터(Cgd)가 충전되도록 하면 된다. 이 때 캐패시터(Cgd)와 캐패시터(C22)에 의해 캐패시터(Cgs)가 충전되는데, 캐패시터(C22)에 의해 트랜지스터(Q22)의 문턱전압을 넘는 시점에서 트랜지스터(Q22)가 완전히 턴온되는 시점까지의 시간이 어느 정도 연장된다. 따라서 캐패시터(Cgs)가 충전되어 트랜지스터(Q22) 가 약간 턴온되면 게이트 전류가 표시 패널로 유입된다. 그리고 캐패시터(Cgs)의 방전이 시작되면서 트랜지스터(Q22)가 턴오프되면 네가티브 피드 백 효과에 의해 트랜지스터(Q22)가 정전류원으로 동작되어 램프 다운 펄스가 생성된다.
램프 다운 펄스는 유지 전압(Vs)에서 일정 기울기로 감소하여 제 2 주사 전압(Vscn-l)까지 하강하는데, 이 때 전압 강하 소자(D22)에 의해 전압(Vzd)만큼 전위가 높아지고, 온도에 따라 저항값이 변화되는 저항(R21)에 의해 전압(Vther)만큼의 전압 변화가 발생되어 최하위 전위는 제 2 주사 전압(Vscn-l)보다 전압(ΔV)만큼 높은 전압이 된다.
도 8b를 참조하면, 트랜지스터(Q22)의 게이트로 제어신호(S11)가 입력되면 캐패시터(Cgs)의 충전에 의해 트랜지스터(Q22)가 턴온되어 드레인으로 전류(Id)가 흐르기 시작하고, 캐패시터(Cgd)가 충전되면서 드레인 전류(Id)의 량이 급격히 증가한다. 이 때 제어신호(S11)의 전위는 일정하기 때문에 저항(R23)에 의한 전압 강하에 의해 캐패시터(Cgs)에 충전되는 전압의 크기가 감소하는데, 캐패시터(Cgs)의 전압이 낮아지면 트랜지스터(Q22)가 턴오프(turn off)되면서 드레인 전류(Id)의 량이 감소하기 때문에 저항(R23)에 의한 전압 강하도 감소한다. 따라서 캐패시터(Cgs)에 충전되는 전압이 증가하면서 트랜지스터(Q22)가 다시 턴온된다. 이와 같은 네가티브 피드백 효과에 의해 트랜지스터(Q22)가 정전류원으로 동작함으로써 일정 기울기의 램프 다운 펄스가 생성된다.
램프 다운 펄스는 유지 전압(Vs)에서 일정 기울기로 감소하여 제 2 주사 전압(Vscn-l)까지 하강하는데, 이 때 전압 강하 소자(D22)에 의해 전압(Vzd)만큼 전 위가 높아지고, 온도에 따라 저항값이 변화되는 저항(R21)에 의해 전압(Vther)만큼의 전압 변화가 발생되어 최하위 전위는 제 2 주사 전압(Vscn-l)보다 전압(ΔV)만큼 높은 전압이 된다.
하기의 표 1은 전압 강하 소자(D22)에서 트랜지스터(Q22) 방향으로 200㎃의 전류가 흐르고, 트랜지스터(Q22)의 도통 손실(Vds)이 없다고 가정할 경우 온도에 따른 전압(ΔV)의 변화를 나타낸다.
온도(℃) 저항값(Ω) Vther(V) △V(V)
-10 1 0.2 20.2
0 5 0.5 20.5
10 10 2 22
20 15 3 23
30 20 4 24
40 25 5 25
50 30 6 26
예를 들어, 플라즈마 표시 패널(100)이 저온에서는 방전 개시 전압이 낮아지고, 고온에서는 방전 개시 전압이 높아지는 특성을 갖고, 상기 수학식 1과 같이 일정한 드레인 전류가 흐르는 경우, 종래에는 주변 온도가 높아지면 방전 개시 전압이 증가하여 저방전이 발생되지만, 본 발명에 따르면 저항(R21)의 저항값 증가에 의해 램프 다운 펄스의 최하위 전위가 △V2만큼 높아진다. 반대로, 종래에는 주변 온도가 낮아지면 방전 개시 전압이 감소하여 과방전이 발생되지만, 본 발명에 따르면 저항(R21)의 저항값 감소에 의해 램프 다운 펄스의 최하위 전위가 △V1만큼 낮아진다.
따라서 상온, 고온 및 저온에서 소거되는 벽전하의 양이 일정해져 모든 화소 내의 벽전하의 양이 일정하게 유지됨으로써 어드레스 구간에서 방전 불량이 발생되지 않고 저전압 어드레스 동작이 가능해진다.
상기 실시예에서 정전류원으로 동작되도록 구성된 트랜지스터(Q22)에 의해 램프 다운 펄스가 생성되는 과정만을 설명하였으나, 정전류원으로 동작되도록 구성된 트랜지스터(Q21)에 의해 램프 업 펄스가 생성되는 과정도 상기와 동일하므로 설명을 생략하기로 한다.
또한, 상기 실시예의 경우 온도가 증가할수록 그에 비례하여 저항값이 증가하는 정특성 서미스터(PTC)를 저항 소자(R21)로 사용하였으나, 방전 특성의 온도 의존성에 따라 고온에서 방전 개시 전압이 낮아지고, 저온에서 방전 개시 전압이 높아지는 경우 온도가 증가할수록 그에 반비례하여 저항값이 감소하는 부특성 서미스터(NTC)를 사용할 수 있다.
주사 전압 공급부(226)는 제 1 주사 전압(Vscn-h) 입력단자와 출력 노드(N15) 사이에 연결된 다이오드(D31), 출력 노드(N15)와 램프 다운 펄스 출력 노드(N14) 사이에 접속된 캐패시터(C31) 및 램프 다운 펄스 출력 노드(N14)와 제 2 주사 전압(Vscn-l) 입력단자 사이에 접속된 트랜지스터(Q31)를 포함한다. 트랜지스터(Q31)는 제어신호에 의해 동작된다.
어드레스 구간(PA)이 수행되면 셋 업 구간(SU)에는 다이오드(D31)를 통해 제 1 주사 전압(Vscn-h)이 주사 전극 라인(Y1, ..., Yn)으로 인가되고, 셋 다운 구간(SD)에는 제어신호에 따라 트랜지스터(Q31)가 턴온되어 제 2 주사 전압(Vscn-l)이 주사 전극 라인(Y1, ..., Yn)으로 인가된다.
출력부(228)는 주사 전압 공급부(226)의 출력 노드(N15)와 주사 전극 라인(Y1, ..., Yn) 사이에 접속된 트랜지스터(Q41) 및 램프 다운 펄스 출력 노드(N14)와 주사 전극 라인(Y1, ..., Yn) 사이에 접속된 트랜지스터(Q42)를 포함한다. 트랜지스터(Q41 및 Q42)는 각각의 제어신호에 의해 동작된다.
각각의 제어신호에 따라 트랜지스터(Q41 및 Q42)가 턴온됨으로써 상기와 같이 생성된 유지 전압(Vs), 램프 업 펄스, 램프 다운 펄스, 제 1 주사 전압(Vscn-h) 및 제 2 주사 전압(Vscn-l)이 주사 전극 라인(Y1, ..., Yn)으로 전달된다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명은 온도 변화에 의한 저방전이나 과방전을 방지하기 위하여 온도 변화에 따라 램프 다운 펄스의 최하위 전위가 변화되도록 한다. 저온 및 고온에서도 화소 내의 벽전하 양이 일정하게 유지되어 최적의 방전 조건이 유지됨으로써 어드레스 구간에서 방전 불량이 발생되지 않고 저전압 어드레스 동작이 가능해진다. 따라서 플라즈마 표시 장치의 신뢰성이 향상될 수 있다.

Claims (12)

  1. 제 1 및 제 2 전극과, 상기 제 1 및 제 2 전극과 교차하는 제 3 전극에 의해 다수의 화소가 구성되는 플라즈마 표시 패널의 구동 장치에 있어서,
    제 1 노드를 통해 유지 전압을 상기 제 1 전극으로 인가하는 유지 펄스 공급부,
    상기 제 1 노드와 제 2 노드 사이에 접속되며, 상기 유지 전압에서 셋 업 전압까지 일정 기울기로 증가하는 램프 업 펄스 및 상기 유지 전압에서 일정 기울기로 감소하는 램프 다운 펄스를 상기 제 1 전극으로 인가하는 램프 펄스 공급부,
    상기 제 2 노드에 접속되며, 제 1 주사 전압 및 제 2 주사 전압을 상기 제 1 전극으로 인가하는 주사 전압 공급부, 및
    상기 제 2 노드를 통해 전달되는 상기 유지 전압, 상기 램프 업 펄스, 상기 램프 다운 펄스 및 상기 제 2 주사 전압을 상기 제 1 전극으로 전달하고, 출력노드를 통해 전달되는 상기 제 1 주사 전압을 상기 제 1 전극으로 전달하기 위한 출력부를 포함하며,
    상기 램프 펄스 공급부는 상기 셋 업 전압이 입력되는 제 1 단자와 상기 램프 업 펄스가 출력되는 상기 제 1 노드 사이에 접속되며, 정전류원으로 구성된 제 1 트랜지스터,
    소스가 상기 제 2 주사 전압이 입력되는 제 2 단자에 접속되며, 정전류원으로 구성된 제 2 트랜지스터,
    상기 제 2 트랜지스터의 드레인에 접속되며, 온도에 따라 저항값이 증가하거나 감소하는 저항 소자,
    상기 저항 소자와 상기 램프 다운 펄스가 출력되는 제 2 노드 사이에 접속된 전압 강하 소자, 및
    상기 제 1 노드 및 상기 제 2 노드 사이에 접속되며, 제어신호에 의해 동작되는 제 3 트랜지스터를 포함하는 플라즈마 표시 패널의 구동 장치.
  2. 제 1 항에 있어서, 상기 유지 펄스 공급부는 제 3 노드와 접지 사이에 접속된 캐패시터,
    상기 제 3 노드와 제 4 노드 사이에 직렬 접속된 제 1 트랜지스터 및 제 1 다이오드,
    상기 제 3 노드와 제 4 노드 사이에 직렬 접속된 제 2 트랜지스터 및 제 2 다이오드,
    상기 제 4 노드와 상기 제 1 노드 사이에 접속된 인덕터,
    상기 유지 전압이 입력되는 제 3 단자와 상기 제 1 노드 사이에 접속된 제 3 트랜지스터, 및
    상기 제 1 노드와 접지 사이에 접속된 제 4 트랜지스터를 포함하는 플라즈마 표시 패널의 구동 장치.
  3. 삭제
  4. 제 1 항에 있어서, 상기 제 1 및 제 2 트랜지스터 각각의 게이트와 드레인 사이에 접속된 캐패시터를 더 포함하는 플라즈마 표시 패널의 구동 장치.
  5. 제 1 항에 있어서, 상기 제 1 트랜지스터의 소스와 상기 제 1 노드 사이에 접속된 제 1 저항, 및
    상기 제 2 트랜지스터의 소스와 상기 제 2 단자 사이에 접속된 제 2 저항을 더 포함하는 플라즈마 표시 패널의 구동 장치.
  6. 제 1 항에 있어서, 상기 저항 소자는 온도가 증가할수록 저항값이 증가하는 서미스터인 플라즈마 표시 패널의 구동 장치.
  7. 제 1 항에 있어서, 상기 저항 소자는 온도가 감소할수록 저항값이 증가하는 서미스터인 플라즈마 표시 패널의 구동 장치.
  8. 제 1 항에 있어서, 상기 저항 소자의 저항값에 따라 상기 램프 다운 펄스의 최하위 전위가 결정되는 플라즈마 표시 패널의 구동 장치.
  9. 제 1 항에 있어서, 상기 전압 강하 소자는 제너 다이오드인 플라즈마 표시 패널의 구동 장치.
  10. 제 1 항에 있어서, 상기 주사 전압 공급부는 상기 제 1 주사 전압이 입력되는 제 4 단자와 출력 노드 사이에 연결된 다이오드,
    상기 출력 노드와 상기 제 2 노드 사이에 접속된 캐패시터, 및
    상기 제 2 노드와 상기 제 2 단자 사이에 접속된 트랜지스터를 포함하는 플라즈마 표시 패널의 구동 장치.
  11. 삭제
  12. 제 1 항에 있어서, 상기 출력부는 상기 주사 전압 공급부의 출력 노드와 상기 제 1 전극 사이에 접속된 제 1 트랜지스터, 및
    상기 제 2 노드와 상기 제 1 전극 사이에 접속된 제 2 트랜지스터를 포함하는 플라즈마 표시 패널의 구동 장치.
KR1020070018665A 2007-02-23 2007-02-23 플라즈마 표시 패널의 구동 장치 Expired - Fee Related KR100911963B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070018665A KR100911963B1 (ko) 2007-02-23 2007-02-23 플라즈마 표시 패널의 구동 장치
US12/036,113 US8044885B2 (en) 2007-02-23 2008-02-22 Driving device of plasma display panel and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018665A KR100911963B1 (ko) 2007-02-23 2007-02-23 플라즈마 표시 패널의 구동 장치

Publications (2)

Publication Number Publication Date
KR20080078465A KR20080078465A (ko) 2008-08-27
KR100911963B1 true KR100911963B1 (ko) 2009-08-13

Family

ID=39715347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018665A Expired - Fee Related KR100911963B1 (ko) 2007-02-23 2007-02-23 플라즈마 표시 패널의 구동 장치

Country Status (2)

Country Link
US (1) US8044885B2 (ko)
KR (1) KR100911963B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245282B2 (ja) * 2007-04-25 2013-07-24 パナソニック株式会社 プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101016674B1 (ko) * 2009-08-18 2011-02-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN102402938A (zh) * 2011-12-29 2012-04-04 四川虹欧显示器件有限公司 等离子显示屏的扫描方法和装置
CN103761936A (zh) * 2011-12-31 2014-04-30 四川虹欧显示器件有限公司 斜波驱动电路和斜波斜率的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050119993A (ko) * 2004-06-17 2005-12-22 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
KR100627415B1 (ko) 2005-10-18 2006-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치
KR100670151B1 (ko) 2005-08-16 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404839B1 (ko) * 2001-05-15 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
KR100502895B1 (ko) * 2003-03-18 2005-07-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 회로
KR100481221B1 (ko) * 2003-04-07 2005-04-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치 및 방법
JP2004325568A (ja) 2003-04-22 2004-11-18 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびパワーモジュール
JP4504647B2 (ja) * 2003-08-29 2010-07-14 パナソニック株式会社 プラズマ表示装置
KR100560490B1 (ko) * 2003-10-16 2006-03-13 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100625529B1 (ko) 2004-07-08 2006-09-20 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
KR100739635B1 (ko) 2004-11-29 2007-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동방법
KR20060082745A (ko) 2005-01-13 2006-07-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100623452B1 (ko) * 2005-02-23 2006-09-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR100648696B1 (ko) * 2005-04-14 2006-11-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 공급 장치
KR100647688B1 (ko) * 2005-04-19 2006-11-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동방법
US7719490B2 (en) * 2005-08-17 2010-05-18 Lg Electronics Inc. Plasma display apparatus
KR100774906B1 (ko) * 2006-01-21 2007-11-09 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20080054229A (ko) * 2006-12-12 2008-06-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이의 구동방법
KR100786490B1 (ko) * 2006-12-15 2007-12-18 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050119993A (ko) * 2004-06-17 2005-12-22 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
KR100670151B1 (ko) 2005-08-16 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100627415B1 (ko) 2005-10-18 2006-09-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 전원 장치

Also Published As

Publication number Publication date
US8044885B2 (en) 2011-10-25
KR20080078465A (ko) 2008-08-27
US20080204442A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
JP2004163884A (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
US7417603B2 (en) Plasma display panel driving device and method
EP1748407B1 (en) Plasma display apparatus and driving method of the same
KR20040009331A (ko) 플라즈마 디스플레이 패널의 구동 회로 및 그 방법
KR100911963B1 (ko) 플라즈마 표시 패널의 구동 장치
US7852292B2 (en) Plasma display apparatus and driving method thereof
US7567225B2 (en) Plasma display panel driving device having a zener diode
KR100786490B1 (ko) 플라즈마 표시 패널의 구동 장치
CN101206828A (zh) 驱动显示屏的设备和方法
KR100493916B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR100569258B1 (ko) 플라즈마 디스플레이 패널 구동장치 및 구동방법
US20070216603A1 (en) Method of driving plasma display apparatus
US20090073091A1 (en) Plasma display apparatus and method of driving the same
US8081143B2 (en) Plasma display apparatus
KR100739634B1 (ko) 플라즈마 표시 패널 및 그의 구동 방법
US20060267875A1 (en) Plasma display panel having less impedance in the sink discharge current path
EP1835480A1 (en) Method of driving plasma display panel
KR100681034B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
US20050057446A1 (en) Plasma display panel and driving method thereof
KR100649603B1 (ko) 플라즈마 디스플레이 장치
EP1780694A2 (en) Plasma display apparatus
KR100747353B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100750277B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100747176B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100829251B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140806

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140806

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000