KR100895177B1 - Ｔｄｄ 방식을 사용하는 중계기에서 전송 신호를 분리하는스위치 제어 방법 및 장치 - Google Patents

Abstract

시분할 양방향 전송(TDD: Time Division Duplex) 방식을 사용하는 중계기에서 전송 신호를 분리하는 스위치 제어 방법에 있어서, 기지국에 위치하여 GPS 수신기를 구비한 그랜드 마스터 노드가, 상기 GPS 수신기로부터 전송받은 GPS 신호를 사용하여 슬레이브 노드의 시간 동기화를 위한 동기 메시지를 생성하여 적어도 하나 이상의 슬레이브 노드로 전송하는 과정과, TDD 방식을 사용하는 중계기에 위치하는 슬레이브 노드가 그랜드 마스터 노드 또는 다른 슬레이브 노드로부터 시간 동기화를 위한 동기 메시지를 수신하고, 타임 오프셋 및 주파수 분리 보상을 지원하는 OFCC(Offset & Frequency Compensation Clock) 동기화 기술을 사용하여 시간 동기화 연산을 수행하고, 또 다른 슬레이브 노드의 시간 동기화를 위해 동기 메시지를 생성하는 과정과, 슬레이브 노드에서 시간 동기화 연산을 수행하여 동기된 시각 정보를 미리 설정된 인터페이스를 통해 중계기 내의 스위치 제어기로 전달하는 과정과, 스위치 제어기는 동기된 시각 정보를 기준으로 상향 전송과 하향 전송을 구분하는 스위치 제어 신호를 스위치로 전달하여 스위치를 제어하는 과정을 포함함을 특징으로 하는 스위치 제어 방법.

GPS, TDD, 시간 동기화, IEEE 1588, TOD, 1PPS, TCXO

Description

ＴＤＤ 방식을 사용하는 중계기에서 전송 신호를 분리하는 스위치 제어 방법 및 장치{METHOD AND APPARATUS CONTROLLING SWITCHING TIMING FOR SEPARATING TRANSMISSION SIGNAL IN REPEATER USING TIME DIVISION DUPLEX}

도 1은 일반적인 GPS(Global Positioning System) 수신기의 블록 구성도

도 2는 본 발명의 일 실시예에 따른 그랜드 마스터 노드의 블록 구성도

도 3은 본 발명의 일 실시예에 따른 슬레이브 노드의 블록 구성도

도 4는 본 발명의 일 실시예에 따른 TDD(Time Division Duplex) 방식의 무선 중계기의 스위치 제어 장치의 블록 구성도

도 5는 본 발명의 일 실시예에 따른 TDD 방식의 광 중계기의 스위치 제어 장치의 블록 구성도

도 6은 본 발명의 일 실시예에 따른 시간 동기화 방법을 이용한 TDD 중계기의 스위치 제어 동작 흐름도

도 7은 OFCC(Offset & Frequency Compensation Clock) 타임 동기화를 위한 타임 오프셋 및 주파수 보상 간격을 나타낸 기본적인 동작 절차 흐름도

본 발명은 시분할 양방향 전송(TDD: Time Division Duplex, 이하 'TDD'라 칭하기로 한다) 방식을 사용하는 중계기에 관한 것으로, 특히 GPS 수신기를 구비한 기지국에서 GPS 정보를 이용하여 GPS 수신기를 구비하지 않은 중계기와의 시간을 동기화(Synchronization)하고, 동기화 정보를 이용하여 중계기가 기지국 및 단말기와의 송수신시 다운링크와 업링크 방향에 따라 스위치를 제어하는 방법 및 장치에 관한 것이다.

일반적으로 무선 통신망에 있어서 시스템 또는 망의 동기화는 매우 중요한 요소이다. 현재 무선 통신망의 동기화 방법은 GPS 위성을 이용한 동기화 방법이 대표적인 방법으로서, GPS 신호를 수신하기 위해 수신기와 GPS 위성간의 점대점(Point-to-Point) 토폴로지(Topology)를 주로 사용한다.

도 1은 일반적인 GPS 수신기의 블록 구성도이다. 시간 동기화를 위하여 GPS 위성의 정보를 이용하는 GPS 수신기는 GPS 신호 혹은 GPS 1PPS(1 Pulse Per Second)에 동기된 8KHz 신호의 입력을 기준(Reference)으로 사용하여 이에 동기된 10MHz, PP2S(Pulse Per 2 Second), 1PPS 신호를 시스템에 공급하는 기능을 수행한다.

도 1을 참조하여 각 구성에 대하여 좀더 상세히 살펴보면, GPS 수신기(10)는 크게 안테나 인터페이스(Antenna Interface)(110)와 FPGA(Field-Programmable Gate Array)(120)와, GPS 수신부(Receiver)(130)와, CPU(140)와, 발진기(150)와, 입출력부(160)를 포함한다.

상기 안테나 인터페이스(110)는 GPS 수신 안테나로부터 L1 신호를 수신하여 UTC(Universal Coordinated Time)에 동기된 1PPS 신호를 공급하는 기능과, GPS 수신 안테나와의 물리적 연결상태를 점검하여 이를 시스템에 보고하는 기능을 수행한다.

상기 FPGA(120)는 GPS 수신기(10) 내의 각 VCO(Voltage Controlled Oscillator)의 출력 유무, 전력(Power) 정상 동작 여부 등을 판단하여 CPU(140)에 보고하는 기능을 수행하는 알람 검출부(Alarm detector)(121)와, GPS 1PPS에 동기된 8KHz 신호 및 외부(External) 1PPS 신호를 입력받는 멀티플렉서(125)와, 선택제어신호에 따라 선택되는 상기 멀티플렉서(125)의 출력을 수신하여 수신신호의 위상 오류를 검사하는 위상 오류 검출부(Phase Error Detector)(122)와, 클럭 및 타이밍 생성기(124)와 위상 오류 검출부(122)와 알람 검출부(121)간의 오류 신호의 입출력 동작을 수행하는 이산 입출력 인터페이스(Discrete I/O Interface)(123)와, GPS 혹은 동기된 10MHz 클럭을 이용하여 시스템에서 요구하는 1PPS, PP2S 출력 신호를 생성하는 클럭 및 타이밍 생성기(CLK & Timing Generator)(124)를 포함한다.

상기 GPS 수신부(130)는 상기 안테나 인터페이스에서 수신한 GPS 신호를 처리하여 GPS 1PPS 신호를 상기 FPGA(120)로 공급한다.

상기 CPU(140)는 GPS 수신 동작시에 GPS 수신기(10)의 각 구성들을 제어하고, 알람 검출부(121)에서 보고된 알람을 판단하여 현재 GPS 수신기(10)의 수신 상태를 시스템에 보고한다. 상기 수신 상태는 FF(Function Failure)상태, PF(Power Failure)상태, Normal상태, Abnormal상태, Holdover상태로 설정될 수 있다.

상기 발진기(150)는 OCXO(Oven Controlled X-tal(crystal) Oscillator) 또 는 TCXO(Temperature-Compensated X-tal(crystal) Oscillator)로 구성되어 기계적이나 물리적으로 안정적인 발진 주파수를 갖는 출력 신호를 제공한다. OCXO는 수정(crystal)이 온도에 민감하게 변화하는 특성을 이용한 것으로, 오븐(oven)을 사용하여 수정 주변의 온도를 일정하게 유지시켜 오차가 발생하지 않도록 하는 방식을 사용한다. OCXO는 수정 응용 제품들 중에서 가장 정밀도가 높지만 부피가 크고 12V, 24V, 30V의 다양한 전원을 사용하고 있어 개인 휴대 통신보다 중계기(Repeater)나 미사일이나 인공위성 등의 국방용으로 주로 사용된다. TCXO는 OCXO에 비하여 상대적으로 저가이기 때문에 일반적인 GPS 수신기에 많이 사용된다.

상기 입출력부(160)는 디버그 포트(Debug port)와 TOD(Time Of Day) 포트를 포함하는 UART(Universal Asynchronous Receiver/Transmitter) 포트를 사용자에게 제공하여, TOD 포트를 이용하여 현재의 TOD 데이터의 실시간 모니터링을 가능하게 하고 또한 원격 제어 및 다운로드(download) 기능을 제공할 수 있다.

상기 TOD는 일정 기준 예컨대, 1980년 1월 6일 자정(Midnight January, 6, 1980)을 기준으로 첫 번째 GPS 1PPS부터 계산하여 현재 수신되고 있는 1PPS가 몇 번째 1PPS인지를 알려주어 이를 통해 정확한 시간정보를 제공할 수 있다. 또한 상기 1PPS는 정확한 타이밍(timing)신호로서 각 노드에서는 상기 1PPS 신호에 시스템에서 사용하는 모든 클럭을 동기시켜 사용하게 된다.

종래의 무선 통신망의 동기화 방법은 상기에서 설명한 GPS 수신기를 구비하여 GPS 위성으로부터 GPS 정보를 수신하여 동기화하는 방식을 사용한다. 그러나 그러한 방식은 고층 건물이나 장애물이 많은 도심 또는 GPS 수신이 어려운 실내의 경 우에는 GPS 위성으로부터 GPS 정보를 수신하기가 어려워 시스템의 동기화에 문제가 발생할 수 있다.

한편, 중계기에서 기지국과 단말기 간의 무선 신호를 중계하기 위해서는 하향 신호와 상향 신호를 구분할 수 있어야 한다. 통신 시스템에의 중계기에서 FDD(Frequency Division Duplex) 방식을 이용하는 경우에는 듀플렉서를 사용하여 하향 신호와 상향 신호를 구분하게 되나, TDD 방식을 이용하는 경우에는 동일 주파수를 하향 및 상향 신호의 전송을 위해 사용하며 시간 구간을 나누어 하향 신호와 상향 신호를 구분하기 때문에, 듀플렉서를 사용하여 하향 신호와 상향 신호를 구분할 수 없다. 따라서, TDD 방식을 이용하는 중계기는 스위치를 사용하여 하향 신호와 상향 신호를 구분하고, 각각의 신호에 대한 경로를 선택적으로 제공할 수 있다. 이를 위해서는, 하향 신호의 시작점과 상향 신호의 시작점을 정확히 판별하고 각각의 신호에 따라 스위치의 개폐를 조절하여 신호의 이동 경로를 바꿀 수 있는 제어 신호가 필요하다.

TDD 방식의 중계기는 전송 신호 프레임을 분석하여 하향 신호 구간과 상향 신호 구간 사이에서 스위칭 동작이 일어나도록 스위치를 제어하는 스위치 제어 신호를 생성하는 기능을 갖추고 있어야 한다. 따라서 정확한 스위치 제어 신호를 생성하기 위하여 GPS 신호를 이용한 시간 동기화 방식을 사용하여 GPS 수신기를 구비한 TDD 방식의 중계기의 스위칭 제어 방법이 제안되었으나 이러한 방법은 각 중계기가 GPS 수신장치를 구비하고 있어야 하기 때문에 GPS 정보를 수신하기 어려운 빌딩 등의 내부 또는 차폐되어 있는 실내 등에 중계기를 설치하기 어렵다는 단점이 있으며, GPS 수신기가 상대적으로 고가이기 때문에 비용상의 문제점도 발생한다.

본 발명은 GPS(Global Positioning System) 수신기를 구비한 기지국에서 GPS 정보를 이용하여 GPS 수신기를 구비하지 않은 중계기와의 시간을 동기화(Synchronization)하고, 상기 동기화 정보를 이용하여 시분할 양방향 전송 (TDD: Time Division Duplex) 방식을 사용하는 무선 또는 유선중계기가 기지국 및 단말기와의 송수신시 상향신호와 하향신호에 따라 스위치를 제어하는 방법 및 장치를 제공하고자 한다.

이를 달성하기 위한 본 발명의 일 형태에 따르면, 시분할 양방향 전송(TDD: Time Division Duplex) 방식을 사용하는 중계기에서 전송 신호를 분리하는 스위치 제어 방법에 있어서, 기지국에 위치하여, GPS 수신기를 구비한 그랜드 마스터 노드가, 상기 GPS 수신기로부터 전송받은 GPS 신호를 사용하여 슬레이브 노드의 시간 동기화를 위한 동기 메시지를 생성하여 상기 적어도 하나 이상의 슬레이브 노드로 전송하는 과정과, 상기 TDD 방식을 사용하는 중계기에 위치하는, 슬레이브 노드가 상기 그랜드 마스터 노드 또는 다른 슬레이브 노드로부터 시간 동기화를 위한 상기 동기 메시지를 수신하고, 타임 오프셋 및 주파수 분리 보상을 지원하는 OFCC(Offset & Frequency Compensation Clock) 동기화 기술을 사용하여 시간 동기화 연산을 수행하고, 또 다른 슬레이브 노드의 시간 동기화를 위해 동기 메시지를 생성하는 과정과, 상기 슬레이브 노드에서 상기 시간 동기화 연산을 수행하여 동기된 시각 정보를 미리 설정된 인터페이스를 통해 중계기 내의 스위치 제어기로 전달 하는 과정과, 상기 스위치 제어기는 상기 동기된 시각 정보를 기준으로 상향 전송과 하향 전송을 구분하는 스위치 제어 신호를 스위치로 전달하여 상기 스위치를 제어하는 과정을 포함함을 특징으로 한다.

본 발명의 다른 형태에 따르면, 시분할 양방향 전송(TDD: Time Division Duplex) 방식을 사용하는 중계기에서 전송 신호를 분리하는 스위치 제어 장치에 있어서, 기지국에 위치하여, GPS 수신기를 구비하고 상기 GPS 수신기로부터 전송받은 GPS 신호를 사용하여 슬레이브 노드의 시간 동기화를 위한 동기 메시지를 생성하여 상기 슬레이브 노드로 전송하는 그랜드 마스터 노드와, 상기 TDD 방식을 사용하는 중계기에 위치하여, 상기 그랜드 마스터 노드 또는 다른 슬레이브 노드로부터 시간 동기화를 위한 상기 동기 메시지를 수신하고, 타임 오프셋 및 주파수 분리 보상을 지원하는 OFCC(Offset & Frequency Compensation Clock) 동기화 기술을 사용하여 시간 동기화 연산을 수행하고, 또 다른 슬레이브 노드의 시간 동기화를 위해 동기 메시지를 생성하는 적어도 하나 이상의 슬레이브 노드와, 상기 슬레이브 노드에서 상기 시간 동기화 연산을 수행하여 동기된 시각 정보를 미리 설정된 인터페이스를 통해 수신하여 상기 수신한 동기된 시각 정보를 기준으로 상향 전송(Uplink)과 하향 전송(Downlink)을 구분하는 스위치 제어 신호를 생성하여 스위치로 전송하는 스위치 제어기를 포함함을 특징으로 한다.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서는 구체적인 구성 소자 등과 같은 특정 사항들이 나타나고 있는데 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.

본 발명은 시분할 양방향 전송(TDD: Time Division Duplex, 이하 'TDD'라 칭하기로 한다) 방식을 사용하는 중계기에 관한 것이다. 특히, 본 발명의 일 실시예에서는 GPS(Global Positioning System) 수신기를 구비한 기지국에서 GPS 수신기를 구비하지 않은 중계기의 시간을 동기화하는 방법을 제안하고, 또한 상기 시간 동기화 정보를 이용하여 TDD 방식의 중계기가 기지국 및 단말기와의 송수신시 상향(Uplink) 신호와 하향(Downlink) 신호에 따라 스위치를 제어하는 방법 및 장치를 제안한다.

본 발명의 일 실시예에 따른 TDD 방식의 중계기의 스위치 제어 방법 및 장치는 GPS 수신기를 구비한 그랜드 마스터 노드와, GPS 수신기를 구비하지 않은 슬레이브 노드로 구성된다. 본 발명에서 그랜드 마스터 노드는 기지국에 위치하여 구성되고, 슬레이브 노드는 중계기에 위치하여 멀티 노드로 구성될 수 있다. 슬레이브 노드는 시간 동기화 동작을 거쳐 동기화된 TOD(Time Of Day) 정보를 추출하여 중계기의 TDD 스위치 제어기를 제공하며, TDD 스위치 제어기는 TOD 정보를 이용하여 정확한 스위칭 컨트롤 시점을 제공한다.

시간 동기화 기술은 IEEE 1588 표준에 기반을 두고 있으나, 본 발명에서는 멀티 홉(Multi-hop) 환경에서 더욱 향상된 지터(Jitter Variation) 값을 얻을 수 있는 OFCC(Offset & Frequency Compensation Clock) 동기 기술을 적용한다. 상기의 OFCC 기술은 기 출원된 특허(국내특허 출원번호: 10-2006-0039606, 출원인: 삼성전자, 출원일: 2006.5.2)에 기반한다. 본 발명에서 참조하는 OFCC 기술은 뒷부분에 따로 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 그랜드 마스터 노드의 블록 구성도이다. 도 2의 그랜드 마스터 노드는 도 1에서 설명한 GPS 수신기에 본 발명의 특징에 따른 시간 동기화 장치를 추가한 구성이다. 따라서 도 2의 그랜드 마스터 노드는 도 1에서 설명한 일반적인 GPS 수신기가 제공하는 10MHz, PP2S(Pulse Per 2 Second), 1PPS(1 Pulse Per Second)신호와 UART 포트(디버그 포트, TOD 포트)를 동일하게 제공한다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 그랜드 마스터 노드는 GPS 수신 장치부(21)와 시간 동기화 장치부(22)를 포함하여 구성된다. 상기 GPS 수신 장치부(21)는 상기에 설명한 도 1의 GPS 수신기(10)의 구성과 동일하다.

본 발명의 일 실시예에 따른 시간 동기화 장치는 FPGA(Field-Programable Gate Array)형태로 구성된다. 구체적으로 설명하면 본 발명의 일 실시예에 따른 시간 동기화 장치는 GPS 수신기로부터 전송받은 TOD 정보를 PTP(Precision Time Protocol) 방식으로 캡슐화하는 PTP 제너레이터(Generator)(271)와, IEEE 1588 표준을 따라 시간 동기화 동작을 위한 타임스탬프를 생성하는 타임스탬프(Timestamp) 제너레이터(272)와, 타임스탬프된 정보를 처리하는 타임스탬프 체커(Checker)(273)와, 시간 동기화 동작시 상기 각 구성들을 제어하는 CPU(271)를 포함한다. 덧붙여 상기 시간 동기화 장치(22)는 자체적으로 생성하는 동기신호를 제공하기 위한 클럭(265)을 포함한다. 또한 이더넷 PHY(280)는 일명, 이더넷 물리 레이어 또는 이더넷 송수신기로써 이더넷 표준 인터페이스를 포함한다.

상기에 설명한 그랜드 마스터 노드의 구성을 참조하여 그랜드 마스터 노드의 시간 동기화 동작을 살펴보기로 한다.

본 발명의 일 실시예에 따른 그랜드 마스터 노드(20)는 GPS 수신 장치부(21)에서 일반적인 GPS 수신기와 동일한 동작을 수행하여 시간 동기화 장치부(22)로 GPS 정보를 제공하고, 시간 동기화 장치부(22)는 GPS 수신기에서 수신한 정보를 사용하여 시간 동기화 동작을 수행한다.

구체적으로 설명하면, GPS 수신 장치부(21)의 CPU(240)에서 시간 동기화 장치부(22)의 FPGA(270)로 TOD(Time Of Day) 정보를 전달하면, 시간 동기화 장치부(22)내의 CPU(260)의 제어에 따라 PTP 제너레이터(Generator)(271)에서 상기 TOD 정보를 사용하여 슬레이브 노드의 시간 동기를 위한 동기 메시지를 PTP 방식으로 캡슐화(Encapsulation)하고, 타임스탬프 제너레이터(272)는 IEEE 1588 표준을 따라 상기 동기 메시지에 타임스탬프를 생성(Generation)한다. 상기의 PTP 제너레이터(271)와 타임스탬프 제너레이터(272)를 거친 동기 메시지는 통신 망을 통하여 슬레이브 노드로 전송된다.

도 3은 본 발명의 일 실시예에 따른 슬레이브 노드의 블록 구성도이다. 도 3을 참조하면,

본 발명의 일 실시예에 따른 슬레이브 노드는 TOD 정보를 사용하여 슬레이브 노드의 시간 동기를 위한 동기 메시지를 PTP 방식으로 캡슐화하는 PTP 제너레이터(331)와, IEEE 1588 표준을 따라 시간 동기화 동작을 위한 타임스탬프를 생성하는 타임스탬프 제너레이터(332)와, 그랜드 마스터 노드 혹은 다른 슬레이브 노드로부터 수신한 동기 메시지의 타임스탬프된 정보를 처리하는 타임스탬프 체커(333)와, 슬레이브 노드(30) 자체적으로 생성하는 시스템 동기 신호를 제공하기 위한 클럭(360)과, 시간 동기화를 위한 1PPS, PP2S 출력 신호를 생성하는 클럭 및 타이밍 생성기(CLK & Timing Generator)(334)와, 클럭 및 타이밍 생성기(334)에서 생성된 10MHz, 1PPS, PP2S 신호 및 TCXO(350)에서 생성된 아날로그 10MHz 신호를 출력하고, UART 포트를 사용하여 TOD 데이터의 입출력 동작을 수행하는 입출력부(340)와 슬레이브 노드(30)의 시간 동기화 동작 수행시 상기 슬레이브 노드(30)의 각 구성들을 제어하며 OFCC 동기화 기법으로 슬레이브 노드의 시간 동기화 연산을 수행하는 CPU(320)를 포함한다. 또한 안정적인 발진 주파수를 갖는 출력신호를 제공하기 위하여 TCXO(350)가 더 포함될 수 있다.

상기의 구성을 참조하여, 본 발명의 일 실시예에 따른 슬레이브 노드의 동작을 설명하기로 한다. 슬레이브 노드는 상기 그랜드 마스터 노드 또는 다른 슬레이브 노드로부터 시간 동기를 위한 PTP 방식의 동기 메시지를 수신하여 타임스탬프 체커(333)에서 타임스탬프 정보를 처리한다. 상기 타임스탬프 정보를 사용하여 FPGA(340)내에 위치한 CPU(320)에서 OFCC 기법을 사용하는 연산과정을 거쳐 시간 동기화 연산을 수행하고 슬레이브 노드의 TOD 정보를 수정한다. 상기 FPGA(340)에서는 상기 TOD 정보를 이용하여 1초에 한 번 또는 2초에 한 번씩 펄스를 발생하도록 하여 1PPS 또는 PP2S 신호를 생성한다. 또한 외부의 TCXO(350)에서 제공하는 아날로그 10MHz 클럭(clock)을 이용하여 동기화된 디지털 10MHz 클럭을 생성할 수 있다. 또한 상기에 OFCC 동기화 연산을 사용하여 수정된 TOD 정보를 사용하여 또 다른 슬레이브 노드의 시간 동기화를 위해 PTP 제너레이터(331)와 타임 스탬프 제어레이터(332)를 거쳐 동기 메시지를 생성한다. 또한 상기 TOD 정보는 특정 인터페이스(UART 또는 이더넷등)를 사용하여 중계기의 스위칭 제어부로 제공된다.

도 4는 본 발명의 일 실시예에 따른 TDD(Time Division Duplex) 방식의 무선 중계기의 스위치 제어 장치의 블록 구성도이다. 도 4를 참조하면, 본 발명의 일 실시예에 따른 TDD 방식의 무선 중계기는 대역 필터링을 수행하는 밴드 패스 필터(BPF: Band Pass Filter, 이하 'BPF'라 칭하기로 한다)(420, 450)와, 상향 전송과 하향 전송을 구분하는 스위치(480, 490)와, 신호의 잡음 성분을 줄이고 신호 성분을 증폭하는 저잡음 증폭기(LNA: Low Noise Amplifiers, 이하 'LNA'라 칭하기로 한다)(430, 460)와, 신호를 무선으로 송출하기 위한 실효 출력까지 증폭하는 고출력 증폭기(HPA: High Power Amplifiers, 이하 'HPA'라 칭하기로 한다)(440, 470)와, 상기 스위치(480, 490)를 제어하는 스위치 제어기(410)와, 중계기의 시간 동기화를 제공하며 스위치 제어 신호를 전달하는 슬레이브 노드(30)을 포함한다.

중계기에 위치하는 시간 동기화를 제공하는 슬레이브 노드(30)는 특정 인터페이스를 통해 TOD 정보를 스위치 제어기(410)에 제공하고, 이를 수신한 스위치 제 어기(410)는 TOD의 시간 정보를 기준으로 상향 신호와 하향 신호의 타이밍을 결정한다.

기지국에서 단말로 향하는 하향 전송의 경우, 기지국으로부터의 신호는 BPF(420)에서 필터링을 수행하고 스위치(480)를 거쳐 LNA(430)로 전달된다. LNA(430)에서 신호의 잡음 성분을 줄이고 신호 성분을 증폭하여 HPA(440)로 전달되고, HPA(440)에서 신호를 무선으로 송출하기 위한 실효 출력까지 증폭하여 스위치(490)로 전달되고, 스위치(490)를 거쳐서 다시 BPF(450)로 전달되어 대역 필터링을 수행하고 최종적으로 단말로 전송된다.

단말에서 기지국으로 향하는 상향 전송의 경우에는, 단말로부터 시작된 신호는 BPF(450)에서 필터링을 수행하고 스위치(490)를 거쳐 LNA(460)로 전달된다. LNA(460)에서 신호의 잡음 성분을 줄이고 신호 성분을 증폭하여 HPA(470)로 전달되고, HPA(470)에서 신호를 무선으로 송출하기 위한 실효 출력까지 증폭하여 스위치(480)로 전달되고, 스위치(480)를 거쳐서 다시 BPF(420)로 전달되어 대역 필터링을 수행하고 기지국으로 전송된다.

도 5는 본 발명의 일 실시예에 따른 TDD 방식의 광 중계기의 스위치 제어 장치의 블록 구성도이다. 도 5를 참조하면, 본 발명의 일 실시예에 따른 TDD 방식의 광 중계기는 대역 필터링을 수행하는 밴드 패스 필터(BPF: Band Pass Filter, 이하 'BPF'라 칭하기로 한다)(570)와, 상향 전송과 하향 전송을 구분하는 스위치(560)와, 신호의 잡음 성분을 줄이고 신호 성분을 증폭하는 저잡음 증폭기(LNA: Low Noise Amplifiers, 이하 'LNA'라 칭하기로 한다)(540, 580)와, 신호를 무선으 로 송출하기 위한 실효 출력까지 증폭하는 고출력 증폭기(HPA: High Power Amplifiers, 이하 'HPA'라 칭하기로 한다)(550)와, 상기 스위치(560)를 제어하는 스위치 제어기(510)와, 전광변환을 수행하는 전광 변환 모듈(E/O)(590)과, 광전변환을 수행하는 광전 변환 모듈(O/E)(530)과, 중계기의 시간 동기화를 제공하며 스위치 제어 신호를 전달하는 슬레이브 노드(30) 그리고 WDM(length Division Multiplexer)(520)을 포함한다.

상기 WDM(520)은 광섬유 채널을 빛의 파장에 의해 다수의 채널로 분할하여 복수의 통신로로 사용할 수 있게 하는 장치로서, 광신호를 전송하는 경우에는 여러 광파장의 신호를 하나의 광섬유에 실어 전송하는 파장 분할 다중화기로서 동작하고, 광신호를 전송받는 경우에는 하나의 광섬유에 실린 여러 광파장의 신호를 각각 분기하는 파장 분할 역다중화기로서 동작할 수 있다. 또한 상기 전광 변환 모듈(590)은 레이저 다이오드(LaserDiode)를 사용하여 구현할 수 있으며, 광전 변환 모듈(530)은 포토 다이오드(PhotoDiode)를 사용하여 구현할 수 있다.

본 발명의 일 실시예에 따른 광 중계기는 기지국에서 단말로 향하는 하향 전송의 경우, 기지국으로부터의 광신호는 WDM(520)을 거쳐 광전 변환 모듈(O/E Conversion)(530)로 전달되고, 광전 변환 모듈(530)에서 신호가 광전 변환되어 LNA(540)로 전달된다. LNA(540)에서 RF 신호의 잡음 성분을 줄이고 신호 성분을 증폭하여 HPA(550)로 전달한다. HPA(550)에서는 RF 신호를 무선으로 송출하기 위한 실효 출력까지 증폭하여 스위치(560)로 전달하고 스위치(560)를 거친 신호는 다시 BPF(570)에서 대역 필터링을 거쳐 단말로 전송된다.

단말에서 기지국으로 향하는 상향 전송의 경우, 단말로부터 시작된 신호는 BPF(570)에서 대역 필터링을 수행하고 스위치(560)를 거쳐서 LNA(580)로 전달된다. LNA(580)에서 신호의 잡음 성분을 줄이고 신호 성분을 증폭하여 전광 변환 모듈(590)로 전달하고 전광 변환 모듈(590)에서 전광변환을 통해 광신호로 변환하여 WDM(520)을 거쳐서 기지국으로 광전송된다.

상기에서 설명한 것처럼 무선 중계기와 광 중계기의 하향 전송 방향과 상향 전송 방향의 신호처리 패스(Path)가 다르기 때문에 무선 중계기의 경우 2개의 스위치를 가지고 있고, 광 중계기의 경우 1개의 RF 스위치를 가지고 있다.

상기 RF 스위치의 제어에 따라 TDD 시스템에서 상향 링크와 하향 링크의 구간을 나누고 송수신을 제어할 수 있다. 본 발명의 일 실시예에서는 시간 동기화 기술을 응용하여 동기화된 TOD 정보를 이용하여 ns 단위의 정확한 기준 시간을 추출하여 하향 전송과 상향 전송의 타이밍을 제어할 수 있는 스위치 제어기(Switch Controller)를 제안하고자 한다. 상기 스위치 제어기는 하향 전송과 상향 전송의 타이밍을 제어하기 위해 시간 동기 정보를 사용하여 정확한 스위치 제어 신호를 발생한다. 따라서 스위치 제어기는 FPGA(Field Programmable Fate Array) 형태로 구성되어 '초기(Initial)상태', 'DL(Downlink)상태', 'UL(Uplink)상태', 'TTG(Tx Transition Gap)상태', 'RTG(Rx Transition Gap)상태'를 포함하는 FSM(Finite State Machine)을 구성하여 각 상태들의 시작시간 및 지속시간을 검사하여 현재 TOD 시간이 어떤 상태에 해당하는지 판단하여 스위치를 제어한다.

도 6은 본 발명의 일 실시예에 따른 시간 동기화 방법을 이용한 TDD 중계기 의 스위치 제어 동작 흐름도이다. 도 6을 참조하면 605단계에서 스위치 제어기는 RS-232 포트(Ethernet) 등으로부터 TOD 정보를 추출하고 또한 TDD 방식의 다운링크(DL), 업링크(UL), TTG(Tx Transition Gap), RTG(Rx Transition Gap)의 시작 및 지속 시간에 대한 정보를 추출한다. 다음 610단계에서 FPGA 등으로 구성된 스위치 제어기(Switch Controller)는 유한 상태 기계(FSM: Finite State Machine)를 구성하여 각각의 상태(State)를 초기(initial), 다운링크(DL), 업링크(UL), TTG, RTG로 구성한다. 다음 615단계로 진행하여, 현재 상태(state)가 초기(initial)상태 인지 판단하여 초기상태가 맞다면 640단계로 진행하여 00(OPEN)의 TDD 스위치 제어신호를 출력하고, 655단계로 진행하여 스위치 제어신호에 따라 스위치를 제어한다. 상기 615단계에서 초기상태가 아니면, 620단계로 진행하여 상태가 TTG상태인지 판단한다. TTG 상태가 맞으면 640단계로 진행하여 00(OPEN)의 TDD 스위치 제어신호를 출력하고, 655단계로 진행하여 스위치 제어신호에 따라 스위치를 제어한다. 상기 620단계에서 상태가 TTG 상태가 아니면, 625단계로 진행하여 상태가 RTG 상태인지 판단한다. 상태가 RTG 상태라면 640단계로 진행하여 00(OPEN)의 TDD 스위치 제어신호를 출력하고, 655단계로 진행하여 스위치 제어신호에 따라 스위치를 제어한다. 상기 625단계에서 상태가 RTG 상태가 아니면, 630단계로 진행하여 상태가 DL 상태인지 판단한다. 상기 630단계에서 상태가 DL 상태가 맞다면 645단계로 진행하여 01(DL_side)의 스위치 제어신호를 출력하고, 655단계로 진행하여 스위치 제어신호에 따라 스위치를 제어한다. 상기 630단계에서 상태가 DL 상태가 아니면, 635단계로 진행하여 상태가 UL 상태인지 판단하고, UL 상태가 맞으면 650단계로 진행하여 10(UL_side)의 스위치 제어신호를 출력하고, 655단계로 진행하여 스위치 제어신호에 따라 스위치를 제어한다. 상기와 같은 동작 절차로 TDD 기반의 스위치 제어기의 구성이 가능하다.

본 발명에서 사용하는 OFCC(Offset & Frequency Compensation Clock) 동기화 방식에 대해서 설명하기로 한다. OFCC 방식은 종래의 일명 타임 오프셋 및 주파수 동시 결합 보상 대신에 일명 타임 오프셋 및 주파수 분리 보상을 지원하도록 개선된 방법을 사용한다. 도 7을 참조하여 보다 상세히 설명하면, 도 7은 OFCC(Offset & Frequency Compensation Clock) 타임 동기화를 위한 타임 오프셋 및 주파수 보상 간격을 나타낸 기본적인 동작 절차 흐름도이다. 도 7을 참조하면, 본 발명의 일 실시예에 따른 타임 동기화 방식은 마스터 클록에서는 자신의 착수 타임(launching time)을 포함하는 동기 메시지 [Sync]를 주기적으로 슬레이브 클록으로 전송함으로써, 일정한 주기를 두고 타임 동기화를 위한 동작을 수행한다. 이때 본 발명은 동기 메시지(Sync), 후속 메시지(Follow Up), 지연 요청 메시지(Delay Request) 및 지연 응답 메시지(Delay Response)의 통신을 포함하는 IEEE 1588의 기본 절차를 그대로 사용한다. 그런데, 슬레이브 클록에서 주파수 업데이트 방식은 종래의 일명 타임 오프셋 및 주파수 동시 결합 보상 대신에 본 발명의 특징에 따라 일명 타임 오프셋 및 주파수 분리 보상을 지원하도록 개선된다.

즉, 본 발명에서는 동기화 사이클에 따라 두 개의 간격(interval), 즉 타임 오프셋 보상 간격(TCI: Time offset Compensation Interval) 및 주파수 보상 간격(FCI: Frequency Compensation Interval)이 있게 되며, 해당 간격에 따른 주기로 타임 오프셋 보상 및 주파수 보상 동작을 수행하게 된다. 타임 오프셋 보상 간격은 두개의 인접한 동기 메시지간의 간격이다. 그리고 주파수 보상 간격은 이보다 길며, 예를 들어 다수의 타임 오프셋 보상 간격들로 설정될 수 있다.

타임 오프셋 및 주파수 보상 간격의 정의는 도 7에 도시된다. 도 7에서 'm'은 주파수 보상 간격 대 타임 오프셋 보상 간격의 비율이다. 이러한 파라미터 m은 타임 의존적이도록 설정할 수도 있지만, 이는 보다 간단하게 또한 실제 적용시에는 적절하게 고정된 수로 미리 설정될 수 있다.

이와 같이 상기한 두 간격(TCI, FCI)에 대응하여, 본 발명에서는 두개의 주파수 스케일링 계수를 구하는 방식이 슬레이브 클록을 위한 동작 절차로서 제공된다.

1. 타임 오프셋 보상 간격(TCI).

일단 슬레이브가 동기 메시지를 수신하면, 일반적인 경우에는 수신한 동기 메시지를 하기 수학식 1과 같은 주파수 스케일링 계수(FreqScaleFactor) 계산 방식을 사용하여 단지 타임 오프셋 보상을 위해 자신의 주파수를 업데이트하는데 사용한다.

FreqScaleFactor_n = MasterClockCount_n / SlaveClockCount_n

상기 수학식 1에서 FreqScaleFactor_n는 주파수 스케일링 계수, MasterClockCount_n = MasterClockTime_n - MasterClockTime_{n -1}, MasterClockTime_n = MasterSyncTime_n + MasterToSlaveDelay, MasterSyncTime_n은 마스터에서 슬레이브로 동기 메시지를 전송한 시간, MasterToSlaveDelay는 마스터에서 슬레이브로 동기 메시지 전송시 전송 지연 시간, SlaveClockCount_n = SlaveClockTime_n - SlaveClockTime_n-1, SlaveClockTime_n은 슬레이브가 마스터로부터 동기 메시지를 수신한 시간임.

2. 주파수 보상 간격(FCI).

일단 슬레이브가 본 발명의 특징에 따라 이전 주파수 및 타임 오프셋 동시 보상 타임 시점에서부터 n번째 수신한 동기 메시지(현재 동기 메시지)가 m_n번째 동기 메시지일 경우에, 하기 수학식 2와 같은 주파수 스케일링 계수 계산 방식을 사용하여 타임 오프셋 및 주파수 보상 모두를 위해 자신의 주파수를 업데이트하게 된다.

상기 수학식 2에서 FreqScaleFactor_n는 주파수 스케일링 계수, MasterClockCount_n = MasterClockTime_n - MasterClockTime_{n -1}, MasterClockTime_n = MasterSyncTime_n + MasterToSlaveDelay, MasterSyncTime_n은 마스터에서 슬레이브로 동기 메시지를 전송한 시간, MasterToSlaveDelay는 마스터에서 슬레이브로 동기 메시지 전송시 전송 지연 시간, SlaveClockCount_n = SlaveClockTime_n - SlaveClockTime_n-1, SlaveClockTime_n은 슬레이브가 마스터로부터 동기 메시지를 수신한 시간, ClockDiffCount_n = MasterClockTime_n - SlaveClockTime_n임.

만약 상기 m이 미리 설정된 상수이며 타임 독립적이면, 상기 수학식 3은 하기 수학식 3과 같게 된다.

상기 수학식 3에서 모든 파라미터는 종래에서 기술한 것과 동일한 정의를 가진다.

상기의 OFCC 방식에 따른 타임 동기화 방식은 주파수 및 오프셋 보상을 분리되게 지원하는 방식을 사용하여, 슬레이브의 주파수 및 타임 오프셋이 개별적으로 보상되도록 하므로, 단계적인 브리지(스위치)들을 가지는 네트워크에서, 그랜드 마스터에서 슬레이브로 동기화 경로를 따라 축적되는 대부분의 에러가 보상될 수 있다.

상기와 같이 본 발명의 일 실시예에 따른 시분할 양방향 전송 방식을 사용하는 중계기의 스위치 제어 방법 및 장치의 동작 및 구성이 이루어질 수 있으며, 한편 상기한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나 여러 가지 변형이 본 발명의 범위를 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 청구범위와 청구범위의 균등한 것에 의하여 정하여져야 할 것이다.

상술한 바와 같이 본 발명에서 제안하는 시분할 양방향 전송 방식(TDD: Time Division Duplex)을 사용하는 중계기의 스위치 제어 방법 및 장치는 GPS 수신기를 구비하여 GPS 신호에 포함된 시각 정보를 사용하여 GPS 수신기를 구비하지 않은 노드(중계기)의 시간 동기화를 수행하고, 이러한 동기화 정보를 이용하여 TDD 방식을 사용하는 기지국과 중계기의 기준 시각을 동기 시켜 스위치 제어 신호를 이용하여 상향 전송과 하향 전송에 따라 정확한 스위칭 제어를 제공할 수 있다. 따라서 GPS 신호의 수신이 어려운 도심이나 건물 내의 실내 환경에서도 소형 기지국 또는 중계기를 설치할 수 있는 장점이 있다. 상기와 같이 GPS 수신기의 장착 없이 소형 기지국의 구현이 가능함에 따라 시스템 설계의 비용 측면에서 매우 큰 이점을 가질 수 있다. 또한 이러한 동기화 기술을 이용한 중계기의 경우 멀티 홉(Multi-Hop) 구성이 가능하다.

Claims (17)

1. 시분할 양방향 전송(TDD: Time Division Duplex) 방식을 사용하는 중계기에서 전송 신호를 분리하는 스위치 제어 방법에 있어서,

   기지국에 위치하여, GPS(Global Positioning System) 수신기를 구비한 그랜드 마스터 노드가, 상기 GPS 수신기로부터 전송받은 GPS 신호를 사용하여 슬레이브 노드의 시간 동기화를 위한 동기 메시지를 생성하여 적어도 하나 이상의 슬레이브 노드로 전송하는 과정과,

   상기 TDD 방식을 사용하는 중계기에 위치하는, 슬레이브 노드가 상기 그랜드 마스터 노드 또는 다른 슬레이브 노드로부터 시간 동기화를 위한 상기 동기 메시지를 수신하고, 타임 오프셋 및 주파수 분리 보상을 지원하는 OFCC(Offset & Frequency Compensation Clock) 동기화 기술을 사용하여 시간 동기화 연산을 수행하고, 또 다른 슬레이브 노드의 시간 동기화를 위해 동기 메시지를 생성하는 과정과,

   상기 슬레이브 노드에서 상기 시간 동기화 연산을 수행하여 동기된 시각 정보를 미리 설정된 인터페이스를 통해 중계기 내의 스위치 제어기로 전달하는 과정과,

   상기 스위치 제어기는 상기 동기된 시각 정보를 기준으로 상향 전송과 하향 전송을 구분하는 스위치 제어 신호를 스위치로 전달하여 상기 스위치를 제어하는 과정을 포함함을 특징으로 하는 스위치 제어 방법.
2. 제 1항에 있어서, 상기 슬레이브 노드가 사용하는 타임 오프셋 및 주파수 분리 보상을 지원하는 OFCC(Offset & Frequency Compensation Clock) 동기화 기술은,

   마스터측으로부터 동기 메시지의 수신시, 해당 동기 메시지의 수신 시점을 이전 주파수 보상 시점과 확인함으로 미리 설정된 주파수 보상 간격에 도달하였는지 확인하는 과정과,

   상기 확인 결과 상기 미리 설정된 주파수 보상 간격에 도달하지 않았을 경우에는 타임 오프셋 보상 동작만을 수행하는 과정과,

   상기 확인 결과 미리 설정된 주파수 보상 간격에 도달하였을 경우에는 타임 오프셋 및 주파수 보상 동작을 모두 수행하는 과정을 포함하는 것을 특징으로 하는 스위치 제어 방법.
3. 제 1항에 있어서, 상기 그랜드 마스터 노드가 상기 슬레이브 노드의 시간 동기화를 위해 생성하는 동기 메시지는 상기 GPS 수신기로부터 전송받은 TOD(Time Of Day) 정보를 사용하여 PTP(Precision Time Protocol) 방식으로 캡슐화되고, IEEE 1588 표준을 따라 타임스탬프(TimeStamp) 되는 것을 특징으로 하는 스위치 제어 방법.
4. 제 1항에 있어서, 상기 슬레이브 노드가 상기 그랜드 마스터 노드 또는 다 른 슬레이브 노드로부터 수신한 동기 메시지는 상기 슬레이브 노드에서 IEEE 1588 표준을 따라 타임스탬프 정보가 처리되는 것을 특징으로 하는 스위치 제어 방법.
5. 제 1항에 있어서, 상기 슬레이브 노드가 상기 또 다른 슬레이브 노드의 시간 동기화를 위해 생성하는 동기 메시지는 상기 슬레이브 노드의 TOD 정보를 사용하여 PTP 방식으로 캡슐화하고, IEEE 1588 표준을 따라 타임스탬프 되는 것을 특징으로 하는 스위치 제어 방법.
6. 제 1항에 있어서, 상기 스위치 제어기는 RS-232 포트를 사용하여 상기 슬레이브 노드로부터 동기된 시각 정보를 수신하는 것을 특징으로 하는 스위치 제어 방법.
7. 제 1항에 있어서, 상기 스위치 제어기는 '초기(Initial)상태', 'DL(Downlink)상태', 'UL(Uplink)상태', 'TTG(Tx Transition Gap)상태', 'RTG(Rx Transition Gap)상태'를 포함하는 유한 상태 기계(FSM: Finite State Machine)를 구성하여 각 상태들의 시작시간 및 지속시간을 검사하여 현재 TOD 시간이 어떤 상태에 해당하는지 판단하여 스위치를 제어하는 것을 특징으로 하는 스위치 제어 방법.
8. 시분할 양방향 전송(TDD: Time Division Duplex) 방식을 사용하는 중계기에 서 전송 신호를 분리하는 스위치 제어 장치에 있어서,

   기지국에 위치하여, GPS(Global Positioning System) 수신기를 구비하고 상기 GPS 수신기로부터 전송받은 GPS 신호를 사용하여 슬레이브 노드의 시간 동기화를 위한 동기 메시지를 생성하여 상기 슬레이브 노드로 전송하는 그랜드 마스터 노드와,

   상기 TDD 방식을 사용하는 중계기에 위치하여, 상기 그랜드 마스터 노드 또는 다른 슬레이브 노드로부터 시간 동기화를 위한 상기 동기 메시지를 수신하고, 타임 오프셋 및 주파수 분리 보상을 지원하는 OFCC(Offset & Frequency Compensation Clock) 동기화 기술을 사용하여 시간 동기화 연산을 수행하고, 또 다른 슬레이브 노드의 시간 동기화를 위해 동기 메시지를 생성하는 적어도 하나 이상의 슬레이브 노드와,

   상기 슬레이브 노드에서 상기 시간 동기화 연산을 수행하여 동기된 시각 정보를 미리 설정된 인터페이스를 통해 수신하여 상기 수신한 동기된 시각 정보를 기준으로 상향 전송(Uplink)과 하향 전송(Downlink)을 구분하는 스위치 제어 신호를 생성하여 스위치로 전송하는 스위치 제어기를 포함하는 스위치 제어 장치.
9. 제 8항에 있어서, 상기 OFCC(Offset & Frequency Compensation Clock) 동기화 기술은, 마스터 노드 측으로부터 동기 메시지의 수신시, 해당 동기 메시지의 수신 시점을 이전 주파수 보상 시점과 확인함으로 미리 설정된 주파수 보상 간격에 도달하였는지 확인하여, 상기 확인 결과 상기 미리 설정된 주파수 보상 간격에 도 달하지 않았을 경우에는 타임 오프셋 보상 동작만을 수행하며, 상기 확인 결과 미리 설정된 주파수 보상 간격에 도달하였을 경우에는 타임 오프셋 및 주파수 보상 동작을 모두 수행하는 것을 특징으로 하는 스위치 제어 장치.
10. 제 8항에 있어서, 상기 그랜드 마스터 노드는

    상기 GPS 수신기로부터 전송받은 TOD(Time Of Day) 정보를 사용하여 슬레이브 노드의 시간 동기화를 위한 동기 메시지를 생성하기 위해 상기 TOD 정보를 PTP(Precision Time Protocol) 방식으로 캡슐화하는 PTP 제너레이터와,

    상기 동기 메시지에 IEEE 1588 표준을 따르는 타임스탬프를 생성하는 타임스탬프(Timestamp) 제너레이터(Generator)와,

    타임스탬프된 정보를 처리하는 타임스탬프 체커(Checker)와,

    상기 그랜드 마스터 노드의 각 구성을 제어하는 CPU(Central Processing Unit)를 포함함을 특징으로 하는 스위치 제어 장치.
11. 제 8항에 있어서, 상기 슬레이브 노드는,

    상기 슬레이브 노드의 TOD 정보를 사용하여 또 다른 슬레이브 노드의 시간 동기화를 위한 동기 메시지를 생성하기 위해 상기 TOD 정보를 PTP 방식으로 캡슐화하는 PTP 제너레이터와,

    상기 또 다른 슬레이브 노드의 시간 동기화를 위한 동기 메시지에 IEEE 1588 표준을 따라 타임스탬프를 생성하는 타임스탬프 제너레이터와,

    상기 그랜드 마스터 노드 또는 다른 슬레이브 노드로부터 전송받은 동기 메시지의 타임스탬프 정보를 IEEE 1588 표준을 따라 처리하는 타임스탬프 체커와,

    동기화된 TOD 정보를 이용하여 1PPS(1 Pulse Per Second), PP2S(Pulse Per 2 Second), 10MHz 출력 신호를 생성하는 클럭 및 타이밍 생성부와,

    슬레이브 노드의 각 구성을 제어하고 OFCC 동기화 기술을 사용하여 시간 동기화 연산을 수행하는 CPU를 포함함을 특징으로 하는 스위치 제어 장치.
12. 제 8항에 있어서, 상기 스위치 제어기는 RS-232 포트를 사용하여 상기 슬레이브 노드로부터 동기된 시각 정보를 수신하는 것을 특징으로 하는 스위치 제어 장치.
13. 제 8항에 있어서, 상기 스위치 제어기는 '초기(Initial)상태', 'DL(Downlink)상태', 'UL(Uplink)상태', 'TTG(Tx Transition Gap)상태', 'RTG(Rx Transition Gap)상태'를 포함하는 유한 상태 기계(FSM: Finite State Machine)를 구성하여 각 상태들의 시작시간 및 지속시간을 검사하여 현재 TOD 시간이 어떤 상태에 해당하는지 판단하여 스위치를 제어하는 것을 특징으로 하는 스위치 제어 장치.
14. 제 8항에 있어서, 상기 TDD 방식을 사용하는 중계기는 무선 중계기 또는 광 중계기인 것을 특징으로 하는 스위치 제어 장치.
15. 제 11항에 있어서, 상기 슬레이브 노드는 아날로그 10MHz 클럭을 상기 클럭 및 타이밍 생성부로 제공하는 TCXO(Temperature-Compensated X-tal(crystal) Oscillator)를 더 포함하는 것을 특징으로 하는 시간 동기화 장치.
16. 제 11항에 있어서, 상기 슬레이브 노드는 시스템 동기 신호를 제공하기 위한 클럭을 더 포함하는 것을 특징으로 하는 시간 동기화 장치.
17. 제 15항에 있어서, 상기 클럭 및 타이밍 생성부에서 출력되는 10MHz 클럭은 시스템 동기 클럭으로 사용하기 위해 상기 TCXO에서 제공하는 아날로그 10MHz 클럭을 이용하여 동기화된 디지털 10MHz 클럭을 생성하는 것을 특징으로 하는 시간 동기화 장치.

Images